JPH07287742A - Ic card - Google Patents
Ic cardInfo
- Publication number
- JPH07287742A JPH07287742A JP6104529A JP10452994A JPH07287742A JP H07287742 A JPH07287742 A JP H07287742A JP 6104529 A JP6104529 A JP 6104529A JP 10452994 A JP10452994 A JP 10452994A JP H07287742 A JPH07287742 A JP H07287742A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- card
- stored
- bit array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、テレホンカード、ポイ
ントカード、ＩＤカード等で使用されるＣＰＵを搭載し
ないメモリ機能を有するＩＣカードに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC card having a memory function without a CPU used in telephone cards, point cards, ID cards and the like.
【０００２】[0002]
【従来の技術】ＣＰＵを搭載せずメモリ機能を有するＩ
Ｃカードにおいては、現在、ＩＣメモリとして一般的に
使用されているのは、一度書き込んだら書き換えができ
ないヒューズＲＯＭ、ＯＴＰＲＯＭ、ＥＰＲＯＭ（紫外
線遮蔽により使用）や、電気的に書き換えが可能なＥＥ
ＰＲＯＭ等がある。2. Description of the Related Art I having a memory function without mounting a CPU
In the C card, the commonly used IC memories at present are fuse ROM, OTPROM, EPROM (used by blocking ultraviolet rays) that cannot be rewritten once written, and electrically rewritable EE.
There are PROMs and the like.
【０００３】一般的には、入力したデータのビット配列
とＩＣメモリに記憶するビット配列は、同じ配列手順と
なっている。そして、これらＩＣメモリへの記憶データ
は、例えば、外部のホストコンピュータの指示により、
受動的にデータの書き込み、読み出しが行われるように
なっている。Generally, the bit arrangement of input data and the bit arrangement stored in the IC memory have the same arrangement procedure. The data stored in these IC memories can be stored, for example, by an instruction from an external host computer.
Data is written and read passively.
【０００４】図２は、従来のＩＣカードで使用されてい
るＩＣ回路の構成図を示す。ここでは、メモリに記憶す
るデータを１ワードを８ビットとした構成で示す。この
種のＩＣカードでは、外部との接続に８個の端子を使
い、データの入出力配列をシリアルにて行うことが一般
的となっている。ＩＣカードの回路構成とその機能を説
明すると、チップセレクト入力端子２の制御信号と、デ
ータ入力端子１より入力される書き込み／読み出し等の
モードを切り換える命令を含むシリアルデータにて、モ
ードデコーダ６を制御、アドレスデコーダ８にてＩＣメ
モリ４のアドレスを決定する。又、書き込み／読み出し
をする記憶データは、データレジスタ５にて、シリアル
からパラレルに変換されＩＣメモリ４へ入力、又はＩＣ
メモリ４からのパラレルデータをシリアルデータに変換
し、アウトプットバッファ９を通ってデータ出力端子１
０に出力される。又、データレジスタ５とＩＣメモリ４
間のデータ線は、各々のビット配列が対応するような構
成になっている。FIG. 2 shows a block diagram of an IC circuit used in a conventional IC card. Here, the data stored in the memory is shown to have a structure in which one word has 8 bits. In this type of IC card, it is common to use eight terminals for external connection and serially perform data input / output arrangement. Explaining the circuit configuration of the IC card and its function, the mode decoder 6 is controlled by the control signal of the chip select input terminal 2 and the serial data including the instruction for switching the mode such as writing / reading input from the data input terminal 1. The address of the IC memory 4 is determined by the control / address decoder 8. The memory data to be written / read is converted from serial to parallel by the data register 5 and input to the IC memory 4, or IC
The parallel data from the memory 4 is converted into serial data, and the data output terminal 1 is passed through the output buffer 9.
It is output to 0. Also, the data register 5 and the IC memory 4
The data lines between are configured so that the bit arrays correspond to each other.
【０００５】一方、ＣＰＵを搭載したＩＣカードにおい
ては、そのＣＰＵが能動的に作用し、特定の条件が一致
した場合にのみ記憶データの書き込み・読み出しが行え
るようになっており、高度な安全性が確保されている。On the other hand, in an IC card equipped with a CPU, the CPU actively operates so that the stored data can be written / read only when a specific condition is met, which is highly safe. Is secured.
【０００６】[0006]
【発明が解決しようとする課題】しかし、ＣＰＵを搭載
せずＩＣメモリのみ搭載したＩＣカードでは、外部から
の制御により受動的にＩＣメモリの操作が行われるよう
になっているため、その信号プログラムの手順さえわか
れば、メモリに記憶されているデータの読み出し・書き
換えが簡単に行え、偽造、改懺が可能になる。そのた
め、記憶データの安全性に問題があった。However, in an IC card in which only the IC memory is mounted without mounting the CPU, the IC memory is passively operated by external control. If you know the procedure, you can easily read and rewrite the data stored in the memory, and can forge and revise it. Therefore, there is a problem in the safety of stored data.
【０００７】本発明は、この課題を解決するもので、Ｉ
Ｃメモリに記憶されるデータの安全性を向上させるＩＣ
カードを提供するものである。The present invention solves this problem.
IC that improves the safety of data stored in C memory
It provides a card.
【０００８】[0008]
【課題を解決するための手段】本発明は、上記問題点を
解決するため、ＩＣ内部に記憶させるデータのビット配
列を並び替えてＩＣメモリに書き込む手段を設けたもの
である。In order to solve the above problems, the present invention provides means for rearranging the bit arrangement of data to be stored inside the IC and writing it in the IC memory.
【０００９】即ち本発明は、ＣＰＵを搭載せずメモリ機
能を有するＩＣカードにおいて、前記ＩＣカード内部の
ＩＣメモリに対し、データを入力するために接続する複
数のデータ線の配線を並び替え、該ＩＣメモリに入力す
るデータのビット配列を替えて記憶する手段が具備され
たことにある。That is, according to the present invention, in an IC card having no CPU and having a memory function, the wiring of a plurality of data lines connected to input data to the IC memory inside the IC card is rearranged, There is provided means for changing the bit arrangement of the data input to the IC memory and storing the data.
【００１０】[0010]
【作用】本発明は、ＩＣ内部において、ＩＣメモリに並
列に入力するデータ線の配線を並び替え、記憶しようと
するデータをＩＣメモリに書き込むことにより、ＩＣメ
モリにはビット配列が並び替えられた状態で記憶される
ようにしたものであり、ＩＣカード内部のデータに対
し、偽造、改懺のため、読み出し／書き込み操作を行っ
ても、実際に入出力されるデータとＩＣメモリの記憶デ
ータのビット配列は異なるものとなり、読み出し、解読
は不可能となり、安全性を向上させるものである。According to the present invention, the bit arrays are rearranged in the IC memory by rearranging the wirings of the data lines input in parallel to the IC memory inside the IC and writing the data to be stored in the IC memory. The data stored in the IC card is stored in a state. Even if a read / write operation is performed on the data in the IC card for counterfeiting or alteration, the data actually input / output and the data stored in the IC memory are The bit arrangements are different, making it impossible to read and decrypt, improving the security.
【００１１】[0011]
【実施例】次に、本発明の実施例について、図を参照し
て説明する。ここでは、メモリに記憶するデータを、一
例として１ワードを８ビットとした構成で示す。Embodiments of the present invention will now be described with reference to the drawings. Here, the data stored in the memory is shown by way of example, with one word having 8 bits.
【００１２】図１は、本発明のＩＣカードで使用される
ＩＣ回路部の構成図を示す。基本的な構成は、従来の図
２のものと同じであるが、ＩＣメモリ４へ入力する書き
込みのためのデータ線は、書き込みデータレジスタ１１
よりデータのビット配列が並び替わるよう配線を予め決
められた接続配列に入れ替えられている。一方、読み出
しにおいては、ＩＣメモリ４と読み出しデータレジスタ
１２間のデータ線で、各々のビット配列が対応するよう
配線されているため、ＩＣメモリ４に記憶されているデ
ータがそのまま出力される。FIG. 1 is a block diagram of an IC circuit section used in the IC card of the present invention. Although the basic configuration is the same as that of the conventional FIG. 2, the data line for writing input to the IC memory 4 is the write data register 11
The wirings are replaced with a predetermined connection array so that the data bit array is rearranged more. On the other hand, in reading, since the data lines between the IC memory 4 and the read data register 12 are wired so that the bit arrays correspond to each other, the data stored in the IC memory 4 is output as it is.
【００１３】データ出力端子１０から出力されたデータ
については、接続されるホストコンピュータにて、予め
決められた所定の手順に従ってデータの配列を並び替
え、元のビット配列に戻すことにより、正しい配列のデ
ータを得ることが可能となる。With respect to the data output from the data output terminal 10, the connected host computer rearranges the data array in accordance with a predetermined procedure and restores the original bit array to obtain a correct array. It becomes possible to obtain data.
【００１４】又、前記方法の他に、ＩＣ内部のＩＣメモ
リにパラレル入力するデータ線の配線は、そのままに、
ＩＣメモリよりパラレル出力されるデータ線の配線を並
び替え、データのビット配列を並び替えた状態でＩＣカ
ード外部に出力させることも可能であり、前記方法と
は、ＩＣメモリに記憶されるデータの状態がビット配列
の並び替えられた状態で記憶するか、しないかの違いで
あり、ＩＣカードの外部入出力信号から見れば、結果は
同じである。又、前記方法と併用することで、より安全
性を向上させることも可能である。In addition to the above method, the wiring of the data line for parallel input to the IC memory inside the IC is left as it is,
It is also possible to rearrange the wirings of the data lines output in parallel from the IC memory and output the data in the state where the bit arrangement of the data is rearranged to the outside of the IC card. The difference is whether or not the state is stored in a state in which the bit array is rearranged, and the result is the same when viewed from the external input / output signal of the IC card. Further, it is possible to further improve the safety by using the method in combination with the above method.
【００１５】更に、ＩＣカード内部のＩＣメモリのデー
タ線の配線の並び替えと共に、データのビット配列の復
元可能な論理回路を付加することも可能である。Furthermore, it is possible to add a logic circuit capable of restoring the bit array of data together with the rearrangement of the wiring of the data lines of the IC memory inside the IC card.
【００１６】[0016]
【発明の効果】以上、説明したように、本発明は、ＣＰ
Ｕを搭載しないため、ホストコンピュータからの受動的
作用で動作するにも関わらず、ＩＣカードに記憶するデ
ータと、記憶後に読み出されるデータがビット配列の並
び替えにより異なるものとなり、予め決められた所定の
手順に従って処理をしないと、データの復元ができない
ものになる。これにより、ＩＣカード内の記憶データの
偽造、改懺を目的とした解読を複雑化させることがで
き、ＩＣカードの安全性を一層向上させる効果が得られ
た。As described above, according to the present invention, the CP
Since U is not mounted, the data stored in the IC card and the data read out after the storage differ due to the rearrangement of the bit array, even though the U operates by a passive action from the host computer. If you do not follow the procedure of, you will not be able to restore the data. As a result, it is possible to complicate the decoding of the stored data in the IC card for the purpose of forgery and alteration, and it is possible to obtain the effect of further improving the security of the IC card.
【図１】本発明のＩＣカードのＩＣの回路構成図。FIG. 1 is a circuit configuration diagram of an IC of an IC card of the present invention.
【図２】従来のＩＣカードで使用されるＩＣの回路構成
図。FIG. 2 is a circuit configuration diagram of an IC used in a conventional IC card.
１ データ入力端子 ２ チップセレクト入力端子 ３ クロック信号入力端子 ４ ＩＣメモリ ５ データレジスタ ６ モードデコーダ ７ クロックジェネレータ ８ アドレスデコーダ ９ アウトプットバッファ １０ データ出力端子 １１ 書き込みデータレジスタ １２ 読み出しデータレジスタ 1 data input terminal 2 chip select input terminal 3 clock signal input terminal 4 IC memory 5 data register 6 mode decoder 7 clock generator 8 address decoder 9 output buffer 10 data output terminal 11 write data register 12 read data register
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｋ 19/10 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location G06K 19/10
Claims (1)
Ｃカードにおいて、前記ＩＣカード内部のＩＣメモリに
対し、データを入力するために接続する複数のデータ線
の配線を並び替え、該ＩＣメモリに入力するデータのビ
ット配列を替えて記憶する手段が具備されたことを特徴
とするＩＣカード。1. An I having a memory function without mounting a CPU
In the C card, a means for rearranging wirings of a plurality of data lines connected for inputting data to the IC memory inside the IC card and changing a bit array of data input to the IC memory and storing the data are provided. An IC card that has been characterized.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6104529A JPH07287742A (en) | 1994-04-19 | 1994-04-19 | Ic card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6104529A JPH07287742A (en) | 1994-04-19 | 1994-04-19 | Ic card |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07287742A true JPH07287742A (en) | 1995-10-31 |
Family
ID=14383027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6104529A Pending JPH07287742A (en) | 1994-04-19 | 1994-04-19 | Ic card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07287742A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100428786B1 (en) * | 2001-08-30 | 2004-04-30 | 삼성전자주식회사 | Integrated circuit capable of protecting input/output data over internal bus |
-
1994
- 1994-04-19 JP JP6104529A patent/JPH07287742A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100428786B1 (en) * | 2001-08-30 | 2004-04-30 | 삼성전자주식회사 | Integrated circuit capable of protecting input/output data over internal bus |
| US8249253B2 (en) | 2001-08-30 | 2012-08-21 | Samsung Electronics Co., Ltd. | Semiconductor integrated circuit having encrypter/decrypter function for protecting input/output data transmitted on internal bus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3461234B2 (en) | Data protection circuit | |
| EP0283238B1 (en) | Non-volatile memory | |
| US4408119A (en) | Individualized portable object such as a credit card | |
| US5822245A (en) | Dual buffer flash memory architecture with multiple operating modes | |
| US5845066A (en) | Security system apparatus for a memory card and memory card employed therefor | |
| JP2523230B2 (en) | Nonvolatile semiconductor memory device | |
| CN101655775A (en) | Card and host apparatus | |
| US7305514B2 (en) | Command sequence for optimized power consumption | |
| CN100359598C (en) | Interleaving controller using non-volatile iron electric memory | |
| JPS63271679A (en) | Data writing system | |
| JPS62190584A (en) | Portable electronic device | |
| WO2001040910A1 (en) | Computer arrangement using non-refreshed dram | |
| US5559989A (en) | Device for protecting memory areas of an electronic microprocessor | |
| JP3578175B2 (en) | Memory word management circuit | |
| US6751153B2 (en) | Non-volatile semiconductor memory device and information apparatus | |
| US5450366A (en) | IC memory card | |
| US6842386B2 (en) | Semiconductor integrated circuit, and a data storing method thereof | |
| US9111649B2 (en) | Tamper resistant semiconductor device with access control | |
| JPH07287742A (en) | Ic card | |
| JPS6325748A (en) | Control of electronic circuit and circuit for implementing the same method | |
| JP2000029790A (en) | Data security system | |
| JPH0435780B2 (en) | ||
| JP2677342B2 (en) | Portable semiconductor memory device system | |
| US6286086B1 (en) | Data protection method for a semiconductor memory and corresponding protected memory device | |
| JP2924451B2 (en) | Semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030806 |