JPH07283358A - パッケージされた集積回路と集積回路のパッケージ方法 - Google Patents

パッケージされた集積回路と集積回路のパッケージ方法

Info

Publication number
JPH07283358A
JPH07283358A JP7107776A JP10777695A JPH07283358A JP H07283358 A JPH07283358 A JP H07283358A JP 7107776 A JP7107776 A JP 7107776A JP 10777695 A JP10777695 A JP 10777695A JP H07283358 A JPH07283358 A JP H07283358A
Authority
JP
Japan
Prior art keywords
lead frame
support member
cavity
thickness
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7107776A
Other languages
English (en)
Inventor
Louis T Manzione
トーマス マンジォン ルイス
Russell M Richman
マーク リッチマン ラッセル
John D Weld
デビッド ウェルド ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc, AT&T Corp filed Critical American Telephone and Telegraph Co Inc
Publication of JPH07283358A publication Critical patent/JPH07283358A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 不均一なモールド用化合物の流れを回避でき
るような素子のパッケージプロセス、および、リードフ
レームを提供する。 【構成】 本発明のリードフレームは、素子100を支
持するサポート部材120を有する。このサポート部材
120は、リードフレーム内の窪み内に延び、リード1
40とサポート部材120の上に搭載される素子100
の一部が、同一面になるように構成される。このサポー
ト部材を素子100がその上に配置される前に、その厚
みをリードフレームの厚さの約80%に減少するように
鍛造する。素子100は、サポート部材120に接着さ
れ、リードフレームのリード140にワイヤボンディン
グ145される。本発明のサポート部材は、従来の単一
の搭載パッドよりも少ない表面しか有さないため、フレ
ームの熱膨張係数が、チップの熱膨張係数と異なるため
に起こるパッケージを加熱/冷却する際の機械的ストレ
スがパッケージ内で減少する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リードフレームに関
し、また、このリードフレームを有するパッケージにデ
バイスを封止するプロセスに関し、また、そのようなパ
ッケージされたデバイスに関する。
【0002】
【従来技術】ダイオード、および、集積回路のようなデ
バイスは、より大きなシステムに組み込まれる素子であ
る。このようなシステムは、その組み込まれた素子が適
切に動作しない限り、その意図する機能を実行し得ない
ので、このような素子を、その性能に悪影響を及ぼすよ
うな外部から保護することは重要なことである。それゆ
えに、このような素子は、それが製造された後パッケー
ジされて、それがより大きな素子に組み込まれる前後を
通じてそれらを保護する。このパッケージは、通常、そ
の素子を包囲するプラスチック、あるいは、セラミック
の材料からなる保護材料である。このパッケージは、そ
の素子を取り扱ったり、あるいは、周囲の環境から保護
するために、他の素子と接触しないようにしている。
【0003】パッケージする前に、これらの素子には電
気リードが具備され、この電気リードは、これらの素子
がシステム、あるいは、他のより大きなシステム内の組
立部分と電気的に接触されるようにする。このような電
気リードを具備する装置の製造方法は、素子をリードフ
レームに固定することにより行われる。このリードフレ
ームは、素子用の搭載パッドと金属シート(通常、銅、
あるいは、鉄−ニッケル合金)をエッチング、あるい
は、打ち抜きにより形成されたフィンガー、則ち、リー
ドのパターンを有する。このようなリードフレーム10
の例を図1に示す。集積回路20は、リードフレーム1
0に集積回路20を適当な接着剤でもって、搭載用パッ
ド30のようなサポート部材の上に搭載することにより
固着される。その後、この集積回路は、ワイヤボンディ
ングのような技術を用いて、リードフレーム10に電気
的に接続される。このようにして、集積回路の接点(図
示せず)は、金、あるいは、アルミ製の細いワイヤでも
って、リード40に接続される。この搭載用パッド30
は、このパッケージプロセスの間、集積回路を保持す
る。リードフレーム10から搭載用パッド30にいたる
全てのサポート部材45は、パッケージプロセスの後切
断される。
【0004】これらの素子をパッケージする通常の方法
は、モールドプロセスを用いて、プラスチックでカプセ
ル化することである。このパッケージをモールドするた
めに、その上に集積回路20を有するリードフレーム1
0がモールド内に配置される。このリード40は、モー
ルドから延びる。モールド用化合物が、その後、このモ
ールド内に注入され、素子は、このモールド化合物内に
封入される。このリードフレームの支持フレームは、パ
ッケージからサポート部材45を切断する。これによ
り、リードを電気的に絶縁する。このようにして得られ
たパッケージは、このパッケージから突起した様々なリ
ードを有するモールド用化合物内にカプセル化された集
積回路である。その後、このリードは、外部の回路に電
気的に接続され、集積回路をより多くのシステム内に組
み込む。
【0005】集積回路が組み込まれる消費者用電気部品
のようなシステムは、現在でも小さくなりつつある。こ
れらの集積回路が配置されるパッケージのサイズも、ま
た、小さくなり、その結果、パッケージは、これらの小
さなシステム内で、より小さなスペースしか占めること
ができない。このようなパッケージのサイズを減少する
ことは、いくつかの不具合点が生じる。その第1のもの
としては、素子の上下にあるモールド化合物の厚さは、
しばしば、等しくなく、素子とリードフレームとモール
ド用化合物の異なる熱膨張率により引き起こされるスト
レスにさらされることになる。このことは、パッケージ
が形成される際に、素子は、モールドキャビティ内の中
央部に配置されなければならないことを意味する。一般
的に、このリードフレームは、モールドキャビティ内の
中央部に配置される。その理由は、このリードフレーム
のリードは、モールドキャビティの上半分と下半分の場
所から突起しているからである。リードフレームの一側
面の上に位置する素子は、リードフレームが中央部にあ
るようなモールドキャビティにおいては、中央部からず
れることになる。それゆえに、図1に示されるようなリ
ードフレームの構成は、素子をモールドキャビティの中
央部におくことができなくなり、その結果、モールドキ
ャビティの中央部、すなわち、パッケージの中央部に素
子を配置することができなくなる。リードフレーム10
内のサポート部材45は、時には、下側に曲げられてい
るが、このようなリードフレームの形状に関連するよう
な問題は、必ずしも解決された訳ではない。
【0006】素子をパッケージの中央部に配置すること
は、素子がリードフレームにワイヤボンディングされる
ようなプロセスにおいては、さらに複雑となる。素子が
リードフレーム搭載用パッドに固着された後、リードフ
レームのリードは、素子の上のボンディングパッドにワ
イヤボンディングされる。このワイヤボンディングのプ
ロセスは、自動的に行われるために、ある程度のゆとり
がワイヤの中に必要である。このようなゆとり(たわ
み)は、ワイヤループと称し、これは、素子の上に、約
100〜200ミクロンにおよぶことになる。このワイ
ヤループもまた、素子をパッケージするプロセスの間、
モールド用化合物内にカプセル化される。それゆえに、
このパッケージは、これらのワイヤを収納できる程度充
分に厚くなければならない。このように、パッケージを
薄くする必要性が高まるにつれて、このワイヤループを
パッケージし、ほぼ中央部に配置された素子でもって、
より薄いパッケージを達成するために、パッケージ内の
他の素子の厚さを薄くする必要がある。
【0007】パッケージの厚さが減少するにつれて、素
子とリードフレーム搭載用パッドとが、モールドキャビ
ティ内で適切に中央部に配置されていない場合には、パ
ッケージプロセスの間、素子の周囲のモールド用化合物
が均一に分布しないことになる。ある場所では、他の場
所よりも、このモールドキャビティに、素子が充分近づ
くようにモールドキャビティに素子が配置される場合に
は、等しくないサイズの流路パスが形成されることにな
る。例えば、素子が、モールドキャビティの上部の方
に、底部キャビティの壁よりもより近づいて配置される
と、モールドキャビティ内のモールド化合物の流れは、
不平行となる。このような流路パスのサイズが大きく異
なる場合には、モールド内のモールド用化合物の不均一
の分布が発生することになる。この不均一の分布は、パ
ッケージ内の素子に、さらに応力を引き起こし、それに
より、クラック、割れ目、ギャップが形成され、このた
め、素子が、より損傷を受けやすくなる。
【0008】
【発明が解決しようとする課題】したがって、本発明の
目的は、上記の不均一なモールド用化合物の流れを回避
できるような素子のパッケージプロセス、および、リー
ドフレームを提供することである。
【0009】
【課題を解決するための手段】本発明のリードフレーム
は、大きな搭載パッドのかわりに、素子を支持する素子
用の複数の小さなサポート部材を有する。このサポート
部材は、リードフレーム内のキャビティ内に延びる。各
サポート部材は、リードフレームのキャビティの周辺
で、3点以上の場所でリードフレームに接続され、か
つ、リードフレームのキャビティとは連続していない。
このサポート部材は、リードフレームとサポート部材の
上に搭載されるデバイスの一部が、同一面になるように
構成される。このサポート部材が、素子がその上に配置
される前に、その厚みを減少するように鍛造されるのが
好ましい。このサポート部材の厚さは、リードフレーム
の厚さの約80%である。さらに、別の利点としては、
サポート部材の厚さが、リードフレームの厚さの約20
%にまで減少する。
【0010】従来技術を用いて、この素子は、サポート
部材に接着され、リードフレームにワイヤボンディング
される。各サポート部材は、素子が、それをサポートす
るよりも小さい表面積を有する。このサポート部材は、
従来の単一の搭載パッドよりも少ない表面しか有さな
い。パッケージを加熱、あるいは、冷却することにより
引き起こされる熱機械的ストレスは、パッケージ内で減
少する。それは、サポート部材の表面積は、単一の搭載
パッドの表面積よりも少ないからである。このような熱
機械的ストレスは、フレームの熱膨張係数が、チップの
熱膨張係数と異なるために起こる。
【0011】パッケージが、リードフレームの上に搭載
された素子の周囲に形成されると、このサポート部材
は、素子の周囲のモールド用化合物の均一な流れを干渉
することがない。かくして、素子の周囲のモールド用化
合物の不均一な流れにより引き起こされる問題点を回避
できる。素子の周囲のモールド用化合物の均一な分布に
対し、単一の搭載用パッドよりも問題点が少ないため
に、このサポート部材は、素子の周囲のモールド用化合
物の不均一の厚さによる膨張と収縮により引き起こされ
る素子に対する過剰な熱機械的ストレスを阻止できる。
【0012】本発明は、また、パッケージされた素子に
よっても実現することができる。ダイオード、あるい
は、集積回路のような素子は、前述したようなリードフ
レームを有してパッケージされる。このパッケージの厚
さは、0.6mm以下が好ましい。
【0013】
【実施例】図2において、集積回路100は、リードフ
レーム110の上に配置されている。このリードフレー
ム110は、キャビティカットアウト125を形成す
る。このリードフレーム110は、複数のサポート部材
120を具備している。これらのサポート部材120
は、リードフレーム110からキャビティカットアウト
125内に突出している。これらのサポート部材120
は、リードフレーム110のキャビティカットアウト1
25内では連続していない。本明細書中において、「連
続していない(不連続)」とは、リードフレーム110
により規定されるキャビティカットアウト125の境界
内において、個別のサポート部材120は、キャビティ
カットアウト125の周囲で3点以上でリードフレーム
110に接触しておらず、そして、サポート部材120
は、キャビティカットアウト125内で互いに接触して
いないことを意味する。
【0014】この集積回路100は、リードフレーム1
10の上に、この集積回路100がサポート部材120
により支持されるように配置される。このサポート部材
120の表面積は、集積回路100の表面積よりも小さ
い。この集積回路100は、サポート部材120に対
し、ダイ接着剤のような手段により固着される。このよ
うな接着剤は、当業者には公知である。
【0015】このリードフレーム110は、従来の処理
加工技術、例えば、スタンピング、あるいは、エッチン
グ等により、通常の金属から形成される。この集積回路
100は、例えば、鉄−ニッケル合金(60/40)の
ような材料製で、合金42、および、銅リッチ合金(例
えば、合金7025)のような合金製である。当業者に
は、このようなリードフレームを形成する様々な金属
は、公知であろう。このパッケージの厚さが0.6mm
以下の場合には、このリードフレーム110は、150
μm以下の厚さが好ましい。
【0016】次に、図3において、集積回路100がモ
ールド材130により封止されている。典型的なモール
ド材130は、プラスチック材料である。適切なモール
ド材130は、当業者に公知である。このモールド材1
30は、流体として、サポート部材120の上に搭載さ
れる集積回路100を有するモールドキャビティ内に注
入される。薄いパッケージ、例えば、0.6mm以下の
厚さを有するパッケージに対しては、モールド材130
の粘性は、温度、剪断速度、重合化程度等の多くの異な
るモールドパラメータにも依存するが、約300ポアー
ズ(poise)が好ましい。しかし、このリードフレーム
は、集積回路の周囲のモールド用化合物の均一の分散を
促進するような形状をしている場合、例えば、より厚い
パッケージを製造する場合に限り、これより高い粘性の
モールド用化合物でもよい。
【0017】このような適当なモールド用化合物の例と
しては、ビフェニルエポキシ(biphenyl epoxy)ベース
のレジン、極微細球状フィラー(filler)粒子を含有す
るものでもよい。このような適当なモールド用化合物の
例は、Sumitomo Bakelite社製のEME−7320C
で、これは、Nitto Denko America, Inc.から市販され
ている。
【0018】このリードフレーム110は、パッケージ
プロセスの間、リードフレームの周囲にモールド用化合
物の流れが容易にできるような形状に構成される。それ
ゆえに、個別のサポート部材120が、リードフレーム
110により規定されるキャビティカットアウト125
内で互いに接触しないのが好ましい。また、個別のサポ
ート部材120は、それらがリードフレームの周囲、あ
るいは、リードフレームの間にモールド用化合物の流れ
を阻害しないような形状が好ましい。この点において、
サポート部材120は、キャビティカットアウト125
内で3個の側面以上に広がらないのが好ましい。本明細
書において、「広がる」とは、個別のサポート部材が、
リードフレームに、リードフレームキャビティの周囲で
2点で固着されていることを意味する。好ましくは、こ
のサポート部材は、リードフレームに対し、キャビティ
の周囲で、1点のみで固着されているのが好ましい。
【0019】この点に関し、サポート部材120は、図
3に示すように、リード140の厚さよりも薄いのが好
ましい。このサポート部材120は、集積回路100が
サポート部材120の上に搭載される前に薄くする。こ
のサポート部材120の厚さがリードフレーム110の
厚さよりも小さいために、サポート部材120の上に搭
載された集積回路100の一部は、リードフレーム11
0と同一面になる。このサポート部材120は、このサ
ポート部材120を従来の鍛造装置(例えば、ダイプレ
スのような鍛造装置)内に配置し、それを圧縮すること
により鍛造される。サポート部材120を鍛造すること
により、その厚さを減少することができる。
【0020】実施例1:リードフレームサポートの厚さ
減少方法 例えば、5ミル(0.127mm)の厚さで、8サイト
のリードフレームを、従来技術でもって打ち抜いた。こ
のリードフレームは、1サイト毎に、4個の30ミル×
80ミル(0.762mm×2.032mm)のタブを
有する。これらのタブは、約1〜1.5ミル(0.02
54mm〜0.0381mm)の厚さまで鍛造した。か
くして、このサポート部材のタブの厚さは、リードフレ
ームの厚さの20〜30%に減少した。このリードフレ
ームは、銅合金7025と鉄−ニッケル合金42製であ
る。1回のダイ操作により、リードフレーム上の全ての
サポート部材のタブを鍛造した(このリードフレーム
は、8サイトのリードフレームで、1サイト毎に4個の
タブがあり、したがって、同時に32個のタブを鍛造し
た)。これらのリードフレームは、9トンのプレスで鍛
造する前に、オイルでもって潤滑した。
【0021】タブの厚さを前述した鍛造により減少する
のも好ましいが、タブの厚さは、また、例えば、エッチ
ングのような他の手段により減少することもできる。本
発明は、特定の手段によりサポート部材の厚さを減少す
るようなリードフレームに限定されるものではない。
【0022】本明細書中において、「厚さを減少する」
とは、リードフレームの厚さを少なくとも20%減少す
ることを意味する。それゆえに、サポート部材の厚さ
は、リードフレームの厚さの約80%以下である。この
サポート部材の厚さは、リードフレームの厚さの約50
%に減少することもできる。サポート部材の厚さが、リ
ードフレームの厚さの約20%に減少するのが好まし
い。例えば、125μmの厚さのリードフレームのサポ
ート部材が、前述した方法により鍛造されると、このサ
ポート部材は、約100μm以下の厚さを有することに
なる。この厚さのサポート部材は、組立、ワイヤボンデ
ィング、モールドのプロセスの間、素子を充分に支持で
きる。
【0023】この集積回路は、リードフレームのリード
にワイヤボンド145を介して接続される。図3に示す
ように、このワイヤボンドは、集積回路100の上にル
ープした高さを有する。このループ高さは、通常、10
0μm〜200μmである。従来のプロセス技術を用い
て、ワイヤボンド145を集積回路100とリード14
0に接続する。このループ高さを維持するために、集積
回路がそこに配置される前に、サポート部材120を下
側に配置する。すなわち、リードフレームに対し、下位
に配置するのが好ましい。
【0024】図4に示すように、このパッケージは、リ
ードフレーム110とそのリード140と集積回路10
0とを、モールド155により規定されたキャビティ1
50内に配置することにより形成される。キャビティ1
50の寸法は、パッケージの所望の厚さになるようにす
る。しかし、コンパクトな素子が必要な場合には、キャ
ビティの厚さは、集積回路100とモールドキャビティ
のキャビティ壁160との間に、最小の隙間となるよう
にするのが好ましい。したがって、サポート部材120
の構造は、集積回路100とキャビティ壁160との間
にモールド用化合物の流れを阻害しないように選択す
る。サポート部材120の方向は、キャビティ150内
のモールド用化合物の流れの方向と一致するように選択
する。例えば、このモールド用化合物が、キャビティ壁
160内のゲート170を介して、キャビティ150内
に流れ込む場合には、サポート部材は、キャビティ壁1
60に直交する方向の流れが阻害されないように配置す
る。
【0025】リードフレームの構成は、そのサポート部
材がパッケージが形成された後、リードフレームの残り
の部分から絶縁されるよう、構成される。例えば、図2
に示すように、サポート部材120は、パッケージの外
側に残るような点でリードフレームに固着される。この
サポート部材120は、パッケージ後、従来技術でもっ
て、リードフレームから切断される。
【0026】4個の小さなサポート部材120を有する
リードフレームが図2に記載されているが、当業者は、
他の形状でも容易に形成できる。例えば、4個のサポー
ト部材175を、リードフレーム110のキャビティカ
ットアウト125のコーナーに配置することも、素子を
搭載するのには有効である。このような構成を図5に示
す。リードフレーム110内のキャビティカットアウト
125の2つの対向側をまたぐ複数の薄いサポート部材
180を考慮することも有効である。このような構成を
図6に示す。しかし、このようなサポート部材の構成が
用いられると、サポート部材180の長さ方向に平行な
方向に、キャビティ内にモールド用化合物が流入するこ
とになる。図6に示したサポート部材の形状と、モール
ド用化合物の流れの方向との関係が維持される場合に
は、このサポート部材の形状は、モールド化合物の流れ
に影響することがなく、このことは、本発明のリードフ
レームの形態の目的にかなうものである。
【0027】前述したように、当業者は、サポート部材
の方向は、モールドキャビティ内のモールド用化合物の
流れの方向と適合するよう選択することが好ましいこと
を理解できるであろう。当業者は、また、サポート部材
120の表面と、このサポート部材120により支持さ
れる集積回路の表面との比が、1以下の場合には、モー
ルドプロセスの間、集積回路の周囲のモールド用化合物
の流れは、その比が1以上、あるいは、さらに大きくな
る場合よりも制限されない。このような比を決定するこ
とは、困難であるが、その理由は、この比は、実施例毎
に大きく異なるからである。しかし、0.5以下の比率
が可能である。0.2以下の比率が好ましい。しかし、
このように、サポート部材がその支持機能を実行するこ
とができないほど小さいのは好ましくない。
【0028】
【発明の効果】以上述べたように、本発明のリードフレ
ームの形状によれば、モールド化合物がキャビティ内で
流入しやすくなり、極めて質の高いパッケージ素子が形
成できる。
【図面の簡単な説明】
【図1】従来のリードフレームの上面図。
【図2】本発明の一実施例によるリードフレームの上面
図。
【図3】本発明の一実施例によるパッケージ内の図2に
示されたリードフレームの線3−3に沿った横断面図。
【図4】モールド材をモールドキャビティに導入する前
のモールド内の図2に示されたリードフレームの線3−
3に沿った断面図。
【図5】本発明の他の実施例によるリードフレームの上
面図。
【図6】本発明の他の実施例によるリードフレームの上
面図。
【符号の説明】
10 リードフレーム 20 集積回路 30 搭載用パッド 40 リード 45 サポート部材 100 集積回路 110 リードフレーム 120 サポート部材 125 キャビティカットアウト 130 モールド材 140 リード 145 ワイヤボンド 150 キャビティ 155 モールド 160 キャビティ壁 170 ゲート 175、180 サポート部材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラッセル マーク リッチマン アメリカ合衆国、18078 ペンシルベニア、 シュネックスビル、ブライトン コート 4081 (72)発明者 ジョン デビッド ウェルド アメリカ合衆国、07876 ニュージャージ ー、スッカスンナ、サウスヒルサイド ア ベニュー 71

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 (A)キャビティ(125)と、このキ
    ャビティ(125)内にリードフレーム(110)から
    突出する複数のサポート部材(120)とを有するリー
    ドフレーム(110)と、 前記各サポート部材(120)は、キャビティ内で他の
    サポート部材と接触せず、そして、各サポート部材は、
    キャビティの周辺の3点以上の場所でリードフレームに
    接続せず、 (B)前記サポート部材に取り付けられた集積回路(1
    00)と、 (C)前記集積回路を包囲するモールド材(130)と
    からなることを特徴とするパッケージされた集積回路。
  2. 【請求項2】 前記リードフレームは、キャビティの周
    囲を形成し、前記サポート部材は、前記リードフレーム
    により形成された周囲内では互いに接触していないこと
    を特徴とする請求項1のパッケージされた半導体素子。
  3. 【請求項3】 前記サポート部材(120)の厚さは、
    前記リードフレームにより規定された面内で、前記リー
    ドフレーム(110)の厚さの80%以下であることを
    特徴とする請求項1のパッケージされた半導体素子。
  4. 【請求項4】 (A)キャビティ(125)と、このキ
    ャビティ(125)内にリードフレーム(110)から
    突出する複数のサポート部材(120)とを有するリー
    ドフレーム(110)と、 前記各サポート部材(120)は、キャビティ内で他の
    サポート部材と接触せず、そして、前記各個別のサポー
    ト部材は、キャビティの周辺の3点以上の場所ではリー
    ドフレームに接続せず、 (C)前記集積回路(100)を包囲するモールド材
    (130)と、 前記サポート部材の表面積は、サポート部材が接続され
    る半導体素子の表面積以下で、前記集積回路(100)
    一部は、前記リードフレームにより規定された面内に存
    在することを特徴とするパッケージされた半導体素子。
  5. 【請求項5】 (A)リードフレーム(110)に接続
    され、前記リードフレームのキャビティ内に突出する複
    数のサポート部材(120)の厚さを、リードフレーム
    の厚さ以下に減少するステップと、 (B)半導体素子(100)を複数のサポート部材(1
    20)に接着するステップと、 (C)前記半導体素子(100)をモールド材(13
    0)で包封するステップからなることを特徴とする半導
    体素子のパッケージ方法。
  6. 【請求項6】 前記(A)のステップは、鍛造により行
    うことを特徴とする請求項5の方法。
  7. 【請求項7】 前記サポート部材の厚さは、前記リード
    フレームの厚さの80%以下であることを特徴とする請
    求項6の方法。
  8. 【請求項8】 前記サポート部材の厚さは、前記リード
    フレームの厚さの20%まで減少することを特徴とする
    請求項6の方法。
JP7107776A 1994-04-13 1995-04-10 パッケージされた集積回路と集積回路のパッケージ方法 Pending JPH07283358A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US22690594A 1994-04-13 1994-04-13
US226905 1994-04-13

Publications (1)

Publication Number Publication Date
JPH07283358A true JPH07283358A (ja) 1995-10-27

Family

ID=22850924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7107776A Pending JPH07283358A (ja) 1994-04-13 1995-04-10 パッケージされた集積回路と集積回路のパッケージ方法

Country Status (3)

Country Link
EP (1) EP0677873A1 (ja)
JP (1) JPH07283358A (ja)
KR (1) KR950034719A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0833382B1 (en) 1996-09-30 2005-11-30 STMicroelectronics S.r.l. Plastic package for electronic devices
TW525274B (en) 2001-03-05 2003-03-21 Samsung Electronics Co Ltd Ultra thin semiconductor package having different thickness of die pad and leads, and method for manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293963A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 樹脂封止型半導体装置
JPH0222851A (ja) * 1988-07-11 1990-01-25 Hitachi Cable Ltd 半導体装置用リードフレームおよびその製造方法
JP2602076B2 (ja) * 1988-09-08 1997-04-23 三菱電機株式会社 半導体装置用リードフレーム
JP2758677B2 (ja) * 1989-12-21 1998-05-28 株式会社日立製作所 半導体装置及びその製造方法
US5249354A (en) * 1991-09-25 1993-10-05 American Telephone & Telegraph Co. Method of making electronic component packages
JPH05190750A (ja) * 1992-01-13 1993-07-30 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
EP0677873A1 (en) 1995-10-18
KR950034719A (ko) 1995-12-28

Similar Documents

Publication Publication Date Title
US7968982B2 (en) Thermal enhanced upper and dual heat sink exposed molded leadless package
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US6545347B2 (en) Enhanced leadless chip carrier
US7061080B2 (en) Power module package having improved heat dissipating capability
KR100393448B1 (ko) 반도체 패키지 및 그 제조 방법
US8049313B2 (en) Heat spreader for semiconductor package
US20080029860A1 (en) Semiconductor device with internal heat sink
KR20080027920A (ko) 반도체 디바이스
WO2004004005A1 (ja) 半導体装置およびその製造方法
US6528868B1 (en) Lead frame device and method for producing the same
US8643172B2 (en) Heat spreader for center gate molding
US20050275089A1 (en) Package and method for packaging an integrated circuit die
US6774479B2 (en) Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device
US6576988B2 (en) Semiconductor package
US6339253B1 (en) Semiconductor package
KR0157857B1 (ko) 반도체 패키지
US7075174B2 (en) Semiconductor packaging techniques for use with non-ceramic packages
JPH07283358A (ja) パッケージされた集積回路と集積回路のパッケージ方法
EP0405330A2 (en) Flagless leadframe, package and method
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR19990086280A (ko) 반도체 패키지
KR0141945B1 (ko) 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지
KR101204741B1 (ko) 방열판을 포함하는 반도체 패키지 및 그 제조 방법
JPH10242366A (ja) 半導体装置
JPS63133554A (ja) 半導体装置