JPH07283239A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH07283239A JPH07283239A JP6074689A JP7468994A JPH07283239A JP H07283239 A JPH07283239 A JP H07283239A JP 6074689 A JP6074689 A JP 6074689A JP 7468994 A JP7468994 A JP 7468994A JP H07283239 A JPH07283239 A JP H07283239A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- opening
- film
- region
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置の製造方法、
特に金属を蒸着してＴ型電極を形成する半導体装置の製
造方法に関する。BACKGROUND OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor device,
In particular, the present invention relates to a method for manufacturing a semiconductor device in which a metal is deposited to form a T-type electrode.
【０００２】[0002]
【従来の技術】従来の技術によりＧａＡｓ半導体基板等
の化合物半導体基板上に、Ｔ型ゲート電極を製造する際
の製造方法について以下図面を用いて説明する。図２
（ａ）に示すように、ＧａＡｓ半導体基板１０１表面上
に膜厚３０００オングストロームのＳｉＮ１０２を成膜
し、ゲート電極を形成する部分のＳｉＮ１０２を０．５
μｍの幅で除去する。次に露出した半導体基板１０１表
面上及びＳｉＮ１０２表面上に、膜厚１０００オングス
トロームのＴｉＷ１０３をスパッタ法により成膜する。
次にＴｉＷ１０３表面上に、ゲート電極を形成するため
に、膜厚１．５μｍのノボラック系フォトレジスト１０
４を成膜し、ゲート電極を形成する部分以外のフォトレ
ジスト１０４を第一の露光により露光する。2. Description of the Related Art A conventional method for manufacturing a T-type gate electrode on a compound semiconductor substrate such as a GaAs semiconductor substrate will be described below with reference to the drawings. Figure 2
As shown in (a), SiN 102 having a film thickness of 3000 angstrom is formed on the surface of the GaAs semiconductor substrate 101, and the SiN 102 at the portion where the gate electrode is formed is 0.5.
Remove with a width of μm. Then, a TiW 103 having a film thickness of 1000 angstrom is formed on the exposed surface of the semiconductor substrate 101 and the surface of the SiN 102 by a sputtering method.
Next, in order to form a gate electrode on the surface of TiW 103, a novolac-based photoresist 10 having a thickness of 1.5 μm is formed.
4 is formed, and the photoresist 104 other than the portion where the gate electrode is formed is exposed by the first exposure.
【０００３】続いて図２（ｂ）に示すように、フォトレ
ジスト１０４をアンモニア雰囲気１２４中で９５℃、１
００分間の熱処理を行い、先の工程で露光された部分の
フォトレジスト１０４の溶解速度を、アルカリ系の現像
液に対し遅くする。Subsequently, as shown in FIG. 2B, the photoresist 104 is heated at 95 ° C. in an ammonia atmosphere 124 at 1 ° C.
A heat treatment is performed for 00 minutes to reduce the dissolution rate of the photoresist 104 in the portion exposed in the previous step with respect to the alkaline developer.
【０００４】続いて図２（ｃ）に示すように、熱処理が
終了したフォトレジスト１０４の全面を第二の露光によ
り露光した後、アルカリ系の現像液で現像し、ゲート電
極を形成する部分のフォトレジスト１０４を除去する。
フォトレジスト１０４には均一の濃度で染料が含有され
ており、露光光はフォトレジスト内で減衰する。よって
半導体基板１０１表面に近づくに従って露光される範囲
が狭まり、フォトレジストの形状は逆テーパ形状とな
る。フォトレジストを逆テーパ形状に形成するのは、後
の工程で形成されるゲート電極と、このフォトレジスト
が接触するのを防ぐためであり、フォトレジストの開口
部に庇の役割をさせるためである。Then, as shown in FIG. 2C, the entire surface of the photoresist 104 that has been subjected to the heat treatment is exposed by a second exposure, and then developed with an alkaline developing solution to form a gate electrode. The photoresist 104 is removed.
The photoresist 104 contains a dye in a uniform concentration, and the exposure light is attenuated in the photoresist. Therefore, the exposed area becomes narrower as the surface of the semiconductor substrate 101 is approached, and the shape of the photoresist becomes an inverse tapered shape. The photoresist is formed in an inverse taper shape in order to prevent contact between the gate electrode formed in a later step and this photoresist, and to make the opening of the photoresist act as an eaves. .
【０００５】続いて図２（ｄ）に示すように、ゲート電
極を形成するためにＡｕ膜１０５をフォトレジスト１０
４が除去されたＴｉＷ１０３表面上にＴｉＷ１０３表面
からの高さが０．８μｍ程度となるように蒸着する。Subsequently, as shown in FIG. 2D, the Au film 105 is formed on the photoresist 10 to form a gate electrode.
Vapor deposition is performed on the surface of the TiW 103 from which No. 4 has been removed so that the height from the surface of the TiW 103 is about 0.8 μm.
【０００６】続いて図２（ｅ）に示すように、フォトレ
ジスト１０４を除去し、以上の工程により半導体基板１
０１表面上のＴｉＷ膜１０３表面上にゲート電極１０６
を形成する。以上の製造方法は、フォトレジストのエッ
チングする部分の領域以外を露光し、現像することから
イメージリバースプロセスと呼ばれている。Subsequently, as shown in FIG. 2E, the photoresist 104 is removed, and the semiconductor substrate 1 is subjected to the above steps.
01 TiW film 103 on the surface
To form. The above-described manufacturing method is called an image reverse process because it exposes and develops a region other than the etching region of the photoresist.
【０００７】しかしながら上記の製造方法においては、
次の問題点がある。第一の露光によりゲート電極のパタ
ーンを露光する際に、半導体基板上のＴｉＷ膜より露光
光の反射が生じ、半導体基板表面に近い部分のフォトレ
ジストにおいて、感光部分と非感光部分がぼやけてしま
う。このため後の工程において現像を行うと、フォトレ
ジストの断面形状がＴｉＷ膜表面上で裾を引いた形状と
なる。よって残留したフォトレジストにゲート電極とし
て金属が堆積されるために、フォトレジストの変質層１
０７が生じ、接触不良やゲート抵抗の上昇、ゲート電極
のフォトレジストによる変質等、ゲート電極の信頼性に
対する問題が生じる。However, in the above manufacturing method,
There are the following problems. When the pattern of the gate electrode is exposed by the first exposure, the exposure light is reflected from the TiW film on the semiconductor substrate, and the exposed portion and the non-exposed portion are blurred in the photoresist near the surface of the semiconductor substrate. . Therefore, when development is performed in a later step, the cross-sectional shape of the photoresist becomes a shape with a skirt on the surface of the TiW film. Therefore, since metal is deposited on the remaining photoresist as a gate electrode, the altered layer 1 of the photoresist
07 occurs, which causes problems with reliability of the gate electrode such as poor contact, increase in gate resistance, and alteration of the gate electrode by photoresist.
【０００８】この問題を解決するためには、ＴｉＷ膜に
おける露光光の反射を防止することと、ＴｉＷ膜上に形
成されるフォトレジストと、ゲート電極として後の工程
で形成される金属の接触を防ぐために、フォトレジスト
をＴｉＷ膜表面に近い部分で、広く除去する必要があ
る。その手段として、次に挙げる二つの方法がとられて
いる。In order to solve this problem, it is necessary to prevent the exposure light from being reflected on the TiW film, and to prevent the photoresist formed on the TiW film from contacting the metal formed in a later step as a gate electrode. In order to prevent it, it is necessary to widely remove the photoresist in the portion close to the surface of the TiW film. The following two methods are adopted as the means.
【０００９】第一の方法について説明図を図３に示す。
この方法は、ＴｉＷ膜１１２とフォトレジスト１１３の
間にＡＲＣ（Anti Reflective Coating ）膜１１１によ
る反射防止膜を成膜するものである。しかしながらＡＲ
Ｃ膜はフォトレジストと露光時に化学的に反応し、変質
層が生じるという問題点がある。また、ＡＲＣ膜はその
性質上膜厚を厚く形成することが困難であり、リフトオ
フの効果が少ない。また、ＴｉＷ膜を露出させるため
に、ＡＲＣ膜をエッチングする必要があるが、ＡＲＣ膜
のエッチング量を制御することは困難である。An explanatory view of the first method is shown in FIG.
In this method, an antireflection film made of an ARC (Anti Reflective Coating) film 111 is formed between the TiW film 112 and the photoresist 113. However AR
There is a problem that the C film chemically reacts with the photoresist during exposure to form an altered layer. Further, it is difficult to form a thick ARC film due to its nature, and the lift-off effect is small. Further, it is necessary to etch the ARC film to expose the TiW film, but it is difficult to control the etching amount of the ARC film.
【００１０】また第二の方法についての説明図を図４に
示す。この方法は、ＴｉＷ膜１２２とフォトレジスト１
２３の間に、ＳｉＮ膜やＳｉＯ２膜１２１等の絶縁膜を
成膜する方法である。しかしながら、ゲート電極部分に
のみこれらの酸化膜を選択的に形成することは、工程数
の増加を招き、またゲート電極を形成した後、これらの
絶縁膜はＮＨ４Ｆ液を用いたウエットエッチングにより
除去することとなるが、エッチングレートの制御が難し
く、ＴｉＷ膜や半導体基板上に形成されている他の素子
に影響を及ぼすことがあるためＮＨ4 Ｆ等のエッチング
液を用いることができない。。An explanatory view of the second method is shown in FIG. This method is used for the TiW film 122 and the photoresist 1.
It is a method of forming an insulating film such as a SiN film or a SiO 2 film 121 between the two. However, selectively forming these oxide films only on the gate electrode portion causes an increase in the number of steps, and after forming the gate electrode, these insulating films are removed by wet etching using NH4F solution. However, since it is difficult to control the etching rate and it may affect the TiW film and other elements formed on the semiconductor substrate, an etching solution such as NH4 F cannot be used. .
【００１１】[0011]
【発明が解決しようとする課題】本発明においては上記
の問題点を解決するために、半導体基板表面上に成膜さ
れているＴｉＷ膜表面に、ゲート電極のパターニングを
行うための露光において露光光の反射の影響を防ぐため
と同時に、後の工程において形成されるゲート電極とフ
ォトレジストの接触を防ぐために、ＴｉＷ膜表面上にポ
ジ型のフォトレジストを形成する。以上のように本発明
においては、フォトレジストによるゲート電極の汚染を
防止し、さらにゲート電極の接触不良やゲート抵抗の上
昇等の問題点を解決し、ゲート電極の信頼性を向上させ
ることを目的とする。In the present invention, in order to solve the above-mentioned problems, exposure light for exposure for patterning a gate electrode is formed on the surface of a TiW film formed on the surface of a semiconductor substrate. A positive photoresist is formed on the surface of the TiW film in order to prevent the influence of the reflection of the above and the contact of the photoresist with the gate electrode which will be formed in a later step. As described above, in the present invention, it is an object of the present invention to prevent the contamination of the gate electrode by the photoresist, solve the problems such as the contact failure of the gate electrode and the increase of the gate resistance, and improve the reliability of the gate electrode. And
【００１２】[0012]
【課題を解決するための手段】上記目的を達成するため
に本発明においては、半導体基板表面上に形成されてい
るＴｉＷ膜の表面上に、ポジ型のフォトレジストを形成
する。このポジ型レジストを形成後、全面露光を行い所
定の現像液に対し溶解可能としておく。続いてこのポジ
型のフォトレジストの表面上に、従来のイメージリバー
スプロセスにおいて用いていたフォトレジストを形成
し、従来と同様に露光及び現像を行いゲート電極用のパ
ターニングを行う。続いて先に形成したポジ型のフォト
レジストの現像を行い、ＴｉＷ膜の表面を露出させ、こ
れらの現像によりフォトレジストが除去された部分に、
Ａｕを所定の厚さに蒸着しゲート電極を形成し、ＴｉＷ
膜上のフォトレジストを除去する。To achieve the above object, in the present invention, a positive photoresist is formed on the surface of a TiW film formed on the surface of a semiconductor substrate. After forming this positive type resist, the entire surface is exposed so that it can be dissolved in a predetermined developing solution. Subsequently, the photoresist used in the conventional image reverse process is formed on the surface of the positive photoresist, and exposure and development are performed in the same manner as in the conventional technique to perform patterning for the gate electrode. Subsequently, the positive photoresist formed previously is developed to expose the surface of the TiW film, and the photoresist is removed by these developments.
Au is vapor-deposited to a predetermined thickness to form a gate electrode.
Remove the photoresist on the film.
【００１３】[0013]
【作用】本発明においては、ＴｉＷ膜表面上に形成され
るフォトレジストがポジ型であるため、このフォトレジ
ストに全面露光を行ってもＴｉＷ膜における露光光の反
射が、このフォトレジストの露光に対し影響を与えるこ
とがなく、従来のように、半導体基板表面に近い部分の
フォトレジストにおいて、感光部分と非感光部分がぼや
けてしまい、フォトレジストの断面形状がＴｉＷ膜表面
上で裾を引いた形状となることがない。In the present invention, since the photoresist formed on the surface of the TiW film is a positive type, even if the photoresist is exposed to the whole surface, the exposure light on the TiW film is reflected by the exposure of the photoresist. In the photoresist near the surface of the semiconductor substrate, which has no influence on the other side, the exposed portion and the non-exposed portion are blurred, and the cross-sectional shape of the photoresist is tailed on the surface of the TiW film. It does not become a shape.
【００１４】また、このＴｉＷ膜上に形成されるポジ型
のフォトレジストを、ゲート電極として後の工程で形成
される金属との接触を防ぐために、ＴｉＷ膜表面に近い
部分で、広く除去する必要がある。このポジ型のフォト
レジストは所定の現像液によって溶解可能となってお
り、その開口幅の制御が可能である。Further, the positive photoresist formed on the TiW film needs to be widely removed in a portion close to the surface of the TiW film in order to prevent contact with a metal formed as a gate electrode in a later step. There is. This positive photoresist can be dissolved by a predetermined developing solution, and the opening width thereof can be controlled.
【００１５】よって従来のように、ゲート電極の接触不
良やゲート抵抗の上昇、ゲート電極のフォトレジストに
よる変質等の問題点を解決することができ、ゲート電極
の信頼性が向上する。Therefore, as in the prior art, problems such as poor contact of the gate electrode, increase in gate resistance, and alteration of the gate electrode by photoresist can be solved, and the reliability of the gate electrode is improved.
【００１６】[0016]
【実施例】本発明におけるＧａＡｓ半導体基板上に、Ｔ
型ゲート電極を製造する際の製造方法について以下図面
を用いて説明する。図１（ａ）に示すように、ＧａＡｓ
半導体基板１１表面上に膜厚３０００オングストローム
のＳｉＮ１２を成膜し、ゲート電極を形成する部分のＳ
ｉＮ１２を０．５μｍの幅で除去する。次に露出した半
導体基板１１表面上及びＳｉＮ１２表面上に、膜厚１０
００オングストロームのＴｉＷ膜１３をスパッタ法によ
り成膜する。次に第一のフォトレジストとして、ＴｉＷ
膜１３表面上に膜厚３０００オングストロームのビニル
系高分子フォトレジスト１４を成膜する。次にこのフォ
トレジスト１４の全面を第一の露光により露光する。EXAMPLES T was formed on a GaAs semiconductor substrate according to the present invention.
A manufacturing method for manufacturing the mold gate electrode will be described below with reference to the drawings. As shown in FIG. 1A, GaAs
SiN12 having a film thickness of 3000 angstrom is formed on the surface of the semiconductor substrate 11, and S of the portion where the gate electrode is formed is formed.
iN12 is removed with a width of 0.5 μm. Then, a film thickness of 10 is formed on the exposed surface of the semiconductor substrate 11 and the surface of the SiN 12.
A TiW film 13 of 00 angstrom is formed by a sputtering method. Next, as the first photoresist, TiW
A vinyl polymer photoresist 14 having a film thickness of 3000 angstrom is formed on the surface of the film 13. Next, the entire surface of the photoresist 14 is exposed by the first exposure.
【００１７】続いて図１（ｂ）に示すように、フォトレ
ジスト１４表面上に膜厚１．５μｍのノボラック系フォ
トレジスト２１を成膜し、ゲート電極を形成する部分以
外のフォトレジスト１０４を第二の露光により露光す
る。Subsequently, as shown in FIG. 1B, a novolac-based photoresist 21 having a film thickness of 1.5 μm is formed on the surface of the photoresist 14, and the photoresist 104 other than the portion where the gate electrode is to be formed is first formed. It exposes by the second exposure.
【００１８】続いて図１（ｃ）に示すように、フォトレ
ジスト２１をアンモニア雰囲気２２中で９５℃、１００
分間の熱処理を行い、先の工程で露光された部分のフォ
トレジスト２１の溶解速度を、アルカリ系の現像液に対
し遅くする。Subsequently, as shown in FIG. 1C, the photoresist 21 is heated at 95 ° C. and 100 ° C. in an ammonia atmosphere 22.
A heat treatment is performed for a minute to reduce the dissolution rate of the photoresist 21 in the portion exposed in the previous step with respect to the alkaline developer.
【００１９】続いて図１（ｄ）に示すように、熱処理が
終了したフォトレジスト２１の全面を第三の露光により
露光する。この露光は、第一の露光において未露光とな
っている部分を露光するものであり、これにより第一の
露光において露光されていない部分のフォトレジスト２
１が、アルカリ系の現像液によって溶解可能となる。Subsequently, as shown in FIG. 1D, the entire surface of the photoresist 21 which has been heat-treated is exposed by a third exposure. This exposure exposes a portion which has not been exposed in the first exposure, whereby the photoresist 2 in the portion which is not exposed in the first exposure is exposed.
1 can be dissolved by the alkaline developer.
【００２０】続いて図１（ｅ）に示すように、全面露光
が行われたフォトレジスト２１をアルカリ系の現像液で
現像し、第一の露光において露光されなかったゲート電
極を形成する部分のフォトレジスト２１を除去する。フ
ォトレジスト２１には均一の濃度で染料が含有されてお
り、露光光はフォトレジスト内で減衰する。よって半導
体基板１１表面に近づくに従って露光される範囲が狭ま
り、現像された後のフォトレジストの形状は逆テーパ形
状となる。フォトレジストを逆テーパ形状に形成するの
は、後の工程で形成されるゲート電極と、このフォトレ
ジストが接触するのを防ぐためであり、フォトレジスト
の開口部に庇の役割をさせるためである。 続いて図１
（ｆ）に示すように、ビニル系高分子フォトレジスト１
４の現像を行う。このビニル系フォトレジストの現像に
は、キシレン等の有機系の現像液を用いる。フォトレジ
スト１４は先の工程において全面露光されているため、
溶解が可能であり、現像する時間や現像液の濃度を変え
ることにより、現像量の制御を行うことができる。よっ
て後の工程で形成されるゲート電極の金属とこのフォト
レジスト１４が接触しない範囲まで、フォトレジスト１
４を除去する。Subsequently, as shown in FIG. 1 (e), the photoresist 21 which has been subjected to the entire surface exposure is developed with an alkaline developing solution to form a gate electrode which is not exposed in the first exposure. The photoresist 21 is removed. The photoresist 21 contains a dye in a uniform concentration, and the exposure light is attenuated in the photoresist. Therefore, the exposure range becomes narrower as the surface of the semiconductor substrate 11 is approached, and the shape of the photoresist after development becomes an inverse taper shape. The photoresist is formed in an inverse taper shape in order to prevent contact between the gate electrode formed in a later step and this photoresist, and to make the opening of the photoresist act as an eaves. . Continuing with Figure 1
As shown in (f), vinyl polymer photoresist 1
4 is developed. An organic developer such as xylene is used for developing the vinyl photoresist. Since the photoresist 14 has been entirely exposed in the previous step,
It can be dissolved, and the amount of development can be controlled by changing the developing time or the concentration of the developing solution. Therefore, the photoresist 1 is formed to the extent that the metal of the gate electrode formed in a later step does not come into contact with the photoresist 14.
Remove 4.
【００２１】続いて図１（ｇ）に示すように、ゲート電
極を形成するためにＡｕ膜２３をフォトレジスト１４が
除去されたＴｉＷ１３表面上にＴｉＷ１３表面からの高
さが０．８μｍ程度となるように蒸着する。Subsequently, as shown in FIG. 1G, the Au film 23 for forming the gate electrode is formed on the surface of the TiW 13 from which the photoresist 14 is removed, and the height from the surface of the TiW 13 is about 0.8 μm. Vapor deposition.
【００２２】続いて図１（ｈ）に示すように、フォトレ
ジスト１４、２１をレジスト剥離液により除去する。以
上の工程により半導体基板１１表面上のＴｉＷ膜１３表
面上にゲート電極２４を形成する。Subsequently, as shown in FIG. 1H, the photoresists 14 and 21 are removed by a resist stripping solution. Through the above steps, the gate electrode 24 is formed on the surface of the TiW film 13 on the surface of the semiconductor substrate 11.
【００２３】[0023]
【発明の効果】本発明においては、従来のように半導体
基板表面に近い部分のフォトレジストにおいて、感光部
分と非感光部分がぼやけることがなく、よってフォトレ
ジストの断面形状がＴｉＷ膜表面上で裾を引いた形状と
なることがない。また、半導体基板上に形成されるフォ
トレジストは所定の現像液によって溶解可能となってお
り、その開口幅の制御が可能である。According to the present invention, in the photoresist in the portion close to the surface of the semiconductor substrate as in the prior art, the exposed portion and the non-exposed portion are not blurred, and therefore, the sectional shape of the photoresist is tailed on the surface of the TiW film. The shape will not be drawn. Further, the photoresist formed on the semiconductor substrate can be dissolved by a predetermined developing solution, and the opening width thereof can be controlled.
【００２４】よって、ゲート電極の接触不良やゲート抵
抗の上昇、ゲート電極のフォトレジストによる変質等の
問題点を解決することができ、ゲート電極の信頼性が向
上する。Therefore, problems such as poor contact of the gate electrode, increase in gate resistance, and alteration of the gate electrode due to photoresist can be solved, and the reliability of the gate electrode is improved.
【図１】本発明の実施例を説明する断面図。FIG. 1 is a sectional view illustrating an embodiment of the present invention.
【図２】従来の製造方法を説明する断面図。FIG. 2 is a sectional view illustrating a conventional manufacturing method.
【図３】従来の製造方法を説明する断面図。FIG. 3 is a cross-sectional view illustrating a conventional manufacturing method.
【図４】従来の製造方法を説明する断面図。FIG. 4 is a sectional view illustrating a conventional manufacturing method.
１１、１０１ ＧａＡｓ半導体基板 １２、１０２ ＳｉＮ １３、１０３、１１２、１２２ ＴｉＷ膜 １４ ビニル系高分子フォトレジスト ２１、１０４ ノボラック系フォトレジスト ２２、１２４ アンモニア雰囲気 ２３、１０５ Ａｕ膜 ２４、１０６ ゲート電極 １０７ フォトレジストの変質層 １１１ ＡＲＣ（Anti Reflective Coating ）膜 １１３、１２３ フォトレジスト １２１ ＳｉＮ膜、ＳｉＯ２膜 11, 101 GaAs semiconductor substrate 12, 102 SiN 13, 103, 112, 122 TiW film 14 Vinyl polymer photoresist 21, 104 Novolac photoresist 22, 124 Ammonia atmosphere 23, 105 Au film 24, 106 Gate electrode 107 Photo Altered layer of resist 111 ARC (Anti Reflective Coating) film 113, 123 Photoresist 121 SiN film, SiO2 film
Claims (6)
板を用意する工程と、 前記所定の膜表面上にポジ型フォトレジストを成膜する
工程と、 前記ポジ型フォトレジストを第一の露光により露光する
工程と、 露光された前記ポジ型フォトレジスト表面上に第一領域
と第二領域を有するネガ型フォトレジストを成膜する工
程と、 前記ネガ型フォトレジストの第一領域を第二の露光によ
り露光し、前記ネガ型フォトレジストの第二領域を第一
の現像液を用いて除去し前記ネガ型フォトレジストに第
一の開口を形成する工程と、 前記第一の開口を通して前記ポジ型フォトレジストの所
定領域を第二の現像液を用いて除去し前記ポジ型フォト
レジストに第二の開口を形成する工程と、 前記第一の開口と、前記第二の開口内の前記所定の膜表
面上に導電膜を形成する工程とを有する事を特徴とする
半導体装置の製造方法。1. A step of preparing a semiconductor substrate having a predetermined film formed on a surface thereof, a step of forming a positive photoresist on the surface of the predetermined film, and a step of forming the positive photoresist as a first film. Exposing by exposure, forming a negative photoresist having a first region and a second region on the exposed positive photoresist surface, and exposing the negative photoresist first region to a second region Exposing the negative type photoresist to form a first opening in the negative type photoresist by removing the second region of the negative type photoresist with a first developing solution; and the positive opening through the first opening. Removing a predetermined region of the positive photoresist with a second developing solution to form a second opening in the positive photoresist, the first opening, and the predetermined opening in the second opening. Conducted on membrane surface And a step of forming an electric film.
おいて、 前記ネガ型フォトレジストには染料を含有することを特
徴とする半導体装置の製造方法。2. The method for manufacturing a semiconductor device according to claim 1, wherein the negative photoresist contains a dye.
おいて、 前記ネガ型フォトレジストはノボラック系のフォトレジ
ストであり、前記第一の領域を第二の露光の後に所定雰
囲気中で熱処理し、前記第一の現像液に対し溶解速度を
遅くした後、前記第二領域を前記第一の現像液により除
去する事を特徴とする半導体装置の製造方法。3. The method for manufacturing a semiconductor device according to claim 1, wherein the negative photoresist is a novolac photoresist, and the first region is heat-treated in a predetermined atmosphere after the second exposure, A method of manufacturing a semiconductor device, comprising: slowing a dissolution rate in the first developing solution, and then removing the second region with the first developing solution.
おいて、 前記ポジ型フォトレジストは高分子ビニル系フォトレジ
ストであり、前記第二の現像液は有機系の現像液である
事を特徴とする半導体装置の製造方法。4. The method for manufacturing a semiconductor device according to claim 1, wherein the positive photoresist is a polymer vinyl photoresist, and the second developer is an organic developer. Of manufacturing a semiconductor device.
おいて、 前記第二の開口の幅を、前記第一の開口の幅よりも大き
く形成することを特徴とする半導体装置の製造方法。5. The method of manufacturing a semiconductor device according to claim 1, wherein the width of the second opening is larger than the width of the first opening.
おいて、 前記半導体基板表面上に形成されている前記所定の膜の
最上層にはＴｉＷ膜が形成されている事を特徴とする半
導体装置の製造方法。6. The semiconductor device manufacturing method according to claim 1, wherein a TiW film is formed as an uppermost layer of the predetermined film formed on the surface of the semiconductor substrate. Manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6074689A JPH07283239A (en) | 1994-04-13 | 1994-04-13 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6074689A JPH07283239A (en) | 1994-04-13 | 1994-04-13 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283239A true JPH07283239A (en) | 1995-10-27 |
Family
ID=13554442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6074689A Pending JPH07283239A (en) | 1994-04-13 | 1994-04-13 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07283239A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194641A (en) * | 2006-01-20 | 2007-08-02 | Palo Alto Research Center Inc | Electronic device manufacturing process |
| CN110429028A (en) * | 2019-08-01 | 2019-11-08 | 福建省福联集成电路有限公司 | A kind of transistor device is enhanced and depletion type grid integrated manufacturing method and device |
-
1994
- 1994-04-13 JP JP6074689A patent/JPH07283239A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194641A (en) * | 2006-01-20 | 2007-08-02 | Palo Alto Research Center Inc | Electronic device manufacturing process |
| CN110429028A (en) * | 2019-08-01 | 2019-11-08 | 福建省福联集成电路有限公司 | A kind of transistor device is enhanced and depletion type grid integrated manufacturing method and device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4218532A (en) | Photolithographic technique for depositing thin films | |
| US3982943A (en) | Lift-off method of fabricating thin films and a structure utilizable as a lift-off mask | |
| JPH0973610A (en) | Production of magneto-resistive head | |
| EP1708253B1 (en) | Semiconductor device fabrication method | |
| JPH07283239A (en) | Manufacture of semiconductor device | |
| JP2716957B2 (en) | Method of forming conductive fine pattern | |
| JPH022175A (en) | Manufacture of thin film transistor | |
| JP3080036B2 (en) | Mask forming method and mask formed by the method | |
| JP3920222B2 (en) | Magnetoresistive head manufacturing method | |
| JPS6086543A (en) | Formation of micropattern | |
| KR100370121B1 (en) | Method for simplifying processes in semiconductor device | |
| JPH08172098A (en) | Pattern forming method of semiconductor element | |
| JP2000035678A (en) | Pattern forming method | |
| JP3652491B2 (en) | Manufacturing method of semiconductor device | |
| JPH04291733A (en) | Gaas device and forming method for t-shaped gate electorode | |
| JPS63254728A (en) | Forming method for resist pattern | |
| KR960011249B1 (en) | Contact hole manufacturing method by dual-tone photo film | |
| JPH06140296A (en) | Pattern forming method | |
| JPH04359522A (en) | Method of forming gate electrode | |
| KR19990026899A (en) | How to Form Dual Gate Oxide | |
| JPS6030101B2 (en) | Pattern formation method | |
| JP2005275413A (en) | Method for forming pattern by using mask | |
| JPS63175480A (en) | Manufacture of recessed mesfet | |
| JPH0234966A (en) | Patterning of metal electrode on amorphous semiconductor thin film | |
| JPS63131523A (en) | Formation of electrode pattern |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080109 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090109 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100109 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 12 |