JPH07283220A - Electrode device for semiconductor device - Google Patents
Electrode device for semiconductor deviceInfo
- Publication number
- JPH07283220A JPH07283220A JP6077396A JP7739694A JPH07283220A JP H07283220 A JPH07283220 A JP H07283220A JP 6077396 A JP6077396 A JP 6077396A JP 7739694 A JP7739694 A JP 7739694A JP H07283220 A JPH07283220 A JP H07283220A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- barrier
- difference
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、高密度化して半導体
基板に形成された回路素子それぞれからの電極導出を行
うフリップチップ用のバンプ電極を構成する半導体装置
の電極装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrode device for a semiconductor device, which constitutes bump electrodes for flip chips for densifying electrodes from respective circuit elements formed on a semiconductor substrate.
【０００２】[0002]
【従来の技術】半導体集積回路装置において、コストダ
ウンを含む要望によって、コンピュータ等の電子機器や
自動車用のハイブリッドＩＣの高密度化が要求されてい
る。この様な高密度化の要望に対応するものとして、バ
ンプ状の突起電極を用いるようにしたフリップチップの
実装方式が存在する。このフリップチップ実装方式は、
接合面積が他の実装方式に比較して小さく、またその接
合強度も高いものであるため、高密度の実装手段として
注目される。特に、近年においては製品の高集積化並び
に多機能化に伴ってＩＣも高集積化されており、したが
ってフリッチップの実装に際しては、さらにバンプ突起
電極が微細化される傾向にある。2. Description of the Related Art In semiconductor integrated circuit devices, there is a demand for higher density of electronic devices such as computers and hybrid ICs for automobiles due to demands including cost reduction. To meet such a demand for higher density, there is a flip-chip mounting method using bump-shaped protruding electrodes. This flip chip mounting method is
Since the bonding area is smaller than other mounting methods and the bonding strength is high, it attracts attention as a high-density mounting means. In particular, in recent years, ICs have been highly integrated with the high integration and multi-functionality of products, and therefore, bump bump electrodes tend to be further miniaturized when mounting the flip chip.
【０００３】フリップチップ実装法によって実装した構
造体としては、例えば特開平４−２１７３２３号公報に
見られるように、半導体素子の取り出し電極の下にバリ
アメタルとしてＴｉをスパッタ法等によって形成した
後、このバリアルタル上にバンプ電極を蒸着あるいはメ
ッキによって形成することが知られている。しかし、こ
の様に構成したバンプ電極構造では、後工程において水
素アニールを行った際に水素によってＴｉが水素脆性を
起こし、その強度低下が生ずる問題を有する。As a structure mounted by the flip-chip mounting method, as shown in, for example, Japanese Unexamined Patent Publication No. 4-217323, Ti is formed as a barrier metal under a take-out electrode of a semiconductor element by a sputtering method or the like. It is known to form a bump electrode on this barrier tal by vapor deposition or plating. However, in the bump electrode structure configured as described above, there is a problem that when hydrogen annealing is performed in a subsequent step, hydrogen causes brittleness of Ti and the strength thereof is lowered.
【０００４】[0004]
【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、例えば銅によって構成され
るバンプ電極構造体との接合強度が充分に得られるよう
にすると共に、特に水素アニールに際して水素によって
チタンが水素脆性を起こすことなく、信頼性の高いパン
プ突起電極が形成されるようにする半導体装置の電極装
置を提供しようとするものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and it is possible to obtain sufficient bonding strength with a bump electrode structure made of, for example, copper. It is an object of the present invention to provide an electrode device for a semiconductor device in which a highly reliable pump bump electrode is formed without causing hydrogen embrittlement of titanium due to hydrogen during annealing.
【０００５】[0005]
【課題を解決するための手段】この発明に係る半導体装
置の電極装置は、金属配線層の形成された半導体基板上
に、金属配線層部の電極形成領域に対応して前記金属配
線層が露出されるようにした開口を有する絶縁性保護膜
を形成し、この絶縁層保護膜上を含み前記金属配線層の
露出部の上にバリア層を介してはんだ層を含むバンプ電
極構造体を接合形成するもので、前記バリア層はチタン
と水素との電気陰性度の差よりも大きい電気陰性度の差
が設定される元素を含むチタンにより含み構成される。According to another aspect of the present invention, there is provided an electrode device for a semiconductor device, wherein the metal wiring layer is exposed on a semiconductor substrate on which a metal wiring layer is formed, corresponding to an electrode formation region of a metal wiring layer portion. Forming an insulating protective film having an opening as described above, and forming a bump electrode structure including a solder layer via a barrier layer on the insulating layer protective film and on the exposed portion of the metal wiring layer. Therefore, the barrier layer is composed of titanium containing an element having a larger electronegativity difference than the electronegativity difference between titanium and hydrogen.
【０００６】ここで、前記バリア層は前記金属配線層に
直接接合されるようにしたチタンからなる第１のバリア
メタル層と、この第１のバリアメタル層に重ねて形成し
たチタンと水素との電気陰性度の差よりも大きい電気陰
性度の差が設定される元素を含むチタンにより構成され
る第２のバリアメタル層との積層体で構成される。Here, the barrier layer is composed of a first barrier metal layer made of titanium that is directly joined to the metal wiring layer, and titanium and hydrogen that are formed so as to overlap with the first barrier metal layer. It is composed of a laminated body with a second barrier metal layer composed of titanium containing an element having a difference in electronegativity larger than the difference in electronegativity.
【０００７】[0007]
【作用】この様に構成される半導体装置の電極装置にあ
っては、特に第２のバリアメタル層がＴｉＮ、ＴｉＯ
2 、ＴｉＣ、ＴｉＷのいずれかによる薄膜で構成される
もので、この様な薄膜とチタンからなる第１のバリアメ
タル層の積層体をバリア層として用いることによって、
まず第１のバリアメタル層によって絶縁性保護膜および
金属配線都の密着性を高くすることができると共に、第
２のバリアメタル層によって水素脆性がないものとする
ことができ、したがってバンプ構造体を構成するはんだ
に含まれる錫成分の、アルミニウム金属等で構成される
配線層への拡散を防止できる。ここで、この様なバリア
層にあっては上部より侵入する水素やプロトンをバリア
する機能を有する。これは、Ｔｉ−Ｈの電気陰性度の差
よりもＴｉ−Ｎ、Ｔｉ−Ｏ2 、Ｔｉ−Ｃ、Ｔｉ−Ｗのそ
れぞれの電気陰性度の差が大きいことに起因する。そし
て、特に第２のバリアメタル層の下のＴｉによる第１の
バリアメタル層とアルミニウム配線層との密着性を確保
し、高信頼度の電極構造体とすることができる。In the electrode device of the semiconductor device having such a structure, the second barrier metal layer is made of TiN and TiO.
2 , composed of a thin film of TiC or TiW, and using a laminate of such a thin film and a first barrier metal layer of titanium as a barrier layer,
First, the first barrier metal layer can enhance the adhesion between the insulating protective film and the metal wiring, and the second barrier metal layer can eliminate hydrogen embrittlement. It is possible to prevent the tin component contained in the constituent solder from diffusing into the wiring layer composed of aluminum metal or the like. Here, such a barrier layer has a function of blocking hydrogen and protons penetrating from above. This is because the Ti-H Ti-N than the difference in electronegativity of, Ti-O 2, Ti- C, the difference between the respective electronegativity of Ti-W is large. Then, in particular, the adhesion between the first barrier metal layer and the aluminum wiring layer due to Ti under the second barrier metal layer can be ensured, and a highly reliable electrode structure can be obtained.
【０００８】[0008]
【実施例】以下、図面を参照してこの発明の一実施例を
説明する。図１は半導体装置におけるフリップチップ実
装法におけるバンプ突起電極部の断面構造を示している
もので、半導体ウエハ基板11には、詳細は図示していな
いが半導体回路素子が組み込み形成されているもので、
このウエハ基板11の表面には、この半導体回路素子の電
極取り出し部を接続するようにして、アルミニウムを含
む金属（例えばＡｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ等）によ
る金属配線層12が形成されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a sectional structure of bump bump electrode portions in a flip-chip mounting method in a semiconductor device, and a semiconductor wafer substrate 11 has a semiconductor circuit element incorporated therein though not shown in detail. ,
A metal wiring layer 12 made of a metal containing aluminum (for example, Al-Si, Al-Si-Cu, etc.) is formed on the surface of the wafer substrate 11 so as to connect the electrode lead-out portions of the semiconductor circuit element. There is.
【０００９】この金属配線層12の上には、この配線や回
路素子を保護するためにＳｉＮ膜あるいはＳｉＯ2 膜等
の絶縁物によるパッシベーション膜13が形成されてい
る。このパッシベーション膜13には、金属配線層12の上
で、電極形成箇所に対応して開口が形成され、この開口
を介して金属配線層12の一部が露出される。A passivation film 13 made of an insulating material such as a SiN film or a SiO 2 film is formed on the metal wiring layer 12 in order to protect the wiring and circuit elements. An opening is formed in the passivation film 13 on the metal wiring layer 12 so as to correspond to an electrode formation position, and a part of the metal wiring layer 12 is exposed through the opening.
【００１０】この金属配線層12の露出部、さらにその周
囲のパッシベーション膜13上にはバリア層14が形成され
るもので、このバリア層14は金属配線12に接する下層と
してのＴｉからなる第１のバリアメタル層141 と、その
上のＴｉを含む金属からなる第２のバリアメタル層142
の積層体によって構成される。A barrier layer 14 is formed on the exposed portion of the metal wiring layer 12 and on the passivation film 13 around the exposed portion. The barrier layer 14 is made of Ti as a lower layer in contact with the metal wiring 12. Barrier metal layer 141 and a second barrier metal layer 142 made of a metal containing Ti thereon.
It is composed of a laminated body of.
【００１１】ここで、第１のバリアメタル層141 はＴｉ
を５０Ａ（Ａ：オングストローム）〜３０００Ａ程度の
厚さでスパッタあるいは蒸着によって形成される。また
第２のバリアメタル層142 は、ＴｉＮ、ＴｉＯ2 、Ｔｉ
Ｃ、ＴｉＷ等のチタン含む合成物を、１００Ａ〜３００
０Ａ程度の厚さでスパッタあるいは蒸着等のＣＶＤによ
って成膜される。Here, the first barrier metal layer 141 is made of Ti.
Is formed by sputtering or vapor deposition with a thickness of about 50 A (A: Angstrom) to 3000 A. The second barrier metal layer 142 is made of TiN, TiO 2 , Ti.
Compounds containing titanium such as C and TiW are added to 100 A to 300
A film having a thickness of about 0 A is formed by CVD such as sputtering or vapor deposition.
【００１２】この様に構成されたバリア層14の上には、
例えば銅による電極下地膜15を厚さ３０００Ａ〜１００
００Ａで成膜し、その上に例えば銅による電極16を形成
するもので、その先頭部にはんだ層17を形成して、はん
だバンプ電極18が構成されるようにしている。On the barrier layer 14 thus constructed,
For example, the electrode base film 15 made of copper has a thickness of 3000A to 100A.
The electrode 16 is made of, for example, copper, and the solder layer 17 is formed on the leading end of the electrode 16 to form the solder bump electrode 18.
【００１３】図２はこの様なはんだバンプ電極18の製造
工程を順次示しているもので、まず（Ａ）図で示すよう
に半導体ウエハ基板11の表面の所定の箇所にアルミニウ
ムを含む金属配線層12を形成し、さらにこの金属配線層
12の所定の電極形成箇所に開口を形成するようにしてパ
ッシベーション膜13を成膜する。FIG. 2 sequentially shows the manufacturing process of such a solder bump electrode 18. First, as shown in FIG. 2A, a metal wiring layer containing aluminum is formed at a predetermined position on the surface of the semiconductor wafer substrate 11. 12 and then this metal wiring layer
A passivation film 13 is formed so as to form openings at 12 predetermined electrode formation locations.
【００１４】次に、（Ｂ）図で示すようにこのパッシベ
ーション膜13の上に第１のバリアメタル層141 を所定の
厚みで成膜し、さらに第２のバリアメタル層142 を所定
の厚みで成膜してバリア層14が形成されるようにするも
ので、これらのバリアメタル層141 および142 はスパッ
タ法あるいは蒸着等のＣＶＤによって形成される。Next, as shown in FIG. 3B, a first barrier metal layer 141 is formed on the passivation film 13 with a predetermined thickness, and a second barrier metal layer 142 is further formed with a predetermined thickness. The barrier layer 14 is formed by forming a film, and the barrier metal layers 141 and 142 are formed by a sputtering method or a CVD method such as vapor deposition.
【００１５】この様にバリア層14が形成されたならば、
さらにこのバリア層14の上に電極下地層15が積層形成さ
れる。この様にしてバリア層14さらに電極下地層15が形
成されたならば、スパッタ等のＣＶＤ法によって生じた
ダメージを回復させるため、３５０℃〜４５０℃前後の
温度で１０〜２０分間程度、水素をフォーミングガスと
して用いてアニールを行う。If the barrier layer 14 is formed in this way,
Further, an electrode underlayer 15 is laminated on the barrier layer 14. When the barrier layer 14 and the electrode underlayer 15 are formed in this way, hydrogen is added at a temperature of about 350 ° C. to 450 ° C. for about 10 to 20 minutes in order to recover damage caused by a CVD method such as sputtering. Annealing is performed using the forming gas.
【００１６】この様にアニール処理が施されたならば、
（Ｃ）図で示すように電極形成箇所に対応して開口が形
成されるようにホト工程によって露光・現像処理したレ
ジストパターン19を形成する。そして、このレジストパ
ターン19の開口部に対応して電解メッキあるいは無電解
メッキによって電極16を形成する。例えば電極16の材料
が銅（Ｃｕ）である場合には、硫酸銅メッキ浴によって
１０〜５０μｍの厚さでＣｕ膜を形成して電極16とす
る。そして、引き続きはんだメッキを有機酸浴あるいは
硼弗酸浴を施してはんだ層17を形成して、はんだバンプ
電極18が形成されるようにする。If the annealing treatment is performed in this way,
(C) As shown in the figure, a resist pattern 19 which has been exposed and developed by a photo process is formed so that openings are formed corresponding to the electrode formation locations. Then, the electrode 16 is formed corresponding to the opening of the resist pattern 19 by electrolytic plating or electroless plating. For example, when the material of the electrode 16 is copper (Cu), the electrode 16 is formed by forming a Cu film with a thickness of 10 to 50 μm in a copper sulfate plating bath. Then, subsequently, solder plating is applied to an organic acid bath or a borofluoric acid bath to form a solder layer 17, so that a solder bump electrode 18 is formed.
【００１７】このはんだバンプ電極18を形成するに際し
ては、メッキ法に限らず転写法や印刷法が採用できるも
ので、この様にはんだバンプ層が形成されたならば、電
極下地層15とバリア層14を適宜エッチング除去し、最後
にはんだ層17を熱処理によってリフローすることによ
り、図１で示したような構造の突起構造のパンプ電極18
が完成される。When forming the solder bump electrode 18, not only the plating method but also the transfer method or the printing method can be adopted. When the solder bump layer is formed in this way, the electrode underlayer 15 and the barrier layer are formed. By properly removing 14 by etching and finally reflowing the solder layer 17 by heat treatment, the bump electrode 18 having the projecting structure as shown in FIG.
Is completed.
【００１８】この様に構成される電極構造体において、
バリア層14の下層部を構成するＴｉによる第１のバリア
メタル層141 は、アルミニウムを含む金属配線層12との
密着性を確保する。同時に、オーミック性等の電気的な
特性を確保している。In the electrode structure thus constructed,
The first barrier metal layer 141 made of Ti, which constitutes the lower layer portion of the barrier layer 14, secures adhesion to the metal wiring layer 12 containing aluminum. At the same time, electrical characteristics such as ohmic characteristics are secured.
【００１９】この第１のバリアメタル層141 の上に形成
されるＴｉＮ、ＴｉＯ2 、ＴｉＣ、ＴｉＷ等によって構
成され第２のバリアメタル層42は、上部より侵入してき
た水素イオン（プロトン）をバリアする効果を持ってい
る。この様にしてバリア層14がＴｉＮ−Ｔｉ構造、Ｔｉ
Ｏ2 −Ｔｉ構造、ＴｉＣ−Ｔｉ構造、ＴｉＷ−Ｔｉ構造
を持つことによって当然電極上のはんだ成分（特にＳｎ
成分）のアルミニウム配線層12への拡散を防止する効果
も合わせ有する。The second barrier metal layer 42 formed of TiN, TiO 2 , TiC, TiW or the like formed on the first barrier metal layer 141 serves as a barrier against hydrogen ions (protons) penetrating from above. Have the effect of In this way, the barrier layer 14 has a TiN--Ti structure and a Ti
Due to the O 2 -Ti structure, the TiC-Ti structure, and the TiW-Ti structure, the solder component on the electrode (especially Sn)
It also has the effect of preventing the diffusion of the component) into the aluminum wiring layer 12.
【００２０】ここで、第２のバリアメタル層142 をＴｉ
Ｏ2 によって構成して、バリア層14がＴｉＯ2 −Ｔｉ構
造で構成すると、アニール時において水素がＴｉと反応
してＴｉ水素化物を形成しないものであり、したがって
第１のバリアメタル層141 のＴｉが脆化しない。Here, the second barrier metal layer 142 is formed of Ti.
If the barrier layer 14 is made of O 2 and has a TiO 2 —Ti structure, hydrogen does not react with Ti to form a Ti hydride during annealing, and thus the Ti of the first barrier metal layer 141 is not formed. Does not become brittle.
【００２１】これは、Ｔｉ−Ｏの電気陰性度の差が、Ｔ
ｉ−Ｈの電気陰性度の差よりも大きいためである。同様
のことがＴｉ−Ｎ、Ｔｉ−Ｃについてもいえるもので、
この電気陰性度の差は次の表で示されるようになる。こ
の電気陰性度の差が大きいと結合力が大きくなるもの
で、例えばＴｉＮの場合において水素ガスに暴露される
ような状況となっても、ＴｉＨ（水素化物）は生成され
ることがなく、水素脆化は起こらない。このため、Ｔｉ
Ｎ、ＴｉＯ2 、ＴｉＣ等のＴｉを含む金属においては脆
化することなくアニール時における水素のバリア効果が
発揮される。This is because the difference in the electronegativity of Ti--O is T
This is because it is larger than the difference in electronegativity of i-H. The same applies to Ti-N and Ti-C,
The difference in electronegativity is shown in the following table. If the difference in the electronegativity is large, the binding force becomes large. For example, when TiN is exposed to hydrogen gas, TiH (hydride) is not produced and hydrogen is not generated. No brittleness occurs. Therefore, Ti
Metals containing Ti such as N, TiO2, and TiC exhibit a hydrogen barrier effect during annealing without embrittlement.
【００２２】[0022]
【表１】 [Table 1]
【００２３】ここで、バリア層としてチタンメタルを用
いた場合を考察する。バリアメタルをＴｉによって構成
した場合に生ずる水素脆化よよる強度低下は、Ｃｕバン
プ電極に水素イオン（プロトン）をトラップさせること
で防ぐことが考えられる。すなわち、Ｃｕ電極はメッキ
によって形成してバンプ電極が構成されるようにしてい
るもので、このメッキ工程において添加物（硫黄等）を
異常に多くすることによって、Ｃｕ電極中における硫黄
と水素とを反応させ、水素イオンすなわちプロトンをト
ラップさせる。しかし、この様にＣｕメッキ工程におけ
る添加物を異常に多くすることは、Ｃｕ上に形成される
はんだ層（特にＳｎ成分）との熱拡散を助長し易くし
て、電極の耐久寿命に悪影響を与える。Here, the case where titanium metal is used as the barrier layer will be considered. The decrease in strength due to hydrogen embrittlement that occurs when the barrier metal is composed of Ti can be prevented by trapping hydrogen ions (protons) in the Cu bump electrodes. That is, the Cu electrode is formed by plating so as to form a bump electrode. By adding an abnormally large amount of additives (sulfur or the like) in this plating process, the sulfur and hydrogen in the Cu electrode are removed. The reaction is carried out to trap hydrogen ions, that is, protons. However, if the additive amount in the Cu plating step is abnormally increased in this way, it facilitates the thermal diffusion with the solder layer (especially Sn component) formed on Cu, which adversely affects the durable life of the electrode. give.
【００２４】図３は水素アニール前と水素アニール後で
の電極強度を対比して示しているもので、Ｔｉ場合は水
素アニール後においてその強度が著しく低下する。しか
し、ＴｉＮの場合は水素アニール後においてもその強度
は低下せず、バリア層をＴｉと例えばＴｉＮのそれぞれ
薄膜の積層体で構成することによって、バンプ突起電極
の強度が確保されることは明らかである。FIG. 3 shows the electrode strengths before and after hydrogen annealing in comparison. In the case of Ti, the strengths are remarkably lowered after hydrogen annealing. However, in the case of TiN, its strength does not decrease even after hydrogen annealing, and it is clear that the strength of the bump projecting electrode can be secured by forming the barrier layer with a laminated body of thin films of Ti and, for example, TiN. is there.
【００２５】[0025]
【発明の効果】以上のようにこの発明に係る半導体装置
の電極装置によれば、バリア層の構造を、例えばＴｉＯ
2 −Ｔｉ、ＴｉＮ−Ｔｉ、ＴｉＣ−Ｔｉ、ＴｉＷ−Ｔｉ
のように、Ｔｉ−Ｈの電気陰性度の差よりも大きい電気
陰性度の差が設定されるような組み合わせで構成するこ
とにより、このバリア層において水素アニール時におけ
る水素脆化が阻止されるようになり、突起バンプ電極構
造の強度が確実に確保されてその信頼性が向上される。As described above, according to the electrode device of the semiconductor device of the present invention, the structure of the barrier layer is, for example, TiO 2.
2-Ti, TiN-Ti, TiC-Ti, TiW-Ti
In this barrier layer, hydrogen embrittlement is prevented during hydrogen annealing by using a combination in which an electronegativity difference larger than that of Ti—H is set. As a result, the strength of the bump electrode structure is reliably ensured and its reliability is improved.
【図１】この発明の一実施例に係る半導体装置に設けら
れる電極装置を説明する断面構成図。FIG. 1 is a cross-sectional configuration diagram illustrating an electrode device provided in a semiconductor device according to an embodiment of the present invention.
【図２】（Ａ）〜（Ｃ）は上記電極構造の製造過程を順
次説明する図。2A to 2C are views sequentially illustrating a manufacturing process of the electrode structure.
【図３】アニールの前後における電極強度を比較説明す
る図。FIG. 3 is a diagram comparatively explaining the electrode strength before and after annealing.
11…半導体ウエハ基板、12…金属配線層、13…パッシベ
ーション膜、14…バリア層、141 、142 …第１および第
２のバリアメタル層、15…電極下地層、16…電極、17…
はんだ層、18…はんだバンプ電極。11 ... Semiconductor wafer substrate, 12 ... Metal wiring layer, 13 ... Passivation film, 14 ... Barrier layer, 141, 142 ... First and second barrier metal layers, 15 ... Electrode base layer, 16 ... Electrode, 17 ...
Solder layer, 18 ... Solder bump electrode.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 近藤 市治 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (72)発明者 寺 亮之介 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (72)発明者 新美 彰浩 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Ichiji Kondo, 1-1, Showa-cho, Kariya city, Aichi Prefecture, Nihon Denso Co., Ltd. (72) Ryonosuke Tera, 1-1, Showa-cho, Kariya city, Aichi prefecture Inside Nippondenso Co., Ltd. (72) Inventor Akihiro Niimi 1-1-1, Showa-cho, Kariya city, Aichi Prefecture Inside Nihondenso Co., Ltd.
Claims (4)
成された金属配線層と、 前記半導体基板上に形成され、前記金属配線層部の電極
形成領域に対応してこの金属配線層が露出されるように
した開口を有する絶縁性保護膜と、 この絶縁層保護膜上を含み前記金属配線層の露出部の上
に形成されたバリア層と、 このバリア層の上に形成されたはんだ層を含み構成され
るバンプ電極構造体とを具備し、 前記バリア層はチタンと水素との電気陰性度の差よりも
大きい電気陰性度の差が設定される元素を含むチタンに
より構成されるようにしたことを特徴とする半導体装置
の電極装置。1. A metal wiring layer formed on a semiconductor substrate on which circuit elements are formed, and a metal wiring layer formed on the semiconductor substrate and exposed corresponding to an electrode formation region of the metal wiring layer portion. And a barrier layer formed on the exposed portion of the metal wiring layer including on the insulating layer protective film, and a solder layer formed on the barrier layer. And a bump electrode structure including, wherein the barrier layer is made of titanium containing an element having a difference in electronegativity larger than a difference in electronegativity between titanium and hydrogen. An electrode device of a semiconductor device characterized by the above.
合されるようにしたチタンからなる第１のバリアメタル
層と、この第１のバリアメタル層に重ねて形成したチタ
ンと水素との電気陰性度の差よりも大きい電気陰性度の
差が設定される元素を含むチタンにより構成される第２
のバリアメタル層との積層体で構成されるようにした請
求項１記載の半導体装置の電極装置。2. The barrier layer is a first barrier metal layer made of titanium that is directly bonded to the metal wiring layer, and titanium and hydrogen are formed on the first barrier metal layer. A second structure made of titanium containing an element for which a difference in electronegativity that is larger than a difference in negativity is set.
The electrode device for a semiconductor device according to claim 1, wherein the electrode device is formed of a laminate with the barrier metal layer.
アルミニウムを含む金属材料によって構成され、この金
属配線層に前記チタンからなる第１のバリアメタル層が
直接接合されるようにした請求項２記載の半導体装置の
電極装置。3. The semiconductor according to claim 2, wherein the metal wiring layer is made of aluminum or a metal material containing aluminum, and the first barrier metal layer made of titanium is directly bonded to the metal wiring layer. Device electrode device.
りも大きい電気陰性度の差が設定される元素を含むチタ
ンの組み合わせは、ＴｉＮ、ＴｉＯ2 、ＴｉＣ、ＴｉＷ
のいずれかでなる請求項１記載の半導体装置の電極装
置。4. The combination of titanium containing an element having an electronegativity difference larger than the electronegativity difference between titanium and hydrogen is TiN, TiO 2 , TiC, TiW.
2. The electrode device for a semiconductor device according to claim 1, wherein the electrode device is a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06077396A JP3089943B2 (en) | 1994-04-15 | 1994-04-15 | Electrode device for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06077396A JP3089943B2 (en) | 1994-04-15 | 1994-04-15 | Electrode device for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07283220A true JPH07283220A (en) | 1995-10-27 |
| JP3089943B2 JP3089943B2 (en) | 2000-09-18 |
Family
ID=13632739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06077396A Expired - Fee Related JP3089943B2 (en) | 1994-04-15 | 1994-04-15 | Electrode device for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3089943B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5789318A (en) * | 1996-02-23 | 1998-08-04 | Varian Associates, Inc. | Use of titanium hydride in integrated circuit fabrication |
| JP2005085857A (en) * | 2003-09-05 | 2005-03-31 | Denso Corp | Electrode structure using bump |
| JP2008004968A (en) * | 2007-09-25 | 2008-01-10 | Seiko Epson Corp | Terminal electrode, semiconductor device and module |
| DE10084995B4 (en) * | 1999-09-02 | 2008-04-03 | Intel Corporation, Santa Clara | Method and apparatus for forming a structure below a bond metallization |
| JP2012142627A (en) * | 2012-04-26 | 2012-07-26 | Renesas Electronics Corp | Semiconductor manufacturing method |
| JP2015162583A (en) * | 2014-02-27 | 2015-09-07 | シーメンス アクチエンゲゼルシヤフトＳｉｅｍｅｎｓ Ａｋｔｉｅｎｇｅｓｅｌｌｓｃｈａｆｔ | Electrode provided with ubm structure and method for producing the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6171850B2 (en) | 2013-04-30 | 2017-08-02 | 豊田合成株式会社 | Semiconductor device and manufacturing method thereof |
| JP6456232B2 (en) | 2015-04-30 | 2019-01-23 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
-
1994
- 1994-04-15 JP JP06077396A patent/JP3089943B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5789318A (en) * | 1996-02-23 | 1998-08-04 | Varian Associates, Inc. | Use of titanium hydride in integrated circuit fabrication |
| DE10084995B4 (en) * | 1999-09-02 | 2008-04-03 | Intel Corporation, Santa Clara | Method and apparatus for forming a structure below a bond metallization |
| JP2005085857A (en) * | 2003-09-05 | 2005-03-31 | Denso Corp | Electrode structure using bump |
| JP2008004968A (en) * | 2007-09-25 | 2008-01-10 | Seiko Epson Corp | Terminal electrode, semiconductor device and module |
| JP2012142627A (en) * | 2012-04-26 | 2012-07-26 | Renesas Electronics Corp | Semiconductor manufacturing method |
| JP2015162583A (en) * | 2014-02-27 | 2015-09-07 | シーメンス アクチエンゲゼルシヤフトＳｉｅｍｅｎｓ Ａｋｔｉｅｎｇｅｓｅｌｌｓｃｈａｆｔ | Electrode provided with ubm structure and method for producing the same |
| US10347774B2 (en) | 2014-02-27 | 2019-07-09 | Siemens Aktiengesellschaft | Electrode provided with UBM structure having a barrier layer for reducing solder diffusion into the electrode and a method for producing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3089943B2 (en) | 2000-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098509B2 (en) | Electronic component structure and method of manufacturing the same | |
| USRE46147E1 (en) | Semiconductor device and method of fabricating the same | |
| US7294565B2 (en) | Method of fabricating a wire bond pad with Ni/Au metallization | |
| US6548891B2 (en) | Semiconductor device and production process thereof | |
| EP0382080B1 (en) | Bump structure for reflow bonding of IC devices | |
| KR100857727B1 (en) | Interconnections to copper ICs | |
| KR100213152B1 (en) | Electroplated solder terminal and its fabrication method | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| JP2015167257A (en) | Compact electronic apparatus, formation method thereof, and system | |
| EP0675674B1 (en) | Film circuit metal system for use with bumped IC packages | |
| JPH04155835A (en) | Manufacture of integrated circuit device | |
| US6312830B1 (en) | Method and an apparatus for forming an under bump metallization structure | |
| JP3089943B2 (en) | Electrode device for semiconductor device | |
| JPH11145174A (en) | Semiconductor and manufacture of the same | |
| JP2757796B2 (en) | Semiconductor integrated circuit device | |
| JPH02253628A (en) | Manufacture of semiconductor device | |
| JPS5850421B2 (en) | thin film circuit | |
| JP2725611B2 (en) | Semiconductor device | |
| JP3265814B2 (en) | Circuit board having bump electrodes | |
| JPH11233542A (en) | Semiconductor device and its manufacture | |
| JPS6331138A (en) | Manufacture of semiconductor device | |
| US20040115942A1 (en) | Bonding pad of a semiconductor device and formation method thereof | |
| JPH03250628A (en) | Semiconductor device | |
| JP3297717B2 (en) | Method for forming electrode of semiconductor device | |
| KR19990048003A (en) | Metal bump manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |