JPH07281894A - 処理システムおよび動作の方法 - Google Patents
処理システムおよび動作の方法Info
- Publication number
- JPH07281894A JPH07281894A JP6317961A JP31796194A JPH07281894A JP H07281894 A JPH07281894 A JP H07281894A JP 6317961 A JP6317961 A JP 6317961A JP 31796194 A JP31796194 A JP 31796194A JP H07281894 A JPH07281894 A JP H07281894A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- branch
- processing
- execution
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 51
- 230000004044 response Effects 0.000 claims abstract description 96
- 230000000694 effects Effects 0.000 abstract description 4
- 239000000872 buffer Substances 0.000 description 150
- 238000010586 diagram Methods 0.000 description 22
- 102100023991 E3 ubiquitin-protein ligase DTX3L Human genes 0.000 description 6
- 101000904542 Homo sapiens E3 ubiquitin-protein ligase DTX3L Proteins 0.000 description 6
- 230000015654 memory Effects 0.000 description 6
- 102100021145 fMet-Leu-Phe receptor Human genes 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 102100033047 G-protein coupled receptor 3 Human genes 0.000 description 1
- 101000871088 Homo sapiens G-protein coupled receptor 3 Proteins 0.000 description 1
- 101001009517 Homo sapiens Probable G-protein coupled receptor 32 Proteins 0.000 description 1
- 102100030321 Probable G-protein coupled receptor 32 Human genes 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30061—Multi-way branch instructions, e.g. CASE
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
- G06F9/3863—Recovery, e.g. branch miss-prediction, exception handling using multiple copies of the architectural state, e.g. shadow registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、処理システムと動作の方法
を提供することである。 【構成】 本発明によれば、複数の分岐命令に応答し
て、分岐命令の実行の前に命令が処理される。分岐命令
のうちのいずれかの実行に応答して、実行される分岐命
令の完了の前に、命令の処理が取り消される。
を提供することである。 【構成】 本発明によれば、複数の分岐命令に応答し
て、分岐命令の実行の前に命令が処理される。分岐命令
のうちのいずれかの実行に応答して、実行される分岐命
令の完了の前に、命令の処理が取り消される。
Description
【０００１】
【産業上の利用分野】本特許明細書は、全般的には情報
を処理するためのシステムに関し、具体的には、処理シ
ステムと動作の方法とに関する。
を処理するためのシステムに関し、具体的には、処理シ
ステムと動作の方法とに関する。
【０００２】
【従来の技術】スーパースカラー処理システムには、複
数の命令を同時に実行するために複数の実行ユニットが
含まれる。一部の処理システムでは、予測分岐がサポー
トされる。したがって、条件分岐命令に応答して、処理
システムは、選択された命令のシーケンスが実際に正し
いシーケンスであるかどうかを実際に判定する前に、複
数の可能な命令の目標シーケンスのうちの選択された１
つに処理を予測分岐させる。
数の命令を同時に実行するために複数の実行ユニットが
含まれる。一部の処理システムでは、予測分岐がサポー
トされる。したがって、条件分岐命令に応答して、処理
システムは、選択された命令のシーケンスが実際に正し
いシーケンスであるかどうかを実際に判定する前に、複
数の可能な命令の目標シーケンスのうちの選択された１
つに処理を予測分岐させる。
【０００３】その処理システムが、後程予測分岐が正し
いと判定する場合、処理システムは、選択された命令シ
ーケンスの実行を継続する。対照的に、処理システム
が、後程その分岐が誤りであると判定する場合、処理シ
ステムは、１つまたは複数の正しい命令の処理を開始す
る。通常の以前の技術によれば、このような状況では、
処理システムは、分岐が誤りであると判定した後であっ
ても正しい命令の処理を遅延させる。
いと判定する場合、処理システムは、選択された命令シ
ーケンスの実行を継続する。対照的に、処理システム
が、後程その分岐が誤りであると判定する場合、処理シ
ステムは、１つまたは複数の正しい命令の処理を開始す
る。通常の以前の技術によれば、このような状況では、
処理システムは、分岐が誤りであると判定した後であっ
ても正しい命令の処理を遅延させる。
【０００４】
【発明が解決しようとする課題】したがって、処理シス
テムと動作の方法に関して、通常の以前の技術に対して
相対的に、分岐が誤りであると判定した後の正しい命令
の処理の遅延を減らす処理システムが必要とされてい
る。
テムと動作の方法に関して、通常の以前の技術に対して
相対的に、分岐が誤りであると判定した後の正しい命令
の処理の遅延を減らす処理システムが必要とされてい
る。
【０００５】
【課題を解決するための手段】処理システムおよび動作
の方法において、命令は、分岐命令の実行の前に複数の
分岐命令に応答して処理される。分岐命令のいずれかの
実行に応答して、実行される分岐命令の完了の前に命令
の処理を取り消す。
の方法において、命令は、分岐命令の実行の前に複数の
分岐命令に応答して処理される。分岐命令のいずれかの
実行に応答して、実行される分岐命令の完了の前に命令
の処理を取り消す。
【０００６】本発明の技術的長所は、通常の以前の技法
に対して、分岐が誤りであると判定した後の正しい命令
の処理の遅延が少ないことである。
に対して、分岐が誤りであると判定した後の正しい命令
の処理の遅延が少ないことである。
【０００７】
【実施例】図１ないし図１１の図面を参照することによ
って、本発明の実施例とその長所がよりよく理解され
る。添付図面においては、同一の対応する部分に対して
同一の符号を使用している。
って、本発明の実施例とその長所がよりよく理解され
る。添付図面においては、同一の対応する部分に対して
同一の符号を使用している。
【０００８】図１は、好ましい実施例に従って情報を処
理するプロセッサ１０システムのブロック図である。好
ましい実施例では、プロセッサ１０は、単一の集積回路
スーパースカラー・マイクロプロセッサである。したが
って、下でさらに述べるように、プロセッサ１０には、
さまざまなユニット、レジスタ、バッファ、メモリおよ
び他の部分が含まれ、これらのすべてが集積回路によっ
て形成される。また、好ましい実施例では、プロセッサ
１０が、縮小命令セット・コンピュータ（ＲＩＳＣ）技
法に従って動作する。図１からわかるように、システム
・バス１１が、プロセッサ１０のバス・インターフェー
ス・ユニット（以下、ＢＩＵと呼称する）１２に接続さ
れている。ＢＩＵ１２は、プロセッサ１０とシステム・
バス１１の間の情報の転送を制御する。
理するプロセッサ１０システムのブロック図である。好
ましい実施例では、プロセッサ１０は、単一の集積回路
スーパースカラー・マイクロプロセッサである。したが
って、下でさらに述べるように、プロセッサ１０には、
さまざまなユニット、レジスタ、バッファ、メモリおよ
び他の部分が含まれ、これらのすべてが集積回路によっ
て形成される。また、好ましい実施例では、プロセッサ
１０が、縮小命令セット・コンピュータ（ＲＩＳＣ）技
法に従って動作する。図１からわかるように、システム
・バス１１が、プロセッサ１０のバス・インターフェー
ス・ユニット（以下、ＢＩＵと呼称する）１２に接続さ
れている。ＢＩＵ１２は、プロセッサ１０とシステム・
バス１１の間の情報の転送を制御する。
【０００９】ＢＩＵ１２は、プロセッサ１０の命令キャ
ッシュ１４およびデータ・キャッシュ１６に接続され
る。命令キャッシュ１４は、シーケンサ・ユニット１８
に命令を出力する。命令キャッシュ１４からのそのよう
な命令に応答して、シーケンサ・ユニット１８は、プロ
セッサ１０の他の実行回路に選択的に命令を出力する。
ッシュ１４およびデータ・キャッシュ１６に接続され
る。命令キャッシュ１４は、シーケンサ・ユニット１８
に命令を出力する。命令キャッシュ１４からのそのよう
な命令に応答して、シーケンサ・ユニット１８は、プロ
セッサ１０の他の実行回路に選択的に命令を出力する。
【００１０】シーケンサ・ユニット１８に加えて、好ま
しい実施例のプロセッサ１０の実行回路には、複数の実
行ユニットすなわち、分岐ユニット２０、固定小数点ユ
ニットＡ（以下、ＦＸＵＡと呼称する）２２、固定小数
点ユニットＢ（以下、ＦＸＵＢと呼称する）２４、複合
固定小数点ユニット（以下、ＣＦＸＵと呼称する）２
６、ロード／ストア・ユニット（以下、ＬＳＵと呼称す
る）２８および浮動小数点ユニット（以下、ＦＰＵと呼
称する）３０が含まれる。ＦＸＵＡ２２、ＦＸＵＢ２
４、ＣＦＸＵ２６およびＬＳＵ２８は、それぞれのソー
ス・オペランド情報を、汎用アーキテクチャ・レジスタ
（以下、ＧＰＲと呼称する）３２および固定小数点名前
変更バッファ３４から入力する。さらに、ＦＸＵＡ２２
とＦＸＵＢ２４は、キャリー・ビット・レジスタ（以
下、ＣＡレジスタと呼称する）４２から「キャリー・ビ
ット」を入力する。ＦＸＵＡ２２、ＦＸＵＢ２４、ＣＦ
ＸＵ２６およびＬＳＵ２８は、それぞれの動作の結果
（デスティネーション・オペランド情報）を、固定小数
点名前変更バッファ３４内の選択されたエントリでの記
憶のために出力する。また、ＣＦＸＵ２６は、専用レジ
スタ（以下、ＳＰＲと呼称する）４０からソース・オペ
ランド情報を入力し、これにデスティネーション・オペ
ランド情報を出力する。
しい実施例のプロセッサ１０の実行回路には、複数の実
行ユニットすなわち、分岐ユニット２０、固定小数点ユ
ニットＡ（以下、ＦＸＵＡと呼称する）２２、固定小数
点ユニットＢ（以下、ＦＸＵＢと呼称する）２４、複合
固定小数点ユニット（以下、ＣＦＸＵと呼称する）２
６、ロード／ストア・ユニット（以下、ＬＳＵと呼称す
る）２８および浮動小数点ユニット（以下、ＦＰＵと呼
称する）３０が含まれる。ＦＸＵＡ２２、ＦＸＵＢ２
４、ＣＦＸＵ２６およびＬＳＵ２８は、それぞれのソー
ス・オペランド情報を、汎用アーキテクチャ・レジスタ
（以下、ＧＰＲと呼称する）３２および固定小数点名前
変更バッファ３４から入力する。さらに、ＦＸＵＡ２２
とＦＸＵＢ２４は、キャリー・ビット・レジスタ（以
下、ＣＡレジスタと呼称する）４２から「キャリー・ビ
ット」を入力する。ＦＸＵＡ２２、ＦＸＵＢ２４、ＣＦ
ＸＵ２６およびＬＳＵ２８は、それぞれの動作の結果
（デスティネーション・オペランド情報）を、固定小数
点名前変更バッファ３４内の選択されたエントリでの記
憶のために出力する。また、ＣＦＸＵ２６は、専用レジ
スタ（以下、ＳＰＲと呼称する）４０からソース・オペ
ランド情報を入力し、これにデスティネーション・オペ
ランド情報を出力する。
【００１１】ＦＰＵ３０は、そのソース・オペランド情
報を、浮動小数点アーキテクチャ・レジスタ（以下、Ｆ
ＰＲと呼称する）３６および浮動小数点名前変更バッフ
ァ３８から入力する。ＦＰＵ３０は、その動作の出力
（デスティネーション・オペランド情報）を、浮動小数
点名前変更バッファ３８内の選択されたエントリでの記
憶のために出力する。
報を、浮動小数点アーキテクチャ・レジスタ（以下、Ｆ
ＰＲと呼称する）３６および浮動小数点名前変更バッフ
ァ３８から入力する。ＦＰＵ３０は、その動作の出力
（デスティネーション・オペランド情報）を、浮動小数
点名前変更バッファ３８内の選択されたエントリでの記
憶のために出力する。
【００１２】Ｌｏａｄ（ロード）命令に応答して、ＬＳ
Ｕ２８は、データ・キャッシュ１６から情報を入力し、
その情報を固定小数点名前変更バッファ３４および浮動
小数点名前変更バッファ３８のうちの選択された１つに
コピーする。この情報がデータ・キャッシュ１６に記憶
されていない場合、データ・キャッシュ１６は、システ
ム・バス１１に接続されたシステム・メモリ３９から
（ＢＩＵ１２とシステム・バス１１を介して）その情報
を入力する。さらに、データ・キャッシュ１６は、デー
タ・キャッシュ１６から、システム・バス１１に接続さ
れたシステム・メモリ３９へ（ＢＩＵ１２とシステム・
バス１１を介して）情報を出力することができる。Ｓｔ
ｏｒｅ（ストア）命令に応答して、ＬＳＵ２８は、ＧＰ
Ｒ３２およびＦＰＲ３６のうちの選択された１つから情
報を入力し、その情報をデータ・キャッシュ１６へコピ
ーする。
Ｕ２８は、データ・キャッシュ１６から情報を入力し、
その情報を固定小数点名前変更バッファ３４および浮動
小数点名前変更バッファ３８のうちの選択された１つに
コピーする。この情報がデータ・キャッシュ１６に記憶
されていない場合、データ・キャッシュ１６は、システ
ム・バス１１に接続されたシステム・メモリ３９から
（ＢＩＵ１２とシステム・バス１１を介して）その情報
を入力する。さらに、データ・キャッシュ１６は、デー
タ・キャッシュ１６から、システム・バス１１に接続さ
れたシステム・メモリ３９へ（ＢＩＵ１２とシステム・
バス１１を介して）情報を出力することができる。Ｓｔ
ｏｒｅ（ストア）命令に応答して、ＬＳＵ２８は、ＧＰ
Ｒ３２およびＦＰＲ３６のうちの選択された１つから情
報を入力し、その情報をデータ・キャッシュ１６へコピ
ーする。
【００１３】シーケンサ・ユニット１８は、ＧＰＲ３２
およびＦＰＲ３６との間で情報を入出力する。シーケン
サ・ユニット１８から、分岐ユニット２０が、命令と、
プロセッサ１０の現在の状態を示す信号を入力する。こ
の命令と信号に応答して、分岐ユニット２０は、プロセ
ッサ１０による実行のために命令のシーケンスを記憶す
る適当なメモリ・アドレスを示す信号を（シーケンサ・
ユニット１８に）出力する。分岐ユニット２０からのこ
の信号に応答して、シーケンサ・ユニット１８は、命令
キャッシュ１４から、示された命令のシーケンスを入力
する。１つまたは複数の命令のシーケンスが命令キャッ
シュ１４に記憶されていない場合、命令キャッシュ１４
は、その命令を、システム・バス１１に接続されたシス
テム・メモリ３９から（ＢＩＵ１２とシステム・バス１
１を介して）入力する。
およびＦＰＲ３６との間で情報を入出力する。シーケン
サ・ユニット１８から、分岐ユニット２０が、命令と、
プロセッサ１０の現在の状態を示す信号を入力する。こ
の命令と信号に応答して、分岐ユニット２０は、プロセ
ッサ１０による実行のために命令のシーケンスを記憶す
る適当なメモリ・アドレスを示す信号を（シーケンサ・
ユニット１８に）出力する。分岐ユニット２０からのこ
の信号に応答して、シーケンサ・ユニット１８は、命令
キャッシュ１４から、示された命令のシーケンスを入力
する。１つまたは複数の命令のシーケンスが命令キャッ
シュ１４に記憶されていない場合、命令キャッシュ１４
は、その命令を、システム・バス１１に接続されたシス
テム・メモリ３９から（ＢＩＵ１２とシステム・バス１
１を介して）入力する。
【００１４】命令キャッシュ１４から入力された命令に
応答して、シーケンサ・ユニット１８は、実行ユニット
である分岐ユニット２０、２２、２４、２６、２８、３
０のうちの選択された１つに命令を選択的にディスパッ
チする。実行ユニットのそれぞれは、特定の種類の命令
のうちの１つまたは複数の命令を実行する。たとえば、
ＦＸＵＡ２２とＦＸＵＢ２４は、加算、減算、論理積、
論理和、排他的論理和などの、ソース・オペランドに対
する第１種固定小数点算術演算を実行する。ＣＦＸＵ２
６は、固定小数点乗除算など、ソース・オペランドに対
する第２種固定小数点演算を実行する。ＦＰＵ３０は、
浮動小数点乗除算など、ソース・オペランドに対する浮
動小数点演算を実行する。
応答して、シーケンサ・ユニット１８は、実行ユニット
である分岐ユニット２０、２２、２４、２６、２８、３
０のうちの選択された１つに命令を選択的にディスパッ
チする。実行ユニットのそれぞれは、特定の種類の命令
のうちの１つまたは複数の命令を実行する。たとえば、
ＦＸＵＡ２２とＦＸＵＢ２４は、加算、減算、論理積、
論理和、排他的論理和などの、ソース・オペランドに対
する第１種固定小数点算術演算を実行する。ＣＦＸＵ２
６は、固定小数点乗除算など、ソース・オペランドに対
する第２種固定小数点演算を実行する。ＦＰＵ３０は、
浮動小数点乗除算など、ソース・オペランドに対する浮
動小数点演算を実行する。
【００１５】情報が固定小数点名前変更（リネーム）バ
ッファ３４のうちの選択された１つに格納される時、そ
のような情報は、選択された名前変更バッファが割り振
られる命令によって指定される記憶位置（たとえばＧＰ
Ｒ３２のうちの１つやＣＡレジスタ４２）と関連する。
固定小数点名前変更バッファ３４のうちの選択された１
つに格納された情報は、シーケンサ・ユニット１８から
の信号に応答して、それに関連するＧＰＲ３２のうちの
１つ（またはＣＡレジスタ４２）にコピーされる。シー
ケンサ・ユニット１８は、その情報を生成した命令の
「完了」に応答して、固定小数点名前変更バッファ３４
のうちの選択された１つに格納された情報の上記のコピ
ーを指示する。このようなコピーを、「ライトバック」
と称する。
ッファ３４のうちの選択された１つに格納される時、そ
のような情報は、選択された名前変更バッファが割り振
られる命令によって指定される記憶位置（たとえばＧＰ
Ｒ３２のうちの１つやＣＡレジスタ４２）と関連する。
固定小数点名前変更バッファ３４のうちの選択された１
つに格納された情報は、シーケンサ・ユニット１８から
の信号に応答して、それに関連するＧＰＲ３２のうちの
１つ（またはＣＡレジスタ４２）にコピーされる。シー
ケンサ・ユニット１８は、その情報を生成した命令の
「完了」に応答して、固定小数点名前変更バッファ３４
のうちの選択された１つに格納された情報の上記のコピ
ーを指示する。このようなコピーを、「ライトバック」
と称する。
【００１６】情報が浮動小数点名前変更バッファ３８の
うちの選択された１つに格納される時、その情報は、Ｆ
ＰＲ３６のうちの１つと関連する。浮動小数点名前変更
バッファ３８のうちの選択された１つに格納された情報
は、シーケンサ・ユニット１８からの信号に応答して、
ＦＰＲ３６のうちの関連する１つにコピーされる。シー
ケンサ・ユニット１８は、その情報を生成した命令の
「完了」に応答して、浮動小数点名前変更バッファ３８
のうちの選択された１つに格納された情報の上記のコピ
ーを指示する。
うちの選択された１つに格納される時、その情報は、Ｆ
ＰＲ３６のうちの１つと関連する。浮動小数点名前変更
バッファ３８のうちの選択された１つに格納された情報
は、シーケンサ・ユニット１８からの信号に応答して、
ＦＰＲ３６のうちの関連する１つにコピーされる。シー
ケンサ・ユニット１８は、その情報を生成した命令の
「完了」に応答して、浮動小数点名前変更バッファ３８
のうちの選択された１つに格納された情報の上記のコピ
ーを指示する。
【００１７】プロセッサ１０は、さまざまな実行ユニッ
トすなわち分岐ユニット２０、２２、２４、２６、２
８、３０で複数の命令を同時に処理することによって、
高性能を達成する。したがって、各命令は、一連の段と
して処理され、各段は、他の命令の諸段と並列に実行可
能である。このような技法を、「パイプライン化」と称
する。好ましい実施例の重要な態様では、命令が、通常
は６段すなわち、フェッチ、デコード、ディスパッチ、
実行、完了およびライトバックとして処理される。
トすなわち分岐ユニット２０、２２、２４、２６、２
８、３０で複数の命令を同時に処理することによって、
高性能を達成する。したがって、各命令は、一連の段と
して処理され、各段は、他の命令の諸段と並列に実行可
能である。このような技法を、「パイプライン化」と称
する。好ましい実施例の重要な態様では、命令が、通常
は６段すなわち、フェッチ、デコード、ディスパッチ、
実行、完了およびライトバックとして処理される。
【００１８】フェッチ段では、シーケンサ・ユニット１
８が、分岐ユニット２０とシーケンサ・ユニット１８に
関連して上で述べた、命令のシーケンスを記憶する１つ
または複数のメモリ・アドレスから１つまたは複数の命
令を（命令キャッシュ１４から）選択的に入力する。
８が、分岐ユニット２０とシーケンサ・ユニット１８に
関連して上で述べた、命令のシーケンスを記憶する１つ
または複数のメモリ・アドレスから１つまたは複数の命
令を（命令キャッシュ１４から）選択的に入力する。
【００１９】デコード段では、シーケンサ・ユニット１
８が、４つまでのフェッチされた命令をデコードする。
８が、４つまでのフェッチされた命令をデコードする。
【００２０】ディスパッチ段では、シーケンサ・ユニッ
ト１８が、ディスパッチされる命令の結果（デスティネ
ーション・オペランド情報）のために名前変更バッファ
・エントリを予約した後に、実行ユニットすなわち分岐
ユニット２０、２２、２４、２６、２８、３０のうちの
（デコード段でのデコードに応答して）選択された１つ
に、４つまでのデコードされた命令を選択的にディスパ
ッチする。ディスパッチ段では、オペランド情報が、デ
ィスパッチされた命令に関して選択された実行ユニット
に供給される。プロセッサ１０は、プログラムされたシ
ーケンスの順で命令をディスパッチする。
ト１８が、ディスパッチされる命令の結果（デスティネ
ーション・オペランド情報）のために名前変更バッファ
・エントリを予約した後に、実行ユニットすなわち分岐
ユニット２０、２２、２４、２６、２８、３０のうちの
（デコード段でのデコードに応答して）選択された１つ
に、４つまでのデコードされた命令を選択的にディスパ
ッチする。ディスパッチ段では、オペランド情報が、デ
ィスパッチされた命令に関して選択された実行ユニット
に供給される。プロセッサ１０は、プログラムされたシ
ーケンスの順で命令をディスパッチする。
【００２１】実行段では、実行ユニットが、ディスパッ
チされた命令を実行し、動作の結果（デスティネーショ
ン・オペランド情報）を出力して、上で述べたように固
定小数点名前変更バッファ３４または浮動小数点名前変
更バッファ３８内の選択された項目に格納する。こうし
て、プロセッサ１０は、命令をそのプログラムされたシ
ーケンスに対して非整順に実行することができる。
チされた命令を実行し、動作の結果（デスティネーショ
ン・オペランド情報）を出力して、上で述べたように固
定小数点名前変更バッファ３４または浮動小数点名前変
更バッファ３８内の選択された項目に格納する。こうし
て、プロセッサ１０は、命令をそのプログラムされたシ
ーケンスに対して非整順に実行することができる。
【００２２】完了段では、シーケンサ・ユニット１８
が、命令が「完了」したことを示す。プロセッサ１０
は、プログラムされたシーケンスの順で命令を「完了」
する。
が、命令が「完了」したことを示す。プロセッサ１０
は、プログラムされたシーケンスの順で命令を「完了」
する。
【００２３】ライトバック段では、シーケンサ・ユニッ
ト１８が、固定小数点名前変更バッファ３４からＧＰＲ
３２へ、または浮動小数点名前変更バッファ３８からＦ
ＰＲ３６への情報のコピーを指示する。シーケンサ・ユ
ニット１８は、選択された名前変更バッファに格納され
た情報のコピーを指示する。同様に、特定の命令のライ
トバック段では、プロセッサ１０が、その特定の命令に
応答してアーキテクチャ状態を更新する。プロセッサ１
０は、命令のそれぞれの「ライトバック」段を、命令の
プログラムされたシーケンスの順で処理する。プロセッ
サ１０は、指定された状況で、ある命令の完了段とライ
トバック段を有利に併合する。
ト１８が、固定小数点名前変更バッファ３４からＧＰＲ
３２へ、または浮動小数点名前変更バッファ３８からＦ
ＰＲ３６への情報のコピーを指示する。シーケンサ・ユ
ニット１８は、選択された名前変更バッファに格納され
た情報のコピーを指示する。同様に、特定の命令のライ
トバック段では、プロセッサ１０が、その特定の命令に
応答してアーキテクチャ状態を更新する。プロセッサ１
０は、命令のそれぞれの「ライトバック」段を、命令の
プログラムされたシーケンスの順で処理する。プロセッ
サ１０は、指定された状況で、ある命令の完了段とライ
トバック段を有利に併合する。
【００２４】好ましい実施例では、各命令が、命令処理
の段のそれぞれを完了するのに１マシン・サイクルを必
要とする。それにもかかわらず、一部の命令（たとえ
ば、ＣＦＸＵ２６によって実行される複合固定小数点命
令）は、複数のサイクルを必要とする可能性がある。し
たがって、先行する命令の完了に必要な時間の変動に応
じて、特定の命令の実行段と完了段の間に可変遅延が発
生する可能性がある。
の段のそれぞれを完了するのに１マシン・サイクルを必
要とする。それにもかかわらず、一部の命令（たとえ
ば、ＣＦＸＵ２６によって実行される複合固定小数点命
令）は、複数のサイクルを必要とする可能性がある。し
たがって、先行する命令の完了に必要な時間の変動に応
じて、特定の命令の実行段と完了段の間に可変遅延が発
生する可能性がある。
【００２５】図２は、好ましい実施例の基本ブロックに
割り当てられる命令の例の概念図である。図３は、プロ
セッサ１０によって処理される図２の命令のさまざまな
段の概念図である。重要なことに、プロセッサ１０は、
予測分岐をサポートする。
割り当てられる命令の例の概念図である。図３は、プロ
セッサ１０によって処理される図２の命令のさまざまな
段の概念図である。重要なことに、プロセッサ１０は、
予測分岐をサポートする。
【００２６】したがって、条件分岐命令に応答して、プ
ロセッサ１０は、選択された命令のシーケンスが実際に
正しいシーケンスであるかどうかを実際に判定する前
に、その処理を複数の可能な命令の目標シーケンスのう
ちの選択された１つに予測分岐させる。したがって、プ
ロセッサ１０は、選択された命令のシーケンスが実際に
正しいシーケンスであるかどうかを実際に判定する前
で、分岐ユニット２０が条件分岐命令を実行する前に、
命令の選択されたシーケンスを予測処理する。プロセッ
サ１０は、プロセッサ１０による条件分岐命令の分岐条
件の状態の予測に応じて、選択された命令のシーケンス
へ処理を予測分岐させる。プロセッサ１０は、分岐条件
が、プロセッサ１０がまだ実行を終了していない先行命
令の結果に左右される場合に、状態を予測する。
ロセッサ１０は、選択された命令のシーケンスが実際に
正しいシーケンスであるかどうかを実際に判定する前
に、その処理を複数の可能な命令の目標シーケンスのう
ちの選択された１つに予測分岐させる。したがって、プ
ロセッサ１０は、選択された命令のシーケンスが実際に
正しいシーケンスであるかどうかを実際に判定する前
で、分岐ユニット２０が条件分岐命令を実行する前に、
命令の選択されたシーケンスを予測処理する。プロセッ
サ１０は、プロセッサ１０による条件分岐命令の分岐条
件の状態の予測に応じて、選択された命令のシーケンス
へ処理を予測分岐させる。プロセッサ１０は、分岐条件
が、プロセッサ１０がまだ実行を終了していない先行命
令の結果に左右される場合に、状態を予測する。
【００２７】プロセッサ１０は、そのような先行命令の
実行を終了した後に、分岐条件の実際の状態を判定し、
分岐ユニット２０が、条件分岐命令を実行する。実際の
状態が予測された状態と同一である場合、予測された状
態は正しい。これに対して、実際の状態が予測された状
態と異なる場合、予測された状態は誤りである。
実行を終了した後に、分岐条件の実際の状態を判定し、
分岐ユニット２０が、条件分岐命令を実行する。実際の
状態が予測された状態と同一である場合、予測された状
態は正しい。これに対して、実際の状態が予測された状
態と異なる場合、予測された状態は誤りである。
【００２８】予測された状態が正しい場合、選択された
命令のシーケンスは、正しいシーケンスであり、プロセ
ッサ１０は、その選択された命令シーケンスの処理を継
続する。これに対して、予測された状態が誤りの場合、
選択された命令のシーケンスは、正しいシーケンスでは
ない。この予測された状態が誤りの状況では、プロセッ
サ１０は、選択された命令シーケンスの処理を停止（ま
たは「取消」）し、選択された命令シーケンスの処理の
影響を逆転することによって誤予測から回復し、分岐条
件の実際の状態に応じた正しい命令のシーケンスの処理
を開始する。
命令のシーケンスは、正しいシーケンスであり、プロセ
ッサ１０は、その選択された命令シーケンスの処理を継
続する。これに対して、予測された状態が誤りの場合、
選択された命令のシーケンスは、正しいシーケンスでは
ない。この予測された状態が誤りの状況では、プロセッ
サ１０は、選択された命令シーケンスの処理を停止（ま
たは「取消」）し、選択された命令シーケンスの処理の
影響を逆転することによって誤予測から回復し、分岐条
件の実際の状態に応じた正しい命令のシーケンスの処理
を開始する。
【００２９】図２および図３の例からわかるように、プ
ロセッサ１０は、２つの命令すなわち、乗算（ＭＵＬ）
命令と条件分岐１（ＢＲＮ１）命令を、基本ブロック番
号（ＢＢＩＤ）＝１に割り当てる。サイクル４の間に、
分岐エントリＡで、プロセッサ１０が、ＢＲＮ１に応答
して処理の予測分岐を行い、ＢＲＮ１から加算（ＡＤ
Ｄ）命令に分岐する。プロセッサ１０は、ＡＤＤと条件
分岐２（ＢＲＮ２)命令をＢＢＩＤ＝２に割り当てる。
ロセッサ１０は、２つの命令すなわち、乗算（ＭＵＬ）
命令と条件分岐１（ＢＲＮ１）命令を、基本ブロック番
号（ＢＢＩＤ）＝１に割り当てる。サイクル４の間に、
分岐エントリＡで、プロセッサ１０が、ＢＲＮ１に応答
して処理の予測分岐を行い、ＢＲＮ１から加算（ＡＤ
Ｄ）命令に分岐する。プロセッサ１０は、ＡＤＤと条件
分岐２（ＢＲＮ２)命令をＢＢＩＤ＝２に割り当てる。
【００３０】サイクル５の間に、分岐エントリＢで、プ
ロセッサ１０が、ＢＲＮ２に応答して処理の予測分岐を
行って、ＢＲＮ２から除算（ＤＩＶ）命令へ予測分岐を
行い、この命令をＢＢＩＤ＝３に割り当てる。プロセッ
サ１０は、後のサイクル９になるまでＢＲＮ１の分岐条
件の実際の状態を判定しないにもかかわらず、サイクル
５の間にＢＲＮ２に応答して処理を予測分岐できること
に留意されたい。
ロセッサ１０が、ＢＲＮ２に応答して処理の予測分岐を
行って、ＢＲＮ２から除算（ＤＩＶ）命令へ予測分岐を
行い、この命令をＢＢＩＤ＝３に割り当てる。プロセッ
サ１０は、後のサイクル９になるまでＢＲＮ１の分岐条
件の実際の状態を判定しないにもかかわらず、サイクル
５の間にＢＲＮ２に応答して処理を予測分岐できること
に留意されたい。
【００３１】したがって、好ましい実施例の重要な態様
では、プロセッサ１０が、後の時点まで先行する分岐命
令（たとえばＢＲＮ１）の分岐条件の実際の状態を判定
しない場合であっても、分岐命令（たとえばＢＲＮ２）
に応答して処理を予測分岐できる。したがって、プロセ
ッサ１０は、どの分岐命令の分岐条件の実際の状態であ
っても、それを判定する前に、複数の分岐命令に同時に
応答して処理を予測分岐することができる。
では、プロセッサ１０が、後の時点まで先行する分岐命
令（たとえばＢＲＮ１）の分岐条件の実際の状態を判定
しない場合であっても、分岐命令（たとえばＢＲＮ２）
に応答して処理を予測分岐できる。したがって、プロセ
ッサ１０は、どの分岐命令の分岐条件の実際の状態であ
っても、それを判定する前に、複数の分岐命令に同時に
応答して処理を予測分岐することができる。
【００３２】サイクル６の間に、プロセッサ１０は、Ｂ
ＲＮ２を実行し、ＢＲＮ２の実際の分岐条件を判定す
る。図２および図３の例では、ＢＲＮ２の分岐条件の実
際の状態が、予測された状態と異なり、予測された状態
が誤りになる。予測された状態が誤りであるから、命令
の選択されたシーケンス（すなわち、プロセッサ１０が
処理を予測分岐させたＤＩＶ命令）は正しくない。ＢＲ
Ｎ２の分岐条件の予測された状態が誤りであるという判
定に応答して、サイクル７の間に、プロセッサ１０は、
ＤＩＶ命令の処理を取り消し（ＣＡＮＣＥＬ)、ＤＩＶ
命令の処理の影響を逆転することによって誤予測から回
復する。
ＲＮ２を実行し、ＢＲＮ２の実際の分岐条件を判定す
る。図２および図３の例では、ＢＲＮ２の分岐条件の実
際の状態が、予測された状態と異なり、予測された状態
が誤りになる。予測された状態が誤りであるから、命令
の選択されたシーケンス（すなわち、プロセッサ１０が
処理を予測分岐させたＤＩＶ命令）は正しくない。ＢＲ
Ｎ２の分岐条件の予測された状態が誤りであるという判
定に応答して、サイクル７の間に、プロセッサ１０は、
ＤＩＶ命令の処理を取り消し（ＣＡＮＣＥＬ)、ＤＩＶ
命令の処理の影響を逆転することによって誤予測から回
復する。
【００３３】したがって、プロセッサ１０は、有利なこ
とに、後の時点まで先行する分岐命令（たとえばＢＲＮ
１）の分岐条件の実際の状態を判定しない場合であって
も、分岐命令（たとえばＢＲＮ２）の分岐条件の状態の
誤予測から回復することができる。
とに、後の時点まで先行する分岐命令（たとえばＢＲＮ
１）の分岐条件の実際の状態を判定しない場合であって
も、分岐命令（たとえばＢＲＮ２）の分岐条件の状態の
誤予測から回復することができる。
【００３４】また、サイクル７の間に、プロセッサ１０
は、ＢＲＮ２の分岐条件の実際の状態に応答した正しい
命令のシーケンスの処理を開始する。具体的に言うと、
プロセッサ１０は、シフト（ＳＨＩＦＴ）命令と分岐３
（ＢＲＮ３）命令をフェッチする。プロセッサ１０は、
このＳＨＩＦＴ命令とＢＲＮ３命令にＢＢＩＤ＝３を割
り当てて、ＤＩＶ命令（前にＢＢＩＤ＝３を割り当てら
れていた）の取消に応答してＢＢＩＤ＝３を再利用す
る。代替実施例では、プロセッサ１０が、ＤＩＶ命令の
フェッチと並列に、サイクル４の間にＳＨＩＦＴ命令と
ＢＲＮ３命令をプリフェッチしているはずである。この
ような代替実施例では、プロセッサ１０は、サイクル７
（サイクル８ではなく）の間にＳＨＩＦＴ命令とＢＲＮ
３命令をディスパッチし、その結果、サイクル８（サイ
クル９ではなく）の間にＳＨＩＦＴ命令とＢＲＮ３命令
が実行されるはずである。
は、ＢＲＮ２の分岐条件の実際の状態に応答した正しい
命令のシーケンスの処理を開始する。具体的に言うと、
プロセッサ１０は、シフト（ＳＨＩＦＴ）命令と分岐３
（ＢＲＮ３）命令をフェッチする。プロセッサ１０は、
このＳＨＩＦＴ命令とＢＲＮ３命令にＢＢＩＤ＝３を割
り当てて、ＤＩＶ命令（前にＢＢＩＤ＝３を割り当てら
れていた）の取消に応答してＢＢＩＤ＝３を再利用す
る。代替実施例では、プロセッサ１０が、ＤＩＶ命令の
フェッチと並列に、サイクル４の間にＳＨＩＦＴ命令と
ＢＲＮ３命令をプリフェッチしているはずである。この
ような代替実施例では、プロセッサ１０は、サイクル７
（サイクル８ではなく）の間にＳＨＩＦＴ命令とＢＲＮ
３命令をディスパッチし、その結果、サイクル８（サイ
クル９ではなく）の間にＳＨＩＦＴ命令とＢＲＮ３命令
が実行されるはずである。
【００３５】したがって、好ましい実施例の重要な態様
では、プロセッサ１０が、分岐条件の実際の状態が予測
された状態と異なることに応答して、即座に正しい命令
のシーケンスの処理を開始できる。正しい命令のシーケ
ンスの処理を開始するために、プロセッサ１０が、その
分岐命令に先行するすべての命令の実行を終了する必要
はない。したがって、プロセッサ１０は、正しい命令の
シーケンスの処理を開始するために、分岐命令を「完
了」する必要がない。
では、プロセッサ１０が、分岐条件の実際の状態が予測
された状態と異なることに応答して、即座に正しい命令
のシーケンスの処理を開始できる。正しい命令のシーケ
ンスの処理を開始するために、プロセッサ１０が、その
分岐命令に先行するすべての命令の実行を終了する必要
はない。したがって、プロセッサ１０は、正しい命令の
シーケンスの処理を開始するために、分岐命令を「完
了」する必要がない。
【００３６】たとえば、図３では、ＭＵＬ命令が、サイ
クル８になるまで実行を終了しない。それにもかかわら
ず、プロセッサ１０は、先行するＭＵＬ命令の実行を終
了する前に、それ以前のサイクル７の間にＳＨＩＦＴ命
令とＢＲＮ３命令の処理を開始する。重要なことに、Ｍ
ＵＬ命令とＤＩＶ命令は、どちらもＣＦＸＵ２６に対し
て、それぞれサイクル３とサイクル５の間にディスパッ
チされるが、プロセッサ１０は、ＣＦＸＵ２６内でのＭ
ＵＬ命令の実行を取り消さずに、サイクル７の間にＣＦ
ＸＵ２６内でのＤＩＶ命令の実行を選択的に取り消すこ
とができる。同様に、プロセッサ１０は、分岐条件の実
際の状態が予測された状態と異なることに応答して、即
座にＣＦＸＵ２６に追加の命令をディスパッチすること
ができる。
クル８になるまで実行を終了しない。それにもかかわら
ず、プロセッサ１０は、先行するＭＵＬ命令の実行を終
了する前に、それ以前のサイクル７の間にＳＨＩＦＴ命
令とＢＲＮ３命令の処理を開始する。重要なことに、Ｍ
ＵＬ命令とＤＩＶ命令は、どちらもＣＦＸＵ２６に対し
て、それぞれサイクル３とサイクル５の間にディスパッ
チされるが、プロセッサ１０は、ＣＦＸＵ２６内でのＭ
ＵＬ命令の実行を取り消さずに、サイクル７の間にＣＦ
ＸＵ２６内でのＤＩＶ命令の実行を選択的に取り消すこ
とができる。同様に、プロセッサ１０は、分岐条件の実
際の状態が予測された状態と異なることに応答して、即
座にＣＦＸＵ２６に追加の命令をディスパッチすること
ができる。
【００３７】サイクル９の間に、プロセッサ１０は、Ｂ
ＲＮ１を実行し、ＢＲＮ１の分岐条件の実際の状態を判
定する。図２および図３の例では、ＢＲＮ１の分岐条件
の実際の状態が、予測された状態と異なり、予測された
状態が誤りになる。予測された状態が誤りであるから、
選択された命令のシーケンス（すなわち、プロセッサ１
０が処理を予測分岐させたＡＤＤ命令、ＢＲＮ２命令、
ＤＩＶ命令、ＳＨＩＦＴ命令およびＢＲＮ３命令）は、
正しくない。ＢＲＮ１の分岐条件の予測された状態が誤
りであるという判定に応答して、サイクル１０の間に、
プロセッサ１０は、ＡＤＤ命令、ＢＲＮ２命令、ＳＨＩ
ＦＴ命令およびＢＲＮ３命令（ＤＩＶ命令はサイクル７
の間にすでに取り消されている）の処理を取り消し（Ｃ
ＡＮＣＥＬ）、ＡＤＤ命令、ＢＲＮ２命令、ＳＨＩＦＴ
命令およびＢＲＮ３命令の処理の影響を逆転することに
よって誤予測から回復する。
ＲＮ１を実行し、ＢＲＮ１の分岐条件の実際の状態を判
定する。図２および図３の例では、ＢＲＮ１の分岐条件
の実際の状態が、予測された状態と異なり、予測された
状態が誤りになる。予測された状態が誤りであるから、
選択された命令のシーケンス（すなわち、プロセッサ１
０が処理を予測分岐させたＡＤＤ命令、ＢＲＮ２命令、
ＤＩＶ命令、ＳＨＩＦＴ命令およびＢＲＮ３命令）は、
正しくない。ＢＲＮ１の分岐条件の予測された状態が誤
りであるという判定に応答して、サイクル１０の間に、
プロセッサ１０は、ＡＤＤ命令、ＢＲＮ２命令、ＳＨＩ
ＦＴ命令およびＢＲＮ３命令（ＤＩＶ命令はサイクル７
の間にすでに取り消されている）の処理を取り消し（Ｃ
ＡＮＣＥＬ）、ＡＤＤ命令、ＢＲＮ２命令、ＳＨＩＦＴ
命令およびＢＲＮ３命令の処理の影響を逆転することに
よって誤予測から回復する。
【００３８】また、サイクル１０の間に、プロセッサ１
０は、ＢＲＮ１の分岐条件の実際の状態に応答した正し
い命令のシーケンスの処理を開始する。具体的に言う
と、プロセッサ１０は、減算（ＳＵＢ）命令をフェッチ
する。プロセッサ１０は、ＳＵＢ命令にＢＢＩＤ＝２を
割り当てて、ＡＤＤ命令とＢＲＮ２命令（前にＢＢＩＤ
＝２を割り当てられていた）の取消に応答してＢＢＩＤ
＝２を再利用する。
０は、ＢＲＮ１の分岐条件の実際の状態に応答した正し
い命令のシーケンスの処理を開始する。具体的に言う
と、プロセッサ１０は、減算（ＳＵＢ）命令をフェッチ
する。プロセッサ１０は、ＳＵＢ命令にＢＢＩＤ＝２を
割り当てて、ＡＤＤ命令とＢＲＮ２命令（前にＢＢＩＤ
＝２を割り当てられていた）の取消に応答してＢＢＩＤ
＝２を再利用する。
【００３９】図４は、シーケンサ・ユニット１８のブロ
ック図である。上で述べたように、フェッチ段では、シ
ーケンサ・ユニット１８が、命令キャッシュ１４から４
つまでの命令を選択的に入力し、それらの命令を命令バ
ッファ７０に格納する。デコード段では、デコード論理
機構７２が、命令バッファ７０から４つまでのフェッチ
された命令を入力し、デコードする。ディスパッチ段で
は、ディスパッチ論理機構７４が、実行ユニットである
分岐ユニット２０、２２、２４、２６、２８、３０のう
ちの選択された（デコード段でのデコードに応答して）
ユニットに、４つまでのデコードされた命令をディスパ
ッチする。
ック図である。上で述べたように、フェッチ段では、シ
ーケンサ・ユニット１８が、命令キャッシュ１４から４
つまでの命令を選択的に入力し、それらの命令を命令バ
ッファ７０に格納する。デコード段では、デコード論理
機構７２が、命令バッファ７０から４つまでのフェッチ
された命令を入力し、デコードする。ディスパッチ段で
は、ディスパッチ論理機構７４が、実行ユニットである
分岐ユニット２０、２２、２４、２６、２８、３０のう
ちの選択された（デコード段でのデコードに応答して）
ユニットに、４つまでのデコードされた命令をディスパ
ッチする。
【００４０】図５は、好ましい実施例のシーケンサ・ユ
ニット１８の順序変更バッファ７６の概念図である。図
５からわかるように、順序変更バッファ７６は、それぞ
れバッファ番号０ないし１５を付された１６個のエント
リを有する。各エントリは、５つのフィールドすなわ
ち、ｉｎｓｔｒｕｃｔｉｏｎ ｔｙｐｅ（命令タイプ）
フィールド、ｎｕｍｂｅｒ−ｏｆ−ＧＰＲ ｄｅｓｔｉ
ｎａｔｉｏｎｓ（ＧＰＲデスティネーション数）フィー
ルド、ｎｕｍｂｅｒ−ｏｆ−ＦＰＲ ｄｅｓｔｉｎａｔ
ｉｏｎｓ（ＦＰＲデスティネーション数）フィールド、
ｆｉｎｉｓｈｅｄ（終了）フィールドおよびｅｘｃｅｐ
ｔｉｏｎ（例外）フィールドを有する。
ニット１８の順序変更バッファ７６の概念図である。図
５からわかるように、順序変更バッファ７６は、それぞ
れバッファ番号０ないし１５を付された１６個のエント
リを有する。各エントリは、５つのフィールドすなわ
ち、ｉｎｓｔｒｕｃｔｉｏｎ ｔｙｐｅ（命令タイプ）
フィールド、ｎｕｍｂｅｒ−ｏｆ−ＧＰＲ ｄｅｓｔｉ
ｎａｔｉｏｎｓ（ＧＰＲデスティネーション数）フィー
ルド、ｎｕｍｂｅｒ−ｏｆ−ＦＰＲ ｄｅｓｔｉｎａｔ
ｉｏｎｓ（ＦＰＲデスティネーション数）フィールド、
ｆｉｎｉｓｈｅｄ（終了）フィールドおよびｅｘｃｅｐ
ｔｉｏｎ（例外）フィールドを有する。
【００４１】図４も参照すると、ディスパッチ論理機構
７４が実行ユニットに命令をディスパッチする際に、シ
ーケンサ・ユニット１８が、ディスパッチされた命令を
順序変更バッファ７６内の関連エントリに割り当てる。
シーケンサ・ユニット１８は、順序変更バッファ７６内
のエントリを、先入れ先出しの原則に基づき、回転式
に、ディスパッチされた命令に割り当て（または「関連
付け」し）、したがって、シーケンサ・ユニット１８
は、まずエントリ０を割り当て、その後順番にエントリ
１ないしエントリ１５を割り当て、その後再びエントリ
０を割り当てる。ディスパッチされた命令が、順序変更
バッファ７６内の関連エントリを割り当てられる際に、
ディスパッチ論理機構７４が、順序変更バッファ７６内
の関連エントリのさまざまなフィールドおよびサブフィ
ールドに格納するための、ディスパッチされた命令に関
する情報を出力する。
７４が実行ユニットに命令をディスパッチする際に、シ
ーケンサ・ユニット１８が、ディスパッチされた命令を
順序変更バッファ７６内の関連エントリに割り当てる。
シーケンサ・ユニット１８は、順序変更バッファ７６内
のエントリを、先入れ先出しの原則に基づき、回転式
に、ディスパッチされた命令に割り当て（または「関連
付け」し）、したがって、シーケンサ・ユニット１８
は、まずエントリ０を割り当て、その後順番にエントリ
１ないしエントリ１５を割り当て、その後再びエントリ
０を割り当てる。ディスパッチされた命令が、順序変更
バッファ７６内の関連エントリを割り当てられる際に、
ディスパッチ論理機構７４が、順序変更バッファ７６内
の関連エントリのさまざまなフィールドおよびサブフィ
ールドに格納するための、ディスパッチされた命令に関
する情報を出力する。
【００４２】たとえば、図５のエントリ１では、順序変
更バッファ７６は、命令がＦＸＵＡ２２にディスパッチ
されたことを示している。好ましい実施例の他の重要な
態様では、エントリ１によって、さらに、ディスパッチ
された命令が、１つのＧＰＲデスティネーション・レジ
スタを有し（ｎｕｍｂｅｒ−ｏｆ−ＧＰＲ ｄｅｓｔｉ
ｎａｔｉｏｎｓ＝１）、０個のＦＰＲデスティネーショ
ン・レジスタを有し（ｎｕｍｂｅｒ−ｏｆ−ＦＰＲ ｄ
ｅｓｔｉｎａｔｉｏｎｓ＝０）、まだ終了しておらず
（ｆｉｎｉｓｈｅｄ＝０）、まだ例外を発生していない
（ｅｘｃｅｐｔｉｏｎ＝０）ことが示される。
更バッファ７６は、命令がＦＸＵＡ２２にディスパッチ
されたことを示している。好ましい実施例の他の重要な
態様では、エントリ１によって、さらに、ディスパッチ
された命令が、１つのＧＰＲデスティネーション・レジ
スタを有し（ｎｕｍｂｅｒ−ｏｆ−ＧＰＲ ｄｅｓｔｉ
ｎａｔｉｏｎｓ＝１）、０個のＦＰＲデスティネーショ
ン・レジスタを有し（ｎｕｍｂｅｒ−ｏｆ−ＦＰＲ ｄ
ｅｓｔｉｎａｔｉｏｎｓ＝０）、まだ終了しておらず
（ｆｉｎｉｓｈｅｄ＝０）、まだ例外を発生していない
（ｅｘｃｅｐｔｉｏｎ＝０）ことが示される。
【００４３】実行ユニットがディスパッチされた命令を
実行する際には、その実行ユニットが、その命令に関連
する順序変更バッファ７６内のエントリを変更する。具
体的に言うと、ディスパッチされた命令の実行終了に応
答して、実行ユニットが、そのエントリのｆｉｎｉｓｈ
ｅｄフィールドを変更する（ｆｉｎｉｓｈｅｄ＝１にす
る）。ディスパッチされた命令の実行中に例外に遭遇し
た場合、実行ユニットは、そのエントリのｅｘｃｅｐｔ
ｉｏｎフィールドを変更する（ｅｘｃｅｐｔｉｏｎ＝１
にする）。
実行する際には、その実行ユニットが、その命令に関連
する順序変更バッファ７６内のエントリを変更する。具
体的に言うと、ディスパッチされた命令の実行終了に応
答して、実行ユニットが、そのエントリのｆｉｎｉｓｈ
ｅｄフィールドを変更する（ｆｉｎｉｓｈｅｄ＝１にす
る）。ディスパッチされた命令の実行中に例外に遭遇し
た場合、実行ユニットは、そのエントリのｅｘｃｅｐｔ
ｉｏｎフィールドを変更する（ｅｘｃｅｐｔｉｏｎ＝１
にする）。
【００４４】図５には、割振りポインタ７３と完了ポイ
ンタ７５が示されている。プロセッサ１０は、順序変更
バッファ７６の読み取りを制御するためにこれらのポイ
ンタを維持する。プロセッサ１０は、順序変更バッファ
・エントリが特定の命令に割り振られている（または
「関連付けられている」）かどうかを示すために割振り
ポインタ７３を維持する。図５からわかるように、割振
りポインタ７３は、順序変更バッファ・エントリ３を指
しており、これによって、順序変更バッファ・エントリ
３が、命令への割振りに使用可能な次の順序変更バッフ
ァ・エントリであることが示される。
ンタ７５が示されている。プロセッサ１０は、順序変更
バッファ７６の読み取りを制御するためにこれらのポイ
ンタを維持する。プロセッサ１０は、順序変更バッファ
・エントリが特定の命令に割り振られている（または
「関連付けられている」）かどうかを示すために割振り
ポインタ７３を維持する。図５からわかるように、割振
りポインタ７３は、順序変更バッファ・エントリ３を指
しており、これによって、順序変更バッファ・エントリ
３が、命令への割振りに使用可能な次の順序変更バッフ
ァ・エントリであることが示される。
【００４５】また、プロセッサ１０は、特定の命令が下
記の条件を満たすかどうかを示す（以前に特定の命令に
割り振られた順序変更バッファ・エントリに関して）た
めに、完了ポインタ７５を維持する。条件１ 実行ユニ
ット（その命令がディスパッチされたユニット）が、そ
の命令の実行を完了した。条件２ その命令の処理のど
の段に関しても例外に遭遇しなかった。条件３ 前にデ
ィスパッチされた命令のすべてが条件１および条件２を
満足する。
記の条件を満たすかどうかを示す（以前に特定の命令に
割り振られた順序変更バッファ・エントリに関して）た
めに、完了ポインタ７５を維持する。条件１ 実行ユニ
ット（その命令がディスパッチされたユニット）が、そ
の命令の実行を完了した。条件２ その命令の処理のど
の段に関しても例外に遭遇しなかった。条件３ 前にデ
ィスパッチされた命令のすべてが条件１および条件２を
満足する。
【００４６】図５からわかるように、完了ポインタ７５
は、順序変更バッファ・エントリ１を指し、これによっ
て、順序変更バッファ・エントリ１が、条件１、２およ
び３を満足することのできる次の順序変更バッファ・エ
ントリであることを示す。したがって、「有効な」順序
変更バッファ・エントリは、完了ポインタ７５が指す順
序変更バッファ・エントリと、その後に続く、割振りポ
インタ７３によって指される順序変更バッファ・エント
リに先行する順序変更バッファ・エントリとして定義す
ることができる。
は、順序変更バッファ・エントリ１を指し、これによっ
て、順序変更バッファ・エントリ１が、条件１、２およ
び３を満足することのできる次の順序変更バッファ・エ
ントリであることを示す。したがって、「有効な」順序
変更バッファ・エントリは、完了ポインタ７５が指す順
序変更バッファ・エントリと、その後に続く、割振りポ
インタ７３によって指される順序変更バッファ・エント
リに先行する順序変更バッファ・エントリとして定義す
ることができる。
【００４７】もう一度図４を参照すると、順序変更バッ
ファ７６のエントリは、シーケンサ・ユニット１８の完
了論理機構８０および例外論理機構８２によって読み取
られる。順序変更バッファ７６のｅｘｃｅｐｔｉｏｎフ
ィールドに応答して、例外論理機構８２が、ディスパッ
チされた命令の実行中に遭遇する例外を処理する。順序
変更バッファ７６のｆｉｎｉｓｈｅｄフィールドおよび
ｅｘｃｅｐｔｉｏｎフィールドに応答して、完了論理機
構８０が、ディスパッチ論理機構７４と順序変更バッフ
ァ７６に信号を出力する。これらの信号を介して、完了
論理機構８０は、プログラムされたシーケンスの順で命
令の「完了」を示す。完了論理機構８０が命令の「完
了」を示すのは、その命令が下記の条件を満たす場合で
ある。 条件１ 実行ユニット（その命令がディスパッチされた
ユニット）が、その命令の実行を終了する（順序変更バ
ッファ７６内のその命令に関連するエントリでｆｉｎｉ
ｓｈｅｄ＝１になる）。 条件２ その命令の処理のどの段についても、例外に遭
遇しなかった（順序変更バッファ７６内のその命令に関
連するエントリでｅｘｃｅｐｔｉｏｎ＝０である）。 条件３ 前にディスパッチされた命令のすべてが条件１
と条件２を満足する。
ファ７６のエントリは、シーケンサ・ユニット１８の完
了論理機構８０および例外論理機構８２によって読み取
られる。順序変更バッファ７６のｅｘｃｅｐｔｉｏｎフ
ィールドに応答して、例外論理機構８２が、ディスパッ
チされた命令の実行中に遭遇する例外を処理する。順序
変更バッファ７６のｆｉｎｉｓｈｅｄフィールドおよび
ｅｘｃｅｐｔｉｏｎフィールドに応答して、完了論理機
構８０が、ディスパッチ論理機構７４と順序変更バッフ
ァ７６に信号を出力する。これらの信号を介して、完了
論理機構８０は、プログラムされたシーケンスの順で命
令の「完了」を示す。完了論理機構８０が命令の「完
了」を示すのは、その命令が下記の条件を満たす場合で
ある。 条件１ 実行ユニット（その命令がディスパッチされた
ユニット）が、その命令の実行を終了する（順序変更バ
ッファ７６内のその命令に関連するエントリでｆｉｎｉ
ｓｈｅｄ＝１になる）。 条件２ その命令の処理のどの段についても、例外に遭
遇しなかった（順序変更バッファ７６内のその命令に関
連するエントリでｅｘｃｅｐｔｉｏｎ＝０である）。 条件３ 前にディスパッチされた命令のすべてが条件１
と条件２を満足する。
【００４８】順序変更バッファ７６内の情報に応答し
て、ディスパッチ論理機構７４が、ディスパッチに適し
た追加命令の個数を判定する。
て、ディスパッチ論理機構７４が、ディスパッチに適し
た追加命令の個数を判定する。
【００４９】順序変更バッファ７６は、分岐ユニット２
０からＣＯＲＲＥＣＴＩＯＮ（訂正）信号とＢＲＡＮＣ
Ｈ＿ＲＯＢＴＡＧ（分岐順序変更バッファ・タグ）信号
を入力する。ＣＯＲＲＥＣＴＩＯＮ信号については、下
で図８に関連してさらに説明する。ＢＲＡＮＣＨ＿ＲＯ
ＢＴＡＧ信号については、図８および図１０に関連して
下でさらに説明する。さらに、順序変更バッファ７６
は、実行ユニットである分岐ユニット２０、２２、２
４、２６、２８、３０に、ＤＩＳＰＡＴＣＨ＿ＲＯＢＴ
ＡＧ（ディスパッチ・順序変更バッファ・タグ）信号を
出力する。ＤＩＳＰＡＴＣＨ＿ＲＯＢＴＡＧ信号につい
ては、図７、図８および図１０に関連して下でさらに説
明する。
０からＣＯＲＲＥＣＴＩＯＮ（訂正）信号とＢＲＡＮＣ
Ｈ＿ＲＯＢＴＡＧ（分岐順序変更バッファ・タグ）信号
を入力する。ＣＯＲＲＥＣＴＩＯＮ信号については、下
で図８に関連してさらに説明する。ＢＲＡＮＣＨ＿ＲＯ
ＢＴＡＧ信号については、図８および図１０に関連して
下でさらに説明する。さらに、順序変更バッファ７６
は、実行ユニットである分岐ユニット２０、２２、２
４、２６、２８、３０に、ＤＩＳＰＡＴＣＨ＿ＲＯＢＴ
ＡＧ（ディスパッチ・順序変更バッファ・タグ）信号を
出力する。ＤＩＳＰＡＴＣＨ＿ＲＯＢＴＡＧ信号につい
ては、図７、図８および図１０に関連して下でさらに説
明する。
【００５０】何らかのタイプの分岐命令（条件分岐その
他）のディスパッチに応答して、ディスパッチ論理機構
７４は、ＤＩＳＰＡＴＣＨＥＤ＿Ａ＿ＢＲＡＮＣＨ（分
岐ディスパッチ済み）信号を出力し、この信号は、基本
ブロック制御論理機構（以下、ＢＢＣＬと呼称する）８
４によって入力される。さらに、ＢＢＣＬ８４は、分岐
ユニット２０からＣＯＲＲＥＣＴＩＯＮ信号とＢＲＡＮ
ＣＨ＿ＢＢＩＤ（分岐ＢＢＩＤ）信号を入力する。ＢＲ
ＡＮＣＨ＿ＢＢＩＤ信号については、図８および図１０
に関連して下でさらに説明する。図４からわかるよう
に、ＢＢＣＬ８４は、実行ユニットである分岐ユニット
２０、２２、２４、２６、２８、３０に、ＤＩＳＰＡＴ
ＣＨ＿ＢＢＩＤ（ディスパッチＢＢＩＤ）信号とＣＡＮ
ＣＥＬ＿ＢＢＩＤ（取消ＢＢＩＤ）信号を出力する。
他）のディスパッチに応答して、ディスパッチ論理機構
７４は、ＤＩＳＰＡＴＣＨＥＤ＿Ａ＿ＢＲＡＮＣＨ（分
岐ディスパッチ済み）信号を出力し、この信号は、基本
ブロック制御論理機構（以下、ＢＢＣＬと呼称する）８
４によって入力される。さらに、ＢＢＣＬ８４は、分岐
ユニット２０からＣＯＲＲＥＣＴＩＯＮ信号とＢＲＡＮ
ＣＨ＿ＢＢＩＤ（分岐ＢＢＩＤ）信号を入力する。ＢＲ
ＡＮＣＨ＿ＢＢＩＤ信号については、図８および図１０
に関連して下でさらに説明する。図４からわかるよう
に、ＢＢＣＬ８４は、実行ユニットである分岐ユニット
２０、２２、２４、２６、２８、３０に、ＤＩＳＰＡＴ
ＣＨ＿ＢＢＩＤ（ディスパッチＢＢＩＤ）信号とＣＡＮ
ＣＥＬ＿ＢＢＩＤ（取消ＢＢＩＤ）信号を出力する。
【００５１】図６は、固定小数点名前変更バッファ３４
の概念図である。わかりやすくするために、以下では、
浮動小数点名前変更バッファ３８の動作を例示するもの
として、固定小数点名前変更バッファ３４の動作だけを
説明し、符号３４を単に「名前変更バッファ」と呼称す
る。図６からわかるように、名前変更バッファ３４に
は、それぞれバッファ番号０ないし１１と記された１２
個の名前変更バッファが含まれる。シーケンサ・ユニッ
ト１８は、先入れ先出しの原則に基づき、回転式に、デ
ィスパッチされた命令に名前変更バッファ番号０ないし
１１を割り当て（または「関連付け」し）、シーケンサ
・ユニット１８が、まず名前変更バッファ番号０を割り
当て、その後名前変更バッファ番号１ないし１１を順番
に割り当て、その後にはもう一度名前変更バッファ番号
０を割り当てるようになっている。
の概念図である。わかりやすくするために、以下では、
浮動小数点名前変更バッファ３８の動作を例示するもの
として、固定小数点名前変更バッファ３４の動作だけを
説明し、符号３４を単に「名前変更バッファ」と呼称す
る。図６からわかるように、名前変更バッファ３４に
は、それぞれバッファ番号０ないし１１と記された１２
個の名前変更バッファが含まれる。シーケンサ・ユニッ
ト１８は、先入れ先出しの原則に基づき、回転式に、デ
ィスパッチされた命令に名前変更バッファ番号０ないし
１１を割り当て（または「関連付け」し）、シーケンサ
・ユニット１８が、まず名前変更バッファ番号０を割り
当て、その後名前変更バッファ番号１ないし１１を順番
に割り当て、その後にはもう一度名前変更バッファ番号
０を割り当てるようになっている。
【００５２】図６を参照すると、名前変更バッファ２、
３、４、５、６および７は、ディスパッチ論理機構７４
（図４）によってディスパッチされた命令のためのデス
ティネーション・オペランド情報を格納するために割り
当てられている。図６には、割振りポインタ８０'、ラ
イトバック・ポインタ８２'および完了ポインタ８４'が
示されている。プロセッサ１０は、名前変更バッファ３
４への読書を制御するためにこれらのポインタを維持す
る。プロセッサ１０は、名前変更バッファが特定の命令
に割り振られているかどうかを示すために割振りポイン
タ８０'を維持する。図６では、割振りポインタ８０'
が、名前変更バッファ８を指しており、これによって、
名前変更バッファ８が、命令への割振りに使用可能な次
の名前変更バッファであることを示している。
３、４、５、６および７は、ディスパッチ論理機構７４
（図４）によってディスパッチされた命令のためのデス
ティネーション・オペランド情報を格納するために割り
当てられている。図６には、割振りポインタ８０'、ラ
イトバック・ポインタ８２'および完了ポインタ８４'が
示されている。プロセッサ１０は、名前変更バッファ３
４への読書を制御するためにこれらのポインタを維持す
る。プロセッサ１０は、名前変更バッファが特定の命令
に割り振られているかどうかを示すために割振りポイン
タ８０'を維持する。図６では、割振りポインタ８０'
が、名前変更バッファ８を指しており、これによって、
名前変更バッファ８が、命令への割振りに使用可能な次
の名前変更バッファであることを示している。
【００５３】好ましい実施例の重要な態様では、プロセ
ッサ１０が、さらに、別の命令への再割振りに名前変更
バッファ（以前に特定の命令に割り振られていた）を使
用可能であるかどうかを示すためにライトバック・ポイ
ンタ８２'を維持する。図６では、ライトバック・ポイ
ンタ８２'が、名前変更バッファ２を指しており、これ
によって、プロセッサ１０がデスティネーション・オペ
ランド情報（図６の名前変更バッファのｉｎｆｏｒｍａ
ｔｉｏｎ（情報）フィールドに格納される）をＧＰＲ３
２（図６の名前変更バッファのｒｅｇｉｓｔｅｒ ｎｕ
ｍｂｅｒ（レジスタ番号）フィールドで指定される）に
コピーする元の、次の名前変更バッファが、名前変更バ
ッファ２であることを示している。
ッサ１０が、さらに、別の命令への再割振りに名前変更
バッファ（以前に特定の命令に割り振られていた）を使
用可能であるかどうかを示すためにライトバック・ポイ
ンタ８２'を維持する。図６では、ライトバック・ポイ
ンタ８２'が、名前変更バッファ２を指しており、これ
によって、プロセッサ１０がデスティネーション・オペ
ランド情報（図６の名前変更バッファのｉｎｆｏｒｍａ
ｔｉｏｎ（情報）フィールドに格納される）をＧＰＲ３
２（図６の名前変更バッファのｒｅｇｉｓｔｅｒ ｎｕ
ｍｂｅｒ（レジスタ番号）フィールドで指定される）に
コピーする元の、次の名前変更バッファが、名前変更バ
ッファ２であることを示している。
【００５４】したがって、プロセッサ１０は、アーキテ
クチャ・レジスタへの格納のために名前変更バッファか
ら特定の命令の結果（デスティネーション・オペランド
情報）をコピーする動作に応答して、ライトバック・ポ
インタ８２'を前進させる（その特定の命令に前に割り
振られていた名前変更バッファを超えて）。こうして、
プロセッサ１０は、アーキテクチャ・レジスタに結果を
コピーするまで、特定の命令の結果（デスティネーショ
ン・オペランド情報）を格納するために、割振り済みの
名前変更バッファを予約する。
クチャ・レジスタへの格納のために名前変更バッファか
ら特定の命令の結果（デスティネーション・オペランド
情報）をコピーする動作に応答して、ライトバック・ポ
インタ８２'を前進させる（その特定の命令に前に割り
振られていた名前変更バッファを超えて）。こうして、
プロセッサ１０は、アーキテクチャ・レジスタに結果を
コピーするまで、特定の命令の結果（デスティネーショ
ン・オペランド情報）を格納するために、割振り済みの
名前変更バッファを予約する。
【００５５】また、プロセッサ１０は、特定の命令が下
記の条件を満足するかどうかを（前に特定の命令に割り
振られた名前変更バッファに関して）示すため、完了ポ
インタ８４'を維持する。 条件１ 実行ユニット（その命令がディスパッチされた
ユニット）が、その命令の実行を終了する。 条件２ その命令の処理のどの段についても、例外に遭
遇しなかった。 条件３ 前にディスパッチされた命令のすべてが条件１
と条件２を満足する。
記の条件を満足するかどうかを（前に特定の命令に割り
振られた名前変更バッファに関して）示すため、完了ポ
インタ８４'を維持する。 条件１ 実行ユニット（その命令がディスパッチされた
ユニット）が、その命令の実行を終了する。 条件２ その命令の処理のどの段についても、例外に遭
遇しなかった。 条件３ 前にディスパッチされた命令のすべてが条件１
と条件２を満足する。
【００５６】図６では、完了ポインタ８４'が名前変更
バッファ２を指しており、これによって、名前変更バッ
ファ２が、条件１、２および３を満足することのできる
次の名前変更バッファであることを示している。好まし
い実施例の重要な態様では、プロセッサ１０が、アーキ
テクチャ・レジスタへの格納のため命令の結果を名前変
更バッファからコピーするかどうかに無関係に、完了ポ
インタ８４'を維持する。
バッファ２を指しており、これによって、名前変更バッ
ファ２が、条件１、２および３を満足することのできる
次の名前変更バッファであることを示している。好まし
い実施例の重要な態様では、プロセッサ１０が、アーキ
テクチャ・レジスタへの格納のため命令の結果を名前変
更バッファからコピーするかどうかに無関係に、完了ポ
インタ８４'を維持する。
【００５７】したがって、「名前変更エントリ」は、完
了ポインタ８４'によって指される名前変更バッファ
と、その後の、割振りポインタ８０'によって指される
名前変更バッファに先行する名前変更バッファとして定
義できる。「ライトバック・エントリ」は、ライトバッ
ク・ポインタ８２'によって指される名前変更バッファ
と、その後の、完了ポインタ８４'によって指される名
前変更バッファに先行する名前変更バッファとして定義
できる。ライトバック・エントリには、たとえばアーキ
テクチャ・レジスタへの書込ポートが使用不能であるな
どの理由のため、「完了」はしたが、その結果を名前変
更バッファからアーキテクチャ・レジスタにコピーされ
ていない命令の結果が格納される。
了ポインタ８４'によって指される名前変更バッファ
と、その後の、割振りポインタ８０'によって指される
名前変更バッファに先行する名前変更バッファとして定
義できる。「ライトバック・エントリ」は、ライトバッ
ク・ポインタ８２'によって指される名前変更バッファ
と、その後の、完了ポインタ８４'によって指される名
前変更バッファに先行する名前変更バッファとして定義
できる。ライトバック・エントリには、たとえばアーキ
テクチャ・レジスタへの書込ポートが使用不能であるな
どの理由のため、「完了」はしたが、その結果を名前変
更バッファからアーキテクチャ・レジスタにコピーされ
ていない命令の結果が格納される。
【００５８】概念上、ライトバック・エントリは、名前
変更エントリとアーキテクチャ・レジスタの間に存在す
る。有利なことに、完了段でライトバック・ポートを使
用できる場合には、ライトバック・エントリを迂回し、
アーキテクチャ・レジスタに直接結果を書き込むことが
できる。さらに、名前変更エントリと同様に、プロセッ
サ１０は、情報に関連するアーキテクチャ・レジスタを
指定する命令を実行ユニットが実行する場合に、実行ユ
ニットへその情報を出力するようにライトバック・エン
トリを操作することができる。
変更エントリとアーキテクチャ・レジスタの間に存在す
る。有利なことに、完了段でライトバック・ポートを使
用できる場合には、ライトバック・エントリを迂回し、
アーキテクチャ・レジスタに直接結果を書き込むことが
できる。さらに、名前変更エントリと同様に、プロセッ
サ１０は、情報に関連するアーキテクチャ・レジスタを
指定する命令を実行ユニットが実行する場合に、実行ユ
ニットへその情報を出力するようにライトバック・エン
トリを操作することができる。
【００５９】図７は、プロセッサ１０のＦＸＵＡ２２の
ブロック図である。ＦＸＵＡ２２には、全体的に符号５
０ａおよび５０ｂに示されるリザベーション・ステーシ
ョンが含まれる。さらに、ＦＸＵＡ２２には、全体的に
符号５１ａおよび５１ｂに示される実行段が含まれる。
同様に、分岐ユニット２０、ＦＸＵＢ２４、ＣＦＸＵ２
６、ＬＳＵ２８およびＦＰＵ３０のそれぞれが、それぞ
れのリザベーション・ステーションと実行段を有する。
わかりやすくするために、以下では、他の実行ユニット
ならびにそのそれぞれの実行段およびリザベーション・
ステーションの動作の例示するものとして、ＦＸＵＡ２
２ならびにその実行段およびリザベーション・ステーシ
ョンの動作だけを説明する。
ブロック図である。ＦＸＵＡ２２には、全体的に符号５
０ａおよび５０ｂに示されるリザベーション・ステーシ
ョンが含まれる。さらに、ＦＸＵＡ２２には、全体的に
符号５１ａおよび５１ｂに示される実行段が含まれる。
同様に、分岐ユニット２０、ＦＸＵＢ２４、ＣＦＸＵ２
６、ＬＳＵ２８およびＦＰＵ３０のそれぞれが、それぞ
れのリザベーション・ステーションと実行段を有する。
わかりやすくするために、以下では、他の実行ユニット
ならびにそのそれぞれの実行段およびリザベーション・
ステーションの動作の例示するものとして、ＦＸＵＡ２
２ならびにその実行段およびリザベーション・ステーシ
ョンの動作だけを説明する。
【００６０】リザベーション・ステーション５０ａおよ
び５０ｂのそれぞれは、ＦＸＵＡ２２による実行のため
シーケンサ・ユニット１８からディスパッチされた命令
に関する情報を記憶することができる。リザベーション
・ステーション５０ａおよび５０ｂのそれぞれには、順
序変更バッファ・タグ（ＲＯＢＴＡＧ）フィールド、デ
スティネーション・レジスタ（ＤＲＥＧ）フィールド、
オペランドＡ（ＯＰＥＲＡＮＤ Ａ）フィールド、オペ
ランドＢ（ＯＰＥＲＡＮＤ Ｂ）フィールド、オペコー
ド（ＯＰＣＯＤＥ）フィールド、ＢＢＩＤフィールドお
よび有効（ＶＡＬＩＤ）フィールドが含まれる。さら
に、本発明の重要な態様では、リザベーション・ステー
ション５０ａおよび５０ｂのそれぞれに、さらに、取消
論理機構５３ａおよび５３ｂが含まれる。
び５０ｂのそれぞれは、ＦＸＵＡ２２による実行のため
シーケンサ・ユニット１８からディスパッチされた命令
に関する情報を記憶することができる。リザベーション
・ステーション５０ａおよび５０ｂのそれぞれには、順
序変更バッファ・タグ（ＲＯＢＴＡＧ）フィールド、デ
スティネーション・レジスタ（ＤＲＥＧ）フィールド、
オペランドＡ（ＯＰＥＲＡＮＤ Ａ）フィールド、オペ
ランドＢ（ＯＰＥＲＡＮＤ Ｂ）フィールド、オペコー
ド（ＯＰＣＯＤＥ）フィールド、ＢＢＩＤフィールドお
よび有効（ＶＡＬＩＤ）フィールドが含まれる。さら
に、本発明の重要な態様では、リザベーション・ステー
ション５０ａおよび５０ｂのそれぞれに、さらに、取消
論理機構５３ａおよび５３ｂが含まれる。
【００６１】リザベーション・ステーションのＲＯＢＴ
ＡＧフィールドには、リザベーション・ステーションの
それぞれの命令がシーケンサ・ユニット１８によってデ
ィスパッチされる瞬間にＤＩＳＰＡＴＣＨ＿ＲＯＢＴＡ
Ｇ信号（順序変更バッファ７６からの）によって示され
る、リザベーション・ステーションのそれぞれの命令に
割り振られた順序変更バッファ・エントリの表示が格納
される。
ＡＧフィールドには、リザベーション・ステーションの
それぞれの命令がシーケンサ・ユニット１８によってデ
ィスパッチされる瞬間にＤＩＳＰＡＴＣＨ＿ＲＯＢＴＡ
Ｇ信号（順序変更バッファ７６からの）によって示され
る、リザベーション・ステーションのそれぞれの命令に
割り振られた順序変更バッファ・エントリの表示が格納
される。
【００６２】リザベーション・ステーションのＤＲＥＧ
フィールドでは、リザベーション・ステーションのそれ
ぞれの命令に関する、少なくとも１つのデスティネーシ
ョン・レジスタ（シーケンサ・ユニット１８によって指
定される）が識別される。同様に、ＯＰＥＲＡＮＤ Ａ
フィールドとＯＰＥＲＡＮＤ Ｂフィールドには、リザ
ベーション・ステーションのそれぞれの命令に関するソ
ース・オペランド情報（ＧＰＲ３２、名前変更バッファ
３４、ＦＸＵＢ２４、ＣＦＸＵ２６またはＬＳＵ２８か
ら）が格納される。ＯＰＣＯＤＥフィールドには、リザ
ベーション・ステーションのそれぞれの命令に応答して
ソース・オペランド情報に対してＦＸＵＡ２２によって
実行される命令を示すオペコード（シーケンサ・ユニッ
ト１８によって指定される）が格納される。
フィールドでは、リザベーション・ステーションのそれ
ぞれの命令に関する、少なくとも１つのデスティネーシ
ョン・レジスタ（シーケンサ・ユニット１８によって指
定される）が識別される。同様に、ＯＰＥＲＡＮＤ Ａ
フィールドとＯＰＥＲＡＮＤ Ｂフィールドには、リザ
ベーション・ステーションのそれぞれの命令に関するソ
ース・オペランド情報（ＧＰＲ３２、名前変更バッファ
３４、ＦＸＵＢ２４、ＣＦＸＵ２６またはＬＳＵ２８か
ら）が格納される。ＯＰＣＯＤＥフィールドには、リザ
ベーション・ステーションのそれぞれの命令に応答して
ソース・オペランド情報に対してＦＸＵＡ２２によって
実行される命令を示すオペコード（シーケンサ・ユニッ
ト１８によって指定される）が格納される。
【００６３】リザベーション・ステーションのＢＢＩＤ
フィールドには、リザベーション・ステーションのそれ
ぞれの命令がシーケンサ・ユニット１８によってディス
パッチされる瞬間にＤＩＳＰＡＴＣＨ＿ＢＢＩＤ信号
（ＢＢＣＬ８４からの）によって示されるそれぞれの命
令のＢＢＩＤが格納される。
フィールドには、リザベーション・ステーションのそれ
ぞれの命令がシーケンサ・ユニット１８によってディス
パッチされる瞬間にＤＩＳＰＡＴＣＨ＿ＢＢＩＤ信号
（ＢＢＣＬ８４からの）によって示されるそれぞれの命
令のＢＢＩＤが格納される。
【００６４】図７を参照すると、リザベーション・ステ
ーションは、シーケンサ・ユニット１８から命令がディ
スパッチされた時点でソース・オペランド情報を入手で
きない命令に関する情報を一時的に記憶する。実行ユニ
ットからソース・オペランド情報を入手できるようにな
るのに応答して、リザベーション・ステーションは、ソ
ース・オペランド情報を入力し、記憶する。適当な瞬間
に、リザベーション・ステーションは、そのオペランド
情報を実行論理機構５４ａに転送する。
ーションは、シーケンサ・ユニット１８から命令がディ
スパッチされた時点でソース・オペランド情報を入手で
きない命令に関する情報を一時的に記憶する。実行ユニ
ットからソース・オペランド情報を入手できるようにな
るのに応答して、リザベーション・ステーションは、ソ
ース・オペランド情報を入力し、記憶する。適当な瞬間
に、リザベーション・ステーションは、そのオペランド
情報を実行論理機構５４ａに転送する。
【００６５】制御論理機構５６ａからの信号に応答し
て、実行論理機構５４ａは、リザベーション・ステーシ
ョンのＯＰＥＲＡＮＤ ＡフィールドとＯＰＥＲＡＮＤ
Ｂフィールドからソース・オペランド情報を入力し、
それらに対して動作（リザベーション・ステーションに
記憶されたオペコードによって示される）の第１段を実
行する。さらに、制御論理機構５６ａからの信号に応答
して、実行段５１ａは、（１）ＲＯＢＴＡＧフィールド
５５ａに格納するために、リザベーション・ステーショ
ンのＲＯＢＴＡＧフィールドからＲＯＢＴＡＧ情報を入
力し、（２）ＤＲＥＧフィールド５８ａに格納するため
に、リザベーション・ステーションのＤＲＥＧフィール
ドからＤＲＥＧ情報を入力し、（３）ＢＢＩＤフィール
ド５７ａに格納するために、リザベーション・ステーシ
ョンのＢＢＩＤフィールドからＢＢＩＤ情報を入力す
る。
て、実行論理機構５４ａは、リザベーション・ステーシ
ョンのＯＰＥＲＡＮＤ ＡフィールドとＯＰＥＲＡＮＤ
Ｂフィールドからソース・オペランド情報を入力し、
それらに対して動作（リザベーション・ステーションに
記憶されたオペコードによって示される）の第１段を実
行する。さらに、制御論理機構５６ａからの信号に応答
して、実行段５１ａは、（１）ＲＯＢＴＡＧフィールド
５５ａに格納するために、リザベーション・ステーショ
ンのＲＯＢＴＡＧフィールドからＲＯＢＴＡＧ情報を入
力し、（２）ＤＲＥＧフィールド５８ａに格納するため
に、リザベーション・ステーションのＤＲＥＧフィール
ドからＤＲＥＧ情報を入力し、（３）ＢＢＩＤフィール
ド５７ａに格納するために、リザベーション・ステーシ
ョンのＢＢＩＤフィールドからＢＢＩＤ情報を入力す
る。
【００６６】制御論理機構５６ｂからの信号に応答し
て、実行論理機構５４ｂは、実行論理機構５４ａから情
報を入力し、それに対して動作の第２段を実行する。さ
らに、制御論理機構５６ｂからの信号に応答して、実行
段５１ｂは、（１）ＲＯＢＴＡＧフィールド５５ｂに格
納するため、ＲＯＢＴＡＧフィールド５５ａからＲＯＢ
ＴＡＧ情報を入力し、（２）ＤＲＥＧフィールド５８ｂ
に格納するため、ＤＲＥＧフィールド５８ａからＤＲＥ
Ｇ情報を入力し、（３）ＢＢＩＤフィールド５７ｂに格
納するため、ＢＢＩＤフィールド５７ａからＢＢＩＤ情
報を入力する。リザベーション・ステーションと同様
に、実行段５１ａにはＶＡＬＩＤフィールド５９ａと取
消論理機構６１ａが含まれ、実行段５１ｂには、ＶＡＬ
ＩＤフィールド５９ｂと取消論理機構６１ｂが含まれ
る。
て、実行論理機構５４ｂは、実行論理機構５４ａから情
報を入力し、それに対して動作の第２段を実行する。さ
らに、制御論理機構５６ｂからの信号に応答して、実行
段５１ｂは、（１）ＲＯＢＴＡＧフィールド５５ｂに格
納するため、ＲＯＢＴＡＧフィールド５５ａからＲＯＢ
ＴＡＧ情報を入力し、（２）ＤＲＥＧフィールド５８ｂ
に格納するため、ＤＲＥＧフィールド５８ａからＤＲＥ
Ｇ情報を入力し、（３）ＢＢＩＤフィールド５７ｂに格
納するため、ＢＢＩＤフィールド５７ａからＢＢＩＤ情
報を入力する。リザベーション・ステーションと同様
に、実行段５１ａにはＶＡＬＩＤフィールド５９ａと取
消論理機構６１ａが含まれ、実行段５１ｂには、ＶＡＬ
ＩＤフィールド５９ｂと取消論理機構６１ｂが含まれ
る。
【００６７】このような動作から生じた結果は、実行論
理機構５４ｂから名前変更バッファ３４、ＦＸＵＢ２
４、ＣＦＸＵ２６およびＬＳＵ２８へ出力される。この
ような情報は、名前変更バッファ３４のうちの選択され
た１つに格納される。ＤＲＥＧフィールド５８ｂの出力
によって識別されるデスティネーション・レジスタに応
答して、格納された情報が、ＧＰＲ３２のうちの１つに
（選択された名前変更バッファ内で）関連付けられる。
さらに、図５に関連して上で述べたように、ＦＸＵＡ２
２は、ＲＯＢＴＡＧフィールド５５ｂの出力によって識
別される順序変更バッファ・エントリを更新する。この
エントリは、実行論理機構５４ｂによって実行された命
令に割り振られた順序変更バッファ・エントリである。
理機構５４ｂから名前変更バッファ３４、ＦＸＵＢ２
４、ＣＦＸＵ２６およびＬＳＵ２８へ出力される。この
ような情報は、名前変更バッファ３４のうちの選択され
た１つに格納される。ＤＲＥＧフィールド５８ｂの出力
によって識別されるデスティネーション・レジスタに応
答して、格納された情報が、ＧＰＲ３２のうちの１つに
（選択された名前変更バッファ内で）関連付けられる。
さらに、図５に関連して上で述べたように、ＦＸＵＡ２
２は、ＲＯＢＴＡＧフィールド５５ｂの出力によって識
別される順序変更バッファ・エントリを更新する。この
エントリは、実行論理機構５４ｂによって実行された命
令に割り振られた順序変更バッファ・エントリである。
【００６８】シーケンサ・ユニット１８がリザベーショ
ン・ステーションに命令をディスパッチするのに応答し
て、そのリザベーション・ステーションのＶＡＬＩＤフ
ィールドが、論理１にセットされる。実行段５１ａが命
令の実行を終了するのに応答して、ＶＡＬＩＤフィール
ド５９ａが、論理０にクリアされる。同様に、実行段５
１ｂが命令の実行を終了するのに応答して、ＶＡＬＩＤ
フィールド５９ｂが、論理０にクリアされる。
ン・ステーションに命令をディスパッチするのに応答し
て、そのリザベーション・ステーションのＶＡＬＩＤフ
ィールドが、論理１にセットされる。実行段５１ａが命
令の実行を終了するのに応答して、ＶＡＬＩＤフィール
ド５９ａが、論理０にクリアされる。同様に、実行段５
１ｂが命令の実行を終了するのに応答して、ＶＡＬＩＤ
フィールド５９ｂが、論理０にクリアされる。
【００６９】好ましい実施例の重要な態様では、取消論
理機構５３ａ、５３ｂ、６１ａおよび６１ｂが、シーケ
ンサ・ユニット１８からＣＡＮＣＥＬ＿ＢＢＩＤ信号を
入力する。ＣＡＮＣＥＬ＿ＢＢＩＤ信号を介して、シー
ケンサ・ユニット１８が、プロセッサ１０によって取り
消される１つまたは複数のＢＢＩＤを示すことができ
る。ＣＡＮＣＥＬ＿ＢＢＩＤ信号に応答して、取消論理
機構５３ａは、取り消すＢＢＩＤと、リザベーション・
ステーション５０ａに格納されたＢＢＩＤを比較する。
取り消すＢＢＩＤとリザベーション・ステーション５０
ａに格納されたＢＢＩＤが一致する場合、取消論理機構
５３ａは、リザベーション・ステーション５０ａのＶＡ
ＬＩＤフィールドを論理０にクリアし、これによって、
そのリザベーション・ステーションのそれぞれの命令の
実行を取り消す。
理機構５３ａ、５３ｂ、６１ａおよび６１ｂが、シーケ
ンサ・ユニット１８からＣＡＮＣＥＬ＿ＢＢＩＤ信号を
入力する。ＣＡＮＣＥＬ＿ＢＢＩＤ信号を介して、シー
ケンサ・ユニット１８が、プロセッサ１０によって取り
消される１つまたは複数のＢＢＩＤを示すことができ
る。ＣＡＮＣＥＬ＿ＢＢＩＤ信号に応答して、取消論理
機構５３ａは、取り消すＢＢＩＤと、リザベーション・
ステーション５０ａに格納されたＢＢＩＤを比較する。
取り消すＢＢＩＤとリザベーション・ステーション５０
ａに格納されたＢＢＩＤが一致する場合、取消論理機構
５３ａは、リザベーション・ステーション５０ａのＶＡ
ＬＩＤフィールドを論理０にクリアし、これによって、
そのリザベーション・ステーションのそれぞれの命令の
実行を取り消す。
【００７０】同様に、取り消すＢＢＩＤとリザベーショ
ン・ステーション５０ｂに格納されたＢＢＩＤが一致す
る場合、取消論理機構５３ｂが、リザベーション・ステ
ーション５０ｂのＶＡＬＩＤフィールドを論理０にクリ
アし、これによって、そのリザベーション・ステーショ
ンのそれぞれの命令の実行を取り消す。同様に、取り消
すＢＢＩＤと実行段５１ａのＢＢＩＤフィールド５７ａ
に格納されたＢＢＩＤが一致する場合、取消論理機構６
１ａが、ＶＡＬＩＤフィールド５９ａを論理０にクリア
し、これによって、実行段５１ａで命令の実行を取り消
す。また、取り消すＢＢＩＤと実行段５１ｂのＢＢＩＤ
フィールド５７ｂに格納されたＢＢＩＤが一致する場
合、取消論理機構６１ｂが、ＶＡＬＩＤフィールド５９
ｂを論理０にクリアし、これによって、実行段５１ｂで
命令の実行を取り消す。
ン・ステーション５０ｂに格納されたＢＢＩＤが一致す
る場合、取消論理機構５３ｂが、リザベーション・ステ
ーション５０ｂのＶＡＬＩＤフィールドを論理０にクリ
アし、これによって、そのリザベーション・ステーショ
ンのそれぞれの命令の実行を取り消す。同様に、取り消
すＢＢＩＤと実行段５１ａのＢＢＩＤフィールド５７ａ
に格納されたＢＢＩＤが一致する場合、取消論理機構６
１ａが、ＶＡＬＩＤフィールド５９ａを論理０にクリア
し、これによって、実行段５１ａで命令の実行を取り消
す。また、取り消すＢＢＩＤと実行段５１ｂのＢＢＩＤ
フィールド５７ｂに格納されたＢＢＩＤが一致する場
合、取消論理機構６１ｂが、ＶＡＬＩＤフィールド５９
ｂを論理０にクリアし、これによって、実行段５１ｂで
命令の実行を取り消す。
【００７１】したがって、プロセッサ１０は、特定のＢ
ＢＩＤに割り当てられた命令の実行を選択的に取り消す
ことができる。これは、その命令が１つまたは複数の実
行ユニットにディスパッチされる場合でも成り立つ。さ
らに、各実行ユニットは、各命令のそれぞれに割り当て
られたＢＢＩＤに従って、その実行ユニットのリザベー
ション・ステーションおよび実行段で、互いに独立にそ
のような命令を選択的に取り消すことができる。
ＢＩＤに割り当てられた命令の実行を選択的に取り消す
ことができる。これは、その命令が１つまたは複数の実
行ユニットにディスパッチされる場合でも成り立つ。さ
らに、各実行ユニットは、各命令のそれぞれに割り当て
られたＢＢＩＤに従って、その実行ユニットのリザベー
ション・ステーションおよび実行段で、互いに独立にそ
のような命令を選択的に取り消すことができる。
【００７２】図８は、分岐ユニット２０のブロック図で
ある。分岐ユニット２０には、全体的に符号１００ａお
よび１００ｂに示されたリザベーション・ステーション
が含まれる。さらに、分岐ユニット２０には、全体的に
符号１０２に示されたマルチプレクサ群が含まれる。ま
た、分岐ユニット２０には、実行論理機構１０４が含ま
れる。
ある。分岐ユニット２０には、全体的に符号１００ａお
よび１００ｂに示されたリザベーション・ステーション
が含まれる。さらに、分岐ユニット２０には、全体的に
符号１０２に示されたマルチプレクサ群が含まれる。ま
た、分岐ユニット２０には、実行論理機構１０４が含ま
れる。
【００７３】リザベーション・ステーション１００ａお
よび１００ｂのそれぞれには、ＩＮＳＴＲＵＣＴＩＯＮ
（命令）フィールド、ＣＯＮＤＩＴＩＯＮ（条件）フィ
ールド、ＲＯＢＴＡＧフィールド、ＧＰＲ名前変更バッ
ファ割振りポインタ（ＧＲＢＡＰ）フィールド、ＢＢＩ
ＤフィールドおよびＶＡＬＩＤフィールドが含まれる。
さらに、好ましい実施例の重要な態様では、リザベーシ
ョン・ステーション１００ａに取消論理機構１０６ａが
含まれ、リザベーション・ステーション１００ｂに取消
論理機構１０６ｂが含まれる。
よび１００ｂのそれぞれには、ＩＮＳＴＲＵＣＴＩＯＮ
（命令）フィールド、ＣＯＮＤＩＴＩＯＮ（条件）フィ
ールド、ＲＯＢＴＡＧフィールド、ＧＰＲ名前変更バッ
ファ割振りポインタ（ＧＲＢＡＰ）フィールド、ＢＢＩ
ＤフィールドおよびＶＡＬＩＤフィールドが含まれる。
さらに、好ましい実施例の重要な態様では、リザベーシ
ョン・ステーション１００ａに取消論理機構１０６ａが
含まれ、リザベーション・ステーション１００ｂに取消
論理機構１０６ｂが含まれる。
【００７４】リザベーション・ステーションのＩＮＳＴ
ＲＵＣＴＩＯＮフィールドには、分岐ユニット２０によ
って実行される分岐命令のタイプを示すコード（シーケ
ンサ・ユニット１８によって指定される）が格納され
る。
ＲＵＣＴＩＯＮフィールドには、分岐ユニット２０によ
って実行される分岐命令のタイプを示すコード（シーケ
ンサ・ユニット１８によって指定される）が格納され
る。
【００７５】リザベーション・ステーションのＲＯＢＴ
ＡＧフィールドには、リザベーション・ステーションの
それぞれの命令がシーケンサ・ユニット１８によってデ
ィスパッチされる瞬間にＤＩＳＰＡＴＣＨ＿ＲＯＢＴＡ
Ｇ信号（順序変更バッファ７６から）によって示され
る、リザベーション・ステーションのそれぞれの命令に
割り振られた順序変更バッファ・エントリの表示が格納
される。ＧＲＢＡＰフィールドには、リザベーション・
ステーションのそれぞれの命令がシーケンサ・ユニット
１８によってディスパッチされる瞬間に（名前変更バッ
ファ３４からの）ＤＩＳＰＡＴＣＨ＿ＧＲＢＡＰ（ディ
スパッチＧＰＲ名前変更バッファ割振りポインタ）信号
によって示される、割振りポインタ８０'（図６）の状
態の表示が格納される。ＢＢＩＤフィールドには、リザ
ベーション・ステーションのそれぞれの命令がシーケン
サ・ユニット１８によってディスパッチされる瞬間にＤ
ＩＳＰＡＴＣＨ＿ＢＢＩＤ信号（ＢＢＣＬ８４から）に
よって示される、それぞれの命令のＢＢＩＤが格納され
る。
ＡＧフィールドには、リザベーション・ステーションの
それぞれの命令がシーケンサ・ユニット１８によってデ
ィスパッチされる瞬間にＤＩＳＰＡＴＣＨ＿ＲＯＢＴＡ
Ｇ信号（順序変更バッファ７６から）によって示され
る、リザベーション・ステーションのそれぞれの命令に
割り振られた順序変更バッファ・エントリの表示が格納
される。ＧＲＢＡＰフィールドには、リザベーション・
ステーションのそれぞれの命令がシーケンサ・ユニット
１８によってディスパッチされる瞬間に（名前変更バッ
ファ３４からの）ＤＩＳＰＡＴＣＨ＿ＧＲＢＡＰ（ディ
スパッチＧＰＲ名前変更バッファ割振りポインタ）信号
によって示される、割振りポインタ８０'（図６）の状
態の表示が格納される。ＢＢＩＤフィールドには、リザ
ベーション・ステーションのそれぞれの命令がシーケン
サ・ユニット１８によってディスパッチされる瞬間にＤ
ＩＳＰＡＴＣＨ＿ＢＢＩＤ信号（ＢＢＣＬ８４から）に
よって示される、それぞれの命令のＢＢＩＤが格納され
る。
【００７６】図８を参照すると、リザベーション・ステ
ーションは、分岐命令がシーケンサ・ユニット１８から
ディスパッチされた時にその分岐条件情報（すなわち、
その命令の分岐条件の実際の状態）が入手不能である分
岐命令のそれぞれに関する情報を一時的に記憶する。分
岐条件情報が、実行ユニットである２２、２４、２６、
２８、３０から（シーケンサ・ユニット１８を介して）
入手可能になるのに応答して、リザベーション・ステー
ションは、その分岐条件情報を入力し、そのＣＯＮＤＩ
ＴＩＯＮフィールドに格納する。適当な瞬間に、リザベ
ーション・ステーションは、その分岐条件情報をＣＯＮ
ＤＩＴＩＯＮフィールドから（ＩＮＳＴＲＵＣＴＩＯＮ
フィールドからのコードと共に）マルチプレクサ１０２
を介して実行論理機構１０４へ転送する。
ーションは、分岐命令がシーケンサ・ユニット１８から
ディスパッチされた時にその分岐条件情報（すなわち、
その命令の分岐条件の実際の状態）が入手不能である分
岐命令のそれぞれに関する情報を一時的に記憶する。分
岐条件情報が、実行ユニットである２２、２４、２６、
２８、３０から（シーケンサ・ユニット１８を介して）
入手可能になるのに応答して、リザベーション・ステー
ションは、その分岐条件情報を入力し、そのＣＯＮＤＩ
ＴＩＯＮフィールドに格納する。適当な瞬間に、リザベ
ーション・ステーションは、その分岐条件情報をＣＯＮ
ＤＩＴＩＯＮフィールドから（ＩＮＳＴＲＵＣＴＩＯＮ
フィールドからのコードと共に）マルチプレクサ１０２
を介して実行論理機構１０４へ転送する。
【００７７】特定のリザベーション・ステーションから
入力された分岐条件情報とコードに応答して、実行論理
機構１０４は、特定のリザベーション・ステーションの
それぞれの分岐条件の実際の状態が予測された状態と異
なるかどうかを判定する。予測された状態が誤りである
ことに応答して、実行論理機構１０４はＣＯＲＲＥＣＴ
ＩＯＮ信号を出力する。さらに、予測された状態が誤り
であることに応答して、マルチプレクサ１０２が、
（１）ＢＲＡＮＣＨ＿ＲＯＢＴＡＧ信号として、特定の
リザベーション・ステーションのそれぞれのＲＯＢＴＡ
Ｇフィールドからの情報を出力し、（２）ＢＲＡＮＣＨ
＿ＧＲＢＡＰ（分岐ＧＰＲ名前変更バッファ割振りポイ
ンタ）信号として、特定のリザベーション・ステーショ
ンのそれぞれのＧＲＢＡＰフィールドからの情報を出力
し、（３）ＢＲＡＮＣＨ＿ＢＢＩＤ信号として、特定の
リザベーション・ステーションのそれぞれのＢＢＩＤフ
ィールドからの情報を出力する。
入力された分岐条件情報とコードに応答して、実行論理
機構１０４は、特定のリザベーション・ステーションの
それぞれの分岐条件の実際の状態が予測された状態と異
なるかどうかを判定する。予測された状態が誤りである
ことに応答して、実行論理機構１０４はＣＯＲＲＥＣＴ
ＩＯＮ信号を出力する。さらに、予測された状態が誤り
であることに応答して、マルチプレクサ１０２が、
（１）ＢＲＡＮＣＨ＿ＲＯＢＴＡＧ信号として、特定の
リザベーション・ステーションのそれぞれのＲＯＢＴＡ
Ｇフィールドからの情報を出力し、（２）ＢＲＡＮＣＨ
＿ＧＲＢＡＰ（分岐ＧＰＲ名前変更バッファ割振りポイ
ンタ）信号として、特定のリザベーション・ステーショ
ンのそれぞれのＧＲＢＡＰフィールドからの情報を出力
し、（３）ＢＲＡＮＣＨ＿ＢＢＩＤ信号として、特定の
リザベーション・ステーションのそれぞれのＢＢＩＤフ
ィールドからの情報を出力する。
【００７８】シーケンサ・ユニット１８がリザベーショ
ン・ステーションに命令をディスパッチするのに応答し
て、そのリザベーション・ステーションのＶＡＬＩＤフ
ィールドが論理１にセットされる。好ましい実施例の重
要な態様では、取消論理機構１０６ａおよび１０６ｂ
が、シーケンサ・ユニット１８からＣＡＮＣＥＬ＿ＢＢ
ＩＤ信号を入力する。ＣＡＮＣＥＬ＿ＢＢＩＤ信号に応
答して、取消論理機構１０６ａは、取り消されるＢＢＩ
Ｄとリザベーション・ステーション１００ａに格納され
たＢＢＩＤを比較する。取り消されるＢＢＩＤとリザベ
ーション・ステーション１００ａに格納されたＢＢＩＤ
が一致する場合、取消論理機構１０６ａは、リザベーシ
ョン・ステーション１００ａのＶＡＬＩＤフィールドを
論理０にクリアし、これによって、そのリザベーション
・ステーションのそれぞれの命令の実行を取り消す。同
様に、取り消されるＢＢＩＤがリザベーション・ステー
ション１００ｂに格納されたＢＢＩＤと一致する場合、
取消論理機構１０６ｂが、リザベーション・ステーショ
ン１００ｂのＶＡＬＩＤフィールドを論理０にクリア
し、これによって、そのリザベーション・ステーション
のそれぞれの命令の実行を取り消す。
ン・ステーションに命令をディスパッチするのに応答し
て、そのリザベーション・ステーションのＶＡＬＩＤフ
ィールドが論理１にセットされる。好ましい実施例の重
要な態様では、取消論理機構１０６ａおよび１０６ｂ
が、シーケンサ・ユニット１８からＣＡＮＣＥＬ＿ＢＢ
ＩＤ信号を入力する。ＣＡＮＣＥＬ＿ＢＢＩＤ信号に応
答して、取消論理機構１０６ａは、取り消されるＢＢＩ
Ｄとリザベーション・ステーション１００ａに格納され
たＢＢＩＤを比較する。取り消されるＢＢＩＤとリザベ
ーション・ステーション１００ａに格納されたＢＢＩＤ
が一致する場合、取消論理機構１０６ａは、リザベーシ
ョン・ステーション１００ａのＶＡＬＩＤフィールドを
論理０にクリアし、これによって、そのリザベーション
・ステーションのそれぞれの命令の実行を取り消す。同
様に、取り消されるＢＢＩＤがリザベーション・ステー
ション１００ｂに格納されたＢＢＩＤと一致する場合、
取消論理機構１０６ｂが、リザベーション・ステーショ
ン１００ｂのＶＡＬＩＤフィールドを論理０にクリア
し、これによって、そのリザベーション・ステーション
のそれぞれの命令の実行を取り消す。
【００７９】図９は、シーケンサ・ユニット１８（図
４）のＢＢＣＬ８４のブロック図である。基本ブロック
割振りポインタ（以下、ＢＢＡＰと呼称する）レジスタ
が、基本ブロック番号を記憶し、記憶した基本ブロック
番号をＤＩＳＰＡＴＣＨ＿ＢＢＩＤ信号として出力す
る。ディスパッチ論理機構７４からのＤＩＳＰＡＴＣＨ
ＥＤ＿Ａ＿ＢＲＡＮＣＨ信号に応答して、ＢＢＣＬ８４
が、ＢＢＡＰに記憶された基本ブロック番号を増分す
る。分岐ユニット２０からのＣＯＲＲＥＣＴＩＯＮ信号
に応答して、ＢＢＣＬ８４は、分岐ユニット２０からＢ
ＲＡＮＣＨ＿ＢＢＩＤ信号を入力し、ＢＲＡＮＣＨ＿Ｂ
ＢＩＤ信号によって示される基本ブロック番号を増分
し、この増分された基本ブロック番号を、ＢＢＡＰに前
に格納されていた基本ブロック番号の代わりにＢＢＡＰ
に格納する。
４）のＢＢＣＬ８４のブロック図である。基本ブロック
割振りポインタ（以下、ＢＢＡＰと呼称する）レジスタ
が、基本ブロック番号を記憶し、記憶した基本ブロック
番号をＤＩＳＰＡＴＣＨ＿ＢＢＩＤ信号として出力す
る。ディスパッチ論理機構７４からのＤＩＳＰＡＴＣＨ
ＥＤ＿Ａ＿ＢＲＡＮＣＨ信号に応答して、ＢＢＣＬ８４
が、ＢＢＡＰに記憶された基本ブロック番号を増分す
る。分岐ユニット２０からのＣＯＲＲＥＣＴＩＯＮ信号
に応答して、ＢＢＣＬ８４は、分岐ユニット２０からＢ
ＲＡＮＣＨ＿ＢＢＩＤ信号を入力し、ＢＲＡＮＣＨ＿Ｂ
ＢＩＤ信号によって示される基本ブロック番号を増分
し、この増分された基本ブロック番号を、ＢＢＡＰに前
に格納されていた基本ブロック番号の代わりにＢＢＡＰ
に格納する。
【００８０】好ましい実施例では、基本ブロック番号
が、当初は０であり、その後、順次基本ブロック番号１
ないし３が続いた後に、再び基本ブロック番号０に戻
る。また、好ましい実施例では、プロセッサ１０が、単
一のサイクルの間に４つまでの命令をディスパッチする
ことができる。プロセッサ１０が特定のサイクル中に分
岐命令をディスパッチする場合、ディスパッチされる分
岐命令は、その特定のサイクル中にディスパッチされる
最後の命令になることに留意されたい。したがって、そ
の特定のサイクルに関して、ＢＢＣＬ８４は、すべての
命令がディスパッチされるまで、ＢＢＡＰに格納された
基本ブロック番号を（ディスパッチ論理機構７４からの
ＤＩＳＰＡＴＣＨＥＤ＿Ａ＿ＢＲＡＮＣＨ信号に応答し
て）増分しない。
が、当初は０であり、その後、順次基本ブロック番号１
ないし３が続いた後に、再び基本ブロック番号０に戻
る。また、好ましい実施例では、プロセッサ１０が、単
一のサイクルの間に４つまでの命令をディスパッチする
ことができる。プロセッサ１０が特定のサイクル中に分
岐命令をディスパッチする場合、ディスパッチされる分
岐命令は、その特定のサイクル中にディスパッチされる
最後の命令になることに留意されたい。したがって、そ
の特定のサイクルに関して、ＢＢＣＬ８４は、すべての
命令がディスパッチされるまで、ＢＢＡＰに格納された
基本ブロック番号を（ディスパッチ論理機構７４からの
ＤＩＳＰＡＴＣＨＥＤ＿Ａ＿ＢＲＡＮＣＨ信号に応答し
て）増分しない。
【００８１】さらに、分岐ユニット２０からのＣＯＲＲ
ＥＣＴＩＯＮ信号に応答して、ＢＢＣＬ８４の基本ブロ
ック取消論理機構が、ＣＡＮＣＥＬ＿ＢＢＩＤ信号を出
力する。ＣＡＮＣＥＬ＿ＢＢＩＤ信号を介して、ＢＢＣ
Ｌ８４は、プロセッサ１０によって取り消される１つま
たは複数のＢＢＩＤを示す。ＣＡＮＣＥＬ＿ＢＢＩＤ信
号を介して、基本ブロック取消論理機構は、取り消され
るＢＢＩＤが、ＢＲＡＮＣＨ＿ＢＢＩＤ信号によって示
される基本ブロック番号に続き、ＢＢＣＬ８４が分岐ユ
ニット２０からＣＯＲＲＥＣＴＩＯＮ信号を受け取る前
のＤＩＳＰＡＴＣＨ＿ＢＢＩＤ信号によって示されるブ
ロック番号まで（この番号を含む）のすべてのＢＢＩＤ
であることを示す。
ＥＣＴＩＯＮ信号に応答して、ＢＢＣＬ８４の基本ブロ
ック取消論理機構が、ＣＡＮＣＥＬ＿ＢＢＩＤ信号を出
力する。ＣＡＮＣＥＬ＿ＢＢＩＤ信号を介して、ＢＢＣ
Ｌ８４は、プロセッサ１０によって取り消される１つま
たは複数のＢＢＩＤを示す。ＣＡＮＣＥＬ＿ＢＢＩＤ信
号を介して、基本ブロック取消論理機構は、取り消され
るＢＢＩＤが、ＢＲＡＮＣＨ＿ＢＢＩＤ信号によって示
される基本ブロック番号に続き、ＢＢＣＬ８４が分岐ユ
ニット２０からＣＯＲＲＥＣＴＩＯＮ信号を受け取る前
のＤＩＳＰＡＴＣＨ＿ＢＢＩＤ信号によって示されるブ
ロック番号まで（この番号を含む）のすべてのＢＢＩＤ
であることを示す。
【００８２】代替実施例では、ＢＢＣＬ８４が、（１）
条件分岐命令の分岐条件の実際の状態が、その条件分岐
が行われることを示すことに応答するか、（２）プロセ
ッサ１０が条件分岐命令の分岐条件の状態を予測するこ
とに応答するかのいずれかに限って、ＢＢＡＰに格納さ
れた基本ブロック番号を増分する。条件分岐は、その条
件分岐命令の後に、プロセッサ１０によって処理される
次の命令が、命令のプログラムされたシーケンス内でそ
の条件分岐命令の直後ではない場合に、実行されるとみ
なされる。したがって、分岐命令は、「プログラム・フ
ローを変更する」命令である。
条件分岐命令の分岐条件の実際の状態が、その条件分岐
が行われることを示すことに応答するか、（２）プロセ
ッサ１０が条件分岐命令の分岐条件の状態を予測するこ
とに応答するかのいずれかに限って、ＢＢＡＰに格納さ
れた基本ブロック番号を増分する。条件分岐は、その条
件分岐命令の後に、プロセッサ１０によって処理される
次の命令が、命令のプログラムされたシーケンス内でそ
の条件分岐命令の直後ではない場合に、実行されるとみ
なされる。したがって、分岐命令は、「プログラム・フ
ローを変更する」命令である。
【００８３】図１０は、シーケンサ・ユニット１８（図
４）の順序変更バッファ７６のブロック図である。順序
変更バッファ割振りポインタ（ＲＯＢＡＰ）レジスタ
に、割振りポインタ７３（図５）によって指される順序
変更バッファ・エントリ番号が格納される。
４）の順序変更バッファ７６のブロック図である。順序
変更バッファ割振りポインタ（ＲＯＢＡＰ）レジスタ
に、割振りポインタ７３（図５）によって指される順序
変更バッファ・エントリ番号が格納される。
【００８４】特定のサイクルの間にディスパッチされる
特定の命令に関して、ＩＮＳＴＲＵＣＴＩＯＮ＿ＤＩＳ
ＰＡＴＣＨ＿ＰＯＳＩＴＩＯＮ（命令ディスパッチ位
置）信号が、特定の命令がその特定のサイクル中にディ
スパッチされる第１、第２、第３または第４の命令のう
ちのどれであるかを示す。たとえば、特定の命令が特定
のサイクル中にディスパッチされる第１の命令である場
合、ＩＮＳＴＲＵＣＴＩＯＮ＿ＤＩＳＰＡＴＣＨ＿ＰＯ
ＳＩＴＩＯＮ信号は、数０を示す。同様に、特定の命令
が特定のサイクル中にディスパッチされる第２の命令で
ある場合、ＩＮＳＴＲＵＣＴＩＯＮ＿ＤＩＳＰＡＴＣＨ
＿ＰＯＳＩＴＩＯＮ信号は、数１を示す。また、特定の
命令が特定のサイクル中にディスパッチされる第３の命
令である場合、ＩＮＳＴＲＵＣＴＩＯＮ＿ＤＩＳＰＡＴ
ＣＨ＿ＰＯＳＩＴＩＯＮ信号は、数２を示す。最後に、
特定の命令が特定のサイクル中にディスパッチされる第
４の命令である場合、ＩＮＳＴＲＵＣＴＩＯＮ＿ＤＩＳ
ＰＡＴＣＨ＿ＰＯＳＩＴＩＯＮ信号は、数３を示す。
特定の命令に関して、ＩＮＳＴＲＵＣＴＩＯＮ＿ＤＩＳ
ＰＡＴＣＨ＿ＰＯＳＩＴＩＯＮ（命令ディスパッチ位
置）信号が、特定の命令がその特定のサイクル中にディ
スパッチされる第１、第２、第３または第４の命令のう
ちのどれであるかを示す。たとえば、特定の命令が特定
のサイクル中にディスパッチされる第１の命令である場
合、ＩＮＳＴＲＵＣＴＩＯＮ＿ＤＩＳＰＡＴＣＨ＿ＰＯ
ＳＩＴＩＯＮ信号は、数０を示す。同様に、特定の命令
が特定のサイクル中にディスパッチされる第２の命令で
ある場合、ＩＮＳＴＲＵＣＴＩＯＮ＿ＤＩＳＰＡＴＣＨ
＿ＰＯＳＩＴＩＯＮ信号は、数１を示す。また、特定の
命令が特定のサイクル中にディスパッチされる第３の命
令である場合、ＩＮＳＴＲＵＣＴＩＯＮ＿ＤＩＳＰＡＴ
ＣＨ＿ＰＯＳＩＴＩＯＮ信号は、数２を示す。最後に、
特定の命令が特定のサイクル中にディスパッチされる第
４の命令である場合、ＩＮＳＴＲＵＣＴＩＯＮ＿ＤＩＳ
ＰＡＴＣＨ＿ＰＯＳＩＴＩＯＮ信号は、数３を示す。
【００８５】特定のサイクル中にディスパッチされる特
定の命令に関して、順序変更バッファ７６は、（１）Ｉ
ＮＳＴＲＵＣＴＩＯＮ＿ＤＩＳＰＡＴＣＨ＿ＰＯＳＩＴ
ＩＯＮ信号によって示された数と、（２）ＲＯＢＡＰに
格納された順序変更バッファ・エントリ番号との和を計
算することによって、それぞれのエントリ番号を計算す
る。図５に関連して上で示した好ましい実施例では、計
算された和が数１５以下の場合に、それぞれのエントリ
番号は計算された和と等しい。これに対して、計算され
た和が数１５を超える場合には、それぞれのエントリ番
号は、和から１６を引いた値と等しい。特定のサイクル
中にディスパッチされる特定の命令に関して、順序変更
バッファ７６は、特定の命令のそれぞれのエントリ番号
を、ＤＩＳＰＡＴＣＨ＿ＲＯＢＴＡＧ信号として出力す
る。
定の命令に関して、順序変更バッファ７６は、（１）Ｉ
ＮＳＴＲＵＣＴＩＯＮ＿ＤＩＳＰＡＴＣＨ＿ＰＯＳＩＴ
ＩＯＮ信号によって示された数と、（２）ＲＯＢＡＰに
格納された順序変更バッファ・エントリ番号との和を計
算することによって、それぞれのエントリ番号を計算す
る。図５に関連して上で示した好ましい実施例では、計
算された和が数１５以下の場合に、それぞれのエントリ
番号は計算された和と等しい。これに対して、計算され
た和が数１５を超える場合には、それぞれのエントリ番
号は、和から１６を引いた値と等しい。特定のサイクル
中にディスパッチされる特定の命令に関して、順序変更
バッファ７６は、特定の命令のそれぞれのエントリ番号
を、ＤＩＳＰＡＴＣＨ＿ＲＯＢＴＡＧ信号として出力す
る。
【００８６】＃＿ＯＦ＿ＲＯＢ＿ＡＬＬＯＣＡＴＥＤ
（割振り済み順序変更バッファ数）信号は、プロセッサ
１０の特定のサイクル注意割り振られた順序変更バッフ
ァ・エントリの個数を示す。順序変更バッファ７６は、
ＲＯＢＡＰに格納された順序変更バッファ・エントリ番
号を、＃＿ＯＦ＿ＲＯＢ＿ＡＬＬＯＣＡＴＥＤ信号によ
って示される数だけ増分する。その特定のサイクルの末
尾に、順序変更バッファ７６は、以前に格納されていた
ＲＯＢＡＰの順序変更バッファ・エントリ番号の代わり
に、この増分されたＲＯＢＡＰ内の順序変更バッファ・
エントリ番号を格納する。
（割振り済み順序変更バッファ数）信号は、プロセッサ
１０の特定のサイクル注意割り振られた順序変更バッフ
ァ・エントリの個数を示す。順序変更バッファ７６は、
ＲＯＢＡＰに格納された順序変更バッファ・エントリ番
号を、＃＿ＯＦ＿ＲＯＢ＿ＡＬＬＯＣＡＴＥＤ信号によ
って示される数だけ増分する。その特定のサイクルの末
尾に、順序変更バッファ７６は、以前に格納されていた
ＲＯＢＡＰの順序変更バッファ・エントリ番号の代わり
に、この増分されたＲＯＢＡＰ内の順序変更バッファ・
エントリ番号を格納する。
【００８７】分岐ユニット２０からのＣＯＲＲＥＣＴＩ
ＯＮ信号に応答して、順序変更バッファ７６は、分岐ユ
ニット２０からＢＲＡＮＣＨ＿ＲＯＢＴＡＧ信号を入力
し、ＢＲＡＮＣＨ＿ＲＯＢＴＡＧ信号によって示された
順序変更バッファ・エントリ番号を増分し、この増分さ
れた順序変更バッファ・エントリ番号を、以前に格納さ
れていたＲＯＢＡＰの順序変更バッファ・エントリ番号
の代わりに、ＲＯＢＡＰ内の新しい順序変更バッファ・
エントリ番号として格納する。したがって、好ましい実
施例の重要な態様では、プロセッサ１０が、分岐命令の
分岐条件が誤予測であることの判定に応答して、正しい
命令のシーケンスを処理する。重要なことに、正しい命
令のシーケンスを処理する際に、プロセッサ１０は、新
しい順序変更バッファ・エントリ番号に以前に格納され
ていた情報を使用せず、読み取らず、これに頼らない。
こうして、プロセッサ１０は、新しい順序変更バッファ
・エントリ番号に以前に格納されていた情報から独立
に、分岐命令の完了の前であっても、新しい順序変更バ
ッファ・エントリ番号を正しい命令のシーケンスのうち
の１つと関連付け可能になるように、正しい命令のシー
ケンスを処理する。
ＯＮ信号に応答して、順序変更バッファ７６は、分岐ユ
ニット２０からＢＲＡＮＣＨ＿ＲＯＢＴＡＧ信号を入力
し、ＢＲＡＮＣＨ＿ＲＯＢＴＡＧ信号によって示された
順序変更バッファ・エントリ番号を増分し、この増分さ
れた順序変更バッファ・エントリ番号を、以前に格納さ
れていたＲＯＢＡＰの順序変更バッファ・エントリ番号
の代わりに、ＲＯＢＡＰ内の新しい順序変更バッファ・
エントリ番号として格納する。したがって、好ましい実
施例の重要な態様では、プロセッサ１０が、分岐命令の
分岐条件が誤予測であることの判定に応答して、正しい
命令のシーケンスを処理する。重要なことに、正しい命
令のシーケンスを処理する際に、プロセッサ１０は、新
しい順序変更バッファ・エントリ番号に以前に格納され
ていた情報を使用せず、読み取らず、これに頼らない。
こうして、プロセッサ１０は、新しい順序変更バッファ
・エントリ番号に以前に格納されていた情報から独立
に、分岐命令の完了の前であっても、新しい順序変更バ
ッファ・エントリ番号を正しい命令のシーケンスのうち
の１つと関連付け可能になるように、正しい命令のシー
ケンスを処理する。
【００８８】図１１は、名前変更バッファ３４のブロッ
ク図である。名前変更バッファ３４は、分岐ユニット２
０からＣＯＲＲＥＣＴＩＯＮ信号とＢＲＡＮＣＨ＿ＧＲ
ＢＡＰ信号を入力する。ＧＰＲ名前変更バッファ割振り
ポインタ（ＧＲＢＡＰ）レジスタに、割振りポインタ８
０'（図６）によって指される名前変更バッファ番号が
格納される。
ク図である。名前変更バッファ３４は、分岐ユニット２
０からＣＯＲＲＥＣＴＩＯＮ信号とＢＲＡＮＣＨ＿ＧＲ
ＢＡＰ信号を入力する。ＧＰＲ名前変更バッファ割振り
ポインタ（ＧＲＢＡＰ）レジスタに、割振りポインタ８
０'（図６）によって指される名前変更バッファ番号が
格納される。
【００８９】＃＿ＯＦ＿ＧＲＢ＿ＡＬＬＯＣＡＴＥＤ
（割振り済みＧＰＲ名前変更バッファ数）信号は、プロ
セッサ１０の特定のサイクル中に割り振られたＧＰＲ名
前変更バッファの個数を示す。名前変更バッファ３４
は、ＧＲＢＡＰに格納された名前変更バッファ番号を、
＃＿ＯＦ＿ＧＲＢ＿ＡＬＬＯＣＡＴＥＤによって示され
る数だけ増分し、この増分された名前変更バッファ番号
を、ＤＩＳＰＡＴＣＨ＿ＧＲＢＡＰ信号として出力す
る。この特定のサイクルの末尾に、名前変更バッファ３
４は、以前に格納されていたＧＲＢＡＰの名前変更バッ
ファ番号の代わりに、ＧＲＢＡＰ内にこの増分された名
前変更バッファ番号を格納する。
（割振り済みＧＰＲ名前変更バッファ数）信号は、プロ
セッサ１０の特定のサイクル中に割り振られたＧＰＲ名
前変更バッファの個数を示す。名前変更バッファ３４
は、ＧＲＢＡＰに格納された名前変更バッファ番号を、
＃＿ＯＦ＿ＧＲＢ＿ＡＬＬＯＣＡＴＥＤによって示され
る数だけ増分し、この増分された名前変更バッファ番号
を、ＤＩＳＰＡＴＣＨ＿ＧＲＢＡＰ信号として出力す
る。この特定のサイクルの末尾に、名前変更バッファ３
４は、以前に格納されていたＧＲＢＡＰの名前変更バッ
ファ番号の代わりに、ＧＲＢＡＰ内にこの増分された名
前変更バッファ番号を格納する。
【００９０】分岐ユニット２０からのＣＯＲＲＥＣＴＩ
ＯＮ信号に応答して、名前変更バッファ３４は、分岐ユ
ニット２０からＢＲＡＮＣＨ＿ＧＲＢＡＰ信号を入力
し、ＢＲＡＮＣＨ＿ＧＲＢＡＰ信号によって示された名
前変更バッファ番号を増分し、増分された名前変更バッ
ファ番号を、前に格納されていたＧＲＢＡＰの名前変更
バッファ番号の代わりに、新しい名前変更バッファ番号
としてＧＲＢＡＰに格納する。したがって、好ましい実
施例の重要な態様では、プロセッサ１０が、分岐命令の
分岐条件が誤予測されたことの判定に応答して、正しい
命令のシーケンスを処理する。重要なことに、正しい命
令のシーケンスを処理する際に、プロセッサ１０は、新
しい名前変更バッファ番号に以前に格納されていた情報
を使用せず、読み取らず、これに頼らない。こうして、
プロセッサ１０は、新しい名前変更バッファ番号に以前
に格納されていた情報から独立に、分岐命令の完了の前
であっても、新しい名前変更バッファ番号を命令の正し
いシーケンスのうちの１つに関連付けられるように、正
しい命令のシーケンスを処理する。
ＯＮ信号に応答して、名前変更バッファ３４は、分岐ユ
ニット２０からＢＲＡＮＣＨ＿ＧＲＢＡＰ信号を入力
し、ＢＲＡＮＣＨ＿ＧＲＢＡＰ信号によって示された名
前変更バッファ番号を増分し、増分された名前変更バッ
ファ番号を、前に格納されていたＧＲＢＡＰの名前変更
バッファ番号の代わりに、新しい名前変更バッファ番号
としてＧＲＢＡＰに格納する。したがって、好ましい実
施例の重要な態様では、プロセッサ１０が、分岐命令の
分岐条件が誤予測されたことの判定に応答して、正しい
命令のシーケンスを処理する。重要なことに、正しい命
令のシーケンスを処理する際に、プロセッサ１０は、新
しい名前変更バッファ番号に以前に格納されていた情報
を使用せず、読み取らず、これに頼らない。こうして、
プロセッサ１０は、新しい名前変更バッファ番号に以前
に格納されていた情報から独立に、分岐命令の完了の前
であっても、新しい名前変更バッファ番号を命令の正し
いシーケンスのうちの１つに関連付けられるように、正
しい命令のシーケンスを処理する。
【００９１】図３に、図２および図３の例に関するプロ
セッサ１０のさまざまなサイクルの間のＲＯＢＡＰ、Ｇ
ＲＢＡＰ、ＢＢＡＰ、ＲＯＢＴＡＧ、ＧＲＢＡＰおよび
ＢＢＩＤの状態を示す。図３からわかるように、分岐エ
ントリＡには、ＢＲＮ１が含まれ、分岐エントリＢに
は、ＢＲＮ２とＢＲＮ３が含まれる。図３では、ＲＯＢ
ＴＡＧ、ＧＲＢＡＰおよびＢＢＩＤのうちの特定の１つ
に関連する行や、プロセッサ１０の特定のサイクルに関
連する列に「−」が示されている場合、ＲＯＢＴＡＧ、
ＧＲＢＡＰおよびＢＢＩＤのうちのその特定の１つが、
その特定のサイクルの間無効である。
セッサ１０のさまざまなサイクルの間のＲＯＢＡＰ、Ｇ
ＲＢＡＰ、ＢＢＡＰ、ＲＯＢＴＡＧ、ＧＲＢＡＰおよび
ＢＢＩＤの状態を示す。図３からわかるように、分岐エ
ントリＡには、ＢＲＮ１が含まれ、分岐エントリＢに
は、ＢＲＮ２とＢＲＮ３が含まれる。図３では、ＲＯＢ
ＴＡＧ、ＧＲＢＡＰおよびＢＢＩＤのうちの特定の１つ
に関連する行や、プロセッサ１０の特定のサイクルに関
連する列に「−」が示されている場合、ＲＯＢＴＡＧ、
ＧＲＢＡＰおよびＢＢＩＤのうちのその特定の１つが、
その特定のサイクルの間無効である。
【００９２】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００９３】（１）複数の分岐命令に応答して、前記分
岐命令の実行の前に命令を処理するステップと、前記分
岐命令のうちのいずれかの実行に応答して、前記実行さ
れる分岐命令の完了の前に前記命令の前記処理を取り消
すステップとを含む、処理システムを動作させる方法。 （２）前記取り消すステップが、前記命令及び、その後
の前記実行される分岐命令の実行の前に処理されるすべ
ての命令とを含む少なくとも１つの基本ブロックを取り
消すステップを含むことを特徴とする、上記（１）の方
法。 （３）さらに、それぞれの分岐命令に応答して処理され
る、次の分岐命令の前のすべての命令を含むように、前
記基本ブロックのそれぞれを形成するステップを含む、
上記（２）の方法。 （４）前記実行される分岐命令と前記基本ブロックの取
消とに応答して、前記基本ブロックに属する追加命令を
処理するステップをさらに含む、上記（２）の方法。 （５）前記追加命令を処理する前記ステップが、前記実
行される分岐命令の完了の前に前記追加命令を処理する
ステップを含むことを特徴とする、上記（４）の方法。 （６）前記取り消すステップが、前記分岐命令のうちの
いずれをも完了しないうちに、前記命令の前記処理を取
り消すステップを含むことを特徴とする、上記（１）の
方法。 （７）さらに、第１分岐命令に応答して、前記第１分岐
命令の実行の前に第１命令を処理するステップを含む、
上記（１）の方法。 （８）前記命令を処理する前記ステップが、前記第１分
岐命令と第２分岐命令とに応答して、前記第１および第
２の分岐命令の実行の前に、第２命令を処理するステッ
プを含むことを特徴とする、上記（７）の方法。 （９）前記取り消すステップが、前記第１分岐命令の実
行に応答して、前記第１分岐命令の完了の前に、前記第
２命令の前記処理を取り消すステップを含むことを特徴
とする、上記（８）の方法。 （１０）さらに、前記第１分岐命令の実行に応答して、
前記第１分岐命令の完了の前に、前記第１命令の前記処
理を取り消すステップを含む、上記（９）の方法。 （１１）前記取り消すステップが、前記第２分岐命令の
実行に応答して、前記第２分岐命令の完了の前に、前記
第２命令の前記処理を取り消すステップを含むことを特
徴とする、上記（８）の方法。 （１２）さらに、前記第２分岐命令の実行に応答して、
前記第１分岐命令の完了の前に、前記第２命令の前記処
理を取り消すステップを含むことを特徴とする、上記
（８）の方法。 （１３）複数の分岐命令に応答して、前記分岐命令の実
行の前に命令を処理するための回路と、前記処理回路に
結合され、前記分岐命令のうちのいずれかの実行に応答
して、前記実行される分岐命令の完了の前に、前記命令
の前記処理を取り消すための回路とを含む、処理システ
ム。 （１４）前記取り消すための回路が、前記命令と、その
後の、前記実行される分岐命令の実行の前に処理される
すべての命令とを含む少なくとも１つの基本ブロックを
取り消すように動作可能であることを特徴とする、上記
（１３）のシステム。 （１５）さらに、それぞれの分岐命令に応答して処理さ
れる、次の分岐命令の前のすべての命令を含むように、
前記基本ブロックのそれぞれを形成するための回路を含
む、上記（１４）のシステム。 （１６）前記処理回路が、前記実行される分岐命令と前
記基本ブロックの取消とに応答して、前記基本ブロック
に属する追加命令を処理するように動作可能であること
を特徴とする、上記（１４）のシステム。 （１７）前記処理回路が、前記実行される分岐命令の完
了の前に前記追加命令を処理するように動作可能である
ことを特徴とする、上記（１６）のシステム。 （１８）前記取り消すための回路が、前記分岐命令のう
ちのいずれをも完了しないうちに、前記命令の前記処理
を取り消すように動作可能であることを特徴とする、上
記（１３）のシステム。 （１９）前記処理回路が、第１分岐命令に応答して、前
記第１分岐命令の実行の前に第１命令を処理するように
動作可能であることを特徴とする、上記（１３）のシス
テム。 （２０）前記処理回路が、前記第１分岐命令と第２分岐
命令とに応答して、前記第１および第２の分岐命令の実
行の前に、第２命令を処理するように動作可能であるこ
とを特徴とする、上記（１９）のシステム。 （２１）前記取り消すための回路が、前記第１分岐命令
の実行に応答して、前記第１分岐命令の完了の前に、前
記第２命令の前記処理を取り消すように動作可能である
ことを特徴とする、上記（２０）のシステム。 （２２）前記取り消すための回路が、前記第１分岐命令
の実行に応答して、前記第１分岐命令の完了の前に、前
記第１命令の前記処理を取り消すように動作可能である
ことを特徴とする、上記（２１）のシステム。 （２３）前記取り消すための回路が、前記第２分岐命令
の実行に応答して、前記第２分岐命令の完了の前に、前
記第２命令の前記処理を取り消すように動作可能である
ことを特徴とする、上記（２０）のシステム。 （２４）前記取り消すための回路が、前記第２分岐命令
の実行に応答して、前記第１分岐命令の完了の前に、前
記第２命令の前記処理を取り消すように動作可能である
ことを特徴とする、上記（２０）のシステム。
岐命令の実行の前に命令を処理するステップと、前記分
岐命令のうちのいずれかの実行に応答して、前記実行さ
れる分岐命令の完了の前に前記命令の前記処理を取り消
すステップとを含む、処理システムを動作させる方法。 （２）前記取り消すステップが、前記命令及び、その後
の前記実行される分岐命令の実行の前に処理されるすべ
ての命令とを含む少なくとも１つの基本ブロックを取り
消すステップを含むことを特徴とする、上記（１）の方
法。 （３）さらに、それぞれの分岐命令に応答して処理され
る、次の分岐命令の前のすべての命令を含むように、前
記基本ブロックのそれぞれを形成するステップを含む、
上記（２）の方法。 （４）前記実行される分岐命令と前記基本ブロックの取
消とに応答して、前記基本ブロックに属する追加命令を
処理するステップをさらに含む、上記（２）の方法。 （５）前記追加命令を処理する前記ステップが、前記実
行される分岐命令の完了の前に前記追加命令を処理する
ステップを含むことを特徴とする、上記（４）の方法。 （６）前記取り消すステップが、前記分岐命令のうちの
いずれをも完了しないうちに、前記命令の前記処理を取
り消すステップを含むことを特徴とする、上記（１）の
方法。 （７）さらに、第１分岐命令に応答して、前記第１分岐
命令の実行の前に第１命令を処理するステップを含む、
上記（１）の方法。 （８）前記命令を処理する前記ステップが、前記第１分
岐命令と第２分岐命令とに応答して、前記第１および第
２の分岐命令の実行の前に、第２命令を処理するステッ
プを含むことを特徴とする、上記（７）の方法。 （９）前記取り消すステップが、前記第１分岐命令の実
行に応答して、前記第１分岐命令の完了の前に、前記第
２命令の前記処理を取り消すステップを含むことを特徴
とする、上記（８）の方法。 （１０）さらに、前記第１分岐命令の実行に応答して、
前記第１分岐命令の完了の前に、前記第１命令の前記処
理を取り消すステップを含む、上記（９）の方法。 （１１）前記取り消すステップが、前記第２分岐命令の
実行に応答して、前記第２分岐命令の完了の前に、前記
第２命令の前記処理を取り消すステップを含むことを特
徴とする、上記（８）の方法。 （１２）さらに、前記第２分岐命令の実行に応答して、
前記第１分岐命令の完了の前に、前記第２命令の前記処
理を取り消すステップを含むことを特徴とする、上記
（８）の方法。 （１３）複数の分岐命令に応答して、前記分岐命令の実
行の前に命令を処理するための回路と、前記処理回路に
結合され、前記分岐命令のうちのいずれかの実行に応答
して、前記実行される分岐命令の完了の前に、前記命令
の前記処理を取り消すための回路とを含む、処理システ
ム。 （１４）前記取り消すための回路が、前記命令と、その
後の、前記実行される分岐命令の実行の前に処理される
すべての命令とを含む少なくとも１つの基本ブロックを
取り消すように動作可能であることを特徴とする、上記
（１３）のシステム。 （１５）さらに、それぞれの分岐命令に応答して処理さ
れる、次の分岐命令の前のすべての命令を含むように、
前記基本ブロックのそれぞれを形成するための回路を含
む、上記（１４）のシステム。 （１６）前記処理回路が、前記実行される分岐命令と前
記基本ブロックの取消とに応答して、前記基本ブロック
に属する追加命令を処理するように動作可能であること
を特徴とする、上記（１４）のシステム。 （１７）前記処理回路が、前記実行される分岐命令の完
了の前に前記追加命令を処理するように動作可能である
ことを特徴とする、上記（１６）のシステム。 （１８）前記取り消すための回路が、前記分岐命令のう
ちのいずれをも完了しないうちに、前記命令の前記処理
を取り消すように動作可能であることを特徴とする、上
記（１３）のシステム。 （１９）前記処理回路が、第１分岐命令に応答して、前
記第１分岐命令の実行の前に第１命令を処理するように
動作可能であることを特徴とする、上記（１３）のシス
テム。 （２０）前記処理回路が、前記第１分岐命令と第２分岐
命令とに応答して、前記第１および第２の分岐命令の実
行の前に、第２命令を処理するように動作可能であるこ
とを特徴とする、上記（１９）のシステム。 （２１）前記取り消すための回路が、前記第１分岐命令
の実行に応答して、前記第１分岐命令の完了の前に、前
記第２命令の前記処理を取り消すように動作可能である
ことを特徴とする、上記（２０）のシステム。 （２２）前記取り消すための回路が、前記第１分岐命令
の実行に応答して、前記第１分岐命令の完了の前に、前
記第１命令の前記処理を取り消すように動作可能である
ことを特徴とする、上記（２１）のシステム。 （２３）前記取り消すための回路が、前記第２分岐命令
の実行に応答して、前記第２分岐命令の完了の前に、前
記第２命令の前記処理を取り消すように動作可能である
ことを特徴とする、上記（２０）のシステム。 （２４）前記取り消すための回路が、前記第２分岐命令
の実行に応答して、前記第１分岐命令の完了の前に、前
記第２命令の前記処理を取り消すように動作可能である
ことを特徴とする、上記（２０）のシステム。
【００９４】
【発明の効果】プロセッサ１０がすべてのＢＢＩＤを取
り消す（どのＢＢＩＤに割り当てられた命令も取り消さ
れる）場合、すべての命令が取り消され、これによって
プロセッサ１０がリセットされる。
り消す（どのＢＢＩＤに割り当てられた命令も取り消さ
れる）場合、すべての命令が取り消され、これによって
プロセッサ１０がリセットされる。
【図１】好ましい実施例に従って情報を処理するための
プロセッサのブロック図である。
プロセッサのブロック図である。
【図２】好ましい実施例の基本ブロックに割り当てられ
る命令の例の概念図である。
る命令の例の概念図である。
【図３】図１のプロセッサによって処理される図２の命
令のさまざまな段の概念図である。
令のさまざまな段の概念図である。
【図４】図１のプロセッサのシーケンサ・ユニットのブ
ロック図である。
ロック図である。
【図５】図４のシーケンサ・ユニットの順序変更バッフ
ァの概念図である。
ァの概念図である。
【図６】図１のプロセッサの名前変更バッファの概念図
である。
である。
【図７】図１のプロセッサの固定小数点実行ユニットの
ブロック図である。
ブロック図である。
【図８】図１のプロセッサの分岐ユニットのブロック図
である。
である。
【図９】図４のシーケンサ・ユニットの基本ブロック制
御論理機構のブロック図である。
御論理機構のブロック図である。
【図１０】図４のシーケンサ・ユニットの順序変更バッ
ファのブロック図である。
ファのブロック図である。
【図１１】図１のプロセッサの名前変更バッファのブロ
ック図である。
ック図である。
５０ａ リザベーション・ステーション ５０ｂ リザベーション・ステーション ５１ａ 実行段 ５１ｂ 実行段 ５３ａ 取消論理機構 ５３ｂ 取消論理機構 ５４ａ 実行論理機構 ５４ｂ 実行論理機構 ５５ａ ＲＯＢＴＡＧフィールド ５５ｂ ＲＯＢＴＡＧフィールド ５６ａ 制御論理機構 ５６ｂ 制御論理機構 ５７ａ ＢＢＩＤフィールド ５７ｂ ＢＢＩＤフィールド ５８ａ ＤＲＥＧフィールド ５８ｂ ＤＲＥＧフィールド ５９ａ ＶＡＬＩＤフィールド ５９ｂ ＶＡＬＩＤフィールド ６１ａ 取消論理機構 ６１ｂ 取消論理機構 １００ａ リザベーション・ステーション １００ｂ リザベーション・ステーション １０２ マルチプレクサ １０６ａ 取消論理機構 １０６ｂ 取消論理機構 １０４ 実行論理機構
Claims (24)
- 【請求項１】複数の分岐命令に応答して、前記分岐命令
の実行の前に命令を処理するステップと、 前記分岐命令のうちのいずれかの実行に応答して、前記
実行される分岐命令の完了の前に前記命令の前記処理を
取り消すステップとを含む、処理システムを動作させる
方法。 - 【請求項２】前記取り消すステップが、前記命令及び、
その後の前記実行される分岐命令の実行の前に処理され
るすべての命令とを含む少なくとも１つの基本ブロック
を取り消すステップを含むことを特徴とする、請求項１
の方法。 - 【請求項３】さらに、それぞれの分岐命令に応答して処
理される、次の分岐命令の前のすべての命令を含むよう
に、前記基本ブロックのそれぞれを形成するステップを
含む、請求項２の方法。 - 【請求項４】前記実行される分岐命令と前記基本ブロッ
クの取消とに応答して、前記基本ブロックに属する追加
命令を処理するステップをさらに含む、請求項２の方
法。 - 【請求項５】前記追加命令を処理する前記ステップが、
前記実行される分岐命令の完了の前に前記追加命令を処
理するステップを含むことを特徴とする、請求項４の方
法。 - 【請求項６】前記取り消すステップが、前記分岐命令の
うちのいずれをも完了しないうちに、前記命令の前記処
理を取り消すステップを含むことを特徴とする、請求項
１の方法。 - 【請求項７】さらに、第１分岐命令に応答して、前記第
１分岐命令の実行の前に第１命令を処理するステップを
含む、請求項１の方法。 - 【請求項８】前記命令を処理する前記ステップが、前記
第１分岐命令と第２分岐命令とに応答して、前記第１お
よび第２の分岐命令の実行の前に、第２命令を処理する
ステップを含むことを特徴とする、請求項７の方法。 - 【請求項９】前記取り消すステップが、前記第１分岐命
令の実行に応答して、前記第１分岐命令の完了の前に、
前記第２命令の前記処理を取り消すステップを含むこと
を特徴とする、請求項８の方法。 - 【請求項１０】さらに、前記第１分岐命令の実行に応答
して、前記第１分岐命令の完了の前に、前記第１命令の
前記処理を取り消すステップを含む、請求項９の方法。 - 【請求項１１】前記取り消すステップが、前記第２分岐
命令の実行に応答して、前記第２分岐命令の完了の前
に、前記第２命令の前記処理を取り消すステップを含む
ことを特徴とする、請求項８の方法。 - 【請求項１２】さらに、前記第２分岐命令の実行に応答
して、前記第１分岐命令の完了の前に、前記第２命令の
前記処理を取り消すステップを含むことを特徴とする、
請求項８の方法。 - 【請求項１３】複数の分岐命令に応答して、前記分岐命
令の実行の前に命令を処理するための回路と、 前記処理回路に結合され、前記分岐命令のうちのいずれ
かの実行に応答して、前記実行される分岐命令の完了の
前に、前記命令の前記処理を取り消すための回路とを含
む、処理システム。 - 【請求項１４】前記取り消すための回路が、前記命令
と、その後の、前記実行される分岐命令の実行の前に処
理されるすべての命令とを含む少なくとも１つの基本ブ
ロックを取り消すように動作可能であることを特徴とす
る、請求項１３のシステム。 - 【請求項１５】さらに、それぞれの分岐命令に応答して
処理される、次の分岐命令の前のすべての命令を含むよ
うに、前記基本ブロックのそれぞれを形成するための回
路を含む、請求項１４のシステム。 - 【請求項１６】前記処理回路が、前記実行される分岐命
令と前記基本ブロックの取消とに応答して、前記基本ブ
ロックに属する追加命令を処理するように動作可能であ
ることを特徴とする、請求項１４のシステム。 - 【請求項１７】前記処理回路が、前記実行される分岐命
令の完了の前に前記追加命令を処理するように動作可能
であることを特徴とする、請求項１６のシステム。 - 【請求項１８】前記取り消すための回路が、前記分岐命
令のうちのいずれをも完了しないうちに、前記命令の前
記処理を取り消すように動作可能であることを特徴とす
る、請求項１３のシステム。 - 【請求項１９】前記処理回路が、第１分岐命令に応答し
て、前記第１分岐命令の実行の前に第１命令を処理する
ように動作可能であることを特徴とする、請求項１３の
システム。 - 【請求項２０】前記処理回路が、前記第１分岐命令と第
２分岐命令とに応答して、前記第１および第２の分岐命
令の実行の前に、第２命令を処理するように動作可能で
あることを特徴とする、請求項１９のシステム。 - 【請求項２１】前記取り消すための回路が、前記第１分
岐命令の実行に応答して、前記第１分岐命令の完了の前
に、前記第２命令の前記処理を取り消すように動作可能
であることを特徴とする、請求項２０のシステム。 - 【請求項２２】前記取り消すための回路が、前記第１分
岐命令の実行に応答して、前記第１分岐命令の完了の前
に、前記第１命令の前記処理を取り消すように動作可能
であることを特徴とする、請求項２１のシステム。 - 【請求項２３】前記取り消すための回路が、前記第２分
岐命令の実行に応答して、前記第２分岐命令の完了の前
に、前記第２命令の前記処理を取り消すように動作可能
であることを特徴とする、請求項２０のシステム。 - 【請求項２４】前記取り消すための回路が、前記第２分
岐命令の実行に応答して、前記第１分岐命令の完了の前
に、前記第２命令の前記処理を取り消すように動作可能
であることを特徴とする、請求項２０のシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US228249 | 1994-04-15 | ||
| US08/228,249 US5644779A (en) | 1994-04-15 | 1994-04-15 | Processing system and method of operation for concurrent processing of branch instructions with cancelling of processing of a branch instruction |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07281894A true JPH07281894A (ja) | 1995-10-27 |
| JP2839075B2 JP2839075B2 (ja) | 1998-12-16 |
Family
ID=22856398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6317961A Expired - Lifetime JP2839075B2 (ja) | 1994-04-15 | 1994-12-21 | 処理システムを動作させる方法及び処理システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5644779A (ja) |
| EP (1) | EP0677807B1 (ja) |
| JP (1) | JP2839075B2 (ja) |
| DE (1) | DE69507975T2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5901302A (en) * | 1995-01-25 | 1999-05-04 | Advanced Micro Devices, Inc. | Superscalar microprocessor having symmetrical, fixed issue positions each configured to execute a particular subset of instructions |
| US5809324A (en) * | 1995-12-07 | 1998-09-15 | Sun Microsystems, Inc. | Multiple instruction dispatch system for pipelined microprocessor without branch breaks |
| US5751946A (en) * | 1996-01-18 | 1998-05-12 | International Business Machines Corporation | Method and system for detecting bypass error conditions in a load/store unit of a superscalar processor |
| US5870579A (en) * | 1996-11-18 | 1999-02-09 | Advanced Micro Devices, Inc. | Reorder buffer including a circuit for selecting a designated mask corresponding to an instruction that results in an exception |
| US5920710A (en) * | 1996-11-18 | 1999-07-06 | Advanced Micro Devices, Inc. | Apparatus and method for modifying status bits in a reorder buffer with a large speculative state |
| US6418478B1 (en) * | 1997-10-30 | 2002-07-09 | Commvault Systems, Inc. | Pipelined high speed data transfer mechanism |
| US7581077B2 (en) | 1997-10-30 | 2009-08-25 | Commvault Systems, Inc. | Method and system for transferring data in a storage operation |
| US6757816B1 (en) * | 1999-12-30 | 2004-06-29 | Intel Corporation | Fast branch misprediction recovery method and system |
| US7681032B2 (en) * | 2001-03-12 | 2010-03-16 | Portauthority Technologies Inc. | System and method for monitoring unauthorized transport of digital content |
| EP1258803A3 (en) | 2001-05-17 | 2007-09-05 | Broadcom Corporation | Cancelling instructions |
| US20030154085A1 (en) * | 2002-02-08 | 2003-08-14 | Onevoice Medical Corporation | Interactive knowledge base system |
| CA2499073C (en) | 2002-09-16 | 2013-07-23 | Commvault Systems, Inc. | Combined stream auxiliary copy system and method |
| WO2004031944A1 (ja) * | 2002-10-04 | 2004-04-15 | Fujitsu Limited | プロセッサ及び命令制御方法 |
| US20050125634A1 (en) * | 2002-10-04 | 2005-06-09 | Fujitsu Limited | Processor and instruction control method |
| TWI249131B (en) * | 2003-01-14 | 2006-02-11 | Ip First Llc | Apparatus and method for killing an instruction after loading the instruction into an instruction queue in a pipelined microprocessor |
| WO2005050383A2 (en) | 2003-11-13 | 2005-06-02 | Commvault Systems, Inc. | Combining data streams in storage network |
| US7673122B1 (en) | 2005-09-29 | 2010-03-02 | Sun Microsystems, Inc. | Software hint to specify the preferred branch prediction to use for a branch instruction |
| US9720880B2 (en) | 2013-09-06 | 2017-08-01 | Huawei Technologies Co., Ltd. | System and method for an asynchronous processor with assisted token |
| US9898213B2 (en) | 2015-01-23 | 2018-02-20 | Commvault Systems, Inc. | Scalable auxiliary copy processing using media agent resources |
| US9904481B2 (en) | 2015-01-23 | 2018-02-27 | Commvault Systems, Inc. | Scalable auxiliary copy processing in a storage management system using media agent resources |
| US11010261B2 (en) | 2017-03-31 | 2021-05-18 | Commvault Systems, Inc. | Dynamically allocating streams during restoration of data |
| US11809874B2 (en) * | 2022-02-01 | 2023-11-07 | Apple Inc. | Conditional instructions distribution and execution on pipelines having different latencies for mispredictions |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04220722A (ja) * | 1990-12-20 | 1992-08-11 | Fujitsu Ltd | パイプライン処理装置 |
| JPH0540627A (ja) * | 1990-09-05 | 1993-02-19 | Toshiba Corp | 並列演算処理装置 |
| JPH05173785A (ja) * | 1991-12-25 | 1993-07-13 | Koufu Nippon Denki Kk | 命令先取り装置 |
| JPH05224927A (ja) * | 1991-11-15 | 1993-09-03 | Matsushita Electric Ind Co Ltd | プロセッサ |
| JPH07182165A (ja) * | 1993-09-28 | 1995-07-21 | Mitsubishi Electric Corp | コミット条件付き命令の処理方法およびその装置 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0789319B2 (ja) * | 1985-04-22 | 1995-09-27 | 株式会社日立製作所 | デ−タ処理装置における先行制御装置 |
| US4991080A (en) * | 1986-03-13 | 1991-02-05 | International Business Machines Corporation | Pipeline processing apparatus for executing instructions in three streams, including branch stream pre-execution processor for pre-executing conditional branch instructions |
| US5051940A (en) * | 1990-04-04 | 1991-09-24 | International Business Machines Corporation | Data dependency collapsing hardware apparatus |
| US5127091A (en) * | 1989-01-13 | 1992-06-30 | International Business Machines Corporation | System for reducing delay in instruction execution by executing branch instructions in separate processor while dispatching subsequent instructions to primary processor |
| US5072364A (en) * | 1989-05-24 | 1991-12-10 | Tandem Computers Incorporated | Method and apparatus for recovering from an incorrect branch prediction in a processor that executes a family of instructions in parallel |
| US5129067A (en) * | 1989-06-06 | 1992-07-07 | Advanced Micro Devices, Inc. | Multiple instruction decoder for minimizing register port requirements |
| US5136697A (en) * | 1989-06-06 | 1992-08-04 | Advanced Micro Devices, Inc. | System for reducing delay for execution subsequent to correctly predicted branch instruction using fetch information stored with each block of instructions in cache |
| US5197137A (en) * | 1989-07-28 | 1993-03-23 | International Business Machines Corporation | Computer architecture for the concurrent execution of sequential programs |
| US5077692A (en) * | 1990-03-05 | 1991-12-31 | Advanced Micro Devices, Inc. | Information storage device with batch select capability |
| US5261066A (en) * | 1990-03-27 | 1993-11-09 | Digital Equipment Corporation | Data processing system and method with small fully-associative cache and prefetch buffers |
| IL94115A (en) * | 1990-04-18 | 1996-06-18 | Ibm Israel | Dynamic process for creating pseudo-random test templates for pompous hardware design violence |
| US5214763A (en) * | 1990-05-10 | 1993-05-25 | International Business Machines Corporation | Digital computer system capable of processing two or more instructions in parallel and having a coche and instruction compounding mechanism |
| US5197135A (en) * | 1990-06-26 | 1993-03-23 | International Business Machines Corporation | Memory management for scalable compound instruction set machines with in-memory compounding |
| JPH04172533A (ja) * | 1990-11-07 | 1992-06-19 | Toshiba Corp | 電子計算機 |
| US5222244A (en) * | 1990-12-20 | 1993-06-22 | Intel Corporation | Method of modifying a microinstruction with operands specified by an instruction held in an alias register |
| US5446850A (en) * | 1991-01-15 | 1995-08-29 | International Business Machines Corporation | Cross-cache-line compounding algorithm for scism processors |
| US5287467A (en) * | 1991-04-18 | 1994-02-15 | International Business Machines Corporation | Pipeline for removing and concurrently executing two or more branch instructions in synchronization with other instructions executing in the execution unit |
| US5347639A (en) * | 1991-07-15 | 1994-09-13 | International Business Machines Corporation | Self-parallelizing computer system and method |
| US5353419A (en) * | 1992-01-09 | 1994-10-04 | Trustees Of The University Of Pennsylvania | Memory-side driven anticipatory instruction transfer interface with processor-side instruction selection |
| US5274818A (en) * | 1992-02-03 | 1993-12-28 | Thinking Machines Corporation | System and method for compiling a fine-grained array based source program onto a course-grained hardware |
| US5257216A (en) * | 1992-06-10 | 1993-10-26 | Intel Corporation | Floating point safe instruction recognition apparatus |
| US5257214A (en) * | 1992-06-16 | 1993-10-26 | Hewlett-Packard Company | Qualification of register file write enables using self-timed floating point exception flags |
| US5268855A (en) * | 1992-09-14 | 1993-12-07 | Hewlett-Packard Company | Common format for encoding both single and double precision floating point numbers |
| US5463745A (en) * | 1993-12-22 | 1995-10-31 | Intel Corporation | Methods and apparatus for determining the next instruction pointer in an out-of-order execution computer system |
-
1994
- 1994-04-15 US US08/228,249 patent/US5644779A/en not_active Expired - Fee Related
- 1994-12-21 JP JP6317961A patent/JP2839075B2/ja not_active Expired - Lifetime
-
1995
- 1995-03-21 DE DE69507975T patent/DE69507975T2/de not_active Expired - Fee Related
- 1995-03-21 EP EP95480021A patent/EP0677807B1/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0540627A (ja) * | 1990-09-05 | 1993-02-19 | Toshiba Corp | 並列演算処理装置 |
| JPH04220722A (ja) * | 1990-12-20 | 1992-08-11 | Fujitsu Ltd | パイプライン処理装置 |
| JPH05224927A (ja) * | 1991-11-15 | 1993-09-03 | Matsushita Electric Ind Co Ltd | プロセッサ |
| JPH05173785A (ja) * | 1991-12-25 | 1993-07-13 | Koufu Nippon Denki Kk | 命令先取り装置 |
| JPH07182165A (ja) * | 1993-09-28 | 1995-07-21 | Mitsubishi Electric Corp | コミット条件付き命令の処理方法およびその装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69507975T2 (de) | 1999-10-07 |
| EP0677807A3 (en) | 1996-10-23 |
| DE69507975D1 (de) | 1999-04-08 |
| JP2839075B2 (ja) | 1998-12-16 |
| US5644779A (en) | 1997-07-01 |
| EP0677807A2 (en) | 1995-10-18 |
| EP0677807B1 (en) | 1999-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07281894A (ja) | 処理システムおよび動作の方法 | |
| US5611063A (en) | Method for executing speculative load instructions in high-performance processors | |
| US5535346A (en) | Data processor with future file with parallel update and method of operation | |
| US5634103A (en) | Method and system for minimizing branch misprediction penalties within a processor | |
| JP3919802B2 (ja) | プロセッサ、およびプロセッサにおいて命令演算をスケジューリングするための方法 | |
| US5524224A (en) | System for speculatively executing instructions wherein mispredicted instruction is executed prior to completion of branch processing | |
| US5974240A (en) | Method and system for buffering condition code data in a data processing system having out-of-order and speculative instruction execution | |
| US5898864A (en) | Method and system for executing a context-altering instruction without performing a context-synchronization operation within high-performance processors | |
| US6003126A (en) | Special instruction register including allocation field utilized for temporary designation of physical registers as general registers | |
| US5548738A (en) | System and method for processing an instruction in a processing system | |
| JPH07271583A (ja) | オペレーションの処理システム及び方法 | |
| JPH07271585A (ja) | オペレーションの処理システム及び方法 | |
| US5875325A (en) | Processor having reduced branch history table size through global branch history compression and method of branch prediction utilizing compressed global branch history | |
| JP3611304B2 (ja) | １サイクルのパイプライン・ストールを生成するパイプライン・プロセッサのシステム及び方法 | |
| US6587941B1 (en) | Processor with improved history file mechanism for restoring processor state after an exception | |
| KR100305487B1 (ko) | 특정유형의인스트럭션을동시에처리할수있는방법및데이터프로세싱시스템 | |
| US7127591B2 (en) | Instruction control device and method therefor | |
| US5664120A (en) | Method for executing instructions and execution unit instruction reservation table within an in-order completion processor | |
| US5841998A (en) | System and method of processing instructions for a processor | |
| US5784606A (en) | Method and system in a superscalar data processing system for the efficient handling of exceptions | |
| JPH07271582A (ja) | オペレーションの処理システム及び方法 | |
| US6266761B1 (en) | Method and system in an information processing system for efficient maintenance of copies of values stored within registers | |
| EP0706122A2 (en) | System and method to process multi-cycle operations | |
| US5764940A (en) | Processor and method for executing a branch instruction and an associated target instruction utilizing a single instruction fetch | |
| JPH10312281A (ja) | 命令を処理する方法及びシステム |