JPH0728184B2 - Current mirror circuit - Google Patents
Current mirror circuitInfo
- Publication number
- JPH0728184B2 JPH0728184B2 JP60137257A JP13725785A JPH0728184B2 JP H0728184 B2 JPH0728184 B2 JP H0728184B2 JP 60137257 A JP60137257 A JP 60137257A JP 13725785 A JP13725785 A JP 13725785A JP H0728184 B2 JPH0728184 B2 JP H0728184B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- current
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はアナログ集積回路において多用されるカレント
ミラー回路に関し、特に、電源利用効率の高いカレント
ミラー回路を提供するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current mirror circuit often used in analog integrated circuits, and particularly to a current mirror circuit having high power source utilization efficiency.
従来の技術 第２図は最もポピュラーなカレントミラー回路として広
く知れ渡っているカレントミラー回路を示したものであ
り、この回路構成はいまさら説明するまでもなく、アナ
ログ集積回路には必ずといってよいほど使用される。2. Description of the Related Art FIG. 2 shows a current mirror circuit, which is widely known as the most popular current mirror circuit. The circuit configuration is needless to say, and it can be said that it is almost always applicable to an analog integrated circuit. used.
第２図のカレントミラー回路は負荷抵抗１が出力トラン
ジスタ２のコレクタとプラス側給電線路３の間に接続さ
れているが、第３図に示すように、負荷抵抗の一端をマ
イナス側給電線路４に接続する場合も度々発生する。特
に、出力トランジスタ２のエミッタ電流が大きい場合、
例えば、この種のカレントミラー回路をプッシュプル型
のパワーアンプの上側の出力段に使用する場合には、バ
イポーラ集積回路の制約から出力トランジスタとしてPN
Pトランジスタを使用することは難しく、必然的に第３
図の回路構成を採らざるを得なくなる。In the current mirror circuit of FIG. 2, the load resistor 1 is connected between the collector of the output transistor 2 and the positive side feed line 3, but as shown in FIG. 3, one end of the load resistor is connected to the negative side feed line 4. It often happens when connecting to. Especially when the output transistor 2 has a large emitter current,
For example, when using this type of current mirror circuit in the upper output stage of a push-pull type power amplifier, PN is used as the output transistor due to the restrictions of the bipolar integrated circuit.
It is difficult to use the P-transistor, and inevitably the third
There is no choice but to adopt the circuit configuration shown in the figure.
発明が解決しようとする問題点 ところで、第３図に示したカレントミラー回路は、電源
電圧の利用効率が良くないという問題点を有している。
すなわち、負荷抵抗１に供給される最大電圧は電源電圧
からトランジスタ２のベース・エミッタ間の順方向電圧
とトランジスタ５のベース・エミッタ間の順方向電圧、
さらには電流源６での降下電圧を差し引いた値となり、
これらの順方向電圧の和に降下電圧を加えた値は1.8Vに
もなる。Problems to be Solved by the Invention By the way, the current mirror circuit shown in FIG. 3 has a problem that the utilization efficiency of the power supply voltage is not good.
That is, the maximum voltage supplied to the load resistor 1 is from the power supply voltage to the base-emitter forward voltage of the transistor 2 and the base-emitter forward voltage of the transistor 5,
Furthermore, it becomes the value after subtracting the voltage drop in the current source 6,
The sum of these forward voltages plus the drop voltage is 1.8V.
電源電圧の利用効率を高くするにはトランジスタ５を取
り除くことが考えられるが、トランジスタ２とトランジ
スタ７のエミッタ面積比が大きく異なる場合には実用的
ではない。Although it is conceivable to remove the transistor 5 in order to increase the utilization efficiency of the power supply voltage, it is not practical when the emitter area ratios of the transistor 2 and the transistor 7 are significantly different.
問題点を解決するための手段 前記した問題点を解決するために、本発明のカレントミ
ラー回路は、コレクタが一方の給電線路に接続され、エ
ミッタ側から負荷に給電する第１のトランジスタと、ベ
ースとエミッタがそれぞれ前記第１のトランジスタのベ
ースおよびエミッタに接続され、コレクタ側に接続され
た電流源から受電する第２のトランジスタと、コレクタ
が抵抗を介して前記一方の給電線路に接続され、エミッ
タが前記第１のトランジスタのエミッタに接続され、前
記電流源からの電流の一部がベースに供給される第３の
トランジスタと、エミッタが前記一方の給電線路に接続
され、前記第３のトランジスタのコレクタ電流がベース
に供給され、コレクタ電流を前記第１および第２のトラ
ンジスタのベースに供給する第４のトランジスタを備え
たことを特徴とするものである。Means for Solving the Problems In order to solve the above-mentioned problems, the current mirror circuit of the present invention has a first transistor whose collector is connected to one feed line and which feeds a load from the emitter side, and a base. A second transistor whose emitter and emitter are connected to the base and emitter of the first transistor respectively, and which receives power from a current source connected to the collector side, and a collector which is connected to the one power supply line via a resistor, Is connected to the emitter of the first transistor and a part of the current from the current source is supplied to the base; and the emitter is connected to the one power supply line, A fourth transistor for supplying collector current to the base and supplying collector current to the bases of the first and second transistors. It is characterized by having a star.
作用 本発明では前記した構成によって、電源電圧の利用効率
の高いカレントミラー回路を得ることができる。Operation According to the present invention, with the above-described configuration, it is possible to obtain the current mirror circuit with high utilization efficiency of the power supply voltage.
実施例 以下、本発明の実施例について図面を参照しながら説明
する。Examples Hereinafter, examples of the present invention will be described with reference to the drawings.
第１図は本発明の一実施例におけるカレントミラー回路
の回路結線図を示したものであり、コレクタがプラス側
給電線路３に接続され、エミッタ側から負荷抵抗１に給
電するトランジスタ２と、ベースとエミッタがそれぞれ
前記トランジスタ２のベースおよびエミッタに接続さ
れ、コレクタ側に接続された電流源６から受電するトラ
ンジスタ７と、エミッタが前記トランジスタ２のエミッ
タに接続され、前記電流源６からの電流の一部がベース
に供給されるトランジスタ８と、エミッタがプラス側給
電線路３に接続されて、前記トランジスタ８のコレクタ
電流がベースに供給され、コレクタ電流を前記トランジ
スタ２および７のベースに供給するトランジスタ９と前
記トランジスタ９のベース・エミッタ間に接続された抵
抗10によってカレントミラー回路が構成されている。FIG. 1 shows a circuit connection diagram of a current mirror circuit according to an embodiment of the present invention, in which a collector is connected to a positive side feed line 3 and a transistor 2 for feeding a load resistor 1 from an emitter side and a base. And an emitter are respectively connected to the base and the emitter of the transistor 2 and receive power from a current source 6 connected to the collector side, and an emitter is connected to the emitter of the transistor 2 and a current from the current source 6 A transistor 8 of which a part is supplied to the base and a transistor of which the emitter is connected to the positive side power supply line 3 so that the collector current of the transistor 8 is supplied to the base and the collector current is supplied to the bases of the transistors 2 and 7. 9 and a resistor 10 connected between the base and emitter of the transistor 9 Mirror circuit is configured.
以上のように構成されたカレントミラー回路について、
第１図によりその動作を説明する。Regarding the current mirror circuit configured as described above,
The operation will be described with reference to FIG.
まず、電流源６から供給される電流の一部がトランジス
タ８のベース電流となるので、トランジスタ８のコレク
タ電流が流れ、このコレクタ電流の殆どがトランジスタ
９のベース電流となり、トランジスタ２とトランジスタ
７のベースにはトランジスタ３のコレクタから十分なベ
ース電流が供給される。First, since a part of the current supplied from the current source 6 becomes the base current of the transistor 8, the collector current of the transistor 8 flows, and most of the collector current becomes the base current of the transistor 9, and the collector current of the transistor 2 and the transistor 7 A sufficient base current is supplied to the base from the collector of the transistor 3.
一方、トランジスタ２とトランジスタ７はミラ接続され
ているから両者のエミッタ電流密度は等しく、例えば、
トランジスタ２のエミッタ面積がトランジスタ７のエミ
ッタ面積の５倍に設定されていたとすると、トランジス
タ２のエミッタ電流の５分の１がトランジスタ７のエミ
ッタ電流となる。したがって、トランジスタ２のエミッ
タ電流が電流源６からの供給電流の５倍を越えると、電
流源６からの供給電流のすべてがトランジスタ７によっ
て吸収されてしまうことになり、トランジスタ９を介し
てのトランジスタ2,7へのベース電流の供給が絶たれ
る。On the other hand, since the transistor 2 and the transistor 7 are mirror-connected, they have the same emitter current density,
If the emitter area of the transistor 2 is set to 5 times the emitter area of the transistor 7, 1/5 of the emitter current of the transistor 2 becomes the emitter current of the transistor 7. Therefore, when the emitter current of the transistor 2 exceeds five times the supply current from the current source 6, all the supply current from the current source 6 will be absorbed by the transistor 7, and the transistor via the transistor 9 will be absorbed. The supply of base current to 2,7 is cut off.
結局、電流源６からの供給電流とトランジスタ７による
吸収電流とのつりあいがとれた状態に落ち着き、各トラ
ンジスタの直流電流増幅率が十分に大きいものとする
と、負荷抵抗１には、第３図の回路と同じように、電流
源６からの供給電流の６倍の電流が供給される。Eventually, the supply current from the current source 6 and the absorption current of the transistor 7 are balanced, and the DC current amplification factor of each transistor is sufficiently large. As with the circuit, 6 times the supply current from the current source 6 is supplied.
さて、第１図に示したカレントミラー回路での損失電圧
は、トランジスタ２のベース・エミッタ間の順方向電圧
とトランジスタ９のコレクタ・エミッタ間の飽和電圧の
和、もしくは、トランジスタ８のベース・エミッタ間の
順方向電圧と電流源６での降下電圧の和となり、一般に
は前者の方が大きくなって、これらの順方向電圧に降下
電圧を加えた値は1.1V程度になる。したがって、従来回
路に比べて損失電圧は３分の２以下となる。The loss voltage in the current mirror circuit shown in FIG. 1 is the sum of the forward voltage between the base and emitter of the transistor 2 and the saturation voltage between the collector and emitter of the transistor 9, or the base and emitter of the transistor 8. It is the sum of the forward voltage between them and the voltage drop in the current source 6, and the former is generally larger, and the value obtained by adding the voltage drop to these forward voltages is about 1.1V. Therefore, the loss voltage is two thirds or less as compared with the conventional circuit.
なお、第１図の実施例においては、トランジスタ２のエ
ミッタにトランジスタ７のエミッタとトランジスタ８の
エミッタを直接接続し、前記トランジスタ８のコレクタ
にトランジスタ９のベースを直接接続し、前記トランジ
スタ９のコレクタを前記トランジスタ２のベースに直接
接続しているが、適当に抵抗などを挿入しても本発明の
目的を逸脱するものではない。In the embodiment shown in FIG. 1, the emitter of the transistor 2 is directly connected to the emitters of the transistor 7 and the emitter of the transistor 8, and the collector of the transistor 8 is directly connected to the base of the transistor 9. Is directly connected to the base of the transistor 2, but an appropriate insertion of a resistor or the like does not depart from the object of the present invention.
発明の効果 本発明のカレントイミラー回路は以上の説明からも明ら
かなように、コレクタが一方の給電線路に接続され、エ
ミッタ側から負荷に給電する第１のトランジスタ（実施
例においてはトランジスタ２）と、ベースとエミッタが
それぞれ前記第１のトランジスタのベースおよびエミッ
タに接続され、コレクタ側に接続された電流源から受電
する第２のトランジスタ（実施例においてはトランジス
タ７）と、コレクタが抵抗を介して前記一方の給電線路
に接続され、エミッタが前記第１のトランジスタのエミ
ッタに接続され、前記電流源からの電流の一部がベース
に供給される第３のトランジスタ（実施例においてはト
ランジスタ８）と、エミッタが前記一方の給電線路に接
続され、前記第３のトランジスタのコレクタ電流がベー
スに供給され、コレクタ電流を前記第１および第２のト
ランジスタのベースに供給する第４のトランジスタ（実
施例においてはトランジスタ９）を備えたことを特徴と
するもので、電源電圧の利用効率の高いカレントミラー
回路を得ることができ、大なる効果を奏する。As is apparent from the above description, the current mirror circuit of the present invention has the first transistor (the transistor 2 in the embodiment) whose collector is connected to one of the power supply lines and which supplies power to the load from the emitter side. And a second transistor (transistor 7 in the embodiment) whose base and emitter are connected to the base and emitter of the first transistor, respectively, and which receives power from a current source connected to the collector side, and a collector through a resistor. Third transistor (in the embodiment, the transistor 8) connected to the one power supply line, the emitter thereof is connected to the emitter of the first transistor, and a part of the current from the current source is supplied to the base. And the emitter is connected to the one feed line, and the collector current of the third transistor is supplied to the base. A fourth transistor (transistor 9 in the embodiment) which is supplied and supplies a collector current to the bases of the first and second transistors is provided. A mirror circuit can be obtained, and a great effect is obtained.
第１図は本発明の一実施例におけるカレントミラー回路
の回路結線図、第２図および第３図は従来例を示す回路
結線図である。 2,7,8,9……トランジスタ、６……電流源。FIG. 1 is a circuit connection diagram of a current mirror circuit in one embodiment of the present invention, and FIGS. 2 and 3 are circuit connection diagrams showing a conventional example. 2,7,8,9 …… Transistor, 6 …… Current source.
Claims (2)
ミッタ側から負荷に給電する第１のトランジスタと、ベ
ースとエミッタがそれぞれ前記第１のトランジスタのベ
ースおよびエミッタに接続され、コレクタ側に接続され
た電流源から受電する第２のトランジスタと、コレクタ
が抵抗を介して前記一方の給電線路に接続され、エミッ
タが前記第１のトランジスタのエミッタに接続され、前
記電流源からの電流の一部がベースに供給される第３の
トランジスタと、エミッタが前記一方の給電線路に接続
され、前記第３のトランジスタのコレクタ電流がベース
に供給され、コレクタ電流を前記第１および第２のトラ
ンジスタのベースに供給する第４のトランジスタを具備
してなるカレントミラー回路。1. A first transistor having a collector connected to one power supply line and feeding a load from an emitter side, and a base and an emitter respectively connected to a base and an emitter of the first transistor and connected to a collector side. Second transistor for receiving power from the generated current source, a collector connected to the one power supply line via a resistor, an emitter connected to the emitter of the first transistor, and a part of the current from the current source. Is supplied to the base, an emitter is connected to the one power supply line, the collector current of the third transistor is supplied to the base, and the collector current is supplied to the bases of the first and second transistors. A current mirror circuit comprising a fourth transistor for supplying to.
ランジスタのエミッタと第３のトランジスタのエミッタ
を接続し、前記第３のトランジスタのコレクタに第４の
トランジスタのベースを接続し、前記第４のトランジス
タのコレクタを前記第１のトランジスタのベースに接続
したことを特徴とする特許請求の範囲第１項記載のカレ
ントミラー回路。2. The emitter of the first transistor is connected to the emitter of the second transistor and the emitter of the third transistor, and the collector of the third transistor is connected to the base of the fourth transistor. The current mirror circuit according to claim 1, wherein the collector of the transistor is connected to the base of the first transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60137257A JPH0728184B2 (en) | 1985-06-24 | 1985-06-24 | Current mirror circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60137257A JPH0728184B2 (en) | 1985-06-24 | 1985-06-24 | Current mirror circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61295708A JPS61295708A (en) | 1986-12-26 |
| JPH0728184B2 true JPH0728184B2 (en) | 1995-03-29 |
Family
ID=15194435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60137257A Expired - Lifetime JPH0728184B2 (en) | 1985-06-24 | 1985-06-24 | Current mirror circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728184B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0736496B2 (en) * | 1987-06-05 | 1995-04-19 | 株式会社東芝 | Semiconductor circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57206107A (en) * | 1981-06-15 | 1982-12-17 | Toshiba Corp | Current mirror circuit |
| JPS5854710A (en) * | 1981-09-28 | 1983-03-31 | Nec Corp | Current mirror circuit |
-
1985
- 1985-06-24 JP JP60137257A patent/JPH0728184B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61295708A (en) | 1986-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2217134A (en) | Amplifier circuit | |
| JP3225514B2 (en) | Output stage for operational amplifier | |
| JPH0728184B2 (en) | Current mirror circuit | |
| EP0715405A2 (en) | Amplifier circuit and method | |
| JP2685285B2 (en) | Transistor circuit | |
| JPH063850B2 (en) | Current mirror circuit | |
| JPS62152205A (en) | Current mirror circuit | |
| JPH06260846A (en) | Power amplifier | |
| JP3103104B2 (en) | Buffer circuit | |
| JP2853278B2 (en) | Drive circuit | |
| JP3980337B2 (en) | Track hold circuit | |
| JPH08237044A (en) | Push-pull circuit | |
| JPS63231514A (en) | Semiconductor integrated circuit | |
| JPS60245464A (en) | Charge pump type booster circuit | |
| JPH03744Y2 (en) | ||
| JP2844796B2 (en) | Amplifier circuit | |
| JPS58104509A (en) | Power amplifier | |
| JPS60257609A (en) | Output circuit | |
| JPS63178910U (en) | ||
| JPH0458202B2 (en) | ||
| JP2003244839A (en) | Power supply | |
| JPH0376043B2 (en) | ||
| JPH056803B2 (en) | ||
| JPH0344449B2 (en) | ||
| JPS58108823A (en) | Level shifting circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |