JPH07281639A - Gradation driving method of active matrix type liquid crystal display and active matrix type liquid crystal display - Google Patents

Abstract

PURPOSE:To enable multigradation display with a low electric power. CONSTITUTION:A reference voltage complied with the polarity of an AC signal S2 is applied on a data signal line 2-i only during a period tw and the potential of the data signal line 2-i is made equal to the reference voltage only during the period tw. Since the data signal line 2-i after the termination of the period tw becomes a high impedance state, the voltage is held by means of electric charge stored in a wiring capacitor of the data signal line 2-i. A lamp driving voltage is applied on all wiring capacitors of the data signal line 2-i and the voltage of the data signal line 2-i in the high impedance state causes the equivalent voltage charge following up the waveform of the lamp driving voltage generated by a scanning signal circuit 60 and a common electrode driving circuit 100. The potential difference between the voltage of the data signal line 2-i just after the termination of the period tw and the voltage of a common electrode 8 becomes a writing voltage in a liquid crystal cell.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、アクティブマトリクス
型液晶パネルを備えたアクティブマトリクス型液晶ディ
スプレイの階調駆動方法およびアクティブマトリクス型
液晶ディスプレイに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gradation driving method for an active matrix type liquid crystal display having an active matrix type liquid crystal panel and an active matrix type liquid crystal display.

【０００２】[0002]

【従来の技術】従来、このような分野の技術としては、
例えば、次のような文献に記載されるものがあった。 文献１；テレビジョン学会誌、４２［１］（１９８
８）、Ｐ．１０−２９ 文献２；電子技術、［６］、（１９９３）、Ｐ．４５−
４９ アクティブマトリクス型液晶パネルを備えたアクティブ
マトリクス型液晶ディスプレイは、製造工程が複雑であ
るが、フルカラー画像表示性能が優れているため、注目
され、種々の提案がされている。以下、図面を参照しつ
つ、代表的なアクティブマトリクス型液晶パネルとして
知られる薄膜トランマジスタ（Thin Film Transistor、
以下ＴＦＴという）および液晶表示素子（以下、ＬＣＤ
という）を組み合わせて構成したＴＦＴ−ＬＣＤの概略
を説明する。2. Description of the Related Art Conventionally, as a technique in such a field,
For example, some documents were described in the following documents. Reference 1: Television Society, 42 [1] (198)
8), P.I. 10-29 Reference 2; Electronic Technology, [6], (1993), P.P. 45-
49 The active matrix type liquid crystal display provided with the active matrix type liquid crystal panel has a complicated manufacturing process, but since it has excellent full color image display performance, it has been noted and various proposals have been made. Hereinafter, referring to the drawings, a thin film transistor (Thin Film Transistor) known as a typical active matrix type liquid crystal panel
Hereinafter referred to as TFT, and liquid crystal display element (hereinafter, LCD)
The outline of a TFT-LCD configured by combining the above) will be described.

【０００３】図２は前記文献１の記載されたＴＦＴ−Ｌ
ＣＤの概略断面図である。アクティブマトリクス型液晶
パネルの一つであるＴＦＴ−ＬＣＤでは、例えば透明な
ガラス基板からなる背面基板１と前面基板６とが対向配
置されている。背面基板１上に絶縁膜（図示せず）を介
して複数のデータ信号線２−ｉと複数の走査信号線３−
ｊとが交差配置され、その交点に各画素電極４に対応し
たスイッチング素子としてＴＦＴ５が接続されている。
前面基板１上には、各表示セルの画素電極４と対向する
部分に、表示色に対応する赤、緑、青のカラーフィルタ
７が設けられ、さらにその上に透明な共通電極（以下、
コモン電極と呼ぶ）８が設けられている。背面基板１及
び前面基板６の両表面には、適当な方向に配向処理され
た配向膜が設けられ、それら両基板１，６の配向膜が液
晶層９を介して対向配置されて貼り合わされている。さ
らに、背面基板１及び前面基板６の背面には、互いの偏
光軸が平行あるいは垂直になるように偏光膜１０，１１
がそれぞれ貼り付けられている。このようなＴＦＴ−Ｌ
ＣＤを備えたアクティブマトリクス型液晶ディスプレイ
では、背面基板１の裏側からバックライトＢＬを当て、
ＴＦＴ５を介して供給される画素電極４の電圧とコモン
電極８の電圧との電位差により、それら両電極４，８間
に挟まれた部分の液晶層９をスイッチングすることによ
り、画像表示をするようになっている。FIG. 2 shows the TFT-L described in the above-mentioned reference 1.
It is a schematic sectional drawing of CD. In a TFT-LCD, which is one of active matrix type liquid crystal panels, a back substrate 1 and a front substrate 6 made of, for example, a transparent glass substrate are arranged to face each other. A plurality of data signal lines 2-i and a plurality of scanning signal lines 3-on the rear substrate 1 via an insulating film (not shown).
and j are arranged in a crossed manner, and the TFT 5 is connected to the intersection as a switching element corresponding to each pixel electrode 4.
On the front substrate 1, red, green, and blue color filters 7 corresponding to display colors are provided at portions facing the pixel electrodes 4 of each display cell, and a transparent common electrode (hereinafter,
A common electrode) 8 is provided. On both surfaces of the back substrate 1 and the front substrate 6, alignment films that have been subjected to an alignment treatment in appropriate directions are provided, and the alignment films of both substrates 1 and 6 are arranged so as to face each other with a liquid crystal layer 9 therebetween and are bonded to each other. There is. Further, on the rear surfaces of the rear substrate 1 and the front substrate 6, the polarizing films 10 and 11 are arranged so that their polarization axes are parallel or perpendicular to each other.
Are attached respectively. Such TFT-L
In an active matrix type liquid crystal display equipped with a CD, a backlight BL is applied from the back side of the rear substrate 1,
An image is displayed by switching the part of the liquid crystal layer 9 sandwiched between the electrodes 4 and 8 by the potential difference between the voltage of the pixel electrode 4 supplied through the TFT 5 and the voltage of the common electrode 8. It has become.

【０００４】図３は、図２に示すＴＦＴ−ＬＣＤにおい
て、２枚の偏光膜１０，１１を平行になるように貼り付
けた構成にした場合のＴＮ（Twisted Neamatic) 液晶セ
ルの電気−光学特性を示す図である。ＴＦＴ−ＬＣＤに
使用されるＴＮ液晶セルは、画素電極４の電圧Ｖ_P とコ
モン電極８の電圧Ｖ_COM との電位差Ｖに対して、光透過
率が急激に増加する閾値電圧Ｖ_THと、光透過率の変動が
なくなる飽和電圧Ｖ_SAT が存在し、Ｖ_TH〜Ｖ_SAT の電圧
範囲ΔＶにおいては、電圧変動により光透過率の変化が
起こるものであるが、一方向電界を駆け続けると応答し
なくなる特性を持っている。そのため、正極性と負極性
の書き込みを交互に行う必要がある。そこで、完全なオ
ン状態を達成するためには、Ｖ_SAT ＜Ｖ_P −Ｖ_COM 、負
極性においては、Ｖ_SAT ＜Ｖ_COM −Ｖ_Pの電圧条件にそ
れぞれ設定し、完全なオフ状態を達成するためには、Ｖ
_TH＞Ｖ_P−Ｖ_COM 、負極性においては、Ｖ_TH＞Ｖ_COM −
Ｖ_P の電圧条件にそれぞれ設定し、階調表示をするため
には、正極性においては、Ｖ_SAT ＞Ｖ_P −Ｖ_COM ＞
Ｖ_TH、負極性においては、Ｖ_SAT ＞Ｖ_COM −Ｖ_P ＞Ｖ_TH
の電圧条件に設定しそれぞれ書き込みを可変制御し、液
晶セルのスイッチングを行うようになっている。FIG. 3 shows the electro-optical characteristics of a TN (Twisted Neamatic) liquid crystal cell in the TFT-LCD shown in FIG. 2 in which two polarizing films 10 and 11 are attached in parallel. FIG. The TN liquid crystal cell used in the TFT-LCD has a threshold voltage V _{TH at} which the light transmittance rapidly increases with respect to the potential difference V between the voltage V _P of the pixel electrode 4 and the voltage V _COM of the common electrode 8, There is a saturation voltage V _{SAT at} which the fluctuation of the transmittance disappears, and in the voltage range ΔV of V _{TH to} V _SAT , the change of the light transmittance occurs due to the voltage fluctuation, but it responds when the unidirectional electric field continues to run. It has the property of disappearing. Therefore, it is necessary to alternately write the positive polarity and the negative polarity. Therefore, in order to achieve the complete on-state, the voltage conditions of V _SAT <V _P −V _COM and in the negative polarity are set to V _SAT <V _COM −V _P , respectively, and the complete off-state is achieved. In order to
_TH > V _P −V _COM , and in the case of negative polarity, V _TH > V _COM −
In order to display gradation by setting the voltage conditions of V _P respectively, in the positive polarity, V _SAT > V _P −V _COM >
V _TH , in the negative polarity, V _SAT > V _COM −V _P > V _TH
The voltage conditions are set to variably control writing, and the liquid crystal cell is switched.

【０００５】図４は図２のＴＦＴ−ＬＣＤを備えた従来
のアクティブマトリクス型液晶ディスプレイの概略の回
路図を示し、図５は図２の液晶セルの等価回路を示し、
図６は従来のＴＦＴ−ＬＣＤの駆動タイミングチャート
を示す。図４に示すように、ＴＦＴ５のスイッチング手
段として、走査信号線３−ｊには走査信号回路２１が接
続され、データ信号線２−ｉには表示信号回路２０がそ
れぞれ接続されている。ＴＦＴ５と電圧Ｖ_COM が印加さ
れるコモン電極８との間には、液晶セル１２が接続され
ている。図５に示すように、ＴＦＴ５とには寄生容量Ｃ
_GSが存在する。液晶セル１２とコモン電極８間の容量Ｃ
_LCがある。コモン電極８と走査信号線３−ｊ間には寄生
容量Ｃ_GCがあり、データ信号線２−ｉと走査信号線３−
ｊとの間には寄生容量Ｃ_GDがあり、データ信号線２−ｊ
とコモン電極８との間には容量Ｃ_DCがある。FIG. 4 shows a schematic circuit diagram of a conventional active matrix type liquid crystal display having the TFT-LCD of FIG. 2, and FIG. 5 shows an equivalent circuit of the liquid crystal cell of FIG.
FIG. 6 shows a driving timing chart of a conventional TFT-LCD. As shown in FIG. 4, as a switching means of the TFT 5, a scanning signal circuit 21 is connected to the scanning signal line 3-j, and a display signal circuit 20 is connected to the data signal line 2-i. A liquid crystal cell 12 is connected between the TFT 5 and the common electrode 8 to which the voltage V _COM is applied. As shown in FIG. 5, the TFT 5 and the parasitic capacitance C
_GS exists. Capacitance C between liquid crystal cell 12 and common electrode 8
There is an _LC . There is a parasitic capacitance C _GC between the common electrode 8 and the scanning signal line 3-j, and the data signal line 2-i and the scanning signal line 3-j are present.
There is a parasitic capacitance C _GD between the data signal line 2-j and the data signal line 2-j
There is a capacitance C _DC between the common electrode 8 and the common electrode 8.

【０００６】図６は、図４に示すアクティブマトリクス
型液晶デイスプレイの駆動タイミングチャートであり、
この図を参照しつつ図４の動作を説明する。ＴＦＴ５の
スイッング手段として設けられた走査信号回路２１及び
表示信号回路２０のうち、該ＴＦＴ５の選択信号とし
て、走査信号回路２１から時間順次にオン電圧Ｖ_G(+)、
又はオフ電圧Ｖ_G(-) が供給される。さらに、ビデオ入
力信号である輝度データ信号として、表示信号回路２０
から正極性の書き込み電圧Ｖ_{D( +)}と負極性の書き込み電
圧Ｖ_D(-)が供給される。すると、ＴＦＴ５によって書き
込まれた画素電極４の電圧Ｖ_P は、図６に示すように、
該ＴＦＴ５の選択信号がオン状態からオフ状態に変化す
る時に、該選択信号が供給されるＴＦＴ５の寄生容量Ｃ
_GSの影響により次式（１）で示されるΔＶ₁ だけ電圧変
動を起こす。 ΔＶ₁ ＝（Ｃ_GS／（Ｃ_GS＋Ｃ_LC））×（Ｖ_G(+)−Ｖ_G(-)） ・・・（１） このために、画素電極４とコモン電極８との間の電位差
が、画素電極４の電圧Ｖ_P の変動に対して、正極性の書
き込み時と負極性の書き込み時とで均等になるようにコ
モン電極８に対してＶ_COM が供給される。FIG. 6 is a drive timing chart of the active matrix type liquid crystal display shown in FIG.
The operation of FIG. 4 will be described with reference to this figure. Of the scanning signal circuit 21 and the display signal circuit 20 provided as the switching means of the TFT 5, the ON voltage V _{G (+)} from the scanning signal circuit 21 is selected in time sequence as the selection signal of the TFT 5.
Alternatively, the off voltage V _{G (−)} is supplied. Further, as a luminance data signal which is a video input signal, the display signal circuit 20
The positive write voltage V _{D ( +)} and the negative write voltage V _{D (−)} are supplied from the above. Then, the voltage V _P of the pixel electrode 4 written by the TFT 5 is as shown in FIG.
When the selection signal of the TFT 5 changes from the ON state to the OFF state, the parasitic capacitance C of the TFT 5 to which the selection signal is supplied
Due to the influence of _GS, a voltage change of ΔV _{1 represented} by the following equation (1) occurs. ΔV ₁ = (C _GS / (C _GS + C _LC )) × (V _{G (+)} −V _{G (-)} ) (1) Therefore, the potential difference between the pixel electrode 4 and the common electrode 8 However, V _COM is supplied to the common electrode 8 in such a manner that the voltage V _P of the pixel electrode 4 varies evenly during positive polarity writing and during negative polarity writing.

【０００７】図７は、前記文献２の記載された従来の表
示信号回路２０内のアナログドライバとディジタルドラ
イバの出力段の構成を示す回路図である。図７（ａ）
は、アナログドライバの出力段の例である。このアナロ
グドライバは、アナログのビデオ信号ＡＳの電位をホー
ルドするサンプルホールド部を構成する２個の容量３
０，３１と、バッファ出力部を構成する電流源３４、オ
ペアンプ３３、及びトランジスタ３５と、これらの各要
素間の接続を制御する６個のスイッチ３２ａ〜３２ｆを
備えている。このアナログドライバは、階調表示におけ
る中間調に対応する電圧をアナログ信号ＡＳとして入力
し、各画素電極４に割り当てて出力端子ＯＵＴから出力
するものである。入力されたビデオ信号ＡＳは、サンプ
ルホールド部に蓄積された後、バッファ出力部を介して
出力端子ＯＵＴから出力される。このアナログドライバ
は、オペアンプ３３を電流源３４により駆動しているた
め、階調の多階調化が図れる反面、消費電力が大きくな
る欠点を有し、駆動回路のＩＣ化では高集積化が困難で
ある。FIG. 7 is a circuit diagram showing the configuration of the output stages of the analog driver and the digital driver in the conventional display signal circuit 20 described in Document 2. Figure 7 (a)
Is an example of the output stage of the analog driver. This analog driver includes two capacitors 3 that form a sample and hold unit that holds the potential of the analog video signal AS.
0, 31, a current source 34 that constitutes a buffer output unit, an operational amplifier 33, a transistor 35, and six switches 32a to 32f that control connections between these elements. This analog driver inputs a voltage corresponding to a halftone in gradation display as an analog signal AS, allocates it to each pixel electrode 4, and outputs it from an output terminal OUT. The input video signal AS is stored in the sample hold unit and then output from the output terminal OUT via the buffer output unit. Since this analog driver drives the operational amplifier 33 by the current source 34, it is possible to increase the number of gray scales, but on the other hand, it has a drawback that it consumes a large amount of power, and it is difficult to achieve high integration with an IC drive circuit. Is.

【０００８】一方、図７（ｂ）は、８階調のディジタル
ドライバの出力段回路構成例である。デジタルドライバ
とは、その中間調に対応する電圧レベルをデジタルコー
ドとして入力し、デジタル／アナログ変換を行って所望
の電圧レベルを出力するものである。このデジタルドラ
イバは、クロック信号ＣＫ及びスタートパルスＳＰを入
力するタイミングジェネレータ４０と、タイミングジェ
ネレータ４０からのタイミング信号でカラービデオ信号
ＤＳ１〜ＤＳ３を順次取り込むデータレジスタ４１とを
有している。データレジスタ４１は、ラッチストローブ
信号ＳＴＢでデータレジスタ４１に格納してデータを一
斉に取り込んで記憶するデータレジスタ４２に接続され
ている。データレジスタ４２の出力側には、デコード及
びデコード結果のレベルをシフトするデコード・レベル
シフト回路５３に接続されている。デコード・レベルシ
フト回路５３の出力側には、階調用電圧Ｖ₀ 〜Ｖ₇ に接
続されたアナログスイッチ４４−１〜４４−８によりデ
コード・レベルシフト回路５３の出力に基づいていずれ
かの階調用電圧Ｖ₀ 〜Ｖ₇ を選択するデジタル／アナロ
グ変換回路４４に接続されている。デジタル／アナログ
変換回路４４により、カラービデオ信号ＤＳ１〜ＤＳ３
の階調に応じた電圧が出力端子ＯＵＴより出力される。
この構成のドライバにおいては、出力段がアナログスイ
ッチ４４−１〜４４−８で構成されているため、消費電
力が少なくなる反面、多階調化を図る場合に、階調再現
数相当の外部の電源が必要とする。そのため、駆動回路
のＩＣ化を行うとＩＣ内部における電源入力ラインの配
線系の占める面積が増大し、経済的でなくなる。On the other hand, FIG. 7B shows an example of the output stage circuit configuration of a digital driver with 8 gradations. The digital driver inputs a voltage level corresponding to the halftone as a digital code, performs digital / analog conversion, and outputs a desired voltage level. This digital driver has a timing generator 40 that inputs a clock signal CK and a start pulse SP, and a data register 41 that sequentially takes in the color video signals DS1 to DS3 by the timing signal from the timing generator 40. The data register 41 is connected to the data register 42 which stores the data in the data register 41 by the latch strobe signal STB and fetches and stores the data all at once. The output side of the data register 42 is connected to a decoding / level shift circuit 53 for shifting the level of decoding and the result of decoding. Based on the output of the decode / level shift circuit 53, analog switches 44-1 to 44-8 connected to the gradation voltages V _{0 to} V ₇ are provided on the output side of the decode / level shift circuit 53. It is connected to a digital / analog conversion circuit 44 which selects the voltages V _{0 to} V ₇ . The digital / analog conversion circuit 44 causes the color video signals DS1 to DS3.
The voltage corresponding to the gradation of is output from the output terminal OUT.
In the driver of this configuration, since the output stage is composed of the analog switches 44-1 to 44-8, the power consumption is reduced, but in the case of increasing the number of gradations, an external number equivalent to the number of gradation reproductions is required. Power supply needed. Therefore, if the drive circuit is integrated into an IC, the area occupied by the wiring system of the power input line inside the IC increases, which is not economical.

【０００９】[0009]

【発明が解決しようとする課題】しかしながら、従来の
アクティブマトリクス型液晶ディスプレイの階調駆動方
法及びアクティブマトリクス型液晶ディスプレイにおい
ては、次のような課題があった。アクティブマトリクス
型液晶パネルに対する輝度データ信号を、図７（ａ）の
ように、アナログ信号で供給する場合、多階調化により
高画質をすることができるが、消費電力が大きいという
問題点がある。また、図７（ｂ）に示すように中間調に
対応するデジタルコードを入力し、デジタル／アナログ
変換を行って階調された電圧レベルを出力する場合、階
調数分の電源を必要とし、電源ラインなどによって高集
積化が困難となるという問題点があった。すなわち、低
消費電力、高画質、高集積化が可能なアクティブマトリ
クス型液晶ディスプレイを実現することができなかっ
た。However, the conventional active matrix type liquid crystal display gradation driving method and active matrix type liquid crystal display have the following problems. When the luminance data signal for the active matrix type liquid crystal panel is supplied as an analog signal as shown in FIG. 7A, high image quality can be achieved by increasing the number of gradations, but there is a problem that power consumption is large. . Further, as shown in FIG. 7B, when a digital code corresponding to a halftone is input and digital / analog conversion is performed to output a grayscaled voltage level, power supplies for the number of grayscales are required, There is a problem that it becomes difficult to achieve high integration due to the power supply line and the like. That is, it was not possible to realize an active matrix type liquid crystal display capable of low power consumption, high image quality and high integration.

【００１０】[0010]

【課題を解決するための手段】第１の発明は、前記課題
を解決するために、透光性の背面基板と、前記背面基板
上に交差して配置形成される複数のデータ信号線及び走
査信号線と、前記各データ信号線と走査信号線の交差箇
所に各画素電極に対応してそれぞれ接続された複数の薄
膜トランジスタと、前記背面基板に対向して配置された
透光性の前面基板と、前記前面基板上の各液晶セルの画
素電極と対向する部分に設けられた表示色に対応するカ
ラーフィルタと、前記カラーフィルタ上に設けられた透
光性の共通電極と、前記背面基板及び前面基板の表面に
それぞれ対向して配設され所定方向に配向処理された配
向膜と、前記背面基板及び前面基板側の配向膜間に介装
された液晶層と、前記背面基板及び前面基板の背面にそ
れぞれ貼着された偏光膜とを、備えたＴＦＴ−ＬＣＤ等
のアクティブマトリクス型液晶パネルと、ビデオ入力信
号に応じて前記液晶セルの駆動電圧を前記データ信号線
に出力する表示信号回路と、前記走査信号線に走査信号
を出力する走査信号回路と、前記共通電極を駆動する共
通電極駆動回路とを備えたアクティブマトリクス型液晶
パネルの交流駆動を行うアクティブマトリクス型液晶デ
ィスプレイの階調駆動方法において、次にような手段を
講じている。すなわち、前記表示信号回路が、前記ビデ
オ入力信号の階調度に応じてパルス幅変調し、該パルス
幅変調されたパルスの出力期間に交流駆動するその極性
に応じた基準電圧を前記データ信号線に出力し、当該パ
ルス出力期間以外は前記データ信号線をハイインピーダ
ンス状態とし、前記共通電極駆動回路が、前記共通電極
には交流駆動するその極性に応じて、順次上昇あるいは
低下するランプ駆動電圧を印加し、前記走査信号回路
が、前記走査信号に前記ランプ駆動電圧を重畳させた信
号を前記走査信号線に出力するようにしている。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, a first aspect of the present invention is to provide a translucent rear substrate, and a plurality of data signal lines and scans arranged and formed so as to intersect the rear substrate. A signal line, a plurality of thin film transistors respectively connected to the respective pixel electrodes corresponding to the intersections of the data signal lines and the scanning signal lines, and a translucent front substrate arranged to face the rear substrate. A color filter corresponding to a display color provided on a portion of the front substrate facing the pixel electrode of each liquid crystal cell, a translucent common electrode provided on the color filter, the back substrate and the front face. Alignment films, which are respectively disposed facing the surface of the substrate and are aligned in a predetermined direction, a liquid crystal layer interposed between the alignment films on the back substrate and the front substrate side, and the back faces of the back substrate and the front substrate. Affixed to each An active matrix type liquid crystal panel such as a TFT-LCD provided with a light film, a display signal circuit for outputting a driving voltage of the liquid crystal cell to the data signal line according to a video input signal, and a scanning signal line for scanning. In the gradation driving method of the active matrix type liquid crystal display for AC driving of the active matrix type liquid crystal panel including the scanning signal circuit for outputting a signal and the common electrode driving circuit for driving the common electrode, the following means are provided. Are taking. That is, the display signal circuit performs pulse width modulation according to the gradation level of the video input signal, and AC-drives a reference voltage corresponding to the polarity of the pulse width-modulated pulse in the output period of the pulse to the data signal line. During the period other than the pulse output period, the data signal line is set to a high impedance state, and the common electrode drive circuit applies a lamp drive voltage to the common electrode, which sequentially increases or decreases according to the polarity of AC drive. Then, the scan signal circuit outputs a signal in which the lamp drive voltage is superimposed on the scan signal to the scan signal line.

【００１１】第２の発明は、第１の発明のＴＦＴ−ＬＣ
Ｄ等のアクティブマトリクス型液晶パネルと、ビデオ入
力信号に応じて前記液晶セルの駆動電圧を前記データ信
号線に出力する表示信号回路と、前記走査信号線に走査
信号を出力する走査信号回路と、前記共通電極を駆動す
る共通電極駆動回路とを備え前記アクティブマトリクス
型液晶パネルの交流駆動を行うアクティブマトリクス型
液晶ディスプレイにおいて、以下の回路を備えている。
すなわち、前記表示信号回路は、前記ビデオ入力信号の
階調度に応じてパルス幅変調するパルス幅変換回路と、
該パルス幅変調されたパルスの出力期間に交流駆動する
その極性に応じた基準電圧を前記データ信号線に出力
し、当該パルス出力期間以外は前記データ信号線をハイ
インピーダンス状態とするスイッチ回路とを備え、共通
電極駆動回路は、交流駆動するその極性に応じて、順次
上昇あるいは低下するランプ駆動電圧を生成するランプ
電圧駆動回路を備え、前記走査信号回路は、交流駆動す
るその極性に応じて、順次上昇あるいは低下するランプ
駆動電圧を生成するランプ電圧駆動回路と、前記走査信
号に前記ランプ駆動電圧を重畳する走査信号変換回路と
を備えている。The second invention is the TFT-LC of the first invention.
An active matrix type liquid crystal panel such as D, a display signal circuit for outputting a driving voltage of the liquid crystal cell to the data signal line in response to a video input signal, and a scanning signal circuit for outputting a scanning signal to the scanning signal line, An active matrix type liquid crystal display including the common electrode driving circuit for driving the common electrode and performing AC driving of the active matrix type liquid crystal panel includes the following circuits.
That is, the display signal circuit includes a pulse width conversion circuit that performs pulse width modulation according to the gradation of the video input signal,
A switch circuit that outputs a reference voltage corresponding to its polarity, which is AC-driven during the output period of the pulse width-modulated pulse, to the data signal line and puts the data signal line in a high impedance state except during the pulse output period. The common electrode drive circuit includes a lamp voltage drive circuit that generates a lamp drive voltage that sequentially increases or decreases according to the polarity of the AC drive, and the scan signal circuit, according to the polarity of the AC drive, A lamp voltage drive circuit that generates a lamp drive voltage that sequentially increases or decreases and a scan signal conversion circuit that superimposes the lamp drive voltage on the scan signal are provided.

【００１２】第３の発明は、第２の発明において、前記
交流駆動するその極性により変動する基準電圧と同等の
電圧振幅を有する電源電圧及び基準電圧と同等の電圧振
幅を重畳させた制御信号を前記表示信号回路に供給する
ようにしている。第４の発明は、第２または第３の発明
において、前記画素電極に対して補助容量と該補助容量
に電圧を印加するための補助容量線とを設け、前記補助
容量線には前記ランプ駆動電圧を印加するようにしてい
る。第５の発明は、第２または第３の発明において、前
記画素電極と該画素電極に薄膜トランドスタを介して接
続される走査信号線の前段の走査信号線との間に補助容
量を設けている。According to a third aspect of the present invention, in the second aspect of the present invention, a control signal in which a power supply voltage having a voltage amplitude equivalent to a reference voltage that varies depending on the polarity of AC driving and a voltage amplitude equivalent to the reference voltage are superimposed is provided. The display signal circuit is supplied. In a fourth aspect based on the second or third aspect, an auxiliary capacitance and an auxiliary capacitance line for applying a voltage to the auxiliary capacitance are provided to the pixel electrode, and the lamp drive is provided on the auxiliary capacitance line. A voltage is applied. In a fifth aspect based on the second or third aspect, an auxiliary capacitance is provided between the pixel electrode and a scanning signal line preceding the scanning signal line connected to the pixel electrode via a thin film transistor. .

【００１３】[0013]

【作用】第１及び第２の発明によれば、以上のようにア
クティブマトリクス型液晶ディスプレイの階調駆動方法
及びアクティブマトリクス型液晶ディスプレイを構成し
たので、表示信号回路により、ビデオ入力信号の階調度
に応じてパルス幅変調し、該パルス幅変調されたパルス
の出力期間に交流駆動するその極性に応じた基準電圧を
前記データ信号線に出力し、当該パルス出力期間以外は
前記データ信号線をハイインピーダンス状態とする。共
通電極駆動回路により、共通電極には交流駆動するその
極性に応じて、順次上昇あるいは低下するランプ駆動電
圧を印加し、走査信号回路により、走査信号にランプ駆
動電圧を重畳させた信号を走査信号線に出力する。デー
タ信号線がハイインピーダンス状態になった時点におい
て、データ信号線の電位が、データ信号線と共通電極と
の間の容量、及びデータ信号線と走査信号線との間の配
線容量によりランプ駆動電圧と同等に追従して変化する
ので、画素電極の電位と共通電極との間の電位差はデー
タ信号線がハイインピーダンスになった時点において決
まってしまう。一方、パルスの出力期間が長ければそれ
だけデータ信号線の変化する電位は小さくなり、画素電
極の電位と共通電極との間の電位差が大きくなる。すな
わち、ビデオ入力信号の階調度に応じて、画素電極の電
位と共通電極との間の電位差が変化する。第３の発明に
よれば、交流駆動するその極性により変動する基準電圧
と同等の電圧振幅を有する電源電圧及び基準電圧と同等
の電圧振幅を重畳させた制御信号を前記表示信号回路に
供給するので、スイッチ回路の基準電圧の見掛け上の変
動をゼロにする。第４の発明によれば、補助容量線にラ
ンプ駆動電圧を印加するので、補助容量にはこのランプ
駆動電圧が印加される。よって、データ信号線がハイイ
ンピーダス状態において画素電極の電位がランプ駆動電
圧に追従して変化する。第５の発明によれば、補助容量
には走査信号線によりランプ電圧が印加されるので、デ
ータ信号線がハイインピーダス状態において画素電極の
電位がランプ駆動電圧と同等に追従して変化する。従っ
て、前記課題を解決できるのである。According to the first and second aspects of the present invention, since the gradation driving method of the active matrix type liquid crystal display and the active matrix type liquid crystal display are configured as described above, the gradation level of the video input signal is changed by the display signal circuit. Pulse width modulation in accordance with the pulse width modulation, and a reference voltage corresponding to the polarity of the AC drive during the pulse output period of the pulse width modulated is output to the data signal line, and the data signal line is high except during the pulse output period. Set to impedance state. The common electrode drive circuit applies a lamp drive voltage to the common electrode, which sequentially increases or decreases according to the polarity of AC drive, and the scanning signal circuit superimposes the lamp drive voltage on the scanning signal. Output to line. At the time when the data signal line is in the high impedance state, the potential of the data signal line changes depending on the capacitance between the data signal line and the common electrode and the wiring capacitance between the data signal line and the scanning signal line. Therefore, the potential difference between the potential of the pixel electrode and the common electrode is determined when the data signal line becomes high impedance. On the other hand, the longer the pulse output period, the smaller the changing potential of the data signal line, and the larger the potential difference between the potential of the pixel electrode and the common electrode. That is, the potential difference between the potential of the pixel electrode and the common electrode changes according to the gradation level of the video input signal. According to the third aspect of the present invention, the control signal in which the power supply voltage having the voltage amplitude equivalent to the reference voltage that varies according to the polarity of AC driving and the voltage amplitude equivalent to the reference voltage are superimposed is supplied to the display signal circuit. , The apparent fluctuation of the reference voltage of the switch circuit is set to zero. According to the fourth aspect of the invention, since the lamp drive voltage is applied to the auxiliary capacitance line, this lamp drive voltage is applied to the auxiliary capacitance. Therefore, the potential of the pixel electrode changes following the lamp driving voltage when the data signal line is in the high impedance state. According to the fifth aspect, since the ramp voltage is applied to the auxiliary capacitance by the scanning signal line, the potential of the pixel electrode changes in the same manner as the ramp driving voltage while the data signal line is in the high impedance state. Therefore, the above problem can be solved.

【００１４】[0014]

【実施例】第１の実施例 図１は、本発明の第１の実施例のアクティブマトリクス
型液晶ディスプレイの階調駆動方法を説明するためのＴ
ＦＴ−ＬＣＤを備えたアクティブマトリクス型液晶ディ
スプレイの回路図であり、従来の図４中の要素と共通の
要素には共通の符号が付されている。図１に示す階調駆
動回路は、従来の図４のアクティブマトリクス型液晶デ
ィスプレイ内に設けられるものであり、表示信号回路５
０、走査信号回路６０、及びコモン電極駆動回路１００
により構成されている。この階調駆動回路が、従来の階
調駆動回路と異なる点は、表示信号回路５０、及び走査
信号回路６０が、従来の表示信号回路２０、及び走査信
号回路２１と回路構成が異なっており、またコモン電極
８にランプ駆動電圧を印加するコモン電極駆動回路１０
０を設けたことである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment FIG. 1 is a diagram for explaining a gradation driving method for an active matrix type liquid crystal display according to a first embodiment of the present invention.
FIG. 5 is a circuit diagram of an active matrix liquid crystal display provided with an FT-LCD, in which elements common to those in the conventional FIG. 4 are denoted by common reference numerals. The gradation drive circuit shown in FIG. 1 is provided in the conventional active matrix type liquid crystal display of FIG.
0, scan signal circuit 60, and common electrode drive circuit 100
It is composed by. This grayscale driving circuit is different from the conventional grayscale driving circuit in that the display signal circuit 50 and the scanning signal circuit 60 are different in circuit configuration from the conventional display signal circuit 20 and the scanning signal circuit 21. Further, a common electrode drive circuit 10 for applying a lamp drive voltage to the common electrode 8
0 is provided.

【００１５】図８は、図１中の表示信号回路５０の回路
図である。図８に示すように、この表示信号回路５０
は、ビデオ信号Ｓ１を入力する入力端子に接続され、ビ
デオ信号Ｓ１の階調度に応じてパルス幅変換するパルス
幅変換回路５０を有している。パルス幅変換回路５０の
出力側には、交流化信号Ｓ２及び交流化信号Ｓ１の極性
に応じて印加する基準電源Ｖ_B1およびＶ_B2を入力する入
力端子に接続されたアナログスイッチ回路５２が接続さ
れている。アナログスイッチ回路５２は、基準電源Ｖ_B1
およびＶ_B2が印加される２つの入力端子、及びこれらの
いずれかの基準電源を選択する制御信号としての交流化
信号Ｓ２を入力する入力端子に接続され、各データ信号
線２−ｉ（ｉ＝１〜ｍ）毎に設けられたアナログスイッ
チ５２−ｉ（ｉ＝１〜ｍ）有している。アナログスイッ
チ５２−ｉ、及びパルス幅変換回路５０の出力側には、
アナログスイッチ５３−ｉが接続されている。FIG. 8 is a circuit diagram of the display signal circuit 50 shown in FIG. As shown in FIG. 8, this display signal circuit 50
Has a pulse width conversion circuit 50 which is connected to an input terminal for inputting the video signal S1 and converts the pulse width according to the gradation of the video signal S1. An analog switch circuit 52 connected to an input terminal for inputting reference power supplies V _B1 and V _B2 applied according to the polarities of the alternating signal S2 and the alternating signal S1 is connected to the output side of the pulse width conversion circuit 50. ing. The analog switch circuit 52 has a reference power source V _B1.
And V _B2 are applied to the two input terminals, and an input terminal for inputting an alternating signal S2 as a control signal for selecting one of these reference power supplies, and each data signal line 2-i (i = 1 to m) are provided for each analog switch 52-i (i = 1 to m). On the output side of the analog switch 52-i and the pulse width conversion circuit 50,
The analog switch 53-i is connected.

【００１６】図９は、図１中の走査信号回路６０の回路
図である。図９に示すように、この走査信号回路６０
は、変換部６１を有している。変換部６１は、走査信号
Ｓ１０として走査クロックＳ１０ａ及び走査データ信号
Ｓ１０ｂを入力する入力端子に接続され、変換走査クロ
ックＳ７０ａ及び変換走査データ信号Ｓ７０ｂからなる
変換制御信号Ｓ７０を生成して走査ドライバ９０に供給
する制御信号変換回路７０、及びＶ_dd1(+)，Ｖ_dd1(-)，
Ｖ_dd2(+)，Ｖ_dd2(-)の電源電位に接続され、ランプ駆動
電圧Ｓ８０を生成して走査ドライバ９０に供給する電源
電圧変換回路８０とにより構成されている。制御信号変
換回路７０は、変換走査クロックＳ７０ａ及び変換走査
データ信号Ｓ７０ｂからなる変換制御信号Ｓ７０を生成
して走査ドライバ９０に供給する回路である。電源電圧
変換回路８０は、交流化信号Ｓ１の極性に応じて、順次
上昇または低下するランプ駆動電圧Ｓ８０を生成するラ
ンプ駆動電圧回路である。走査信号変換回路７０、及び
電源電圧変換回路８０の出力側には、走査信号ドライバ
９０が接続されている。制御信号変換回路７０、及び走
査ドライバ９０は、走査信号Ｓ１０とランプ駆動電圧Ｓ
８０とを重畳する回路である。FIG. 9 is a circuit diagram of the scanning signal circuit 60 shown in FIG. As shown in FIG. 9, this scanning signal circuit 60
Has a conversion unit 61. The conversion unit 61 is connected to an input terminal for inputting the scan clock S10a and the scan data signal S10b as the scan signal S10, generates the conversion control signal S70 including the conversion scan clock S70a and the conversion scan data signal S70b, and supplies the conversion control signal S70 to the scan driver 90. Control signal conversion circuit 70 for supplying, and V _{dd1 (+)} , V _{dd1 (-)} ,
The power supply voltage conversion circuit 80 is connected to the power supply potentials of V _{dd2 (+)} and V _{dd2 (-)} and generates the lamp drive voltage S 80 and supplies it to the scan driver 90. The control signal conversion circuit 70 is a circuit that generates a conversion control signal S70 including a conversion scan clock S70a and a conversion scan data signal S70b and supplies the conversion control signal S70 to the scan driver 90. The power supply voltage conversion circuit 80 is a lamp drive voltage circuit that generates a lamp drive voltage S80 that sequentially increases or decreases according to the polarity of the alternating signal S1. A scan signal driver 90 is connected to the output sides of the scan signal conversion circuit 70 and the power supply voltage conversion circuit 80. The control signal conversion circuit 70 and the scan driver 90 include a scan signal S10 and a lamp drive voltage S.
It is a circuit for superimposing 80 and 80.

【００１７】図１０は、図９中の制御信号変換回路７０
の回路図である。図１０に示すように、この制御信号変
換回路７０は、ロジック電源電位Ｖ_L(+)に接続された抵
抗７１ａ及び７１ｂを有している。抵抗７１ａは、フォ
トカプラ７２ａに接続され、抵抗７１ｂは、フォトカプ
ラ７２ｂに接続されている。フォトカプラ７２ａは、走
査線クロック信号Ｓ１０ａを入力する入力端子に接続さ
れ、フォトカプラ７２ｂは、走査線データ信号Ｓ１０ｂ
を入力する入力端子に接続さている。また、フォトカプ
ラ７２ａ、及び７２ｂには、後述する図１１中の電源電
圧変換回路８０によって生成された変換ロジック電源Ｖ
_CL(+) 、及びＶ_{CL(- )} が接続されている。フォトカプラ
７２ａからは、変換走査クロック信号Ｓ７０ａが走査信
号ドライバ９０に出力され、フォトカプラ７２ｂからは
変換走査データ信号Ｓ７０ｂが走査信号ドライバ９０に
変換走査制御信号Ｓ７０として出力される。FIG. 10 shows a control signal conversion circuit 70 shown in FIG.
It is a circuit diagram of. As shown in FIG. 10, the control signal conversion circuit 70 has resistors 71a and 71b connected to the logic power supply potential _{VL (+)} . The resistor 71a is connected to the photocoupler 72a, and the resistor 71b is connected to the photocoupler 72b. The photocoupler 72a is connected to an input terminal for inputting the scanning line clock signal S10a, and the photocoupler 72b is connected to the scanning line data signal S10b.
Is connected to the input terminal. Further, the photocouplers 72a and 72b have a conversion logic power supply V generated by a power supply voltage conversion circuit 80 in FIG.
_{CL (+)} and V _{CL (- )} are connected. The photocoupler 72a outputs the converted scan clock signal S70a to the scan signal driver 90, and the photocoupler 72b outputs the converted scan data signal S70b to the scan signal driver 90 as the converted scan control signal S70.

【００１８】図１１は、図９中の電源電圧変換回路８０
の一例を示す図である。図１１に示すようにこの電源電
圧変換回路８０は、電源電位Ｖ_dd1(+)に接続されたアナ
ログスイッチ８１ａと電源電位Ｖ_dd1(-)に接続されたア
ナログスイッチ８１ｂとを有している。アナログスイッ
チ８１ａ、及び８１ｂの他方の端子には、抵抗８２ａが
接続されている。アナログスイッチ８１ａにはスイッチ
ングを制御する交流化信号Ｓ２が入力され、アナログス
イッチ８１ｂにはスイッチングを制御する信号として交
流化信号Ｓ２のインバータ８１ｃによる反転信号が入力
される。抵抗８２ｂの他方の端子には、容量８３及び第
１のオペアンプ８４ａの(-) 入力端子に接続されてい
る。第１のオペアンプ８４ａの(+) 入力端子には、接地
電位に接続されている。容量８３の他方の端子と第１の
オペアンプ８４ａの出力側が接続され、この接続点には
抵抗８５ａが接続されている。一方の端子が電源電位Ｖ
_dd2(+)に接続され、他方の端子が電源電位Ｖ_dd2(-)に接
続された可変抵抗８２ｂが第２のオペアンプ８４ｂの
(+) 入力端子に接続されている。第２のオペアンプ８４
ｂの(-) 入力端子と出力が接続されている。第２のオペ
アンプ８４ｂの出力側には、抵抗８５ｂの一方の端子が
接続されている。抵抗８５ｂの他方の端子は、抵抗８５
ａの他方の端子が接続され、さらに、第３のオペアンプ
８６の(-) 入力端子が接続されている。第３のオペアン
プ８６の(+) 入力端子は、接地電位に接続されている。
第３のオペアンプ８６の出力側には、パワーＭＯＳトラ
ンドスタ等で構成されたバッファ８７が接続され、バッ
ファ８７からは変換電源電圧Ｓ８０が出力される。ま
た、図１中のコモン電極駆動回路１００は、図１１中の
電源電圧変換回路８０と同等の回路で構成されている。FIG. 11 shows a power supply voltage conversion circuit 80 shown in FIG.
It is a figure which shows an example. As shown in FIG. 11, the power supply voltage conversion circuit 80 has an analog switch 81a connected to the power supply potential V _{dd1 (+)} and an analog switch 81b connected to the power supply potential V _{dd1 (-)} . A resistor 82a is connected to the other terminals of the analog switches 81a and 81b. An alternating signal S2 for controlling switching is input to the analog switch 81a, and an inverted signal of the alternating signal S2 by the inverter 81c is input to the analog switch 81b as a signal for controlling switching. The other terminal of the resistor 82b is connected to the capacitor 83 and the (−) input terminal of the first operational amplifier 84a. The (+) input terminal of the first operational amplifier 84a is connected to the ground potential. The other terminal of the capacitor 83 is connected to the output side of the first operational amplifier 84a, and the resistor 85a is connected to this connection point. One terminal is the power supply potential V
_The variable resistor 82b connected to _{dd2 (+)} and the other terminal to the power supply potential V _{dd2 (-)} is connected to the second operational amplifier 84b.
It is connected to the (+) input terminal. Second operational amplifier 84
The (-) input terminal of b and the output are connected. One terminal of the resistor 85b is connected to the output side of the second operational amplifier 84b. The other terminal of the resistor 85b is connected to the resistor 85b.
The other terminal of a is connected, and further, the (-) input terminal of the third operational amplifier 86 is connected. The (+) input terminal of the third operational amplifier 86 is connected to the ground potential.
A buffer 87 including a power MOS transistor is connected to the output side of the third operational amplifier 86, and the converted power supply voltage S80 is output from the buffer 87. Further, the common electrode drive circuit 100 in FIG. 1 is composed of a circuit equivalent to the power supply voltage conversion circuit 80 in FIG.

【００１９】次に、図８の表示信号回路５０の動作を説
明する。パルス幅変換回路５０では、入力されたビデオ
信号Ｓ１の階調データを表示セル毎に蓄積し、ビデオ信
号Ｓ１の階調レベルに応じた期間だけオン信号となるパ
ルス幅信号Ｓ５１−ｉ（ｉ＝１〜ｍ）に変換して、それ
ぞれの表示セルに対応するデータ信号線２−ｉに接続さ
れたアナログスイッチ５３−ｉにそれぞれ供給する。ア
ナログスイッチ５２−ｉでは、入力された交流化信号Ｓ
２の極性に応じて基準電圧Ｖ_B1とＶ_B2のいずれかの基準
電圧を選択し、該選択された基準電圧Ｖ_B1またはＶ_B2を
アナログスイッチ５３−ｉに供給する。アナログスイッ
チ５３−ｉでは、ビデオ信号Ｓ１の階調レベルに応じた
パルス幅期間だけオン状態となり、交流化信号Ｓ２の極
性に応じてアナログスイッチ５３−ｉで選択した基準電
圧Ｖ_B1またはＶ_B2をデータ信号線２−ｉに供給する。ま
た、アナログスイッチ５３−ｉは、該パルス幅期間以外
の期間ではオフになりデータ信号線２−ｉをハイインピ
ーダンスになる。Next, the operation of the display signal circuit 50 shown in FIG. 8 will be described. The pulse width conversion circuit 50 accumulates the grayscale data of the input video signal S1 for each display cell and turns it on only for a period corresponding to the grayscale level of the video signal S1. 1 to m) and supplies them to the analog switches 53-i connected to the data signal lines 2-i corresponding to the respective display cells. In the analog switch 52-i, the input alternating signal S
One of the reference voltages V _B1 and V _B2 is selected according to the polarity of 2, and the selected reference voltage V _B1 or V _B2 is supplied to the analog switch 53-i. The analog switch 53-i is turned on for a pulse width period corresponding to the gradation level of the video signal S1, and the reference voltage V _B1 or V _B2 selected by the analog switch 53-i is selected according to the polarity of the alternating signal S2. It is supplied to the data signal line 2-i. Further, the analog switch 53-i is turned off during the period other than the pulse width period, and the data signal line 2-i becomes high impedance.

【００２０】次に、図９の走査信号回路６０の動作を説
明する。まず、図９中の制御信号変換回路７０は、ロジ
ックレベルの制御信号Ｓ１０として、走査クロック信号
Ｓ１０ａと走査データ信号Ｓ１０ｂをフォトカプラ７２
ａ、７２ｂにそれぞれ入力する。フォトカプラ７２ａ、
７２ｂでは、走査クロック信号Ｓ１０ａ、及び走査デー
タ信号Ｓ１０ｂを図１１に示す電源電圧変換回路８０の
一部の回路と同様の構成の電源電圧変換回路により生成
された変換ロジック電源Ｖ_CL(+) とＶ_CL(-) の電圧レベ
ルに変換して変換走査クロック信号７０ａと変換走査デ
ータ信号７０ｂを生成し、該走査信号ドライバ９０に供
給する。図１１の電源電圧変換回路８０では、アナログ
スイッチ８１ａ、８１ｂと第１のオペアンプ８４ａ、抵
抗８２ａ、及び容量８３とによりランプ波形を生成し、
可変抵抗８２ｂ、第２のオペアンプ８４ｂ、抵抗８５
ａ、及び抵抗８５ｂとにより電圧レベルを設定し、８７
によりそれぞれの電圧レベルに設定されたランプ駆動電
圧を変換電源電圧として出力するものである。ランプ波
形の最大振幅を決める基準電圧をＶdd₁₍₊₎とＶ_dd1(-)と
した場合のランプ波形を以下の過程で生成する。交流化
信号Ｓ２が負極性の場合、アナログスイッチ８１ａをオ
フ状態にして、アナログスイッチ８１ｂをオン状態にし
て、抵抗８２ａと容量８３の積分回路により第１のオペ
アンプ８４の出力を０ＶからＶ_dd1(+)に向かって電位が
上昇するランプ波形を生成する。一方、交流化信号Ｓ２
が正極性の場合、アナログスイッチ８１ｂをオン状態に
して、アナログスイッチ８１ａをオフ状態にすると、抵
抗８２ａと容量８３の積分回路により第１のオペアンプ
８４の出力を０ＶからＶ_{dd 1(-)}に向かって電位が低下す
るランプ波形を生成することができる。そして、任意の
時間経過後にアナログスイッチ８１ａと８１ｂの両者を
オフ状態とすることにより最終的に到達した電圧、例え
ばＶ_dd1(+)やＶ_dd1(-)に保持する。Next, the operation of the scanning signal circuit 60 shown in FIG. 9 will be described. First, the control signal conversion circuit 70 in FIG. 9 outputs the scan clock signal S10a and the scan data signal S10b as the logic level control signal S10 to the photocoupler 72.
a and 72b respectively. Photo coupler 72a,
In 72b, the scan clock signal S10a and the scan data signal S10b are supplied to the conversion logic power supply V _{CL (+)} generated by the power supply voltage conversion circuit having the same configuration as a part of the circuit of the power supply voltage conversion circuit 80 shown in FIG. The conversion scanning clock signal 70 a and the conversion scanning data signal 70 b are generated by converting the voltage level to V _{CL (−)} and are supplied to the scanning signal driver 90. In the power supply voltage conversion circuit 80 of FIG. 11, a ramp waveform is generated by the analog switches 81a and 81b, the first operational amplifier 84a, the resistor 82a, and the capacitor 83,
Variable resistor 82b, second operational amplifier 84b, resistor 85
The voltage level is set by a and the resistance 85b, and 87
The lamp drive voltage set to each voltage level is output as the converted power supply voltage. A ramp waveform is generated in the following process when the reference voltage that determines the maximum amplitude of the ramp waveform is _{Vdd1 ( +)} and _{Vdd1 (-)} . When the alternating signal S2 has a negative polarity, the analog switch 81a is turned off, the analog switch 81b is turned on, and the output of the first operational amplifier 84 is changed from 0V to _{Vdd1 (} by the integrating circuit of the resistor 82a and the capacitor 83. Generates a ramp waveform where the potential rises toward ₊₎ . On the other hand, the alternating signal S2
Is positive, when the analog switch 81b is turned on and the analog switch 81a is turned off, the output of the first operational amplifier 84 is changed from 0V to V _{dd 1 (-)} by the integrating circuit of the resistor 82a and the capacitor 83. A ramp waveform with decreasing potential can be generated. Then, after the lapse of an arbitrary time, both of the analog switches 81a and 81b are turned off to hold the voltage finally reached, for example, V _{dd1 (+)} or V _{dd1 (-)} .

【００２１】このようにして、交流化信号Ｓ２の極性に
応じて、２つのアナログスイッチ８１ａと８１ｂを制御
し、抵抗８２ａの抵抗値と容量８３の容量値で決まる時
定数を最適化することにより所望の形のランプ波形が得
られる。一方、ランプ波形のＤＣ的な電圧レベルを決め
る基準電圧Ｖ_dd2(+)とＶ_dd2(-)と可変抵抗８２ｂとによ
り生成された電圧を第２のオペアンプ８４ｂの(+) 入力
端子に入力し、(-) 入力端子と出力とを接続することに
よってボルテージフォロワー回路を構成し、負荷による
電圧変化のないＤＣ的な電圧レベルを生成する。そし
て、第１オペアンプ８４ａの出力を抵抗８５ａを介して
第３のオペアンプ８６の(-) 入力端子に入力し、第２オ
ペアンプ８４ｂの出力を抵抗８５ｂを介して第３オペア
ンプ８６の(-) 入力端子に入力することにより加算回路
を構成し、ランプ波形の電圧レベルを所望する電圧レベ
ルにＤＣ的にシフトしたランプ波形を生成する。さら
に、出力電流の十分にとれるバッファ８７を介して所望
する電圧レベルに設定されたランプ駆動電圧Ｓ８０を出
力する。そして、走査信号ドライバ９０では、変換走査
信号Ｓ７０にランプ駆動電圧Ｓ８０を重畳して走査信号
線２−ｊに供給する。In this way, the two analog switches 81a and 81b are controlled according to the polarity of the alternating signal S2, and the time constant determined by the resistance value of the resistor 82a and the capacitance value of the capacitor 83 is optimized. The desired shape of the ramp waveform is obtained. On the other hand, the reference voltages V _{dd2 (+)} and V _{dd2 (-)} that determine the DC voltage level of the ramp waveform and the voltage generated by the variable resistor 82 b are input to the (+) input terminal of the second operational amplifier ₈₄ b. , (-) A voltage follower circuit is configured by connecting the input terminal and the output, and a DC voltage level without voltage change due to load is generated. The output of the first operational amplifier 84a is input to the (-) input terminal of the third operational amplifier 86 via the resistor 85a, and the output of the second operational amplifier 84b is input to the (-) input of the third operational amplifier 86 via the resistor 85b. The addition circuit is configured by inputting to the terminal to generate a ramp waveform in which the voltage level of the ramp waveform is DC-shifted to a desired voltage level. Further, the lamp drive voltage S80 set to a desired voltage level is output via the buffer 87 capable of obtaining a sufficient output current. Then, the scan signal driver 90 superimposes the lamp drive voltage S80 on the converted scan signal S70 and supplies the result to the scan signal line 2-j.

【００２２】次に、コモン電極駆動回路１００の動作を
説明する。図１中のコモン電極駆動回路１００は、図１
１中の電源電圧変換回路８０と同等の回路で構成されて
おり、前述したようにコモン電極駆動回路１００ではラ
ンプ駆動電圧をコモン電極８に供給する。図１２は図１
のアクティブマトリクス型液晶ディスプレイの駆動波形
図である。以下、この図を参照しつつ本発明のアクティ
ブマトリクス型の液晶ディスプレイの階調駆動方法を説
明する。図８の表示信号回路５０のパルス幅変換回路５
１からオン信号がビテオ信号Ｓ１の階調レベルに応じた
tw期間だけアナログスイッチ５３−ｉ（ｉ＝１〜ｍ）に
供給される。アナログスイッチ５３−ｉに接続されたデ
ータ信号線２−ｉには、交流化信号Ｓ２の極性に応じた
基準電圧Ｖ_B1またはＶ_B2がtw期間だけ供給され、データ
信号線２−ｉの電位Ｙ_i は、tw期間だけ基準電圧Ｖ_B1ま
たはＶ_B2に等しくなる。そして、tw期間が終わるデータ
信号線２−ｉは、ハイインピーダンス状態となるためデ
ータ信号線２−ｉに付随する配線容量に蓄積された電荷
により電圧が保持される。Next, the operation of the common electrode drive circuit 100 will be described. The common electrode drive circuit 100 in FIG.
The common electrode drive circuit 100 supplies the lamp drive voltage to the common electrode 8 as described above. FIG. 12 shows FIG.
3 is a drive waveform diagram of the active matrix liquid crystal display of FIG. Hereinafter, the gradation driving method of the active matrix type liquid crystal display of the present invention will be described with reference to this drawing. The pulse width conversion circuit 5 of the display signal circuit 50 of FIG.
The ON signal from 1 corresponds to the gradation level of the video signal S1.
It is supplied to the analog switch 53-i (i = 1 to m) only for the tw period. The data signal line 2-i connected to the analog switch 53-i is supplied with the reference voltage V _B1 or V _B2 corresponding to the polarity of the alternating signal S2 for tw periods, and the potential Y of the data signal line 2-i is supplied. _i becomes equal to the reference voltage V _B1 or V _B2 only during the tw period. Then, since the data signal line 2-i in which the tw period ends is in the high impedance state, the voltage is held by the charges accumulated in the wiring capacitance associated with the data signal line 2-i.

【００２３】データ信号線２−ｉに付随する配線容量
は、図５中のデータ信号線２−ｉとコモン電極８との間
の容量Ｃ_DCとデータ信号線２−ｉと走査信号線３−ｊと
の間の容量Ｃ_GDであるが、コモン電極８にはランプ駆動
電圧Ｖ_COM が印加され、走査信号回路６０が接続された
走査信号線３−ｊには走査信号Ｓ１０とランプ駆動電圧
Ｓ８０を重畳させた信号Ｘ_j がそれぞれ供給されてい
る。そのため、データ信号線２−ｉに付随する全ての配
線容量にランプ駆動電圧が供給され、ハイインピーダン
ス状態におけるデータ信号線２−ｉの電圧Ｙ_i はランプ
駆動電圧の波形に追従して同等な電圧変化を起こす。こ
のため、tw期間が終わった直後のデータ信号線２−ｉの
電圧Ｙ_i とコモン電極８の電圧Ｖ_COM との電位差Ｖ
_LCと、走査信号線３−ｉの電位Ｘ_j がオフ状態となる書
き込み電圧確定時におけるデータ信号線２−ｉの電圧Ｙ
_i とコモン電極８の電圧Ｖ_COM との電位差Ｖ_LCが同等に
なり、tw期間が終わった直後のデータ信号線２−ｉの電
圧Ｙ_i とコモン電極８の電圧Ｖ_COM との電位差Ｖ_LCが液
晶セル１２の書き込み電圧となる。tw期間が終わった直
後のデータ信号線２−ｉの電圧Ｙ_iとコモン電極８の電
圧Ｖ_COM との電位差Ｖ_LCは、tw期間が長ければそれだれ
データ信号線２−ｉがハイインピーダンス状態において
電圧Ｙ_i の変化は小さくなり、そのため液晶セル１２の
書き込み電圧は高くなる。すなわち、ビデオ信号Ｓ１の
階調度に応じて液晶セル１２の書き込み電圧を制御する
ことができる。The wiring capacitance associated with the data signal lines 2-i includes a capacitor C _DC and the data signal lines 2-i between the data signal lines 2-i and the common electrode 8 in Fig. 5 the scanning signal line 3 With respect to the capacitance C _GD with respect to j, the lamp drive voltage V _COM is applied to the common electrode 8, and the scan signal S10 and the lamp drive voltage S80 are applied to the scan signal line 3-j to which the scan signal circuit 60 is connected. The signals X _{j on} which are superimposed are respectively supplied. Therefore, the lamp drive voltage is supplied to all the wiring capacitances associated with the data signal line 2-i, and the voltage Y _i of the data signal line 2-i in the high impedance state follows the waveform of the lamp drive voltage and is equivalent to the voltage. Make a change. Therefore, the potential difference V between the voltage Y _i of the data signal line 2- _i and the voltage V _COM of the common electrode 8 immediately after the end of the tw period.
_LC and the voltage Y of the data signal line 2-i at the time of defining the write voltage at which the potential X _{j of} the scanning signal line 3-i is turned off
_i and the potential difference V _LC of the voltage V _COM of the common electrode 8 becomes equal, the potential difference V _LC of the voltage V _COM of the data signal lines 2-i of the voltage Y _i and the common electrode 8 immediately after the end of the tw period The write voltage is applied to the liquid crystal cell 12. The potential difference V _LC between the voltage Y _i of the data signal line 2-i and the voltage V _COM of the common electrode 8 immediately after the end of the tw period, the longer the tw period, the more the data signal line 2-i is in the high impedance state. The change in the voltage Y _i becomes small, so that the write voltage of the liquid crystal cell 12 becomes high. That is, the write voltage of the liquid crystal cell 12 can be controlled according to the gradation of the video signal S1.

【００２４】また、ＴＦＴ５により書き込まれた画素電
極４の電圧Ｖ_P は、ＴＦＴ５の走査信号Ｘ_j がオン状態
からオフ状態に変化する時に、走査信号Ｘ_j が供給され
るＴＦＴ５の寄生容量Ｃ_GSの影響により式（１）で示さ
れる電圧ΔＶ₁ だけ電圧変動を起こす。このため、画素
電極４の電圧Ｖ_P とコモン電極８の電圧Ｖ_COM との間の
電位差Ｖ_LCが、画素電極４の電圧Ｖ_P の変動に対して正
極性の書き込み時と負極性の書き込み時とで均等になる
ように設定してコモン電極８に対して電圧Ｖ_{CO M} を供給
する。この結果、液晶セル１１に供給される電圧Ｖ_LCは
図１２のように変化する。以上説明したように、本第１
の実施例では、データ信号線２−ｉには表示信号回路５
０からパルス幅変調されたパルスの出力期間にそれぞれ
の極性に応じた基準電圧を印加するとともに、当該パル
スの出力期間tw以外は表示信号回路５０をハイインピー
ダンス状態とし、コモン電極８にはランプ駆動電圧を印
加し、走査信号線３−ｊには走査信号Ｓ１０にランプ駆
動電圧Ｓ８０を重畳させるので、走査信号線３−ｊの電
位Ｘ_j がオフ状態となる書き込み時におけるデータ信号
線２−ｉの電圧Ｙ_i の電圧とコモン電極８の電圧Ｖ_COM
との電位差Ｖ_LCが、期間twの長さに比例して変化するの
で、階調度に応じて電位差Ｖ_LCを印加することができ、
表示信号回路５０の階調ドライバに外部から供給する電
源数を減らし、且つ階調ドライバの出力回路部をアナロ
グスイッチとすることができたので、低電力な多階調表
示が可能となるという利点がある。Further, the voltage V _P of the pixel electrode 4 written by TFT5, when the scanning signal X _j of TFT5 is changed from the ON state to the OFF state, the scanning signal X parasitic capacitance of TFT5 _{which j} is supplied C _GS Due to the influence of, the voltage fluctuation is caused by the voltage ΔV ₁ shown in the equation (1). Therefore, the potential difference V _LC between the voltage V _COM of the voltage of the pixel electrode 4 V _P and the common electrode 8, at the time of the negative polarity writing for the positive polarity writing for variations in the voltage V _P of the pixel electrode 4 supplying a voltage V _{CO M} with respect to the common electrode 8 is set so as to be evenly and. As a result, the voltage V _LC supplied to the liquid crystal cell 11 changes as shown in FIG. As described above, the first
In the embodiment, the display signal circuit 5 is connected to the data signal line 2-i.
A reference voltage corresponding to each polarity is applied from 0 to the pulse width modulated pulse output period, the display signal circuit 50 is set to a high impedance state except the pulse output period tw, and the common electrode 8 is driven by the lamp. A voltage is applied and the lamp driving voltage S80 is superimposed on the scanning signal S10 on the scanning signal line 3-j. Therefore, the potential X _{j of} the scanning signal line 3- _j is in the OFF state. Voltage Y _i and common electrode 8 voltage V _COM
Since the potential difference V _LC with respect to and changes in proportion to the length of the period tw, the potential difference V _LC can be applied according to the gradation degree.
Since the number of power sources externally supplied to the gradation driver of the display signal circuit 50 can be reduced and the output circuit section of the gradation driver can be an analog switch, it is possible to perform multi-gradation display with low power consumption. There is.

【００２５】第２の実施例 図１３は、本発明の第２の実施例のアクティブマトリク
ス型液晶ディスプレイの回路図であり、第１の実施例の
図１中の要素と共通の要素には共通の符号が付されてい
る。本第２の実施例の液晶ディスプレイの回路は、第１
の実施例の液晶ディスプレイの回路と異なる点は、第１
の実施例のアクティブマトリクス型液晶パネルにの各画
素電極４の背面に絶縁膜を介して補助容量電極（図示せ
ず）を設け、データ信号線２−ｉと絶縁層（図示せず）
を介して補助容量電極に接続され直行配置される補助容
量線１０１を設け、該補助容量電極／絶縁膜／画素電極
４によって補助容量１０２を形成し、補助容量線１０１
にはコモン電極４の電位Ｖ_COM を印加するようにしたこ
とである。以下、図１３のアクティブマトリクス型液晶
ディスプレイの駆動回路の動作を説明する。 Second Embodiment FIG. 13 is a circuit diagram of an active matrix type liquid crystal display according to the second embodiment of the present invention. Elements common to those in FIG. 1 of the first embodiment are common to those in FIG. Is attached. The circuit of the liquid crystal display of the second embodiment is the first
The difference from the liquid crystal display circuit of the embodiment is
In the active matrix type liquid crystal panel of the embodiment described above, auxiliary capacitance electrodes (not shown) are provided on the back surface of each pixel electrode 4 via an insulating film, and data signal lines 2-i and an insulating layer (not shown) are provided.
The auxiliary capacitance line 101 connected to the auxiliary capacitance electrode via the above is provided in a direct arrangement, and the auxiliary capacitance 102 is formed by the auxiliary capacitance electrode / insulating film / pixel electrode 4 and the auxiliary capacitance line 101 is formed.
Is applied with the potential V _COM of the common electrode 4. The operation of the drive circuit of the active matrix type liquid crystal display of FIG. 13 will be described below.

【００２６】第１の実施例と同様に、データ信号線２−
ｉに表示信号回路５０からパルス幅変調されたパルスの
出力期間にそれぞれ応じたそれぞれの極性に応じた基準
電圧を印加し、当該パルスの出力期間tw以外は表示信号
回路５０をハイインピーダンス状態とする。データ信号
線２−ｉが補助容量線１０１には、ランプ駆動電圧が印
加されたコモン電極８の電位Ｖ_COM が印加され、このラ
ンプ駆動電圧が補助容量電極に印加される。そのため、
ハイインピーダンス状態においては、画素電極４には補
助容量１０２を介してランプ駆動電圧が印加され、画素
電極４の電位Ｖ_P はランプ駆動電圧の波形と同等に追従
して変化する。以上説明したように、液晶パネルの各画
素電極４に補助容量１０２を設け、各補助容量１０２に
対して補助容量線１０１を介してランプ駆動電圧を印加
したので、データ信号線２−ｉに付随する配線容量によ
ってランプ駆動電圧の波形に追従させる第１の実施例よ
りもハイインピーダンス状態において画素電極４の電位
Ｖ_P を確実にランプ駆動電圧の波形と同等に追従して変
化させることができ、表示品質の高い高画質のアクティ
ブマトリクス型液晶ディスプレイを実現することができ
るという利点がある。Similar to the first embodiment, the data signal line 2-
A reference voltage corresponding to each polarity corresponding to the output period of the pulse width-modulated pulse from the display signal circuit 50 is applied to i, and the display signal circuit 50 is in the high impedance state except the output period tw of the pulse. . The potential V _COM of the common electrode 8 to which the lamp drive voltage is applied is applied to the data signal line 2-i and the auxiliary capacitance line 101, and the lamp drive voltage is applied to the auxiliary capacitance electrode. for that reason,
In the high impedance state, the lamp drive voltage is applied to the pixel electrode 4 via the auxiliary capacitance 102, and the potential V _P of the pixel electrode 4 changes in the same manner as the waveform of the lamp drive voltage. As described above, since the auxiliary capacitance 102 is provided in each pixel electrode 4 of the liquid crystal panel and the lamp driving voltage is applied to each auxiliary capacitance 102 through the auxiliary capacitance line 101, the auxiliary capacitance 102 is attached to the data signal line 2-i. The potential V _P of the pixel electrode 4 can be reliably changed in the same manner as the waveform of the lamp drive voltage in the higher impedance state than in the first embodiment in which the waveform of the lamp drive voltage is changed according to the wiring capacitance. There is an advantage that an active matrix type liquid crystal display with high display quality and high image quality can be realized.

【００２７】第３の実施例 図１４は、本発明の第３の実施例のアクティブマトリク
ス型液晶ディスプレイの回路図であり、第１の実施例の
図１中の要素と共通の要素には共通の符号が付されてい
る。本第３の実施例のアクティブマトリクス型液晶ディ
スプレイの回路は、第１の実施例のアクティブマトリク
ス型液晶ディスプレイの回路と異なる点は、第１の実施
例のアクティブマトリクス型液晶パネルにさらに各画素
電極４の背面に絶縁膜を介して補助容量電極（図示せ
ず）を設け、補助容量電極と対応する画素電極４とＴＦ
Ｔ５を介して接続される走査信号線３−ｊの前段の走査
信号線３−（ｊ−１）と該補助容量電極とを接続し、補
助容量電極／絶縁膜／画素電極４によって補助容量１１
２を形成するようにしたことである。以下、図１４のア
クティブマトリクス型液晶ディスプレイの駆動回路の動
作を説明する。 Third Embodiment FIG. 14 is a circuit diagram of an active matrix type liquid crystal display according to a third embodiment of the present invention, in which elements common to the elements in FIG. 1 of the first embodiment are common. Is attached. The circuit of the active matrix type liquid crystal display of the third embodiment differs from the circuit of the active matrix type liquid crystal display of the first embodiment in that the active matrix type liquid crystal panel of the first embodiment is further provided with each pixel electrode. 4 is provided with an auxiliary capacitance electrode (not shown) on the back surface thereof through an insulating film, and the pixel electrode 4 and TF corresponding to the auxiliary capacitance electrode are provided.
The scanning signal line 3- (j-1) in the preceding stage of the scanning signal line 3-j connected via T5 is connected to the auxiliary capacitance electrode, and the auxiliary capacitance 11 is formed by the auxiliary capacitance electrode / insulating film / pixel electrode 4.
2 is formed. The operation of the drive circuit of the active matrix type liquid crystal display of FIG. 14 will be described below.

【００２８】第１の実施例と同様に、データ信号線２−
ｉに表示信号回路５０からパルス幅変調されたパルスの
出力期間にそれぞれ応じたそれぞれの極性に応じた基準
電圧を印加し、当該パルスの出力期間tw以外は表示信号
回路５０をハイインピーダンス状態とする。データ信号
線２−ｉがハイインピーダンス状態においては、走査信
号線３−ｊにはランプ駆動電圧が印加され、このランプ
駆動電圧が補助容量電極に印加される。そのため、画素
電極４には補助容量１１２を介してランプ駆動電圧が印
加され、画素電極４の電位Ｖ_P はランプ駆動電圧の波形
と同等に追従して変化する。以上説明したように、液晶
パネルの各画素電極４と前段の走査信号線３−ｊとの間
に補助容量１１２を設け、各補助容量１１２に対して走
査信号線３−ｊを介してランプ駆動電圧を印加したの
で、ハイインピーダンス状態において、データ信号線２
−ｉに付随する配線容量によってランプ駆動電圧の波形
と同等に追従して変化させる第１の実施例よりも画素電
極４の電位を確実にランプ駆動電圧の波形に追従させて
同等の変化をさせることができ、表示品質の高い、経済
的で高画質の液晶ディスプレイを実現することができる
という利点がある。Similar to the first embodiment, the data signal line 2-
A reference voltage corresponding to each polarity corresponding to the output period of the pulse width-modulated pulse from the display signal circuit 50 is applied to i, and the display signal circuit 50 is in the high impedance state except the output period tw of the pulse. . When the data signal line 2-i is in the high impedance state, the lamp driving voltage is applied to the scanning signal line 3-j, and the lamp driving voltage is applied to the auxiliary capacitance electrode. Therefore, the lamp drive voltage is applied to the pixel electrode 4 via the auxiliary capacitance 112, and the potential V _P of the pixel electrode 4 changes following the waveform of the lamp drive voltage. As described above, the auxiliary capacitance 112 is provided between each pixel electrode 4 of the liquid crystal panel and the preceding scanning signal line 3-j, and the lamp driving is performed for each auxiliary capacitance 112 via the scanning signal line 3-j. Since the voltage is applied, in the high impedance state, the data signal line 2
The potential of the pixel electrode 4 is made to follow the waveform of the lamp driving voltage more surely than in the first embodiment in which the wiring capacitance associated with −i changes to follow the waveform of the lamp driving voltage. It is possible to realize an economical liquid crystal display with high image quality and high display quality.

【００２９】第４の実施例 図１５は、本発明の第４の実施例のアクティブマトリク
ス型液晶ディスプレイの回路図であり、第１の実施例の
図１中の要素と共通の要素には共通の符号が付されてい
る。本第４の実施例のアクティブマトリクス型液晶ディ
スプレイの回路は、第１の実施例の液晶ディスプレイの
駆動回路の表示信号回路５０と本第４の実施例の表示信
号回路１２０の回路構成が異なる点以外は、第１の実施
例と同様の構成である。図１６は、図１５中の表示信号
回路１２０の回路図である。図１６に示すように、本発
明の第４の実施例の表示信号回路１２０では、交流化信
号Ｓ２を入力する入力端子に接続され、交流化信号Ｓ２
の極性に応じた表示用電源電圧Ｓ１３０を出力する表示
用電源電圧変換回路１３０を有している。表示用電源電
圧変換回路１３０の出力側には、データ信号ドライバ１
４０が接続されている。データ信号ドライバ１４０の出
力側には、データ信号線２−ｉに接続されている。 Fourth Embodiment FIG. 15 is a circuit diagram of an active matrix type liquid crystal display according to a fourth embodiment of the present invention, in which elements common to the elements in FIG. 1 of the first embodiment are common. Is attached. The circuit of the active matrix type liquid crystal display of the fourth embodiment is different in the display signal circuit 50 of the drive circuit of the liquid crystal display of the first embodiment from the display signal circuit 120 of the fourth embodiment. Except for this, the configuration is similar to that of the first embodiment. FIG. 16 is a circuit diagram of the display signal circuit 120 in FIG. As shown in FIG. 16, in the display signal circuit 120 according to the fourth embodiment of the present invention, the display signal circuit 120 is connected to the input terminal for inputting the AC signal S2, and the AC signal S2 is connected.
It has a display power supply voltage conversion circuit 130 that outputs a display power supply voltage S130 according to the polarity. The data signal driver 1 is provided on the output side of the display power supply voltage conversion circuit 130.
40 is connected. The output side of the data signal driver 140 is connected to the data signal line 2-i.

【００３０】図１７は、図１６中の表示用電源電圧変換
回路１３０の回路図である。図１７に示すように、表示
用電源電圧変換回路１３０では、基準電圧Ｖ_w+、及びＶ
_W-に接続された可変抵抗１３１を有している。可変抵抗
１３１は、第１のオペアンプ１３２の(+) 入力端子に接
続されている。第１のオペアンプ１３２の(-) 側入力端
子と出力が接続されている。第１のオペアンプ１３２の
出力側には、第２のオペアンプ１３４の(+) 入力端子に
接続されている。第２のオペアンプ１３４の(-) 側入力
端子が抵抗１３３及び抵抗１３５に接続されている。抵
抗１３３の他方の端子には、交流化信号Ｓ２を入力する
入力端子に接続されている。第２のオペアンプ１３４の
出力側には、抵抗１３５の他方の端子、及びパワーＭＯ
Ｓトランジスタ等で構成されたバッファ１３６が接続さ
れている。さらに、第１のオペアンプ１３２、第２のオ
ペアンプ１３４、及びバッファ１３６には、基準電圧Ｖ
_w+、及びＶ_W-に接続されている。バッファ１３６から
は、交流化信号Ｓ２の極性に応じた基準電圧Ｓ１３０が
出力される。図１８は、図１６中のデータ信号ドライバ
ー１４０の回路図である。図１８に示すように、このデ
ータ信号ドライバー１４０は、ビデオ信号Ｓ１を入力す
る入力端子に接続されたパルス幅変換回路１４１を有し
ている。パルス幅変換回路１４１の出力側には、アナロ
グスイッチ１４２が接続されている。アナログスイッチ
１４２は、基準電位Ｓ１３０及びパルス幅変換回路１４
１に接続されたアナログスイッチ１４３−ｉ（ｉ＝１〜
ｍ）を有している。アナログスイッチ１４３−ｉの出力
側には、図１中のデータ信号線２−ｉが接続されてい
る。信号Ｙ_i は、アナログスイッチ１４３−ｉに接続さ
れたデータ信号線２−ｉの電位である。FIG. 17 is a circuit diagram of the display power supply voltage conversion circuit 130 shown in FIG. As shown in FIG. 17, in the display power supply voltage conversion circuit 130, the reference voltages V _{w +} and V _{w +
It} has a variable resistor 131 connected to _W- . The variable resistor 131 is connected to the (+) input terminal of the first operational amplifier 132. The (−) side input terminal of the first operational amplifier 132 is connected to the output. The output side of the first operational amplifier 132 is connected to the (+) input terminal of the second operational amplifier 134. The (−) side input terminal of the second operational amplifier 134 is connected to the resistors 133 and 135. The other terminal of the resistor 133 is connected to an input terminal for inputting the alternating signal S2. On the output side of the second operational amplifier 134, the other terminal of the resistor 135 and the power MO
A buffer 136 composed of an S transistor or the like is connected. Further, the reference voltage V is applied to the first operational amplifier 132, the second operational amplifier 134, and the buffer 136.
It is connected to _{w +} and V _W- . The buffer 136 outputs a reference voltage S130 according to the polarity of the alternating signal S2. FIG. 18 is a circuit diagram of the data signal driver 140 shown in FIG. As shown in FIG. 18, the data signal driver 140 has a pulse width conversion circuit 141 connected to an input terminal for inputting the video signal S1. An analog switch 142 is connected to the output side of the pulse width conversion circuit 141. The analog switch 142 includes the reference potential S130 and the pulse width conversion circuit 14.
1 is connected to the analog switch 143-i (i = 1 to 1
m). The data signal line 2-i in FIG. 1 is connected to the output side of the analog switch 143-i. The signal Y _i is the potential of the data signal line 2-i connected to the analog switch 143-i.

【００３１】次に、図１６の表示信号回路１２０の動作
を説明する。図１６の表示信号回路１２０の表示用電源
電圧変換回路１３０では、第２のオペアンプ１３４と２
つの抵抗１３３と１３５とにより反転増幅回路を構成
し、交流化信号Ｓ２を所望の電源振幅に変換した矩形波
を生成する。この矩形波のＤＣ的な電圧レベルを決め
る、基準電圧Ｖ_W+とＶ_W-と可変抵抗１３１とにより生成
された電圧を第１のオペアンプ１３２の(+) 側に入力
し、第１のオペアンプ１３２の(-) 側入力と出力とを接
続してボルテージフォロワー回路を構成して、所望する
電圧レベルに設定し、バッファ１３６により、所望する
電圧振幅と電圧レベルに設定して、交流化信号Ｓ２の極
性に応じて変化する基準電圧Ｓ１３０を生成し、データ
信号ドライバ１４０に出力する。データ信号ドライバ１
４０では、図１８中のパルス幅変換回路１４１により、
入力されたビデオ信号Ｓ１の階調データを表示セル毎に
蓄積し、ビデオ信号の階調レベルに応じた期間だけオン
信号を出力するパルス幅信号に変換して、それぞれの表
示セルに対応するデータ信号線２−ｉに接続されたアナ
ログスイッチ１４２−ｉに対してそれぞれ供給し、それ
ぞれのアナログスイッチ１４２−ｉの開閉期間を制御す
る。Next, the operation of the display signal circuit 120 shown in FIG. 16 will be described. In the display power supply voltage conversion circuit 130 of the display signal circuit 120 of FIG. 16, the second operational amplifiers 134 and 2 are used.
An inverting amplifier circuit is configured by the resistors 133 and 135, and a rectangular wave in which the alternating signal S2 is converted into a desired power supply amplitude is generated. The voltages generated by the reference voltages V _{W +} and V _W− and the variable resistor 131, which determine the DC voltage level of this rectangular wave, are input to the (+) side of the first operational amplifier 132, and the first operational amplifier 132 is input. (-) Side input and output are connected to form a voltage follower circuit, which is set to a desired voltage level, and which is set to a desired voltage amplitude and voltage level by the buffer 136, and the alternating signal S2 The reference voltage S130 that changes according to the polarity is generated and output to the data signal driver 140. Data signal driver 1
At 40, the pulse width conversion circuit 141 in FIG.
The grayscale data of the input video signal S1 is stored for each display cell, converted into a pulse width signal that outputs an ON signal only for a period corresponding to the grayscale level of the video signal, and the data corresponding to each display cell is converted. The analog switches 142-i connected to the signal lines 2-i are supplied to the analog switches 142-i to control the open / close periods of the analog switches 142-i.

【００３２】アナログスイッチ１４２−ｉには、一方の
端子に交流化信号Ｓ２の極性に応じて変動する基準電位
Ｓ１３０が、他方の端子にそれぞれの表示セルに対応す
るデータ信号線２−ｉが接続されており、ビデオ信号Ｓ
１の階調レベルに応じたパルス幅期間だけアナログスイ
ッチ１４２−ｉがオン状態になり、それぞれのデータ信
号線２−ｉに対して交流化信号Ｓ２の極性に応じて変動
する基準電源電圧Ｓ１３０が供給され、該パルス以外の
期間ではアナログスイッチ１４２−ｉがオフ状態とな
り、それぞれのデータ信号線２−ｉはハイインピーダン
スとなるものである。図１６の表示信号回路１２０を用
いた図１５のアクティブマトリクス型液晶ディスプレイ
液晶は、第１の実施例と同様に動作する。以上説明した
ように、本第４の実施例では、交流化信号Ｓ２の極性に
応じて変動する基準電位Ｓ１３０を生成する表示用電源
電圧変換回路１２０とデータ信号ドライバ１４０とを分
離することにより第１の実施例よりもデータ信号ドライ
バ１４０の簡略化を図ることができるという利点があ
る。To the analog switch 142-i, one terminal is connected with the reference potential S130 which varies depending on the polarity of the alternating signal S2, and the other terminal is connected with the data signal line 2-i corresponding to each display cell. The video signal S
The analog switch 142-i is turned on only for the pulse width period corresponding to the gradation level of 1, and the reference power supply voltage S130 that fluctuates according to the polarity of the alternating signal S2 is supplied to each data signal line 2-i. The analog switch 142-i is turned off during the period other than the pulse supplied, and each data signal line 2-i becomes high impedance. The active matrix type liquid crystal display liquid crystal of FIG. 15 using the display signal circuit 120 of FIG. 16 operates similarly to the first embodiment. As described above, in the fourth embodiment, the display power supply voltage conversion circuit 120 that generates the reference potential S130 that varies according to the polarity of the alternating signal S2 is separated from the data signal driver 140. There is an advantage that the data signal driver 140 can be simplified as compared with the first embodiment.

【００３３】第５の実施例 図１９は、本発明の第５の実施例のアクティブマトリク
ス型液晶ディスプレイの回路図であり、第１の実施例の
図１中の要素と共通の要素には共通の符号が付されてい
る。本第５の実施例のアクティブマトリクス型液晶ディ
スプレイの回路は、第１の実施例の液晶ディスプレイの
駆動回路の表示信号回路５０と本第４の実施例の表示信
号回路１５０の回路構成が異なる点以外は、第１の実施
例と同様の構成である。図２０は、図１９中の表示信号
回路１５０の回路図である。図２０に示すように、この
表示信号回路１５０は、変換部１６０を有している。変
換部１６０は、表示用制御信号Ｓ１を入力する入力端子
に接続され、表示用変換制御信号Ｓ１７０を出力する表
示用制御信号変換回路１７０と交流化信号Ｓ２を入力す
る入力端子に接続され、変換電源電圧Ｓ１８０を出力す
る表示用電源電圧１８０とを有している。表示用制御信
号変換回路１７０、及び表示用電源電圧１８０の出力側
には、データ信号ドライバ１９０が接続されている。 Fifth Embodiment FIG. 19 is a circuit diagram of an active matrix type liquid crystal display according to a fifth embodiment of the present invention, in which elements common to those in FIG. 1 of the first embodiment are common. Is attached. The circuit of the active matrix type liquid crystal display of the fifth embodiment differs from the display signal circuit 50 of the drive circuit of the liquid crystal display of the first embodiment in the circuit configuration of the display signal circuit 150 of the fourth embodiment. Except for this, the configuration is similar to that of the first embodiment. FIG. 20 is a circuit diagram of the display signal circuit 150 in FIG. As shown in FIG. 20, the display signal circuit 150 has a conversion unit 160. The conversion unit 160 is connected to an input terminal for inputting the display control signal S1, and is connected to a display control signal conversion circuit 170 for outputting the display conversion control signal S170 and an input terminal for inputting the alternating signal S2 for conversion. And a display power supply voltage 180 that outputs a power supply voltage S180. A data signal driver 190 is connected to the output side of the display control signal conversion circuit 170 and the display power supply voltage 180.

【００３４】図２１は、図２０中の表示用制御信号変換
回路１７０の回路図である。図２１に示すように、この
表示用制御信号変換回路１７０は、表示用制御信号Ｓ１
の表示輝度データ信号Ｓ１ａを入力する入力端子に接続
されたフォトカプラ１７１ａ、及び表示用制御信号Ｓ１
の表示クロック信号Ｓ１ｂを入力する入力端子に接続さ
れたフォトカプラ１７１ｂを有している。フォトカプラ
１７０ａの他方の入力端子には、抵抗１７２ａが接続さ
れている。フォトカプラ１７０ｂの他方の入力端子に
は、抵抗１７２ｂが接続されている。抵抗１７２ａ、及
び抵抗１７２ｂの他方の端子にはロジック電源Ｖ_L(+)に
接続されている。また、フォトカプラ１７１ａ、及び１
７１ｂには、図２０中の表示用電源電圧変換回路１８０
から入力される表示変換用ロジック電源電位Ｖ_DCL(+)及
びＶ_DCL(-)に接続されている。フォトカプラ１７１ａか
らは、変換表示制御信号Ｓ１７０の変換表示輝度データ
信号１７０ａが出力され、フォトカプラ１７１ｂから
は、変換表示制御信号Ｓ１７０の変換表示クロック信号
Ｓ１７０ｂが出力される。FIG. 21 is a circuit diagram of the display control signal conversion circuit 170 shown in FIG. As shown in FIG. 21, the display control signal conversion circuit 170 has a display control signal S1.
171a connected to the input terminal for inputting the display brightness data signal S1a of the above, and the display control signal S1
It has a photocoupler 171b connected to an input terminal for inputting the display clock signal S1b. The resistor 172a is connected to the other input terminal of the photocoupler 170a. The resistor 172b is connected to the other input terminal of the photocoupler 170b. The other terminals of the resistors 172a and 172b are connected to the logic power supply V _{L (+)} . In addition, the photocouplers 171a and 1
71b includes a display power supply voltage conversion circuit 180 shown in FIG.
It is connected to the display-conversion logic power supply potentials V _{DCL (+)} and V _{DCL (-)} input from. The photocoupler 171a outputs the converted display brightness data signal 170a of the converted display control signal S170, and the photocoupler 171b outputs the converted display clock signal S170b of the converted display control signal S170.

【００３５】図２２は、図２０中の表示用電源電圧変換
回路１８０の回路図である。図２２に示すように、表示
用電源電圧変換回路１８０は、表示用電源電圧変表示用
電源Ｖ_DW+ 、及びＶ_DW- に接続された可変抵抗１８１、
第１のオペアンプ１８２、第２のオペアンプ１８３、及
びパワーＭＯＳトランドスタ等で構成されるバッファ１
８４を有している。可変抵抗１８１には、第１のオペア
ンプ１８２の(+) 入力端子が接続されている。第１のオ
ペアンプ１８２の(-) 入力端子と出力とが接続されてい
る。第１のオペアンプ１８２の出力側には、第２のオペ
アンプ１８３の(+) 入力端子が接続されている。第２の
オペアンプ１８３の(-) 入力端子には、抵抗１８４ａ及
び１８４ｂが接続され、抵抗１８４ａの他方の端子に
は、交流化信号Ｓ２を入力する入力端子が接続され、抵
抗１８４ｂの他方の端子には、第２のオペアンプ１８３
の出力に接続されている。第２のオペアンプ１８３の出
力側には、パワーＭＯＳバッファ１８４が接続されてい
る。パワーＭＯＳバッファ１８４からは、表示用変換電
源電圧Ｓ１８０が出力される。FIG. 22 is a circuit diagram of the display power supply voltage conversion circuit 180 shown in FIG. As shown in FIG. 22, the display power supply voltage conversion circuit 180 includes a variable resistance 181, which is connected to the display power supply voltage change display power supplies V _{DW +} and V _DW- .
A buffer 1 including a first operational amplifier 182, a second operational amplifier 183, a power MOS transistor, and the like.
It has 84. The (+) input terminal of the first operational amplifier 182 is connected to the variable resistor 181. The (−) input terminal and the output of the first operational amplifier 182 are connected. The (+) input terminal of the second operational amplifier 183 is connected to the output side of the first operational amplifier 182. The (-) input terminal of the second operational amplifier 183 is connected to the resistors 184a and 184b, the other terminal of the resistor 184a is connected to the input terminal for inputting the alternating signal S2, and the other terminal of the resistor 184b is connected. The second operational amplifier 183
Connected to the output of. The power MOS buffer 184 is connected to the output side of the second operational amplifier 183. The power MOS buffer 184 outputs the display converted power supply voltage S180.

【００３６】図２３は、図２０中のデータ信号ドライバ
１９０の回路図である。図２３に示すように、このデー
タ信号ドライバ１９０は、変換表示輝度データ信号Ｓ１
７０ａ及び変換表示クロック信号Ｓ１７０ｂを入力する
入力端子に接続されたパルス幅変換回路１９１を有して
いる。パルス幅変換回路１９１の出力側のには、アナロ
グスイッチ１９２−ｉ（ｉ＝１〜ｍ）が接続されてい
る。アナログスイッチ１９２−ｉには、表示用変換基準
電圧Ｓ１８０が接続されている。アナログスイッチ１９
２−ｉの出力側には、データ信号線２−ｉが接続されて
いる。FIG. 23 is a circuit diagram of the data signal driver 190 shown in FIG. As shown in FIG. 23, the data signal driver 190 uses the converted display luminance data signal S1.
70a and the pulse width conversion circuit 191 connected to the input terminal for inputting the converted display clock signal S170b. An analog switch 192-i (i = 1 to m) is connected to the output side of the pulse width conversion circuit 191. The display conversion reference voltage S180 is connected to the analog switch 192-i. Analog switch 19
The data signal line 2-i is connected to the output side of 2-i.

【００３７】次に、図１９の表示用信号回路１５０の動
作を説明する。表示輝度データ信号Ｓ１０ａ、及び表示
クロック信号Ｓ１０ｂが図２１中の表示用制御信号変換
回路１７０のフォトカプラ１７１ａ、及び１７１ｂに入
力される。フォトカプラ１７１ａ、及び１７１ｂでは、
表示輝度データ信号Ｓ１０ａ、及び表示クロック信号Ｓ
１０ｂを、図２２の表示用電源電圧変換回路１８０によ
り生成された表示用変換ロジック電源Ｖ_DC(+) とＶ
_DC(-) の電圧レベルに変換して変換表示輝度データ信号
Ｓ１７０ａと変換表示クロック信号Ｓ１７０ｂを生成
し、図２３中のデータ信号ドライバ１９０に出力する。
図２２中の表示用電源電圧変換回路１８０では、表示用
電源電圧変換回路１８０の第２のオペアンプ１８３と２
つの抵抗１８４ａと１８４ｂとにより反転増幅回路を構
成して、交流化信号Ｓ２を所望の電圧振幅に変換した矩
形波を生成する。この矩形波のＤＣ的な電圧レベルを決
める、表示用電源Ｖ_DW(+) とＶ_DW(-) と可変抵抗１８１
とにより生成された電圧を第１のオペアンプ１８２の
(+) 入力端子に供給し、(-) 入力端子と出力を接続して
ボルテージフォロアー回路を構成して、所望する電圧レ
ベルに設定する。パワーＭＯＳバッファ１８５では、所
望する電圧振幅と電圧レベルに設定して、交流化信号Ｓ
２の極性に応じて変動する表示用電源電圧Ｓ１８０を出
力する。Next, the operation of the display signal circuit 150 shown in FIG. 19 will be described. The display brightness data signal S10a and the display clock signal S10b are input to the photocouplers 171a and 171b of the display control signal conversion circuit 170 in FIG. In the photo couplers 171a and 171b,
Display luminance data signal S10a and display clock signal S
10b is a conversion logic power supply for display V _{DC (+)} and V _DC generated by the power supply voltage conversion circuit for display 180 of FIG.
_The converted display luminance data signal S170a and the converted display clock signal S170b are generated by converting to the _{DC (-)} voltage level and output to the data signal driver 190 in FIG.
In the display power supply voltage conversion circuit 180 shown in FIG. 22, the second operational amplifiers 183 and 2 of the display power supply voltage conversion circuit 180 are used.
An inverting amplifier circuit is configured by the resistors 184a and 184b to generate a rectangular wave in which the alternating signal S2 is converted into a desired voltage amplitude. The display power supplies V _{DW (+)} and V _{DW (-)} and the variable resistor 181 that determine the DC voltage level of this rectangular wave
The voltage generated by the
Supply to the (+) input terminal and connect the (-) input terminal to the output to form a voltage follower circuit and set it to the desired voltage level. In the power MOS buffer 185, the voltage amplitude and voltage level are set as desired, and the alternating signal S
The display power supply voltage S180 that changes according to the polarity of 2 is output.

【００３８】データ信号ドライバ１９０では、図２３中
のパルス幅変換回路１９１により、入力された変換表示
輝度データＳ１７０ａの階調データを変換表示クロック
信号１７０ａに同期して表示セル毎に分離して蓄積し、
変換表示輝度データ信号Ｓ１７０ａの階調レベルに応じ
た期間だけオン信号を出力するパルス幅信号Ｓ１９１−
ｉに変換して、それぞれの表示セルに対応するデータ信
号線２−ｉに接続されたアナログスイッチ１９２−ｉ
（ｉ＝１〜ｍ）に対して供給し、それぞれのアナログス
イッチ１９２−ｉの開閉期間を制御する。このとき、デ
ータ信号ドライバには、基準電圧Ｓ１８０と同等の電圧
振幅を有する電源電圧が供給されるのでパルス幅信号Ｓ
１９１−ｉは、交流化信号Ｓ２の極性により変動する基
準電圧Ｓ１８０と同等の電圧振幅を有する矩形波が重畳
された波形を供給する。一方、各アナログスイッチ１９
２−ｉには、表示用変換基準電源Ｓ１８０が接続されて
いるので、変換用表示輝度データＳ１７０ａの階調レベ
ルに応じたパルス幅期間だけアナログスイッチ１９２−
ｉがオン状態になり、それぞれのデータ信号線２−ｉに
対して表示用変換基準電源Ｓ１８０の電圧が供給され
る。この時、データ信号ドライバ１９０の電源には、交
流化信号Ｓ２の極性により変動する基準電圧Ｓ１８０と
同等の電圧振幅を有する矩形波を供給するので、データ
信号ドライバ１９０の基準電圧の変動を見掛け上ゼロに
でき、データ信号ドライバ１９０が低電力となる。ま
た、パルスの出力期間以外では、アナログスイッチ１９
２−ｉがオフ状態になり、それぞれのデータ信号線２−
ｉがハイイピーダンスとなる。In the data signal driver 190, the pulse width conversion circuit 191 in FIG. 23 separates and stores the input gradation data of the converted display luminance data S170a for each display cell in synchronization with the converted display clock signal 170a. Then
A pulse width signal S191- that outputs an ON signal only during a period corresponding to the gradation level of the converted display luminance data signal S170a.
analog switch 192-i connected to the data signal line 2-i corresponding to each display cell
(I = 1 to m) to control the opening / closing period of each analog switch 192-i. At this time, the power supply voltage having the same voltage amplitude as the reference voltage S180 is supplied to the data signal driver, so that the pulse width signal S
191-i supplies a waveform on which a rectangular wave having a voltage amplitude equivalent to that of the reference voltage S180 that varies depending on the polarity of the alternating signal S2 is superimposed. On the other hand, each analog switch 19
Since the display conversion reference power source S180 is connected to 2-i, the analog switch 192-is provided only for the pulse width period corresponding to the gradation level of the conversion display luminance data S170a.
i is turned on, and the voltage of the conversion reference power supply for display S180 is supplied to each data signal line 2-i. At this time, since a rectangular wave having a voltage amplitude equivalent to the reference voltage S180 that varies depending on the polarity of the alternating signal S2 is supplied to the power source of the data signal driver 190, it is apparent that the reference voltage of the data signal driver 190 varies. It can be zero and the data signal driver 190 has low power. Also, except during the pulse output period, the analog switch 19
2-i is turned off, and each data signal line 2-
i becomes high ip dance.

【００３９】図２４は、図１９のアクティブマトリクス
型液晶ディスプレイの駆動波形図である。以下、この図
を参照しつつ本発明のアクティブマトリクス型液晶ディ
スプレイの階調駆動方法を説明する。図２４に示すよう
に、図２０の表示信号回路１５０のパルス幅変換回路１
９１から交流化信号Ｓ２の極性により変動する基準電圧
Ｓ１８０と同等の電圧振幅を有するパルス幅信号Ｓ１９
１−ｉがtw期間だけアナログスイッチ１９２−ｉ（ｉ＝
１〜ｍ）に供給される。アナログスイッチ１９２−ｉに
接続されたデータ信号線２−ｉには、交流化信号Ｓ２の
極性に応じた基準電圧Ｖ_B1またはＶ_B2がtw期間だけ供給
される。この時、表示信号回路１５０のデータ信号ドラ
イバ１９０の基準電圧の変動が見掛け上ゼロになる。デ
ータ信号線２−ｉの電位Ｙ_i は、tw期間だけ基準電圧Ｖ
_B1またはＶ_B2に等しくなる。そして、tw期間が終わるデ
ータ信号線２−ｉは、ハイインピーダンス状態となり、
データ信号線２−ｉがランプ駆動電圧に追従して同等の
変化をする。FIG. 24 is a drive waveform diagram of the active matrix type liquid crystal display of FIG. Hereinafter, the gradation driving method of the active matrix type liquid crystal display of the present invention will be described with reference to this drawing. As shown in FIG. 24, the pulse width conversion circuit 1 of the display signal circuit 150 of FIG.
The pulse width signal S19 having a voltage amplitude equivalent to the reference voltage S180 varying from 91 to the polarity of the alternating signal S2.
1-i is analog switch 192-i (i =
1 to m). The data signal line 2-i connected to the analog switch 192-i is supplied with the reference voltage V _B1 or V _B2 corresponding to the polarity of the alternating signal S2 for tw periods. At this time, the variation of the reference voltage of the data signal driver 190 of the display signal circuit 150 is apparently zero. The potential Y _i of the data signal line 2-i is the reference voltage V _i during the tw period.
_It will be equal to _B1 or V _B2 . Then, the data signal line 2-i in which the tw period ends is in a high impedance state,
The data signal line 2-i follows the lamp driving voltage and makes the same change.

【００４０】以上説明したように、本第５の実施例によ
れば第１の実施例と同様の利点がある上、以下の利点が
ある。表示信号回路１５０の階調ドライバの動作用の電
源Ｖ_DW+ とＶ_DW- 、及び表示輝度データ信号と表示クロ
ック信号にそれぞれの極性により変動する基準電圧と同
等の電圧振幅を有する矩形波を重畳させた電圧表示用変
換基準電圧をデータ信号ドライバ１９０に供給したた
め、データ信号ドライバ１９０の基準電圧の変動を見掛
け上ゼロにでき、低電力な多階調表示ができるという利
点がある。As described above, the fifth embodiment has the same advantages as the first embodiment and the following advantages. The power supplies V _{DW +} and V _DW- for operating the gradation driver of the display signal circuit 150, and the display brightness data signal and the display clock signal are superimposed on a rectangular wave having a voltage amplitude equivalent to the reference voltage that varies depending on their polarities. Since the converted reference voltage for voltage display is supplied to the data signal driver 190, there is an advantage that the fluctuation of the reference voltage of the data signal driver 190 can be apparently made zero and low power multi-gradation display can be performed.

【００４１】第６の実施例 図２５は、本発明の第６の実施例のアクティブマトリク
ス型液晶ディスプレイの回路図であり、第５の実施例の
図１９中の要素と共通の要素には共通の符号が付されて
いる。本第６の実施例の液晶ディスプレイの回路は、第
５の実施例の液晶ディスプレイの回路と異なる点は、第
５の実施例のアクティブマトリクス型液晶パネルにの各
画素電極４の背面に絶縁膜を介して補助容量電極（図示
せず）を設け、データ信号線２−ｉと絶縁層（図示せ
ず）を介して補助容量電極に接続され直行配置される補
助容量線２０１を設け、該補助容量電極／絶縁膜／画素
電極４によって補助容量２０２を形成し、補助容量線２
０１にはコモン電極４の電位Ｖ_COM を印加するようにし
たことである。以下、図２５のアクティブマトリクス型
液晶ディスプレイの駆動回路の動作を説明する。 Sixth Embodiment FIG. 25 is a circuit diagram of an active matrix type liquid crystal display according to a sixth embodiment of the present invention. Elements common to those in FIG. 19 of the fifth embodiment are common to those in FIG. Is attached. The circuit of the liquid crystal display of the sixth embodiment differs from the circuit of the liquid crystal display of the fifth embodiment in that an insulating film is formed on the back surface of each pixel electrode 4 in the active matrix liquid crystal panel of the fifth embodiment. An auxiliary capacitance electrode (not shown) is provided via the auxiliary capacitance electrode 201, and an auxiliary capacitance line 201 is arranged directly connected to the auxiliary capacitance electrode via the data signal line 2-i and an insulating layer (not shown). The auxiliary capacitance 202 is formed by the capacitance electrode / insulating film / pixel electrode 4, and the auxiliary capacitance line 2
01 is applied with the potential V _COM of the common electrode 4. The operation of the drive circuit of the active matrix type liquid crystal display shown in FIG. 25 will be described below.

【００４２】第５の実施例と同様に、データ信号線２−
ｉに表示信号回路１５０からパルス幅変調されたパルス
の出力期間にそれぞれ応じたそれぞれの極性に応じた基
準電圧を印加し、当該パルスの出力期間tw以外は表示信
号回路１５０をハイインピーダンス状態とする。データ
信号線２−ｉが補助容量線２０１には、ランプ駆動電圧
が印加されたコモン電極８の電位Ｖ_COM が印加され、こ
のランプ駆動電圧が補助容量電極に印加される。そのた
め、ハイインピーダンス状態においては、画素電極４に
は補助容量１０２を介してランプ駆動電圧が印加され、
画素電極４の電位Ｖ_P はランプ駆動電圧の波形と同等に
追従して変化する。以上説明したように、液晶パネルの
各画素電極４に補助容量２０２を設け、各補助容量２０
２に対して補助容量線２０１を介してランプ駆動電圧を
印加したので、データ信号線２−ｉに付随する配線容量
によってランプ駆動電圧の波形に追従させる第１の実施
例よりもハイインピーダンス状態において画素電極４の
電位Ｖ_P を確実にランプ駆動電圧の波形と同等に追従し
て変化させることができ、表示品質の高い高画質のアク
ティブマトリクス型液晶ディスプレイを実現することが
できるという利点がある。Similar to the fifth embodiment, the data signal line 2-
A reference voltage corresponding to each polarity corresponding to the output period of the pulse width-modulated pulse from the display signal circuit 150 is applied to i, and the display signal circuit 150 is in the high impedance state except the output period tw of the pulse. . The potential V _COM of the common electrode 8 to which the lamp driving voltage is applied is applied to the data signal line 2-i and the auxiliary capacitance line 201, and the lamp driving voltage is applied to the auxiliary capacitance electrode. Therefore, in the high impedance state, the lamp drive voltage is applied to the pixel electrode 4 via the auxiliary capacitance 102,
The potential V _P of the pixel electrode 4 changes in the same manner as the waveform of the lamp driving voltage. As described above, the auxiliary capacitance 202 is provided in each pixel electrode 4 of the liquid crystal panel, and each auxiliary capacitance 20
Since the lamp driving voltage is applied to No. 2 via the auxiliary capacitance line 201, in a higher impedance state than the first embodiment in which the waveform of the lamp driving voltage is made to follow by the wiring capacitance accompanying the data signal line 2-i. There is an advantage that the potential V _P of the pixel electrode 4 can be surely changed in the same manner as the waveform of the lamp driving voltage and an active matrix type liquid crystal display with high display quality and high image quality can be realized.

【００４３】第７の実施例 図２５は、本発明の第７の実施例の液晶ディスプレイの
階調駆動方法を実施するための液晶ディスプレイの駆動
回路の回路図である。本第７の実施例の液晶ディスプレ
イの駆動回路は、第５の実施例の液晶ディスプレイの駆
動回路と異なる点は、第５の実施例の液晶ディスプレイ
の駆動回路にさらに液晶パネルの各画素電極４の背面に
絶縁膜を介して補助容量電極（図示せず）を設け、補助
容量電極と対応する画素電極４とＴＦＴ５を介して接続
される走査信号線３−ｊの前段の走査信号線３−（ｊ−
１）と該補助容量電極とを接続し、補助容量電極／絶縁
膜／画素電極４によって補助容量２１２を形成するよう
にしたことである。以下、図２６のアクティブマトリク
ス型液晶ディスプレイの駆動回路の動作を説明する。 Seventh Embodiment FIG. 25 is a circuit diagram of a drive circuit for a liquid crystal display for carrying out the gradation driving method for a liquid crystal display according to the seventh embodiment of the present invention. The drive circuit of the liquid crystal display of the seventh embodiment differs from the drive circuit of the liquid crystal display of the fifth embodiment in that the drive circuit of the liquid crystal display of the fifth embodiment further includes pixel electrodes 4 of the liquid crystal panel. A storage capacitor electrode (not shown) is provided on the back surface of the storage capacitor via an insulating film, and the scanning signal line 3-j in the previous stage of the scanning signal line 3-j connected via the TFT 5 and the pixel electrode 4 corresponding to the storage capacitor electrode. (J-
1) and the auxiliary capacitance electrode are connected, and the auxiliary capacitance 212 is formed by the auxiliary capacitance electrode / insulating film / pixel electrode 4. The operation of the drive circuit of the active matrix type liquid crystal display shown in FIG. 26 will be described below.

【００４４】第５の実施例と同様に、データ信号線２−
ｉに表示信号回路１５０からパルス幅変調されたパルス
の出力期間にそれぞれ応じたそれぞれの極性に応じた基
準電圧を印加し、当該パルスの出力期間tw以外は表示信
号回路１５０をハイインピーダンス状態とする。データ
信号線２−ｉがハイインピーダンス状態においては、走
査信号線３−ｊにはランプ駆動電圧が印加され、このラ
ンプ駆動電圧が補助容量電極に印加される。そのため、
画素電極４には補助容量２１２を介してランプ駆動電圧
が印加され、画素電極４の電位Ｖ_P はランプ駆動電圧の
波形に追従して同等に変化する。以上説明したように、
液晶パネルの各画素電極４と前段の走査信号線３−（ｊ
−１）との間に補助容量１１２を設け、各補助容量２１
２に対して走査信号線３−ｊを介してランプ駆動電圧を
印加したので、ハイインピーダンス状態において、デー
タ信号線２−ｉに付随する配線容量によってランプ駆動
電圧の波形に追従させる第１の実施例よりも画素電極４
の電位を確実にランプ駆動電圧の波形に追従させて同等
の変化をさせることができ、表示品質の高い、経済的で
高画質の液晶ディスプレイを実現することができるとい
う利点がある。Similar to the fifth embodiment, the data signal line 2-
A reference voltage corresponding to each polarity corresponding to the output period of the pulse width-modulated pulse from the display signal circuit 150 is applied to i, and the display signal circuit 150 is in the high impedance state except the output period tw of the pulse. . When the data signal line 2-i is in the high impedance state, the lamp driving voltage is applied to the scanning signal line 3-j, and the lamp driving voltage is applied to the auxiliary capacitance electrode. for that reason,
A lamp driving voltage is applied to the pixel electrode 4 via the auxiliary capacitance 212, and the potential V _P of the pixel electrode 4 changes equally by following the waveform of the lamp driving voltage. As explained above,
Each pixel electrode 4 of the liquid crystal panel and the preceding scanning signal line 3- (j
-1) and an auxiliary capacitance 112 is provided between each auxiliary capacitance 21 and
Since the lamp driving voltage is applied to No. 2 via the scanning signal line 3-j, in the high impedance state, the wiring capacitance associated with the data signal line 2-i follows the waveform of the lamp driving voltage. Pixel electrode 4 more than the example
There is an advantage that the potential of can be surely made to follow the waveform of the lamp driving voltage and the same change can be made, and an economical liquid crystal display with high display quality and high image quality can be realized.

【００４５】本発明は、上記実施例に限定されず種々の
変形が可能である。その変形例としては、例えば次のよ
うなものがある。 （１） データ信号線及び走査信号線を有するアクティ
ブマトリクス型液晶ディスプレイであれば、本実施例以
外の構成のアクティブマトリクス型液晶ディスプレイに
適用することができる。 （２） 上記実施例以外の駆動方法を図示以外の駆動方
法に変えることも可能である。The present invention is not limited to the above embodiment, and various modifications can be made. The following are examples of such modifications. (1) Any active matrix liquid crystal display having a data signal line and a scanning signal line can be applied to an active matrix liquid crystal display having a configuration other than that of this embodiment. (2) It is also possible to change the driving method other than the above embodiment to a driving method other than that shown in the drawing.

【００４６】[0046]

【発明の効果】以上詳細に説明したように、第１及び第
２の発明によれば、ビデオ入力信号の階調度に応じてパ
ルス幅変調し、該パルス幅変調されたパルスの出力期間
に交流駆動するその極性に応じた基準電圧を前記データ
信号線に出力し、当該パルス出力期間以外は前記データ
信号線をハイインピーダンス状態とし、共通電極には交
流駆動するその極性に応じて、順次上昇あるいは低下す
るランプ駆動電圧を印加し、走査信号にランプ駆動電圧
を重畳させた信号を走査信号線に出力するので、表示信
号回路に外部から供給する電源数を減らし、低電力な多
階調化が可能となる。第３の発明によれば、交流駆動す
るその極性により変動する基準電圧と同等の電圧振幅を
有する電源電圧及び基準電圧と同等の電圧振幅を重畳さ
せた信号を前記表示信号回路に供給するのでスィッチ回
路の基準電圧の見掛け上の変動をゼロにすることがで
き、さらに低電力化が可能となる。第４及び第５の発明
によれば、画素電極に対して補助容量を設け、この補助
容量にランプ駆動電圧を印加するようにしたので、表示
品質をさらに向上させることができる。As described in detail above, according to the first and second aspects of the invention, pulse width modulation is performed according to the gradation level of the video input signal, and AC is applied during the output period of the pulse width modulated pulse. A reference voltage corresponding to the polarity to be driven is output to the data signal line, the data signal line is set to a high impedance state except the pulse output period, and the common electrode is sequentially increased according to the polarity to be AC-driven or Since a decreasing lamp drive voltage is applied and a signal obtained by superimposing the lamp drive voltage on the scanning signal is output to the scanning signal line, the number of power sources externally supplied to the display signal circuit is reduced, and low power multi-gradation is achieved. It will be possible. According to the third aspect of the present invention, the display signal circuit is supplied with a signal in which a power supply voltage having a voltage amplitude equivalent to the reference voltage that varies depending on the polarity of AC drive and a voltage amplitude equivalent to the reference voltage are superimposed and supplied to the display signal circuit. The apparent fluctuation of the reference voltage of the circuit can be made zero, and the power consumption can be further reduced. According to the fourth and fifth aspects, since the auxiliary capacitance is provided for the pixel electrode and the lamp driving voltage is applied to the auxiliary capacitance, the display quality can be further improved.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１の実施例のアクティブマトリクス
型液晶ディスプレイの回路図である。FIG. 1 is a circuit diagram of an active matrix liquid crystal display according to a first embodiment of the present invention.

【図２】従来のＴＦＴ−ＬＣＤの概略の構造を示す断面
図である。FIG. 2 is a sectional view showing a schematic structure of a conventional TFT-LCD.

【図３】図２のＴＮ液晶セルの電気−光学特性図であ
る。FIG. 3 is an electro-optical characteristic diagram of the TN liquid crystal cell of FIG.

【図４】図２のＴＦＴ−ＬＣＤの構造を備えた従来のア
クティブマトリクス型液晶ディスプレイの概略の回路図
である。FIG. 4 is a schematic circuit diagram of a conventional active matrix liquid crystal display having the structure of the TFT-LCD of FIG.

【図５】図２の液晶セルの等価回路図である。5 is an equivalent circuit diagram of the liquid crystal cell of FIG.

【図６】図４のアクティブマトリクス型液晶ディスプレ
イの駆動タイミングチャートである。FIG. 6 is a drive timing chart of the active matrix type liquid crystal display of FIG.

【図７】従来の表示信号回路内のドライバの回路図であ
る。FIG. 7 is a circuit diagram of a driver in a conventional display signal circuit.

【図８】図１中の表示信号回路の回路図である。FIG. 8 is a circuit diagram of the display signal circuit in FIG.

【図９】図１中の走査信号回路の回路図である。9 is a circuit diagram of a scanning signal circuit in FIG.

【図１０】図９中の制御信号変換回路の回路図である。10 is a circuit diagram of a control signal conversion circuit in FIG.

【図１１】図９中の電源電圧変換回路の回路図である。11 is a circuit diagram of the power supply voltage conversion circuit in FIG.

【図１２】図１のアクティブマトリクス型液晶ディスプ
レイの駆動波形図である。12 is a drive waveform diagram of the active matrix type liquid crystal display of FIG.

【図１３】本発明の第２の実施例のアクティブマトリク
ス型液晶ディスプレイの回路図である。FIG. 13 is a circuit diagram of an active matrix type liquid crystal display according to a second embodiment of the present invention.

【図１４】本発明の第３の実施例のアクティブマトリク
ス型液晶ディスプレイの回路図である。FIG. 14 is a circuit diagram of an active matrix type liquid crystal display according to a third embodiment of the present invention.

【図１５】本発明の第４の実施例のアクティブマトリク
ス型液晶ディスプレイの回路図である。FIG. 15 is a circuit diagram of an active matrix type liquid crystal display according to a fourth embodiment of the present invention.

【図１６】図１５中の表示信号回路の回路図である。16 is a circuit diagram of the display signal circuit in FIG.

【図１７】図１６中の表示用電源電圧変換回路の回路図
である。17 is a circuit diagram of the display power supply voltage conversion circuit in FIG.

【図１８】図１６中のデータ信号ドライバの回路図であ
る。18 is a circuit diagram of the data signal driver in FIG.

【図１９】本発明の第５の実施例のアクティブマトリク
ス型液晶ディスプレイの回路図である。FIG. 19 is a circuit diagram of an active matrix type liquid crystal display according to a fifth embodiment of the present invention.

【図２０】図１９中の表示信号回路の回路図である。20 is a circuit diagram of the display signal circuit in FIG.

【図２１】図２０中の表示用制御信号変換回路の回路図
である。21 is a circuit diagram of a display control signal conversion circuit in FIG.

【図２２】図２０中の表示用電源電圧変換回路の回路図
である。22 is a circuit diagram of the display power supply voltage conversion circuit in FIG.

【図２３】図２０中のデータ信号ドライバの回路図であ
る。FIG. 23 is a circuit diagram of the data signal driver in FIG.

【図２４】図１９のアクティブマトリクス型液晶ディス
プレイの駆動波形図である。24 is a drive waveform diagram of the active matrix type liquid crystal display of FIG.

【図２５】本発明の第６の実施例のアクティブマトリク
ス型液晶ディスプレイの回路図である。FIG. 25 is a circuit diagram of an active matrix liquid crystal display according to a sixth embodiment of the present invention.

【図２６】本発明の第７の実施例のアクティブマトリク
ス型液晶ディスプレイの回路図である。FIG. 26 is a circuit diagram of an active matrix type liquid crystal display according to a seventh embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１ 背面基板 ２−ｉ データ信号線 ３−ｊ 走査信号線 ４ 画素電極 ５ ＴＦＴ ６ 前面基板 ７ カラーフィルタ ８ コモン電極 ９ 液晶層 １０，１１ 偏光膜 １２ 液晶セル ５０，１２０，１４０，１５０ 表示信号回路 ５１ パルス幅変換回路 ５２−ｉ，５３−ｉ，１４２−ｉ，１９２−ｉ（ｉ＝
１，…，ｍ）アナログスイッチ ７０ 制御信号変換回路 ８０ 電源電圧変換回路 １００ コモン電極駆動回路 １０１，２０１ 補助容量線 １０２，１１２，２０２，２１２ 補助容量 １３０，１８０ 表示用電源電圧変換
回路 １４０，１９０ データ信号ドライバ １７０ 表示用制御信号変換
回路1 Rear Substrate 2-i Data Signal Line 3-j Scanning Signal Line 4 Pixel Electrode 5 TFT 6 Front Substrate 7 Color Filter 8 Common Electrode 9 Liquid Crystal Layer 10, 11 Polarizing Film 12 Liquid Crystal Cell 50, 120, 140, 150 Display Signal Circuit 51 pulse width conversion circuit 52-i, 53-i, 142-i, 192-i (i =
1, ..., m) Analog switch 70 Control signal conversion circuit 80 Power supply voltage conversion circuit 100 Common electrode drive circuit 101, 201 Auxiliary capacitance line 102, 112, 202, 212 Auxiliary capacitance 130, 180 Display power supply voltage conversion circuit 140, 190 Data signal driver 170 Display control signal conversion circuit

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】 透光性の背面基板と、前記背面基板上に
交差して配置形成される複数のデータ信号線及び走査信
号線と、前記各データ信号線と走査信号線の交差箇所に
各画素電極に対応してそれぞれ接続された複数の薄膜ト
ランジスタと、前記背面基板に対向して配置された透光
性の前面基板と、前記前面基板上の各液晶セルの画素電
極と対向する部分に設けられた表示色に対応するカラー
フィルタと、前記カラーフィルタ上に設けられた透光性
の共通電極と、前記背面基板及び前面基板の表面にそれ
ぞれ対向して配設され所定方向に配向処理された配向膜
と、前記背面基板及び前面基板側の配向膜間に介装され
た液晶層と、前記背面基板及び前面基板の背面にそれぞ
れ貼着された偏光膜とを、備えたアクティブマトリクス
型液晶パネルと、 ビデオ入力信号に応じて前記液晶セルの駆動電圧を前記
データ信号線に出力する表示信号回路と、 前記走査信号線に走査信号を出力する走査信号回路と、 前記共通電極を駆動する共通電極駆動回路とを備え、 前記アクティブマトリクス型液晶パネルの交流駆動を行
うアクティブマトリクス型液晶ディスプレイの階調駆動
方法において、 前記表示信号回路により、前記ビデオ入力信号の階調度
に応じてパルス幅変調し、該パルス幅変調されたパルス
の出力期間に交流駆動するその極性に応じた基準電圧を
前記データ信号線に出力し、当該パルス出力期間以外は
前記データ信号線をハイインピーダンス状態とし、 前記共通電極駆動回路により、前記共通電極には交流駆
動するその極性に応じて、順次上昇あるいは低下するラ
ンプ駆動電圧を印加し、 前記走査信号回路が、前記走査信号に前記ランプ駆動電
圧を重畳させた信号を前記走査信号線に出力することを
特徴とするアクティブマトリクス型液晶ディスプレイの
階調駆動方法。1. A translucent rear substrate, a plurality of data signal lines and scan signal lines arranged and formed so as to intersect with each other on the rear substrate, and at each intersection of each data signal line and each scan signal line. A plurality of thin film transistors respectively connected to the pixel electrodes, a translucent front substrate arranged to face the back substrate, and a portion of the liquid crystal cell on the front substrate facing the pixel electrodes. A color filter corresponding to the displayed color, a light-transmissive common electrode provided on the color filter, and the surfaces of the back substrate and the front substrate, respectively, which are arranged so as to face each other and are oriented in a predetermined direction. An active matrix liquid crystal panel including an alignment film, a liquid crystal layer interposed between the alignment films on the back substrate and the front substrate, and polarizing films attached to the back faces of the back substrate and the front substrate, respectively. When, A display signal circuit that outputs a drive voltage of the liquid crystal cell to the data signal line according to a video input signal, a scan signal circuit that outputs a scan signal to the scan signal line, and a common electrode drive circuit that drives the common electrode. In the grayscale driving method of an active matrix liquid crystal display for alternating-current driving the active matrix liquid crystal panel, the display signal circuit performs pulse width modulation according to a gray level of the video input signal, A reference voltage corresponding to the polarity of which is AC-driven during the output period of the width-modulated pulse is output to the data signal line, the data signal line is in a high impedance state except during the pulse output period, and the common electrode drive circuit is used. , The common electrode is applied with a lamp driving voltage that sequentially increases or decreases according to the polarity of AC driving. , The scanning signal circuit, an active matrix type gray scale driving method of a liquid crystal display and outputs a signal obtained by superimposing the lamp driving voltage to the scanning signal to the scanning signal lines. 【請求項２】 透光性の背面基板と、前記背面基板上に
交差して配置形成される複数のデータ信号線及び走査信
号線と、前記各データ信号線と走査信号線の交差箇所に
各画素電極に対応してそれぞれ接続された複数の薄膜ト
ランジスタと、前記背面基板に対向して配置された透光
性の前面基板と、前記前面基板上の各液晶セルの画素電
極と対向する部分に設けられた表示色に対応するカラー
フィルタと、前記カラーフィルタ上に設けられた透光性
の共通電極と、前記背面基板及び前面基板の表面にそれ
ぞれ対向して配設され所定方向に配向処理された配向膜
と、前記背面基板及び前面基板側の配向膜間に介装され
た液晶層と、前記背面基板及び前面基板の背面にそれぞ
れ貼着された偏光膜とを、備えたアクティブマトリクス
型液晶パネルと、 ビデオ入力信号に応じて前記液晶セルの駆動電圧を前記
データ信号線に出力する表示信号回路と、 前記走査信号線に走査信号を出力する走査信号回路と、 前記共通電極を駆動する共通電極駆動回路とを備え、 前記アクティブマトリクス型液晶パネルの交流駆動を行
うアクティブマトリクス型液晶ディスプレイにおいて、 前記表示信号回路は、前記ビデオ入力信号の階調度に応
じてパルス幅変調するパルス幅変換回路と、該パルス幅
変調されたパルスの出力期間に交流駆動するその極性に
応じた基準電圧を前記データ信号線に出力し、当該パル
ス出力期間以外は前記データ信号線をハイインピーダン
ス状態とするスイッチ回路とを備え、 前記共通電極駆動回路は、交流駆動するその極性に応じ
て、順次上昇あるいは低下するランプ駆動電圧を生成す
るランプ電圧駆動回路を備え、 前記走査信号回路は、交流駆動するその極性に応じて、
順次上昇あるいは低下するランプ駆動電圧を生成するラ
ンプ電圧駆動回路と、前記走査信号に前記ランプ駆動電
圧を重畳する走査信号変換回路とを備えたことを特徴と
するアクティブマトリクス型液晶ディスプレイ。2. A translucent rear substrate, a plurality of data signal lines and scanning signal lines which are arranged and formed so as to intersect with each other on the rear substrate, and at each intersection of the respective data signal lines and scanning signal lines. A plurality of thin film transistors respectively connected to the pixel electrodes, a translucent front substrate arranged to face the back substrate, and a portion of the liquid crystal cell on the front substrate facing the pixel electrodes. A color filter corresponding to the displayed color, a light-transmissive common electrode provided on the color filter, and the surfaces of the back substrate and the front substrate, respectively, which are arranged so as to face each other and are oriented in a predetermined direction. An active matrix liquid crystal panel including an alignment film, a liquid crystal layer interposed between the alignment films on the back substrate and the front substrate, and polarizing films attached to the back faces of the back substrate and the front substrate, respectively. When, A display signal circuit that outputs a drive voltage of the liquid crystal cell to the data signal line according to a video input signal, a scan signal circuit that outputs a scan signal to the scan signal line, and a common electrode drive circuit that drives the common electrode. An active matrix type liquid crystal display for alternating-current driving the active matrix type liquid crystal panel, wherein the display signal circuit is a pulse width conversion circuit for performing pulse width modulation in accordance with a gradation degree of the video input signal; A reference voltage corresponding to the polarity of which is AC-driven during the output period of the width-modulated pulse is output to the data signal line, and a switch circuit that puts the data signal line in a high impedance state other than the pulse output period, The common electrode drive circuit supplies a lamp drive voltage that sequentially increases or decreases according to the polarity of AC drive. With a ramp voltage driving circuit for forming the scanning signal circuit, depending on the polarity of the AC drive,
An active matrix type liquid crystal display, comprising: a lamp voltage drive circuit that generates a lamp drive voltage that gradually increases or decreases; and a scan signal conversion circuit that superimposes the lamp drive voltage on the scan signal. 【請求項３】 前記交流駆動するその極性により変動す
る基準電圧と同等の電圧振幅を有する電源電圧及び基準
電圧と同等の電圧振幅を重畳させた制御信号を前記表示
信号回路に供給することを特徴とする請求項２記載のア
クティブマトリクス型液晶ディスプレイ。3. The display signal circuit is supplied with a control signal in which a power supply voltage having a voltage amplitude equivalent to a reference voltage that varies depending on the polarity of the AC drive and a voltage amplitude equivalent to the reference voltage are superimposed. The active matrix type liquid crystal display according to claim 2. 【請求項４】 前記画素電極に対して補助容量と該補助
容量に電圧を印加するための補助容量線とを設け、 前記補助容量線には前記ランプ駆動電圧を印加するよう
にしたことを特徴とする請求項２または３記載のアクテ
ィブマトリクス型液晶ディスプレイ。4. An auxiliary capacitance and an auxiliary capacitance line for applying a voltage to the auxiliary capacitance are provided to the pixel electrode, and the lamp driving voltage is applied to the auxiliary capacitance line. The active matrix type liquid crystal display according to claim 2 or 3. 【請求項５】 前記画素電極と該画素電極に薄膜トラン
ドスタを介して接続される走査信号線の前段の走査信号
線との間に補助容量を設けたことを特徴とする請求項２
または３記載のアクティブマトリクス型液晶ディスプレ
イ。5. A storage capacitor is provided between the pixel electrode and a scanning signal line preceding the scanning signal line connected to the pixel electrode via a thin film transistor.
Alternatively, the active matrix liquid crystal display according to the item 3.