JPH0727987B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0727987B2 JPH0727987B2 JP10816086A JP10816086A JPH0727987B2 JP H0727987 B2 JPH0727987 B2 JP H0727987B2 JP 10816086 A JP10816086 A JP 10816086A JP 10816086 A JP10816086 A JP 10816086A JP H0727987 B2 JPH0727987 B2 JP H0727987B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- hole
- lid
- semiconductor element
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置に関する。
（従来の技術とその問題点） 従来，半導体素子をプリント配線板上に搭載するには，
セラミツク製のチツプキヤリアもしくはセラミツク製の
パツケージを介して搭載する方法が一般的であつた。し
かし一般的に使用されている高アルミナ質セラミツク
（以下セラミツクとする）は誘導率が約９と高くこのた
め近年の演算速度の超高速化においては信号遅れが大き
いため好ましい材料ではなかつた。一方ガラスエポキシ
配線板は誘導率が５程度で配線の浮遊容量による信号波
形のくずれはセラミツクより少ないもののセラミツクに
比べ耐熱性が低い，熱伝導率が低い，という欠点を有し
ており実装の高密度化には限界があつた。
セラミツク製のチツプキヤリアもしくはセラミツク製の
パツケージを介して搭載する方法が一般的であつた。し
かし一般的に使用されている高アルミナ質セラミツク
（以下セラミツクとする）は誘導率が約９と高くこのた
め近年の演算速度の超高速化においては信号遅れが大き
いため好ましい材料ではなかつた。一方ガラスエポキシ
配線板は誘導率が５程度で配線の浮遊容量による信号波
形のくずれはセラミツクより少ないもののセラミツクに
比べ耐熱性が低い，熱伝導率が低い，という欠点を有し
ており実装の高密度化には限界があつた。
一方シリコンチツプをプリント配線板上に直接搭載する
方法も試みられているが，チツプキヤリアを介したもの
が殆んどであり入出力の端子数が多いものはピングリツ
ドアレイ型パツケージとなり前述のセラミツクに起因す
る欠点はさけられない。
方法も試みられているが，チツプキヤリアを介したもの
が殆んどであり入出力の端子数が多いものはピングリツ
ドアレイ型パツケージとなり前述のセラミツクに起因す
る欠点はさけられない。
これらの改良として特願昭59−133916号に示される半導
体素子搭載用配線板があるが，しかしこのものは金属板
の露出している部分が少ないため放熱効果が十分でな
く，またパツケージ化した場合，気密封止の際の接着性
に問題が生じる。
体素子搭載用配線板があるが，しかしこのものは金属板
の露出している部分が少ないため放熱効果が十分でな
く，またパツケージ化した場合，気密封止の際の接着性
に問題が生じる。
本発明は上記の欠点のない半導体装置を提供することを
目的とするものである。
目的とするものである。
（問題点を解決するための手段） 本発明者らは上記の欠点について種々検討した結果，半
導体素子搭載用配線板を用いた半導体装置の構造を下記
に示すように，フレキシブル基板にランド，導電回路お
よび接続パツドを形成し，さらにランドの部分に貫通孔
（Ａ）を設けてフレキシブル配線板を得，ついで上記で
得たフレキシブル配線板の下面に金属板を配設し，前記
貫通孔（Ａ）に対応する位置の金属板の貫通孔（Ａ）よ
り直径がやや大きめな貫通孔（Ｂ）を形成し，貫通孔
（Ａ）および貫通孔（Ｂ）内にピンを貫通させ，ピンと
貫通孔（Ａ）の周辺のランドとは半田，銀ろう等で固着
して電気的に接続させ，貫通孔（Ｂ）とは絶縁状態にな
るように熱硬化性樹脂，耐熱性熱可塑性樹脂などを用い
て固着し，また接続パツドの上面に半導体素子を搭載
し，かつランド，ピンおよび導電回路と接することなく
これらと半導体素子とを覆い封止するために蓋を金属板
の外周部分に接合した構造としたところ，誘導率が５程
度でセラミツク配線板に比べ低く，耐熱性および熱伝導
率がガラスエポキシ配線板に比べ高く，高発熱密度の素
子も搭載可能であることが確認された。また放熱効果も
優れ，パツケージ化した場合，気密封止の際の接着性に
おいても問題が生じないことを確認した。
導体素子搭載用配線板を用いた半導体装置の構造を下記
に示すように，フレキシブル基板にランド，導電回路お
よび接続パツドを形成し，さらにランドの部分に貫通孔
（Ａ）を設けてフレキシブル配線板を得，ついで上記で
得たフレキシブル配線板の下面に金属板を配設し，前記
貫通孔（Ａ）に対応する位置の金属板の貫通孔（Ａ）よ
り直径がやや大きめな貫通孔（Ｂ）を形成し，貫通孔
（Ａ）および貫通孔（Ｂ）内にピンを貫通させ，ピンと
貫通孔（Ａ）の周辺のランドとは半田，銀ろう等で固着
して電気的に接続させ，貫通孔（Ｂ）とは絶縁状態にな
るように熱硬化性樹脂，耐熱性熱可塑性樹脂などを用い
て固着し，また接続パツドの上面に半導体素子を搭載
し，かつランド，ピンおよび導電回路と接することなく
これらと半導体素子とを覆い封止するために蓋を金属板
の外周部分に接合した構造としたところ，誘導率が５程
度でセラミツク配線板に比べ低く，耐熱性および熱伝導
率がガラスエポキシ配線板に比べ高く，高発熱密度の素
子も搭載可能であることが確認された。また放熱効果も
優れ，パツケージ化した場合，気密封止の際の接着性に
おいても問題が生じないことを確認した。
本発明は上面にランド，導電回路および接続パツドが形
成されたフレキシブル配線板の下面に金属板が配設さ
れ，フレキシブル配線板のランドの部分に設けられた貫
通孔（Ａ）とは導通し，貫通孔（Ａ）に対応する位置の
金属板の設けられた貫通孔（Ｂ）とは絶縁状態となるよ
うに，前記貫通孔（Ａ）および貫通孔（Ｂ）内にピンを
挿入固着し，また接続パツドの上面には半導体素子が搭
載され，かつランド，ピンおよび導電回路と接すること
なく，これらと半導体素子とを覆い封止するための蓋を
金属板の外周部分に接合してなる半導体装置に関する。
成されたフレキシブル配線板の下面に金属板が配設さ
れ，フレキシブル配線板のランドの部分に設けられた貫
通孔（Ａ）とは導通し，貫通孔（Ａ）に対応する位置の
金属板の設けられた貫通孔（Ｂ）とは絶縁状態となるよ
うに，前記貫通孔（Ａ）および貫通孔（Ｂ）内にピンを
挿入固着し，また接続パツドの上面には半導体素子が搭
載され，かつランド，ピンおよび導電回路と接すること
なく，これらと半導体素子とを覆い封止するための蓋を
金属板の外周部分に接合してなる半導体装置に関する。
本発明におけるフレキシブル配線板とはポリイミドフイ
ルム，ポリエステルフイルム，ポリアミドイミドフイル
ム等の基板にランド，導電回路および接続パツドが形成
され，さらにランドの部分に貫通孔（Ａ）が設けられた
ものを示す。
ルム，ポリエステルフイルム，ポリアミドイミドフイル
ム等の基板にランド，導電回路および接続パツドが形成
され，さらにランドの部分に貫通孔（Ａ）が設けられた
ものを示す。
本発明において用いられる金属板は，特に制限はないが
銅，アルミニウム等の熱伝導性に優れた金属を用いるこ
とが好ましい。また金属板の厚さについても特に制限は
ないが，機械的強度および放熱の効果を考慮して1.0mm
以下のものを用いることが好ましく,0.3〜0.5mmのもの
を用いればさらに好ましい。
銅，アルミニウム等の熱伝導性に優れた金属を用いるこ
とが好ましい。また金属板の厚さについても特に制限は
ないが，機械的強度および放熱の効果を考慮して1.0mm
以下のものを用いることが好ましく,0.3〜0.5mmのもの
を用いればさらに好ましい。
金属板に形成する貫通孔（Ｂ）は，フレキシブル基板に
形成される貫通孔（Ａ）の直径よりやや大きめの貫通孔
（Ｂ）に形成することが好ましく，また金属板の貫通孔
（Ｂ）の周壁に絶縁被膜を形成すればピンとの絶縁がさ
らに良好になるので好ましい。なお絶縁被膜の形成法に
ついては特に制限はない。また絶縁被膜を厚くして熱硬
化樹脂等の使用を省略することができる。
形成される貫通孔（Ａ）の直径よりやや大きめの貫通孔
（Ｂ）に形成することが好ましく，また金属板の貫通孔
（Ｂ）の周壁に絶縁被膜を形成すればピンとの絶縁がさ
らに良好になるので好ましい。なお絶縁被膜の形成法に
ついては特に制限はない。また絶縁被膜を厚くして熱硬
化樹脂等の使用を省略することができる。
ピンは，特殊な材質は必要とせずコバール,42合金,52合
金等が用いられ，その長さは挿入して固着する金属板の
下面より突出させるため，フレキシブル配線板と金属板
とを合わせた厚さより長いものを用いることが好まし
く，突出長さは1mm以上あることが好ましい。
金等が用いられ，その長さは挿入して固着する金属板の
下面より突出させるため，フレキシブル配線板と金属板
とを合わせた厚さより長いものを用いることが好まし
く，突出長さは1mm以上あることが好ましい。
ピンとフレキシブル配線板との固着は半田，銀ろう等を
用いて固着することが好ましい。
用いて固着することが好ましい。
またピンと金属板との固着は樹脂を用いて固着すること
が好ましい。適用される樹脂としては，エポキシ樹脂，
ポリイミド樹脂等の熱硬化性樹脂，耐熱性熱可塑性樹脂
などが用途，使用条件において選択され用いられる。さ
らに本発明ではこれらの樹脂にAlN,BN等の熱伝導性の良
いフイラーを混入すれば，放熱性に優れるので好まし
い。
が好ましい。適用される樹脂としては，エポキシ樹脂，
ポリイミド樹脂等の熱硬化性樹脂，耐熱性熱可塑性樹脂
などが用途，使用条件において選択され用いられる。さ
らに本発明ではこれらの樹脂にAlN,BN等の熱伝導性の良
いフイラーを混入すれば，放熱性に優れるので好まし
い。
蓋は，ランド，ピンおよび導電回路と接しないようにし
てこれらを覆い外周部分で接合されるが，接続パツドの
上面に搭載される半導体素子とは接触して覆うようにし
てもよく，また接しないようにして覆うようにしてもよ
く制限はないが，半導体素子の上面と接するようにすれ
ば放熱性に優れるので好ましい。
てこれらを覆い外周部分で接合されるが，接続パツドの
上面に搭載される半導体素子とは接触して覆うようにし
てもよく，また接しないようにして覆うようにしてもよ
く制限はないが，半導体素子の上面と接するようにすれ
ば放熱性に優れるので好ましい。
蓋の材質は，銅，銅合金等熱伝導性に優れた金属が用い
られた特に制限はないが，金属板と同じ材質のものを用
いることが好ましい。また接合するための材料として
は，ろう材を用いて接合してもよく，シリコン樹脂，ポ
リイミド樹脂，エポキシ樹脂等耐熱性に優れた熱硬化性
樹脂を用いて接合してもよく用途，使用条件に応じ適し
た接合材料が用いられる。
られた特に制限はないが，金属板と同じ材質のものを用
いることが好ましい。また接合するための材料として
は，ろう材を用いて接合してもよく，シリコン樹脂，ポ
リイミド樹脂，エポキシ樹脂等耐熱性に優れた熱硬化性
樹脂を用いて接合してもよく用途，使用条件に応じ適し
た接合材料が用いられる。
ランド，導電回路および接合パツドを形成する材料とし
ては，特に制限はないが，価格，熱伝導性などの点で銅
を用いることが好ましい。例えば基板の表面に銅箔を張
り合わせたり，めつき処理などの手段で形成する。
ては，特に制限はないが，価格，熱伝導性などの点で銅
を用いることが好ましい。例えば基板の表面に銅箔を張
り合わせたり，めつき処理などの手段で形成する。
（作用） 本発明になる半導体装置は，基板にポリイミドフイル
ム，ポリエステルフイルム，ポリアミドイミドフイルム
等のフレキシブル基板を用いるため誘電率がセラミツク
配線板に比較して低くガラスエポキシ配線板とほぼ同一
のものが得られる。
ム，ポリエステルフイルム，ポリアミドイミドフイルム
等のフレキシブル基板を用いるため誘電率がセラミツク
配線板に比較して低くガラスエポキシ配線板とほぼ同一
のものが得られる。
またフレキシブル配線板の下面に金属板を配設するので
熱伝導率および放熱効果が優れる。
熱伝導率および放熱効果が優れる。
さらに金属板に蓋，特に金属製の蓋を接合することによ
り接着性に優れ，放熱効果がさらに向上する。
り接着性に優れ，放熱効果がさらに向上する。
（実施例） 以下実施例により本発明を説明する。
実施例１ 寸法30×30mmで厚さ0.254mmのポリイミドフイルムの片
面に厚さ18μｍの銅箔を張り合わせ，銅箔の上面にレジ
スト膜を形成し，エツチング，レジスト膜の剥離を行な
い，第１図に示すような導電回路3,半導体素子を接合す
るための接続バツド５および中央部（寸法８×8mm）を
除いた部分に直径0.6mmのランド12を形成し，かつ接続
パツド5,ランド12および半導体素子が搭載される部分を
除いた部分にソルダレジスト（太陽インキ製造製，商品
名FOC800G）13を塗布し，ついで各ランド12の部分に打
ち抜き加工法により直径0.5mmの貫通孔（Ａ）14を72個
設けたフレキシブル配線板２を得た。
面に厚さ18μｍの銅箔を張り合わせ，銅箔の上面にレジ
スト膜を形成し，エツチング，レジスト膜の剥離を行な
い，第１図に示すような導電回路3,半導体素子を接合す
るための接続バツド５および中央部（寸法８×8mm）を
除いた部分に直径0.6mmのランド12を形成し，かつ接続
パツド5,ランド12および半導体素子が搭載される部分を
除いた部分にソルダレジスト（太陽インキ製造製，商品
名FOC800G）13を塗布し，ついで各ランド12の部分に打
ち抜き加工法により直径0.5mmの貫通孔（Ａ）14を72個
設けたフレキシブル配線板２を得た。
一方，第２図に示すように寸法40×40mmで厚さ0.5mmの
アルミニウム板１をフレキシブル配線板２の下面に配設
した場合，フレキシブル配線板２に設けられた貫通孔
（Ａ）14と対応する位置に直径1.0mmの貫通孔（Ｂ）11
を打ち抜き，ついでアルマイト処理した。
アルミニウム板１をフレキシブル配線板２の下面に配設
した場合，フレキシブル配線板２に設けられた貫通孔
（Ａ）14と対応する位置に直径1.0mmの貫通孔（Ｂ）11
を打ち抜き，ついでアルマイト処理した。
次に第３図に示すように直径が0.48mmで一方の端部をく
ぎの頭状に加工した長さ6mmの52合金のネールヘツドピ
ン４を貫通孔（Ａ）14および貫通孔（Ｂ）11内に挿入
し，他の一方の端部（端子）を下面に露出させた後，ネ
ールヘツドピン４の頭部とランド12とをSn:Pb＝63:37の
半田で固着すると共にネールヘツドピン４とアルミニウ
ム板１とをシリコーンゴム（信越化学工業製，商品名KE
45W）６で固着して半導体素子搭載用配線板を得た。こ
の後第４図に示すように接続パツド５と寸法３×4mmの
半導体素子７とを寸法0.1×0.1×高さ0.5mmのSn:Pb＝5:
95の半田柱を用いて接合した。
ぎの頭状に加工した長さ6mmの52合金のネールヘツドピ
ン４を貫通孔（Ａ）14および貫通孔（Ｂ）11内に挿入
し，他の一方の端部（端子）を下面に露出させた後，ネ
ールヘツドピン４の頭部とランド12とをSn:Pb＝63:37の
半田で固着すると共にネールヘツドピン４とアルミニウ
ム板１とをシリコーンゴム（信越化学工業製，商品名KE
45W）６で固着して半導体素子搭載用配線板を得た。こ
の後第４図に示すように接続パツド５と寸法３×4mmの
半導体素子７とを寸法0.1×0.1×高さ0.5mmのSn:Pb＝5:
95の半田柱を用いて接合した。
一方第５図に示すように寸法60×60mmで厚さ0.5mmの銅
板の中央部に高さ1.3mm,加工部の曲率半径が0.5mmRで寸
法32×32mmの突起10を絞り加工で形成し，外周を寸法39
×39mmの寸法に切断して蓋８を得た。ついでワツト浴で
蓋８の表面にニツケルめつきを２μｍの厚さに施した。
板の中央部に高さ1.3mm,加工部の曲率半径が0.5mmRで寸
法32×32mmの突起10を絞り加工で形成し，外周を寸法39
×39mmの寸法に切断して蓋８を得た。ついでワツト浴で
蓋８の表面にニツケルめつきを２μｍの厚さに施した。
次に蓋８の一部を半導体素子７の上面に接触させ，かつ
蓋８の外周を前記のアルミニウム板１の外周部分に合わ
せ前記と同じシリコーンゴム９を用いて接合して第５図
に示す半導体装置を得た。
蓋８の外周を前記のアルミニウム板１の外周部分に合わ
せ前記と同じシリコーンゴム９を用いて接合して第５図
に示す半導体装置を得た。
得られた半導体装置について熱伝導率および誘電率を測
定したところ，半導体素子を搭載した部分の熱伝導率
は,0.55cal/cm・秒・℃で半導体素子から発生する熱を
下面および上面に放熱することが出来，誘電率は,5.5で
ガラスエポキシ配線板とほぼ同一であつた。なお熱伝導
率および誘電率の測定は,JIS C 2141に準じて行なつ
た。
定したところ，半導体素子を搭載した部分の熱伝導率
は,0.55cal/cm・秒・℃で半導体素子から発生する熱を
下面および上面に放熱することが出来，誘電率は,5.5で
ガラスエポキシ配線板とほぼ同一であつた。なお熱伝導
率および誘電率の測定は,JIS C 2141に準じて行なつ
た。
また半導体素子搭載用配線板から露出した72本のネール
ヘツドピン４を無負荷挿入用ソケツト（図示せず）に挿
入後レバーを操作してネールヘツドピン４をソケツト内
ではさみ込んで固定した。ネールヘツドピン４をはさみ
込んだときネールヘツドピン４に歪が発生するが，この
ネールヘツドピン４をはさみ込む操作を100回繰り返し
行なつてもフレキシブル配線板２と半導体素子７とを接
合している半田柱には亀裂などの破断は発生しなかつ
た。
ヘツドピン４を無負荷挿入用ソケツト（図示せず）に挿
入後レバーを操作してネールヘツドピン４をソケツト内
ではさみ込んで固定した。ネールヘツドピン４をはさみ
込んだときネールヘツドピン４に歪が発生するが，この
ネールヘツドピン４をはさみ込む操作を100回繰り返し
行なつてもフレキシブル配線板２と半導体素子７とを接
合している半田柱には亀裂などの破断は発生しなかつ
た。
さらに上記で得た半導体装置を,120℃,2気圧（ゲージ
圧）,100時間の条件でブレツシヤクツカー試験を行なつ
たが蓋内の導電回路の断線，腐食等は見られなかつた。
圧）,100時間の条件でブレツシヤクツカー試験を行なつ
たが蓋内の導電回路の断線，腐食等は見られなかつた。
実施例２ 実施例１で用いたアルミニウム板の代わりに貫通孔
（Ｂ）の内壁に絶縁ワニス（日立化成工業製，商品名WA
236M）を塗布した銅板を用いた以外は実施例１と同様の
方法で半導体素子搭載用配線板を得た。
（Ｂ）の内壁に絶縁ワニス（日立化成工業製，商品名WA
236M）を塗布した銅板を用いた以外は実施例１と同様の
方法で半導体素子搭載用配線板を得た。
以下実施例１と同様の方法で半導体素子をフレキシブル
配線板に形成した接続パツドに接合した。ついで実施例
１と同じ蓋を銅板の外周部分にSn:Pb＝63:37の半田で接
合して半導体装置を得た。
配線板に形成した接続パツドに接合した。ついで実施例
１と同じ蓋を銅板の外周部分にSn:Pb＝63:37の半田で接
合して半導体装置を得た。
得られた半導体装置について実施例１と同様の方法で熱
伝導率および誘電率を測定したところ，半導体素子を搭
載した部分の熱伝導率は0.71cal/cm・秒・℃で半導体素
子から発生する熱を下面および上面に放熱することが出
来，誘電率は,5.1でガラスエポキシ配線板とほぼ同一で
あつた。
伝導率および誘電率を測定したところ，半導体素子を搭
載した部分の熱伝導率は0.71cal/cm・秒・℃で半導体素
子から発生する熱を下面および上面に放熱することが出
来，誘電率は,5.1でガラスエポキシ配線板とほぼ同一で
あつた。
また実施例１と同様の方法でネールヘツドピンに歪を10
0回繰り返し加えてもフレキシブル配線板と半導体素子
とを接合している半田柱には亀裂などの破断は発生しな
かつた。
0回繰り返し加えてもフレキシブル配線板と半導体素子
とを接合している半田柱には亀裂などの破断は発生しな
かつた。
実施例１と同様のブレツシヤクツカー試験を行なつたが
蓋内の導電回路の断線，腐食等は見られなかつた。
蓋内の導電回路の断線，腐食等は見られなかつた。
実施例３ 寸法60×60mmで厚さ0.5mmの銅板の中央部に高さ1.7mm,
加工部の曲率半径が0.5mmRで寸法32×32mmの突起を絞り
加工で形成し，外周を39×39mmの寸法に切断して蓋を得
た。
加工部の曲率半径が0.5mmRで寸法32×32mmの突起を絞り
加工で形成し，外周を39×39mmの寸法に切断して蓋を得
た。
次に実施例１で得た半導体素子搭載用配線板の接続パツ
ドと接合した半導体素子の上面と蓋との間に空間を持た
せ，かつ蓋の外周をアルミニウム板の外周部分に合わ
せ，以下実施例１と同様の方法で蓋とアルミニウム板と
を接合して半導体装置を得た。
ドと接合した半導体素子の上面と蓋との間に空間を持た
せ，かつ蓋の外周をアルミニウム板の外周部分に合わ
せ，以下実施例１と同様の方法で蓋とアルミニウム板と
を接合して半導体装置を得た。
得られた半導体装置について実施例１と同様の方法で熱
伝導率および誘電率を測定したところ，半導体素子を搭
載した部分の熱伝導率は0.05cal/cm・秒・℃で半導体素
子から発生する熱を下面および上面に放熱することが出
来，誘電率は,5.2でガラスエポキシ配線板とほぼ同一で
あつた。
伝導率および誘電率を測定したところ，半導体素子を搭
載した部分の熱伝導率は0.05cal/cm・秒・℃で半導体素
子から発生する熱を下面および上面に放熱することが出
来，誘電率は,5.2でガラスエポキシ配線板とほぼ同一で
あつた。
また実施例１と同様の方法でネールヘツドピンに歪を10
0回繰り返してもフレキシブル配線板と半導体素子とを
接合している半田柱には亀裂などの破断は発生しなかつ
た。
0回繰り返してもフレキシブル配線板と半導体素子とを
接合している半田柱には亀裂などの破断は発生しなかつ
た。
実施例１と同様のブレツシヤクツカー試験を行なつたが
蓋内の導電回路の断線，腐食等は見られなかつた。
蓋内の導電回路の断線，腐食等は見られなかつた。
比較例１ 寸法40×40mmで厚さ1.0mmのガラス不織布コンポジツト
積層板（新神戸電機製，商品名CEM−３）の両面に厚さ1
8μｍの銅箔を張り合わせ，ついでその中央部（寸法８
×8mm）を除いた部分に2.54mm間隔で超硬ドリルで直径
0.6mmの貫通孔を72個設けた。この後エツチドフオイル
法により両表面と貫通孔内に10±２μｍの厚さに銅めつ
きを施し，貫通孔内に導電層を形成し，ついで表面にレ
ジスト膜の形成，エツチング，レジスト膜の剥離を行な
い上面に導電回路，接続パツドおよび上，下面の貫通孔
の外周に幅0.3mmのランドを形成し，これらを導通させ
た基板を得た。
積層板（新神戸電機製，商品名CEM−３）の両面に厚さ1
8μｍの銅箔を張り合わせ，ついでその中央部（寸法８
×8mm）を除いた部分に2.54mm間隔で超硬ドリルで直径
0.6mmの貫通孔を72個設けた。この後エツチドフオイル
法により両表面と貫通孔内に10±２μｍの厚さに銅めつ
きを施し，貫通孔内に導電層を形成し，ついで表面にレ
ジスト膜の形成，エツチング，レジスト膜の剥離を行な
い上面に導電回路，接続パツドおよび上，下面の貫通孔
の外周に幅0.3mmのランドを形成し，これらを導通させ
た基板を得た。
次に上記の貫通孔にネールヘツドピンを挿入し，ネール
ヘツドピンと上記基板とをSn:Pb＝63:37の半田で固着し
た。以下実施例１と同様の方法で接続パツドと半導体素
子とを接合した。
ヘツドピンと上記基板とをSn:Pb＝63:37の半田で固着し
た。以下実施例１と同様の方法で接続パツドと半導体素
子とを接合した。
この後実施例１と同様の方法で熱伝導率および誘電率を
測定したところ，誘電率は5.2でガラスエポキシ配線板
とほぼ同一であつたが，半導体素子を搭載した部分の熱
伝導率は0.02cal/cm・秒・℃で半導体素子から発生する
熱は，上面から放熱することが出来るが，下面からの放
熱が悪く良好な放熱性は得られなかつた。
測定したところ，誘電率は5.2でガラスエポキシ配線板
とほぼ同一であつたが，半導体素子を搭載した部分の熱
伝導率は0.02cal/cm・秒・℃で半導体素子から発生する
熱は，上面から放熱することが出来るが，下面からの放
熱が悪く良好な放熱性は得られなかつた。
また実施例１と同様の方法でネールヘツドピンに歪を繰
り返し加えたところ５回繰り返しただけで基板と半導体
素子とを接合している半田柱に亀裂が入り電気的な導通
が確保出来なかつた。
り返し加えたところ５回繰り返しただけで基板と半導体
素子とを接合している半田柱に亀裂が入り電気的な導通
が確保出来なかつた。
なお比較例１では蓋を接合する前に欠点が生じたので，
蓋を基板の外周部分に接合する作業は行なわなかつた。
蓋を基板の外周部分に接合する作業は行なわなかつた。
なお本発明の実施例では上面が平坦な形状の蓋を用いた
例で説明したが，第６図に示すように上部に折曲部15を
形成した蓋16を用いれば，放熱効果がさらに優れるので
好ましい。
例で説明したが，第６図に示すように上部に折曲部15を
形成した蓋16を用いれば，放熱効果がさらに優れるので
好ましい。
（発明の効果） 本発明になる半導体装置は，誘電率，熱伝導率，放熱効
果および機械的強度に優れ，蓋を接合する際の接着性に
おいても問題がないなどの効果を奏する半導体装置であ
る。
果および機械的強度に優れ，蓋を接合する際の接着性に
おいても問題がないなどの効果を奏する半導体装置であ
る。
第１図，第２図，第３図，第４図および第５図は本発明
の一実施例における半導体装置の製造作業状態を示す断
面図，第６図は本発明の他の一実施例になる半導体装置
に用いられる蓋の断面図である。 符号の説明 １…アルミニウム板、２…フレキシブル配線板 ３…導電回路、４…ネールヘツドピン ５…接続パツド、６…シリコーンゴム ７…半導体素子、８…蓋 ９…シリコーンゴム、10…突起 11…貫通孔（Ｂ）、12…ランド 13…ソルダレジスト、14…貫通孔（Ａ） 15…折曲部、16…蓋
の一実施例における半導体装置の製造作業状態を示す断
面図，第６図は本発明の他の一実施例になる半導体装置
に用いられる蓋の断面図である。 符号の説明 １…アルミニウム板、２…フレキシブル配線板 ３…導電回路、４…ネールヘツドピン ５…接続パツド、６…シリコーンゴム ７…半導体素子、８…蓋 ９…シリコーンゴム、10…突起 11…貫通孔（Ｂ）、12…ランド 13…ソルダレジスト、14…貫通孔（Ａ） 15…折曲部、16…蓋
フロントページの続き (56)参考文献 特開 昭55−62752（ＪＰ，Ａ) 特開 昭52−13663（ＪＰ，Ａ) 特開 昭61−278198（ＪＰ，Ａ) 特開 昭62−242348（ＪＰ，Ａ) 実開 昭52−65270（ＪＰ，Ｕ) 実開 昭62−128674（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】上面にランド，導電回路および接続パツド
が形成されたフレキシブル配線板の下面に金属板が配設
され，フレキシブル配線板のランドの部分に設けられた
貫通孔（Ａ）とは導通し，貫通孔（Ａ）に対応する位置
の金属板に設けられた貫通孔（Ｂ）とは絶縁状態となる
ように，前記貫通孔（Ａ）および貫通孔（Ｂ）内にピン
を挿入固着し，また接続パツドの上面には半導体素子が
搭載され，かつランド，ピンおよび導電回路と接するこ
となく，これらと半導体素子とを覆い封止するための蓋
を金属板の外周部分に接合してなる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10816086A JPH0727987B2 (ja) | 1986-05-12 | 1986-05-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10816086A JPH0727987B2 (ja) | 1986-05-12 | 1986-05-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62264646A JPS62264646A (ja) | 1987-11-17 |
| JPH0727987B2 true JPH0727987B2 (ja) | 1995-03-29 |
Family
ID=14477480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10816086A Expired - Lifetime JPH0727987B2 (ja) | 1986-05-12 | 1986-05-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727987B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4379932B2 (ja) * | 1998-09-18 | 2009-12-09 | エプソントヨコム株式会社 | 水晶振動子 |
-
1986
- 1986-05-12 JP JP10816086A patent/JPH0727987B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62264646A (ja) | 1987-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US20020050407A1 (en) | Ground via structures in semiconductor packages | |
| WO1995028740A1 (en) | Electronic package having improved wire bonding capability | |
| JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
| EP0645812A1 (en) | Resin-sealed semiconductor device | |
| JP3873145B2 (ja) | 半導体素子収納用パッケージ | |
| JP3549316B2 (ja) | 配線基板 | |
| JPH0727987B2 (ja) | 半導体装置 | |
| KR100618759B1 (ko) | 하이브리드 모듈 | |
| JPH08335650A (ja) | 半導体素子収納用パッケージ | |
| JP3526508B2 (ja) | 半導体素子収納用パッケージ | |
| JP3297959B2 (ja) | 半導体装置 | |
| JPS6317547A (ja) | 半導体装置 | |
| JP2000124578A (ja) | ハイブリッドモジュール及びその製造方法 | |
| JPH0243345B2 (ja) | ||
| JPS62214645A (ja) | 半導体装置 | |
| JP2004281471A (ja) | 配線基板 | |
| JP2771567B2 (ja) | 混成集積回路 | |
| JP2532400Y2 (ja) | ハイブリットｉｃ | |
| JP2779843B2 (ja) | 電子部品搭載用基板及び電子部品パッケージ | |
| JPH075642Y2 (ja) | 固定部材付集積回路パッケージ | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JP2592869Y2 (ja) | 混成ｉｃ装置 | |
| JPS61208226A (ja) | 半導体素子搭載用配線板 |