JPH0727931B2 - Centralized marking system in wafer test process - Google Patents
Centralized marking system in wafer test processInfo
- Publication number
- JPH0727931B2 JPH0727931B2 JP61233482A JP23348286A JPH0727931B2 JP H0727931 B2 JPH0727931 B2 JP H0727931B2 JP 61233482 A JP61233482 A JP 61233482A JP 23348286 A JP23348286 A JP 23348286A JP H0727931 B2 JPH0727931 B2 JP H0727931B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- marking
- prober
- test process
- centralized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 ［発明の技術分野］ 本発明はウェハテスト工程における不良チップのマーキ
ングシステムに係り、特に大規模なウェハテスト工程及
び後工程等を系統的に制御するためのグループコントロ
ールシステムに適用して好適な集中マーキングシステム
に関する。Description: TECHNICAL FIELD OF THE INVENTION The present invention relates to a defective chip marking system in a wafer test process, and more particularly to a group control system for systematically controlling a large-scale wafer test process and subsequent processes. The present invention relates to a centralized marking system which is suitable for use in.
［発明の技術的背景］ ウェハのテスト工程であるウェハプロービングにおいて
は、ウェハ上のチップに次々とプローブ針をあて、プロ
ーブ針に接続されているテスターによって各チップを測
定し、その測定の結果、不良品と判定されたチップにプ
ローバ内のマーカーによりマーキングを施していた。マ
ーキング方式としては多くの場合再生可能なインク方式
が採用されている。それは万が一テストに誤りがあった
場合、インクを除去し再測定して良品を出させるように
するためである。[Technical Background of the Invention] In wafer probing, which is a wafer testing process, probe needles are successively applied to the chips on the wafer, each chip is measured by a tester connected to the probe needles, and the result of the measurement is Marking was performed on the chips judged to be defective by a marker inside the prober. In many cases, a reproducible ink method is adopted as the marking method. In the unlikely event that the test is incorrect, the ink is removed and remeasured so that a good product is produced.
ところで、近年のウェハ生産量の増加に伴ないこのよう
なウェハテスト工程は複数台（例えば100台）のプロー
バにより同時併用して行われるように大規模化してい
る。By the way, with the recent increase in the amount of wafers produced, such a wafer test process is becoming large in scale so as to be simultaneously used by a plurality of (for example, 100) probers.
［従来技術の問題点］ しかし、従来のテスト工程では一つのプローバにおいて
１チップの測定後、そのチップ不良であれば即マーキン
グしているため、１ウェハ当たりのチップ数が多い場
合、マーキングするチップ数も相当数となるため、マー
キングに費す時間、高価なテスターが稼動せず有効に活
用されないという問題があった。また、従来一つのプロ
ーバに対し１〜４コのマーカーがセットされているが、
それらマーカーの設定操作が煩雑であり、保守にも多く
の手間と時間を要していた。殊にプローバを何台も備え
たウェハテストシステムにおいては、マーカーの操作、
メンテナンスに必要な時間は膨大であり、結果としてプ
ロービングの効率を下げていた。又、マーカーはウェハ
プローバに備えられているためマーカーによってプロー
ブカードが汚れるという問題もあった。[Problems of the prior art] However, in the conventional test process, after one chip is measured by one prober, if the chip is defective, the marking is immediately performed. Therefore, when the number of chips per wafer is large, the chip to be marked is marked. Since the number is also considerable, there is a problem that time spent for marking, an expensive tester does not operate, and it is not effectively used. Conventionally, one to four markers have been set for one prober,
The setting operation of those markers was complicated, and maintenance also required a lot of trouble and time. Especially in a wafer test system equipped with many probers, the operation of the marker,
The time required for maintenance was enormous, and as a result, the efficiency of probing was reduced. Further, since the marker is provided on the wafer prober, there is a problem that the probe card is soiled by the marker.
［発明の目的］ 本発明は上記従来のウェハプロービングシステムにおけ
る種々の問題点を解決するためになされたもので、マー
キング装置を導入することにより、マーキングの操作メ
ンテナンスに要した時間を大幅に削減し、プローバ（テ
スター）の有効利用を図ることのできる集中マーキング
システムを提供せんとするものである。[Object of the Invention] The present invention has been made in order to solve various problems in the above-mentioned conventional wafer probing system, and by introducing a marking device, the time required for operation and maintenance of marking can be significantly reduced. , Provides a centralized marking system that enables effective use of the prober (tester).
［発明の概要］ このような目的を達成するために本発明の集中マーキン
グシステムは、複数のウェハプローバと、該ウェハプロ
ーバにおけるウェハチップの測定結果をマップとして記
憶する記憶手段と、該記憶手段に記憶されたマップに基
き前記ウェハプローバとは別個に設けられ不良品チップ
にマーキングを施すマーキング装置とを具備して成るこ
とを特徴とする。[Summary of the Invention] In order to achieve such an object, a centralized marking system of the present invention includes a plurality of wafer probers, a storage unit that stores a measurement result of a wafer chip in the wafer prober as a map, and the storage unit. It is characterized by comprising a marking device which is provided separately from the wafer prober based on the stored map and which marks defective chips.
［発明の実施例］ 以下、本発明の集中マーキングシステムの実施例を図面
基き説明する。[Embodiment of the Invention] An embodiment of the centralized marking system of the present invention will be described below with reference to the drawings.
第１図は基本的なフロッピディスクによる集中マーキン
グシステムの構成図を示し、10台〜50台のウェハプロー
バ１と、１台のインデックス機構を備えたマーキング装
置２を備える。FIG. 1 is a block diagram of a basic centralized marking system using a floppy disk, which includes 10 to 50 wafer probers 1 and a marking device 2 having one indexing mechanism.
ウェハプローバ１及びマーキング装置２はそれぞれ記憶
手段としてフロッピディスク３が付加されている。ウェ
ハプローバ１にはそれぞれテスタ４が設置される。マー
キング装置２はマーカーが１個、２個あるいは４個取付
可能になっており、更にマップデータ、テストデータを
表示するためのCRTあるいはプリントするためのプリン
タ（コンソール５）を備える。更にマーキング装置２内
のCPUによってロット、ウェハ毎の歩留り集計など各種
データ集計が行われる。The wafer prober 1 and the marking device 2 are each provided with a floppy disk 3 as storage means. A tester 4 is installed on each wafer prober 1. The marking device 2 can be attached with one, two or four markers, and further comprises a CRT for displaying map data and test data or a printer (console 5) for printing. Further, the CPU in the marking device 2 collects various data such as the yield of each lot and each wafer.
このような集中マーキングシステムにおいては、各ウェ
ハプローバ１における測定に際し、ロットのNo、品種
名、各カテゴリデータ、マシンNo、カードNo、テスト年
月日時分等をフロッピディスク３に入力する。次いで、
ロット毎に１ウェハ毎の測定を行なう。この際、各ウェ
ハのチップのどれが良品で、どれが不良品かを示すマッ
プがフロッピディスクに記憶される。そして１ロット分
の測定が終了すると、オペレータは１ロット分のウェハ
とそのロットのマップを記憶するフロッピディスクを一
組としてマーキング装置２にセットする。マーキング装
置２はフロッピディスクに記憶されたマップに基き、そ
のロットのウェハの不良品チップに順次、マーキングを
施す。マーキングに要する時間はプロービングに要する
時間よりはるかに短いので、複数台ウェハプローバから
テスト済ウェハが送られても１台のマーキング装置にて
充分処理することができる。In such a centralized marking system, lot No., product name, category data, machine No., card No., test year, month, day, date, etc. are input to the floppy disk 3 at the time of measurement by each wafer prober 1. Then
Measurement is performed on each wafer for each lot. At this time, a map indicating which of the chips on each wafer is a good product and which is a defective product is stored in the floppy disk. When the measurement for one lot is completed, the operator sets the wafer for one lot and the floppy disk storing the map of the lot as one set in the marking device 2. The marking device 2 sequentially marks the defective chips of the wafer of the lot based on the map stored in the floppy disk. Since the time required for marking is far shorter than the time required for probing, even if the tested wafers are sent from a plurality of wafer probers, they can be sufficiently processed by one marking device.
尚、このシステムでは、通常測定中にはマーキングを行
わないのでミスが発生しても再測定可能であるからマー
キング方式は、インク方式に限らずスクラッチ方式ある
いはレーザマーカー方式が採用される。以上の実施例
は、ウェハテスト工程における基本的な集中マーキング
システムの例であるが、本発明の集中マーキングシステ
ムは第２図に示すようなウェハテスト工程からベーキン
グ、ダイボンディング等の後工程までを自動化したグル
ープコントロールシステムにも好適に採用される。この
グループコントロールシステムにおいては、ウェハテス
ト工程内のテストデータ、マップデータは記憶手段31を
内蔵するGCSステーション30に転送され、ウェハプロー
バ１によるウエハテスト、マーキング装置２による不良
品チップのマーキング、ベーキングユニット６によるベ
ーキングが自動的に行われる。マルチプレクサ７は信号
の選択を行うものである。このシステムにおいてはデー
タと物流とがバラバラに分離されているのでウェハ側に
IDを設けると共に、工程内にIDの自動認識装置を設置す
る。この自動認識装置及び自動搬送はホストコンピュー
タの管理のもとで作動する。In this system, since marking is not performed during normal measurement, re-measurement is possible even if a mistake occurs, so the marking method is not limited to the ink method, and the scratch method or laser marker method is adopted. The above embodiment is an example of a basic concentrated marking system in a wafer test process, but the concentrated marking system of the present invention performs from the wafer test process as shown in FIG. 2 to the subsequent processes such as baking and die bonding. It is also suitable for use in automated group control systems. In this group control system, test data and map data in the wafer test process are transferred to a GCS station 30 having a built-in storage means 31, a wafer test by the wafer prober 1, marking of defective chips by the marking device 2, and a baking unit. Baking according to 6 is carried out automatically. The multiplexer 7 selects a signal. In this system, data and physical distribution are separated separately, so
An ID will be provided and an automatic ID recognition device will be installed in the process. The automatic recognition device and the automatic conveyance operate under the control of the host computer.
［発明の効果］ 以上の説明からも明らかなように本発明の集中マーキン
グシステムにおいては、ウェハプローバとは別にマーキ
ング装置を設け、ウェハプローバによる測定結果を示す
マップによってマーキングだけを集中的に実施するよう
にしたので、従来のプローバのように、マーカー（イン
カ）によるプローブカードの汚れやマーカーの操作、保
守等の問題が解消されると共に、プローバ自体の有効利
用を図ることができ、もってウェハテスト工程の高速
化、自動化を実現できる。更に、測定時にマーキングし
ないので、マーキング方式として任意の方式を選ぶこと
ができる等の利点がある。[Effects of the Invention] As is clear from the above description, in the centralized marking system of the present invention, a marking device is provided separately from the wafer prober, and only the marking is intensively performed by the map showing the measurement result by the wafer prober. As a result, unlike the conventional prober, problems such as probe card contamination due to the marker (inker), operation of the marker, maintenance, etc. can be solved, and the prober itself can be effectively used. The process can be speeded up and automation can be realized. Further, since the marking is not performed during the measurement, there is an advantage that an arbitrary method can be selected as the marking method.
第１図は本発明の集中マーキングシステムの構成図、第
２図は本発明を利用したグループコントロールシステム
の構成図である。 １……ウェハプローバ ２……マーキング装置 ３……フロッピディスク（記憶手段） ４……テスタ 31……データプロセッサ（記憶手段）FIG. 1 is a block diagram of a centralized marking system of the present invention, and FIG. 2 is a block diagram of a group control system utilizing the present invention. 1 ... Wafer prober 2 ... Marking device 3 ... Floppy disk (storage means) 4 ... Tester 31 ... Data processor (storage means)
Claims (1)
バにおけるウェハチップの測定結果をマップとして記憶
する記憶手段と、前記ウェハプローバとは別個に設けら
れ前記記憶手段に記憶された前記マップに基き不良品チ
ップにマーキングを施すマーキング装置とを具備して成
ることを特徴をするウェハテスト工程における集中マー
キングシステム。1. A plurality of wafer probers, a storage means for storing a wafer chip measurement result in the wafer prober as a map, and a wafer prober provided separately from the wafer prober and based on the map stored in the storage means. A centralized marking system in a wafer test process, comprising a marking device for marking non-defective chips.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61233482A JPH0727931B2 (en) | 1986-09-30 | 1986-09-30 | Centralized marking system in wafer test process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61233482A JPH0727931B2 (en) | 1986-09-30 | 1986-09-30 | Centralized marking system in wafer test process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6387735A JPS6387735A (en) | 1988-04-19 |
| JPH0727931B2 true JPH0727931B2 (en) | 1995-03-29 |
Family
ID=16955699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61233482A Expired - Lifetime JPH0727931B2 (en) | 1986-09-30 | 1986-09-30 | Centralized marking system in wafer test process |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727931B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0152260B1 (en) * | 1988-07-08 | 1998-12-15 | 고다까 토시오 | Probe apparatus |
| JPH02143542A (en) * | 1988-11-25 | 1990-06-01 | Nec Corp | Marking by grade of ic |
| JPH02265255A (en) * | 1989-04-06 | 1990-10-30 | Tokyo Electron Ltd | Probe apparatus system |
| JPH04174529A (en) * | 1990-11-07 | 1992-06-22 | Nec Corp | Wafer marking equipment |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60118237U (en) * | 1984-01-18 | 1985-08-09 | 株式会社 東京精密 | Marking equipment for semiconductor devices |
-
1986
- 1986-09-30 JP JP61233482A patent/JPH0727931B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6387735A (en) | 1988-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985676A (en) | Method and apparatus of performing probing test for electrically and sequentially testing semiconductor device patterns | |
| US6362013B1 (en) | Semiconductor inspection apparatus and method of specifying attributes of dies on wafer in semiconductor inspection apparatus | |
| JP3293995B2 (en) | Probing apparatus and probing method | |
| JPH0727931B2 (en) | Centralized marking system in wafer test process | |
| CN108983072B (en) | Wafer testing method, wafer testing device and wafer testing system | |
| US3503500A (en) | Sorting apparatus and method | |
| JPH06120316A (en) | Test method for parts | |
| CN114019352B (en) | Capacitive fingerprint identification chip large plate FT test system and test method | |
| JPH11219997A (en) | Electronic device check system and manufacture of electronic device | |
| JP2001144148A (en) | Wafer map display device for semiconductor testing device | |
| JPH0252446A (en) | Testing apparatus for integrated circuit | |
| JPS6184029A (en) | Semiconductor inspecting device | |
| KR100381585B1 (en) | Wafer map display apparatus and display method of semiconductor test device | |
| JPS6247142A (en) | Marking method for semiconductor device | |
| JPH0618230B2 (en) | Memory IC test equipment | |
| JPS5817632A (en) | Sorting method for ic chips | |
| KR0127639B1 (en) | Probing test method and apparatus | |
| CN113359007B (en) | Method and system for displaying wafer test chart | |
| CN113011139B (en) | Conversion system and conversion method of wafer MAP | |
| JPS58169924A (en) | Test device for ic wafer | |
| JP2539055B2 (en) | Integrated circuit test equipment | |
| JPS59125636A (en) | Testing device and method for integrated circuit | |
| JP2005056890A (en) | Production control system of semiconductor device production line and method of manufacturing semiconductor device | |
| JPH0195529A (en) | Test method of wafer | |
| JPS6399541A (en) | Semiconductor wafer prober apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |