JPH0727905B2 - Method of forming solder bumps - Google Patents

Method of forming solder bumps

Info

Publication number
JPH0727905B2
JPH0727905B2 JP61046609A JP4660986A JPH0727905B2 JP H0727905 B2 JPH0727905 B2 JP H0727905B2 JP 61046609 A JP61046609 A JP 61046609A JP 4660986 A JP4660986 A JP 4660986A JP H0727905 B2 JPH0727905 B2 JP H0727905B2
Authority
JP
Japan
Prior art keywords
solder
electrode
substrate
solder bumps
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61046609A
Other languages
Japanese (ja)
Other versions
JPS62204547A (en
Inventor
道彦 稲葉
達也 畠中
暢男 岩瀬
誠一 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61046609A priority Critical patent/JPH0727905B2/en
Publication of JPS62204547A publication Critical patent/JPS62204547A/en
Publication of JPH0727905B2 publication Critical patent/JPH0727905B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3468—Applying molten solder

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明ははんだバンプの形成方法に関し、特に半導体工
業で使用されるものである。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a method for forming solder bumps, and is particularly used in the semiconductor industry.

（従来の技術） 半導体装置のボンディング技術はワイヤボンディング技
術と、ワイヤレスボンディング技術との２つに大別され
る。(Prior Art) Semiconductor device bonding techniques are roughly classified into wire bonding techniques and wireless bonding techniques.

前者はワイヤで半導体チップの電極とリードフレームの
リード端子とを接続するものである。この技術は、接続
数が少ない場合には十分対応できるが、素子の高集積化
に伴い、電極の寸法が100μｍ□以下となり、かつ高密
度となるにつれ、特に信頼性の点で問題が多くなる。The former is to connect the electrode of the semiconductor chip and the lead terminal of the lead frame with a wire. Although this technology can sufficiently cope with the case where the number of connections is small, as the size of the electrode becomes 100 μm □ or less and the density becomes higher with the high integration of the element, there are many problems particularly in reliability. .

これに対して、後者の方法は半導体チップの電極と、リ
ードフレームのリード端子又はガラス、セラミックス基
板上の電極とを一括してボンディングするものであり、
素子の高集積化に対応して信頼性を確保するために実用
化がなされている。On the other hand, the latter method is to collectively bond the electrodes of the semiconductor chip and the lead terminals of the lead frame or the glass and the electrodes on the ceramic substrate,
Practical applications have been made to ensure reliability in response to high integration of devices.

このワイヤレスボンディング技術としては、例えばテー
プオートメーティッドボンディング方式（TAB方式）、
フリップチップ方式あるいはCCB方式等が知られてお
り、これらの方式では通常半導体チップの電極上にバン
プを形成する。このバンプとしては、従来から安価なPb
−Snはんだが検討されている。As this wireless bonding technology, for example, a tape automated bonding method (TAB method),
Flip chip method, CCB method and the like are known. In these methods, bumps are usually formed on the electrodes of a semiconductor chip. For this bump, Pb which has been
-Sn solder is under consideration.

従来、半導体チップの電極上に形成されるPb−Snはんだ
からなるバンプは、第７図に示すようなものである。第
７図において、シリコン基板１上には酸化シリコン膜等
の絶縁膜２を介してAl又はAl合金等からなる電極３がパ
ターニングされて形成され、全面に窒化シリコン膜等の
パッシベーション膜４を被覆した後、電極３上のパッシ
ベーション膜４を選択的にエッチングして電極３を露出
させている。露出した電極３上にはCr、Ni、Mo、Cu、A
u、Ag等からなる下地金属５が形成されている。更に、
下地金属５上にははんだバンプ６が形成されている。Conventionally, a bump made of Pb-Sn solder formed on an electrode of a semiconductor chip is as shown in FIG. In FIG. 7, an electrode 3 made of Al or an Al alloy or the like is patterned and formed on a silicon substrate 1 with an insulating film 2 such as a silicon oxide film, and a whole surface is covered with a passivation film 4 such as a silicon nitride film. After that, the passivation film 4 on the electrode 3 is selectively etched to expose the electrode 3. Cr, Ni, Mo, Cu, A on the exposed electrode 3
A base metal 5 made of u, Ag or the like is formed. Furthermore,
Solder bumps 6 are formed on the base metal 5.

前記下地金属５ははんだとの接合性を改善するために設
けられるものである。この目的のために下地金属５とし
ては１層〜３層の金属層が設けられ、種々の組合わせが
検討されている。The base metal 5 is provided to improve the bondability with solder. For this purpose, 1 to 3 metal layers are provided as the base metal 5, and various combinations have been studied.

ところで、はんだバンプ６は通常メッキ又は蒸着により
形成され、種々の方法が提案されているが、これらの方
法は以下に述べるようにいずれも欠点がある。By the way, the solder bumps 6 are usually formed by plating or vapor deposition, and various methods have been proposed, but these methods all have drawbacks as described below.

めっきによる方法では、例えば電極孔あけ工程が終了し
た後、電極上の自然酸化膜を反応性イオンエッチングに
より除去し、電極部が開孔しためっきレジストを被覆
し、電極上の下地金属上にのみはんだめっきを行ない、
めっきレジスト及び下地金属の不要部分をエッチングす
るという工程がとられる。ところが、このような方法は
金バンプの形成の場合には問題がないが、はんだバンプ
の形成に適用しようとすると、はんだの耐薬品性がよく
ないため下地金属をエッチングする際、はんだもエッチ
ング液に侵されるという欠点がある。したがって、Sn、
Pbを順次めっきし、下地金属のエッチング後に加熱して
合金化するという方法がとられる。In the method by plating, for example, after the electrode drilling step is completed, the natural oxide film on the electrode is removed by reactive ion etching, the electrode part is covered with the plated resist, and only the underlying metal on the electrode is covered. Solder plating,
A step of etching unnecessary portions of the plating resist and the base metal is taken. However, although such a method does not have a problem in the case of forming gold bumps, when it is applied to the formation of solder bumps, the chemical resistance of the solder is not good, so when the base metal is etched, the solder also has an etching solution. Has the drawback of being eroded by. Therefore, Sn,
A method is used in which Pb is sequentially plated, and the base metal is etched and then heated to form an alloy.

また、蒸着による方法では、例えば電極孔あけ工程が終
了した後、電極上の自然酸化膜を反応性イオンエッチン
グにより除去し、全面に１〜３層の下地金属を蒸着し、
パターニングし、更に電極上の下地金属上のみが開孔し
たレジストを被覆した後、はんだを蒸着し、レジスト除
去とともに不要部分のはんだを除去するという工程がと
られる。しかし、蒸着法を用いる場合、はんだ中のPbと
Snとの蒸気圧が異なるため、共晶組成をもつはんだバン
プを形成することが困難であるという欠点がある。Further, in the method by vapor deposition, for example, after the electrode drilling step is completed, the natural oxide film on the electrode is removed by reactive ion etching, and 1 to 3 layers of base metal are vapor deposited on the entire surface,
Patterning is performed, and after coating the resist in which only the underlying metal on the electrode is opened, solder is vapor-deposited, the resist is removed, and the unnecessary portion of the solder is removed. However, when using the vapor deposition method, Pb in the solder
Since the vapor pressure is different from that of Sn, it is difficult to form solder bumps having a eutectic composition.

いずれにしても従来の方法は、下地金属を用い、しかも
電極部以外の部分にはんだがめっきあるいは蒸着されな
いようにマスクを形成しなければならない等、工程の煩
雑化につながる基本的な問題点がある。In any case, the conventional method has a fundamental problem that leads to complication of the process, such as using a base metal and forming a mask so that solder is not plated or vapor-deposited on a portion other than the electrode portion. is there.

このため、超音波を利用したはんだづけによりAl電極上
にバンプを形成する方法が提案されている（特開昭53−
89368）。しかし、この方法で用いられているはんだはS
n、Zn、Mo、Bi、Sbを基準成分とするため、Al電極以外
の部分にも付着してしまうし、バンプの高さも低いとい
う欠点がある。Therefore, a method of forming bumps on the Al electrode by soldering using ultrasonic waves has been proposed (Japanese Patent Laid-Open No. 53-
89368). However, the solder used in this method is S
Since n, Zn, Mo, Bi, and Sb are used as the reference components, they have the drawbacks that they adhere to portions other than the Al electrode and the bump height is low.

（発明が解決しようとする問題点） 本発明上記問題点を解消するためになされたものであ
り、電極上に下地金属を設けることなく、直接はんだバ
ンプを形成することができ、工程を簡略化できる方法を
提供することを目的とするものである。(Problems to be Solved by the Invention) The present invention has been made in order to solve the above-mentioned problems, and solder bumps can be directly formed without providing a base metal on electrodes, and the process is simplified. The purpose is to provide a possible method.

［発明の構成］ （問題点を解決するための手段と作用） 本発明のはんだバンプの形成方法は、基板を被覆する絶
縁膜から電極を露出させ、少なくとも電極部の表面に油
又は界面活性剤を接触させた後、少なくとも電極部に溶
融はんだを接触させて該溶融はんだに超音波を印加し、
電極表面の自然酸化膜を破壊するとともに電極との合金
化により選択的にはんだを付着させることを特徴とする
ものである。[Structure of the Invention] (Means and Actions for Solving Problems) In the method for forming a solder bump of the present invention, an electrode is exposed from an insulating film covering a substrate, and oil or a surfactant is at least formed on the surface of the electrode portion. After contacting, melted solder is brought into contact with at least the electrode portion, and ultrasonic waves are applied to the molten solder,
The feature is that the natural oxide film on the electrode surface is destroyed and the solder is selectively attached by alloying with the electrode.

本発明の作用を原理的に説明すると、以下のようにな
る。すなわち、電極部に接触した溶融はんだに超音波を
印加すると、超音波エネルギーにより溶融はんだ中に金
属蒸気の気泡が発生する。この気泡は瞬時に成長・消滅
し、局部的に高温・高圧となる。この高圧の気泡が破壊
する時、電極表面に強い衝撃を与え、これにより電極表
面の自然酸化膜が破壊されるとともに、露出した電極の
新生面に選択的にはんだづけが行なわれる。このように
して電極上にはんだバンプが形成される。The principle of the operation of the present invention is as follows. That is, when ultrasonic waves are applied to the molten solder that is in contact with the electrode portion, bubbles of metal vapor are generated in the molten solder due to ultrasonic energy. This bubble grows and disappears instantly, and becomes locally high temperature and high pressure. When the high-pressure bubbles are destroyed, a strong impact is given to the electrode surface, which destroys the natural oxide film on the electrode surface and selectively solders the exposed new surface of the electrode. In this way, solder bumps are formed on the electrodes.

ただし、上記のような手段を用いるだけでは、Al電極及
び溶融はんだの酸化が起り、溶融はんだのぬれが悪くな
っていわゆるブリッジが生じ、はんだバンプ同士が接続
される不良が発生するおそれがある。これを防止するた
めに、不活性ガスを流しながらはんだづけ操作を行なう
という対策がとられているが、このような対策では酸化
を十分に防止できない。However, if only the above-mentioned means is used, the Al electrode and the molten solder may be oxidized, the wetness of the molten solder may deteriorate, a so-called bridge may occur, and a defect in which the solder bumps are connected may occur. In order to prevent this, a measure of performing a soldering operation while flowing an inert gas is taken, but such a measure cannot sufficiently prevent oxidation.

そこで、予め基板表面に油又は界面活性剤を接触させて
おくと、基板（少なくとも電極部）に溶融はんだを接触
させた時、あるいは基板を溶融はんだ槽から引上げる時
に、これらの膜が溶融はんだあるいははんだバンプの表
面に一様に分散し、これらの表面が大気にさらされるこ
とがなく、酸化を防止することができる。したがって、
はんだの表面張力でバンプ形状が保たれ、バンプ間のブ
リッジを防止することができる。このように高精度には
んだバンプが形成できるので、特に電極の径及び電極間
のピッチが小さくなった場合に有効である。Therefore, if oil or a surfactant is brought into contact with the substrate surface in advance, these films will melt when the molten solder is brought into contact with the substrate (at least the electrode portion) or when the substrate is pulled up from the molten solder bath. Alternatively, it can be uniformly dispersed on the surface of the solder bumps, and these surfaces can be prevented from being exposed to the atmosphere to prevent oxidation. Therefore,
The bump shape is maintained by the surface tension of the solder, and the bridge between the bumps can be prevented. Since the solder bumps can be formed with high accuracy in this manner, it is particularly effective when the diameter of the electrodes and the pitch between the electrodes are small.

本発明において、油は溶融はんだ表面に一様に分散する
ものであればどのようなものでもよい。例えば、一般的
な動物油や植物油でもよいが、これらの油は不純物を多
く含んでいる場合もあるので、シリコーン油やフッ素油
を使用することが望ましい。また、界面活性剤を用いて
も油と同様の効果を得ることができる。In the present invention, the oil may be any oil as long as it is uniformly dispersed on the surface of the molten solder. For example, general animal oil or vegetable oil may be used, but since these oils may contain a large amount of impurities, it is desirable to use silicone oil or fluorine oil. Also, the same effect as oil can be obtained by using a surfactant.

基板の少なくとも電極部に油又は界面活性剤を接触させ
る方法としては、基板を液状の油や界面活性剤の溶液に
浸漬する、基板上にこれらをスプレーする、布等を用い
て基板上又は電極部上にのみこれらを塗布する、電極部
上にのみこれらを滴下する等の方法を用いることができ
る。なお、Al電極上にフラックスやリン酸、硝酸等のエ
ッチング液を塗布する場合には、これらを塗布した後に
油又は界面活性剤を付着させる方が効果的であるが、こ
の逆でもさしつかえない。The method of contacting the oil or the surfactant with at least the electrode portion of the substrate includes immersing the substrate in a liquid oil or a solution of the surfactant, spraying these onto the substrate, using a cloth or the like on the substrate or the electrode. It is possible to use a method in which these are applied only on the parts, or they are dropped only on the electrode parts. When applying an etching solution such as flux, phosphoric acid or nitric acid on the Al electrode, it is more effective to apply oil or a surfactant after applying these, but the reverse is also possible.

次に、はんだづけを実施するための具体的な手段として
は、基板をはんだ槽内の溶融はんだ中に浸漬し、超音波
振動子を挿入して溶融はんだに超音波を印加するか、又
は溶融はんだ槽自体を超音波振動させて溶融はんだに超
音波を印加してもよいし、超音波振動できるはんだごて
を用い、電極に溶融はんだを接触させると同時に溶融は
んだに超音波を印加してもよい。また、はんだバンプ形
成後、バンプ高さが足りない場合には超音波を印加しな
い一般のはんだ槽に浸漬してバンプ高さを高くしてもよ
い。なお、事前にはんだ浴の上に油又は界面活性剤を滴
下しておけば、溶融はんだ表面にこれらの膜が一様に分
散するためより効果的である。また、はんだづけ後に残
留している油や界面活性剤は有機溶剤等で洗浄すること
が望ましい。Next, as a specific means for carrying out soldering, the substrate is immersed in the molten solder in the solder bath, an ultrasonic transducer is inserted and ultrasonic waves are applied to the molten solder, or the molten solder is applied. The tank itself may be ultrasonically vibrated to apply ultrasonic waves to the molten solder, or a soldering iron capable of ultrasonic vibration may be used to bring the molten solder into contact with the electrodes and apply ultrasonic waves to the molten solder at the same time. Good. Further, after forming the solder bumps, if the bump height is insufficient, the bump height may be increased by immersing in a general solder bath to which ultrasonic waves are not applied. It should be noted that it is more effective to drop oil or a surfactant on the solder bath in advance because these films are uniformly dispersed on the surface of the molten solder. Further, it is desirable to wash the oil and surfactant remaining after soldering with an organic solvent or the like.

本発明方法は、基板が半導体基板であってもガラスある
いはセラミックス等の絶縁基板であっても同様に適用で
きる。これらの基板を上記のように溶融はんだに浸漬す
る場合、基板全体を浸漬してもよいし、部分的に浸漬し
てもよい。また、電極以外のパッシベーション膜等の絶
縁膜にははんだが付着しないので、ポリイミド等で覆う
必要はないが、電極以外の金属が露出している場合には
保護する必要がある。なお、半導体ウェハを溶融はんだ
中に浸漬する場合、ブレードダイシングを行なった後で
あると、ダイシングラインに沿って割れて半導体チップ
が分離することがあるので、これを防止するために、ウ
ェハの裏面に高温用の粘着テープを貼付け、更に金属や
ガラス等に接着したり、ウェハの裏面を真空チャック等
で吸着しておくことが望ましい。また、はんだバンプを
形成した後、ブレードダイシングを行なってもよい。The method of the present invention can be similarly applied whether the substrate is a semiconductor substrate or an insulating substrate such as glass or ceramics. When these substrates are dipped in the molten solder as described above, the entire substrate may be dipped or a part thereof may be dipped. Further, since solder does not adhere to an insulating film such as a passivation film other than the electrodes, it is not necessary to cover it with polyimide or the like, but it is necessary to protect it when metal other than the electrodes is exposed. When dipping a semiconductor wafer in molten solder, it may break along the dicing line and separate the semiconductor chips after performing blade dicing.To prevent this, the back surface of the wafer It is desirable to attach an adhesive tape for high temperature to, and further adhere to metal or glass, or to adsorb the back surface of the wafer with a vacuum chuck or the like. Further, blade dicing may be performed after forming the solder bumps.

また、半導体素子では通常電極としてAl又はAlを主成分
としてSiやCuを添加したものが用いられることが多い。
これらの材質からなる電極に対応して用いられるはんだ
はどのようなものでもよいが、通常はPb−Snはんだある
いはAgやCd入りのはんだを利用する。また、古くなった
電極でははんだが付着しにくいこともあるため、Znを添
加したはんだを用いてもよい。上記のような電極及びは
んだの組合わせでは、電極とはんだバンプとの間にAlと
はんだとの合金層が形成される。なお、古くなった電極
では、その表面が固い酸化膜で覆われていることがあ
り、この場合には前処理としてオゾンをふきかけてもよ
い。Further, in a semiconductor element, Al or a material containing Al as a main component and Si or Cu added is often used as an electrode.
Any type of solder may be used for the electrodes made of these materials, but normally Pb-Sn solder or solder containing Ag or Cd is used. Moreover, since solder may not adhere easily to old electrodes, Zn-added solder may be used. In the combination of the electrode and the solder as described above, an alloy layer of Al and solder is formed between the electrode and the solder bump. Note that the surface of the old electrode may be covered with a hard oxide film, and in this case, ozone may be wiped as a pretreatment.

また、はんだづけ操作は、不活性ガスを流して非酸化性
雰囲気中で行なうことが望ましい。これは雰囲気ガスが
５％以上の酸素を含む場合、上述したように酸化が起り
易くなるので、油や界面活性剤の効果を補うためであ
る。Further, it is desirable that the soldering operation is performed in a non-oxidizing atmosphere by flowing an inert gas. This is because when the atmospheric gas contains 5% or more of oxygen, the oxidation easily occurs as described above, so that the effect of the oil or the surfactant is supplemented.

本発明において、溶融はんだに印加する超音波の周波数
は10〜60kHz程度でよく、好ましくは15〜40kHzである。
これは、周波数が低すぎると、上記のような作用が起り
にくく、逆に高すぎると電極等の剥離が起すおそれがあ
るためである。また、超音波の出力は２〜500W程度でよ
いが、好ましくは10〜300Wである。一方、溶融はんだの
温度は230〜350℃程度、処理時間は0.1〜10秒程度であ
る。これは温度が高く処理時間が長いと電極の構成元素
であるAlの溶解が起り、逆に温度が低く処理時間が短い
とAlとはんだとの合金化が行なわれなくなるためであ
る。好ましくは、溶融はんだ温度240〜320℃程度、処理
時間0.5〜５秒程度がよい。なお、ガラス又はセラミッ
クス基板はシリコン又は化合物半導体基板と比較して割
れにくいため、超音波の周波数、出力、溶融はんだの温
度等を高くすることができる。また、はんだ成分によっ
て液体となる温度が異なるため、はんだ成分に合わせた
温度を選ぶことがよい。In the present invention, the frequency of the ultrasonic wave applied to the molten solder may be about 10 to 60 kHz, preferably 15 to 40 kHz.
This is because if the frequency is too low, the above-mentioned action is unlikely to occur, and if the frequency is too high, peeling of the electrodes or the like may occur. The output of ultrasonic waves may be about 2 to 500 W, but is preferably 10 to 300 W. On the other hand, the temperature of the molten solder is about 230 to 350 ° C, and the processing time is about 0.1 to 10 seconds. This is because when the temperature is high and the treatment time is long, the Al, which is a constituent element of the electrode, is dissolved, and conversely, when the temperature is low and the treatment time is short, the alloying of Al and solder is not performed. Preferably, the molten solder temperature is about 240 to 320 ° C. and the treatment time is about 0.5 to 5 seconds. Since a glass or ceramic substrate is less likely to be broken than a silicon or compound semiconductor substrate, the frequency of ultrasonic waves, output, temperature of molten solder, and the like can be increased. Moreover, since the temperature of the liquid becomes different depending on the solder component, it is preferable to select the temperature according to the solder component.

以上のようにしてはんだバンプが形成された基板はワイ
ヤレスボンディング技術で実装される。例えば、TAB方
式では、はんだバンプが形成された半導体基板とリード
フレーム（テープ）とを位置合わせして熱圧着する。こ
の場合、リードフレームを構成する導体金属はCu、Fe、
Al、Fe−Ni合金、Au、Ag、Sn等が用いられる。これらの
金属はめっきしたものでもよい。ただし、リードフレー
ム側がFe−Ni合金の場合にはフラックスを使用する。ま
た、Alの場合にははんだを同様な方法で付着させておく
ことが望ましい。この場合、リード間の間隔が狭い時に
は、基板の場合と同様に油や界面活性剤を付着させるこ
とが効果的である。また、フリップチップ方式やCCB方
式でははんだバンプが形成された半導体チップとはんだ
バンプが形成されたガラス又はセラミックス基板のバン
プ同士を熱融着する。The substrate on which the solder bumps are formed as described above is mounted by the wireless bonding technique. For example, in the TAB method, a semiconductor substrate having solder bumps and a lead frame (tape) are aligned and thermocompression bonded. In this case, the conductor metals that make up the lead frame are Cu, Fe,
Al, Fe-Ni alloy, Au, Ag, Sn, etc. are used. These metals may be plated. However, flux is used when the lead frame side is Fe-Ni alloy. Further, in the case of Al, it is desirable to attach solder by the same method. In this case, when the space between the leads is narrow, it is effective to attach oil or a surfactant as in the case of the substrate. Further, in the flip chip method or the CCB method, the semiconductor chip on which the solder bumps are formed and the bumps on the glass or ceramic substrate on which the solder bumps are formed are thermally fused to each other.

以上のように本発明によれば、下地金属を使用すること
なく、電極上に直接はんだバンプを高精度に形成するこ
とができるので、工程を簡略化して大幅な時間短縮を達
成できる。また、後のワイヤレスボンディング工程も容
易に行なうことができる。As described above, according to the present invention, the solder bumps can be directly formed on the electrodes with high accuracy without using the base metal, so that the process can be simplified and the time can be significantly shortened. Further, the subsequent wireless bonding process can be easily performed.

（実施例） 以下、本発明の実施例を図面を参照して説明する。(Example) Hereinafter, the Example of this invention is described with reference to drawings.

実施例１ 通常のウェハプロセスにより配線・電極の形成を行なっ
た後、全面にパッシベーション膜を堆積し、更にコンタ
クトパッド用の開孔部を形成したシリコンウェハ11を用
意した。前記配線・電極はスパッタリング装置により形
成された膜厚約１μｍのAl−２％Si−２％Cuからなり、
またパッシベーション膜としては窒化シリコン膜が用い
られている。そして、このシリコンウェハ11に形成され
た各チップには30μｍ□の電極（コンタクトパッド）が
それぞれ200個形成されている。なお、このシリコンウ
ェハ11についてはブレードダイシングを行なっていな
い。Example 1 After forming wirings / electrodes by a normal wafer process, a silicon wafer 11 was prepared in which a passivation film was deposited on the entire surface and openings for contact pads were formed. The wiring and electrodes are made of Al-2% Si-2% Cu having a film thickness of about 1 μm formed by a sputtering device,
A silicon nitride film is used as the passivation film. Each chip formed on this silicon wafer 11 is provided with 200 electrodes (contact pads) of 30 μm □. Blade dicing was not performed on this silicon wafer 11.

まず、このシリコンウェハ11の裏面に高温用の両面接着
テープを貼付し、表面側をシリコーンの油槽に浸漬し
た。First, a double-sided adhesive tape for high temperature was attached to the back surface of the silicon wafer 11, and the front surface side was immersed in a silicone oil tank.

次に、第１図に示すような超音波はんだづけ装置を用い
て、このシリコンウェハ11の電極上にはんだバンプを形
成した。第１図において、はんだ槽21内にははんだの還
流路22が形成され、溶融はんだ23が収容されている。こ
の溶融はんだ23は図示しないモータにより回転される攪
拌棒24により還流路22内を通って液面より上に噴出して
還流する。前記シリコンウェハ11は裏面に高温用の両面
接着テープを貼付し、更に図示しないガラス板に接着し
た状態で縦にして、噴出している溶融はんだ23に浸漬さ
れる。そして、シリコンウェハ11近傍の溶融はんだ23中
に超音波振動子25を挿入して溶融はんだ23に超音波を印
加する。Next, solder bumps were formed on the electrodes of the silicon wafer 11 by using an ultrasonic soldering apparatus as shown in FIG. In FIG. 1, a solder recirculation path 22 is formed in a solder bath 21 and a molten solder 23 is accommodated therein. The molten solder 23 flows through the inside of the reflux passage 22 by a stirring rod 24 rotated by a motor (not shown) and is jetted above the liquid surface to reflux. A double-sided adhesive tape for high temperature is attached to the back surface of the silicon wafer 11, and the silicon wafer 11 is vertically held in a state of being adhered to a glass plate (not shown) and immersed in the molten solder 23 jetting out. Then, the ultrasonic oscillator 25 is inserted into the molten solder 23 near the silicon wafer 11 to apply ultrasonic waves to the molten solder 23.

なお、はんだとしてはPb−Snの共晶はんだを使用し、は
んだ槽温度を280℃に維持した。また、超音波振動子25
により溶融はんだ23に周波数20kHz、出力80Wの超音波を
印加し、シリコンウェハ11の浸漬時間は１秒間とした。
このはんだづけ操作中、周囲に窒素ガスを10／分の流
量で流し、電極の構成元素であるアルミニウム及びはん
だ中のスズの酸化を防止した。A Pb-Sn eutectic solder was used as the solder, and the solder bath temperature was maintained at 280 ° C. In addition, the ultrasonic transducer 25
Thus, ultrasonic waves having a frequency of 20 kHz and an output of 80 W were applied to the molten solder 23, and the immersion time of the silicon wafer 11 was set to 1 second.
During this soldering operation, nitrogen gas was caused to flow around at a flow rate of 10 / min to prevent oxidation of aluminum, which is a constituent element of the electrode, and tin in the solder.

この操作により第２図に示すように、はんだバンプが形
成された。すなわち、浸漬前にはシリコン基板31上には
酸化膜32を介して電極33が形成され、全面を被覆するパ
ッシベーション膜34から電極33が露出しているが、浸漬
後にこの電極33にはんだバンプ35が直接接合して山型に
形成された。このバンプ高さは15μｍであった。なお、
電極33とはんだバンプ35との接合面にはAlとSnとの合金
層が薄く生成していた。By this operation, solder bumps were formed as shown in FIG. That is, the electrode 33 is formed on the silicon substrate 31 via the oxide film 32 before the immersion, and the electrode 33 is exposed from the passivation film 34 covering the entire surface. Were directly joined to form a mountain shape. The bump height was 15 μm. In addition,
An alloy layer of Al and Sn was thinly formed on the joint surface between the electrode 33 and the solder bump 35.

次いで、シリコンウェハ11をブレードダイシングして個
々のチップに分離した。これと別に銅リードフレームが
形成され、その表面に金めっきが施されたTAB方式のテ
ープを用意した。そして、チップのバンプとテープのリ
ード端子とを位置合わせして270℃で両者を熱融着し
た。このインナーリードボンディング工程でも全く問題
は生じなかった。Then, the silicon wafer 11 was divided into individual chips by blade dicing. Separately from this, a TAB tape was prepared in which a copper lead frame was formed and the surface of which was gold plated. Then, the bumps of the chip and the lead terminals of the tape were aligned and heat-sealed at 270 ° C. No problem occurred in this inner lead bonding process.

実施例２ 実施例１と同様なシリコンウェハ11を用意した。この場
合、配線・電極としてはAl−１％Siが用いられ、シリコ
ンウェハ11に形成された各チップには40μｍ□の電極
（コンタクトパッド）がそれぞれ163個形成されてい
る。なお、このシリコンウェハ11は素子形成後、かなり
の期間を経ており、電極表面が固い酸化膜で覆われてい
ることが予想されたので、オゾン洗浄を行なった。ま
た、一部に電極以外の金属が露出しているので、ポリイ
ミドで電極以外の金属をマスクした。Example 2 A silicon wafer 11 similar to that in Example 1 was prepared. In this case, Al-1% Si is used as the wiring / electrode, and 163 40 μm square electrodes (contact pads) are formed on each chip formed on the silicon wafer 11. Since it was expected that the surface of the electrode of the silicon wafer 11 had been covered with a hard oxide film for a considerable period of time after the formation of the element, it was washed with ozone. In addition, since the metal other than the electrode was partially exposed, the metal other than the electrode was masked with polyimide.

まず。このシリコンウェハ11表面にフッ素油をスプレー
した。First. The surface of the silicon wafer 11 was sprayed with fluorine oil.

次に、第３図に示すような超音波はんだづけ装置を用い
て、このシリコンウェハ11の電極上にはんだバンプを形
成した。第３図において、はんだ槽41内にははんだの還
流路42が形成され、溶融はんだ43が収容されている。こ
の溶融はんだ43は図示しないモータにより回転される攪
拌棒44により還流路42内を通ってはんだ槽41中央部で液
面より上に噴出して還流する。前記シリコンウェハ11は
裏面をバキュームチャックにより吸着された状態で、電
極が形成されている表面の全面が噴出した溶融はんだ43
の液面に浸漬される。そして、はんだ槽41の底面から超
音波振動子45を挿入し、シリコンウェハ11近傍の溶融は
んだ43に超音波を印加する。Next, solder bumps were formed on the electrodes of the silicon wafer 11 using an ultrasonic soldering device as shown in FIG. In FIG. 3, a solder return path 42 is formed in a solder bath 41, and molten solder 43 is accommodated therein. The molten solder 43 passes through the reflux path 42 by a stirring rod 44 rotated by a motor (not shown) and is jetted above the liquid surface in the central portion of the solder bath 41 to be refluxed. In the state where the back surface of the silicon wafer 11 is attracted by the vacuum chuck, the entire surface of the surface on which the electrode is formed is jetted out
Is immersed in the liquid surface. Then, the ultrasonic vibrator 45 is inserted from the bottom surface of the solder bath 41, and ultrasonic waves are applied to the molten solder 43 near the silicon wafer 11.

なお、はんだとしてはAgを２％含むPb−Snの共晶はんだ
を使用し、はんだ槽温度を260℃に維持した。また、超
音波振動子45により溶融はんだ43に周波数30kHz、出力5
0Wの超音波を印加し、シリコンウェハ11の浸漬時間は３
秒間とした。このはんだづけ操作中、周囲にArガスを20
／分の流量で流した。A Pb-Sn eutectic solder containing 2% of Ag was used as the solder, and the solder bath temperature was maintained at 260 ° C. Moreover, the ultrasonic transducer 45 causes the molten solder 43 to have a frequency of 30 kHz and an output of 5
The ultrasonic wave of 0 W is applied, and the immersion time of the silicon wafer 11 is 3
Seconds. During this soldering operation, Ar gas was
Flowed at a flow rate of / min.

この操作により第２図に示すようなバンプ高さ10μｍの
はんだバンプが形成された。更に、超音波を印加しない
一般のはんだ槽内に２秒間浸漬してバンプ高さを20μｍ
とした。By this operation, solder bumps having a bump height of 10 μm as shown in FIG. 2 were formed. Furthermore, the bump height is 20 μm by immersing it in a general solder bath that does not apply ultrasonic waves for 2 seconds.
And

次いで、シリコンウェハ11をブレードダイシングして個
々のチップに分離した後、TAB方式のテープとの間で実
施例１と同様にインナーリードボンディングを行なった
が、全く問題は生じなかった。Next, the silicon wafer 11 was blade-diced into individual chips, and inner lead bonding was performed between the silicon wafer 11 and a TAB tape in the same manner as in Example 1, but no problem occurred.

実施例３ 実施例１と同様なシリコンウェハ11を用意した。この場
合、配線・電極としてAl−１％Siが用いられ、シリコン
ウェハ11に形成された各チップには300μｍ□の電極
（コンタクトパッド）がそれぞれ８個形成されている。Example 3 A silicon wafer 11 similar to that in Example 1 was prepared. In this case, Al-1% Si is used as the wiring / electrode, and each chip formed on the silicon wafer 11 has eight electrodes (contact pads) of 300 μm square.

まず、このシリコンウェハ11の表面をリン酸水溶液に浸
漬し、ポリオキシエチレンメチルエーテルの溶液を滴下
した。First, the surface of this silicon wafer 11 was immersed in a phosphoric acid aqueous solution, and a solution of polyoxyethylene methyl ether was dropped.

次に、第４図に示すような超音波を印加することができ
るはんだごて51を用い、シリコンウェハ11の電極上に溶
融はんだ52を滴下するとともに、超音波を印加してはん
だバンプを形成した。Next, using a soldering iron 51 capable of applying ultrasonic waves as shown in FIG. 4, while the molten solder 52 is dropped on the electrodes of the silicon wafer 11, ultrasonic waves are applied to form solder bumps. did.

なお、はんだとしては90Pb−Snはんだを使用し、はんだ
温度を300℃に維持した。また、溶融はんだ52には周波
数40kHz、出力30Wの超音波を印加し、はんだづけ時間は
５秒間とした。また、この場合には、はんだづけ面積が
大きいため、周囲に不活性ガスを流す必要がなかった。90Pb-Sn solder was used as the solder, and the solder temperature was maintained at 300 ° C. Further, ultrasonic waves having a frequency of 40 kHz and an output of 30 W were applied to the molten solder 52, and the soldering time was 5 seconds. Further, in this case, since the soldering area was large, it was not necessary to flow an inert gas around.

この操作により第２図に示すような、バンプ高さ80μｍ
のはんだバンプ35が形成された。As a result of this operation, the bump height is 80 μm as shown in Fig. 2.
Solder bumps 35 of are formed.

次いで、シリコンウェハ11をブレードダイシングして個
々のチップに分離した後、TAB方式のテープとの間で実
施例１と同様にインナーリードボンディングを行なった
が、全く問題は生じなかった。Next, the silicon wafer 11 was blade-diced into individual chips, and inner lead bonding was performed between the silicon wafer 11 and a TAB tape in the same manner as in Example 1, but no problem occurred.

なお、本発明において用いられる超音波はんだづけ装置
は、上記実施例１〜３で用いたものに限らず、例えば第
５図に示すようなものでもよい。第５図図示の超音波は
んだづけ装置は、はんだ槽61自体が超音波振動し、溶融
はんだ62に超音波を印加するものである。The ultrasonic soldering device used in the present invention is not limited to the one used in Examples 1 to 3 above, but may be the one shown in FIG. 5, for example. In the ultrasonic soldering device shown in FIG. 5, the solder bath 61 itself vibrates ultrasonically and applies ultrasonic waves to the molten solder 62.

また、上記実施例１〜３では、本発明をTAB方式のワイ
ヤレスボンディングに適用した場合について説明した
が、これに限らず本発明はフリップチップ方式あるいは
CCB方式等他のワイヤレスボンディングにも同様に適用
できる。この場合、まず第６図（ａ）に示すようにシリ
コン基板31に絶縁膜を介して電極33を形成し、全面をパ
ッシベーション膜34で被覆した後、電極33上に開孔部を
設けたものと、第６図（ｂ）に示すようなガラスあるい
はセラミックス基板71上に電極72を形成し、全面を絶縁
膜73で被覆した後、電極72上に開孔部を設けたもののそ
れぞれについて、実施例１〜３で説明したような方法で
電極33、72上にはんだバンプ35を形成する。次に、第６
図（ｃ）に示すように、両者のはんだバンプ35同士を熱
融着することにより接合する。Further, in the above-mentioned first to third embodiments, the case where the present invention is applied to the wireless bonding of the TAB method has been described, but the present invention is not limited to this, and the present invention is not limited to the flip chip method or
It is also applicable to other wireless bonding such as CCB method. In this case, first, as shown in FIG. 6A, an electrode 33 is formed on a silicon substrate 31 via an insulating film, the entire surface is covered with a passivation film 34, and then an opening is provided on the electrode 33. And forming an electrode 72 on a glass or ceramic substrate 71 as shown in FIG. 6 (b), covering the entire surface with an insulating film 73, and then providing an opening on the electrode 72. The solder bumps 35 are formed on the electrodes 33 and 72 by the method described in Examples 1 to 3. Next, the sixth
As shown in FIG. 6C, the solder bumps 35 of both are bonded by heat fusion.

更に、上記実施例１〜３では、本発明をAlを主成分とし
てSi、Cu等の添加物を含む電極上でのはんだバンプ形成
について説明したが、本発明は電極がタングステン、モ
リブデン等の金属又はこれらの金属のシリサイドであっ
ても同様に適用できる。Furthermore, in the above-mentioned Examples 1 to 3, the present invention has been described for forming solder bumps on an electrode containing an additive such as Si and Cu with Al as a main component, but the present invention is that the electrode is a metal such as tungsten or molybdenum. Alternatively, the same applies to silicides of these metals.

［発明の効果］ 以上詳述した如く本発明のはんだバンプの形成方法によ
れば、極めて簡便な工程で電極上に直接はんだバンプを
高精度に直接形成することができ、ワイヤレスボンディ
ング技術の導入を容易にし、素子の微細化に対応してボ
ンディングの信頼性の高い半導体装置を製造できる等産
業極めて顕著な効果を奏するものである。[Advantages of the Invention] As described in detail above, according to the method for forming a solder bump of the present invention, it is possible to directly form a solder bump directly on an electrode with high precision by an extremely simple process, and to introduce a wireless bonding technique. This is extremely advantageous in the industry such that a semiconductor device can be manufactured easily and the bonding is highly reliable in accordance with the miniaturization of the element.

【図面の簡単な説明】[Brief description of drawings]

第１図は本発明の実施例１におけるはんだバンプの形成
方法を示す説明図、第２図は本発明方法によりはんだバ
ンプが形成されたシリコンウェハの断面図、第３図は本
発明の実施例２におけるはんだバンプの形成方法を示す
説明図、第４図は本発明の実施例３におけるはんだバン
プの形成方法を示す説明図、第５図は本発明の他の実施
例におけるはんだバンプの形成方法を示す説明図、第６
図（ａ）〜（ｃ）は本発明の他の実施例におけるワイヤ
レスボンディングの工程を示す断面図、第７図は従来の
はんだバンプが形成されたシリコンウェハの断面図であ
る。 11……シリコンウェハ、21……はんだ槽、22……還流
路、23……溶融はんだ、24……攪拌棒、25……超音波振
動子、31……シリコン基板、32……絶縁膜、33……電
極、34……パッシベーション膜、35……はんだバンプ、
41……はんだ槽、42……還流路、44……攪拌棒、45……
超音波振動子、51……はんだごて、52……溶融はんだ、
61……はんだ槽、62……溶融はんだ、71……ガラス又は
セラミックス基板、72……電極、73……絶縁膜。FIG. 1 is an explanatory view showing a method for forming solder bumps in Embodiment 1 of the present invention, FIG. 2 is a sectional view of a silicon wafer on which solder bumps are formed by the method of the present invention, and FIG. 3 is an embodiment of the present invention. 2 is an explanatory view showing a method for forming solder bumps in FIG. 2, FIG. 4 is an explanatory view showing a method for forming solder bumps in Embodiment 3 of the present invention, and FIG. 5 is a method for forming solder bumps in another embodiment of the present invention. Explanatory drawing showing No. 6,
FIGS. 7A to 7C are sectional views showing a process of wireless bonding in another embodiment of the present invention, and FIG. 7 is a sectional view of a conventional silicon wafer on which solder bumps are formed. 11 …… Silicon wafer, 21 …… Solder tank, 22 …… Reflux path, 23 …… Melting solder, 24 …… Stirring bar, 25 …… Ultrasonic vibrator, 31 …… Silicon substrate, 32 …… Insulating film, 33 …… electrode, 34 …… passivation film, 35 …… solder bump,
41 …… Solder bath, 42 …… Reflux path, 44 …… Stirring bar, 45 ……
Ultrasonic transducer, 51 …… Soldering iron, 52 …… Melting solder,
61 …… Solder tank, 62 …… Melting solder, 71 …… Glass or ceramic substrate, 72 …… Electrode, 73 …… Insulation film.

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】基板を被覆する絶縁膜から電極を露出さ
せ、少なくとも電極部の表面に油又は界面活性剤を接触
させた後、少なくとも電極部に溶融はんだを接触させて
該溶融はんだに超音波を印加し、電極表面の自然酸化膜
を破壊するとともに電極との合金化により選択的にはん
だを付着させることを特徴とするはんだバンプの形成方
法。1. An electrode is exposed from an insulating film covering a substrate, oil or a surfactant is brought into contact with at least the surface of the electrode portion, and then molten solder is brought into contact with at least the electrode portion, and ultrasonic waves are applied to the molten solder. Is applied to destroy the natural oxide film on the electrode surface and to selectively attach solder by alloying with the electrode. 【請求項２】基板を溶融はんだ槽に浸漬することを特徴
とする特許請求の範囲第１項記載のはんだバンプの形成
方法。2. The method for forming solder bumps according to claim 1, wherein the substrate is immersed in a molten solder bath. 【請求項３】基板が半導体基板又はガラスもしくはセラ
ミックス基板であることを特徴とする特許請求の範囲第
１項記載のはんだバンプの形成方法。3. The method for forming solder bumps according to claim 1, wherein the substrate is a semiconductor substrate or a glass or ceramic substrate. 【請求項４】電極がアルミニウムを主成分とし、はんだ
がSnを含むことを特徴とする特許請求の範囲第１項記載
のはんだバンプの形成方法。4. The method for forming solder bumps according to claim 1, wherein the electrode contains aluminum as a main component and the solder contains Sn. 【請求項５】非酸化性雰囲気中で処理することを特徴と
する特許請求の範囲第１項記載のはんだバンプの形成方
法。5. The method for forming solder bumps according to claim 1, wherein the treatment is performed in a non-oxidizing atmosphere.
JP61046609A 1986-03-04 1986-03-04 Method of forming solder bumps Expired - Lifetime JPH0727905B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61046609A JPH0727905B2 (en) 1986-03-04 1986-03-04 Method of forming solder bumps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61046609A JPH0727905B2 (en) 1986-03-04 1986-03-04 Method of forming solder bumps

Publications (2)

Publication Number Publication Date
JPS62204547A JPS62204547A (en) 1987-09-09
JPH0727905B2 true JPH0727905B2 (en) 1995-03-29

Family

ID=12752043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61046609A Expired - Lifetime JPH0727905B2 (en) 1986-03-04 1986-03-04 Method of forming solder bumps

Country Status (1)

Country Link
JP (1) JPH0727905B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3271762B2 (en) * 1999-08-16 2002-04-08 株式会社新川 Semiconductor device assembling method and semiconductor device

Also Published As

Publication number Publication date
JPS62204547A (en) 1987-09-09

Similar Documents

Publication Publication Date Title
US5143865A (en) Metal bump type semiconductor device and method for manufacturing the same
KR100514230B1 (en) Method for forming bump and method for making semiconductor device
US6683375B2 (en) Semiconductor die including conductive columns
JP3796116B2 (en) Wire bonding method and semiconductor device
TWI356460B (en) Semiconductor device including electrically conduc
EP0382080A2 (en) Bump structure for reflow bonding of IC devices
JP2003234367A (en) Semiconductor element and its manufacturing method, and semiconductor device and its manufacturing method
KR20010070397A (en) Semiconductor device
JPH0145976B2 (en)
US5800726A (en) Selective chemical etching in microelectronics fabrication
JP3868766B2 (en) Semiconductor device
JPH10294337A (en) Semiconductor device and manufacture thereof
JPH09205096A (en) Semiconductor element and fabrication method thereof, semiconductor device and fabrication method thereof
JPH07183304A (en) Manufacture of semiconductor device
JPH0727905B2 (en) Method of forming solder bumps
GB2364172A (en) Flip Chip Bonding Arrangement
JPS63289947A (en) Substrate with solder bump and manufacture thereof
JPS62104143A (en) Formation of solder bump
JPH0727904B2 (en) Method of forming solder bumps
JPS63147348A (en) Formation of solder bump
JPS6358945A (en) Formation of solder bump
JPS6358947A (en) Formation of solder bump
JPH0282624A (en) Semiconductor element with solder bump and manufacture thereof
JPH11135533A (en) Electrode structure, silicon semiconductor element provided with the electrode, its manufacture, circuit board mounting the element and its manufacture
JPS6366949A (en) Forming method for solder bump