JPH0727609A

JPH0727609A - 測光素子

Info

Publication number: JPH0727609A
Application number: JP5175203A
Authority: JP
Inventors: Hiroyuki Iwasaki; 宏之岩崎; 忠雄 ▲高▼木; Tadao Takagi; Tetsuro Goto; 哲朗後藤; Yasuto Maki; 康人真城
Original assignee: Nikon Corp; Sony Corp
Current assignee: Nikon Corp; Sony Corp
Priority date: 1993-07-15
Filing date: 1993-07-15
Publication date: 1995-01-31
Anticipated expiration: 2017-04-15
Also published as: JP3274745B2; US5473155A

Abstract

(57)【要約】【目的】光電変換素子の測光信号が出力される時だけ
タイミング信号を出力して、測光信号を取り込み易くす
る。【構成】出力手段４００の出力がシフトレジスタ３０
０の光電変換素子２０１，２０２，・・に対応するビッ
ト３０１，３０１，・・の出力の場合は、それらの測光
信号の出力に同期してタイミング信号出力手段５００か
らタイミング信号を出力し、出力手段４００の出力がシ
フトレジスタ３００のダミービット３５１に対応する出
力の場合は、タイミング信号出力手段５００から出力手
段４００の出力に同期したタイミング信号を出力しな
い。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の光電変換素子に
より測光を行ない、測光信号を時系列的に出力する測光
素子に関する。

【０００２】

【従来の技術】複数の光電変換素子により測光を行なっ
て測光信号を時系列的に出力する測光素子が知られてい
る（例えば、特開昭６３−１６８６１３号公報参照）。
図９はこの種の測光素子１の概要を示す。光電変換部２
は、一次元に配列された複数の光電変換素子３ａ〜３ｇ
と、電荷転送用のＣＣＤ（Charge coupuled device）シ
フトレジスタ４を備えている。光電変換素子３ａ〜３ｇ
はそれぞれ、照射された光の量に応じて電荷を発生して
蓄積する。ＣＣＤシフトレジスタ４は、光電変換素子３
ａ〜３ｇに対応して設けられるビット４ａ〜４ｇと、光
電変換素子３ａ〜３ｇと無関係にダミー用として設けら
れるダミービット４ｈ，４ｉとから構成されている。前
者のビット４ａ〜４ｇは、対応する光電変換素子３ａ〜
３ｇで蓄積された電荷を取り込んで転送する。一方、後
者のダミービット４ｈ，４ｉは、ビット４ａ〜４ｇから
転送されてきた電荷を電荷電圧変換回路６へ転送する。
制御部５は、光電変換部２の電荷蓄積とＣＣＤシフトレ
ジスタ４の電荷転送を制御する。また、電荷電圧変換回
路６は、ＣＣＤシフトレジスタ４から出力された電荷を
電圧信号Ｖｏｕｔに変換する。

【０００３】転送クロックパルスφ１が制御部５へ入力
される度に、ＣＣＤシフトレジスタ４から蓄積電荷が出
力され、電荷電圧変換回路６により電圧信号Ｖｏｕｔに
変換されてマイクロコンピューター７のＡ／Ｄ変換器８
へ出力される。またこの時、制御部５からＡ／Ｄ変換器
８へＡ／Ｄ変換を開始させるためのタイミング信号ＡＤ
Ｔが出力される。Ａ／Ｄ変換器８は、タイミング信号Ａ
ＤＴが入力したタイミングで電圧信号ＶｏｕｔのＡ／Ｄ
変換を行ない、マイクロコンピューター７はデジタル信
号に変換された測光データに基づいて測光演算を行なっ
ている。

【０００４】ところで、ＣＣＤシフトレジスタ４のダミ
ービット４ｈ，４ｉは光電変換素子３ａ〜３ｇから直
接、電荷を入力しないが、これらのダミービット４ｈ，
４ｉには当初から電荷が存在していることがある。これ
らのダミービット４ｈ，４ｉの電荷は意味のないデータ
であるが、電荷転送時にはこれらのデータもタイミング
信号ＡＤＴとともに順次出力される。上述した図９に示
す例では、最初にダミービット４ｉの意味のないデータ
が出力され、続いてダミービット４ｈの意味のないデー
タが出力され、その後に光電変換素子３ｇ，３ｆ，・・
による光電変換結果の測光データが順次出力される。こ
れらのダミービット４ｈ，４ｉのデータは不要なデータ
であり、ＣＣＤシフトレジスタ４から順次読み出したデ
ータの中からダミービット４ｈ，４ｉのデータを取り除
かなければならない。

【０００５】そこで、従来の測光素子１では電荷転送用
ＣＣＤシフトレジスタ４の中のダミービット４ｈ，４ｉ
の位置をマイクロコンピューター７に予め記憶してお
き、Ａ／Ｄ変換器８を介してＣＣＤシフトレジスタ４か
ら入力されたデータの中からダミービット４ｈ，４ｉの
データを取り除き、光電変換素子３ａ〜３ｇの測光デー
タだけを選別して測光演算を行なっている。

【０００６】

【発明が解決しようとする課題】上述した従来の測光素
子は光電変換素子が１次元に配列されたものであり、ダ
ミービットも例えばＣＣＤシフトレジスタの先頭と後尾
に数ビットづつ設けられている程度であるため、マイク
ロコンピューターによる上述したデータの選別は比較的
容易であった。しかしながら、複数の光電変換素子を２
次元に配列して２次元平面の測光を行なう測光素子で
は、複数の光電変換素子から電荷を収集するＣＣＤシフ
トレジスタを例えばＸ軸方向に複数列設けるとともに、
これらのＸ軸方向のＣＣＤシフトレジスタから転送され
た電荷を集めてＹ軸方向へ転送するＣＣＤシフトレジス
タを設ける必要がある。このような場合は、それぞれの
ＣＣＤシフトレジスタにダミービットが設けられるの
で、Ｙ軸方向のＣＣＤシフトレジスタから出力されるデ
ータには、光電変換素子の測光データとダミービットの
不要データとが混在することになる。そのため、マイク
ロコンピューターによる上述した測光データの選別処理
が複雑になり、処理に時間がかかるという問題がある。

【０００７】本発明の目的は、光電変換素子の測光信号
が出力される時だけタイミング信号を出力して、測光信
号を取り込み易くした測光素子を提供することにある。

【０００８】

【課題を解決するための手段】クレーム対応図である図
１に対応づけて本発明を説明すると、本発明は、照射さ
れた光の量に応じた電荷を蓄積する複数の光電変換素子
２０１，２０２，・・と、複数の光電変換素子２０１，
２０２，・・のそれぞれに対応する複数のビット３０
１，３０２，・・と、いずれの光電変換素子２０１，２
０２，・・にも対応しない少なくとも１個のダミービッ
ト３５１とを有し、複数のビット３０１，３０２，・・
で対応する各光電変換素子２０１，２０２，・・の蓄積
電荷を取り込んで転送するシフトレジスタ３００と、こ
のシフトレジスタ３００から転送された蓄積電荷を測光
信号に順次変換して出力する出力手段４００と、この出
力手段４００による信号出力に同期したタイミング信号
を出力するタイミング信号出力手段５００とを備えた測
光素子に適用され、出力手段４００の出力がシフトレジ
スタ３００のダミービット３５１に対応する出力の場合
は、タイミング信号出力手段５００がタイミング信号を
出力しないようにしたことにより、上記目的を達成す
る。また、請求項２〜４の発明を一実施例の構成を示す
図４に対応づけて説明すると、請求項２の測光素子は、
複数の光電変換素子１１０１〜２８６０を２次元平面に
配列し、Ｘ軸方向の配列ごとに区分して複数の光電変換
素子列１１〜２８を構成するとともに、シフトレジスタ
を、複数の光電変換素子列１１〜２８のそれぞれに対応
する複数のＸ軸レジスタ３１〜４８と、これらのＸ軸レ
ジスタ３１〜４８のそれぞれに対応する複数のビット５
００１〜５０１８と、いずれのＸ軸レジスタ３１〜４８
にも対応しない少なくとも１個のダミービット５０１９
〜５０２１とを有し、各Ｘ軸レジスタ３１〜４８から転
送された蓄積電荷をＹ軸方向に転送するＹ軸レジスタ５
０とから構成したものである。請求項３の測光素子は、
Ｙ軸シフトレジスタ５０に複数のダミービット５０１９
〜５０２１を設け、これらの内のいずれかに基準電圧を
設定するとともに、出力手段の出力がＹ軸シフトレジス
タ５０の基準電圧設定ビット５０１９に対応する出力の
場合は、ダミービットであってもタイミング信号出力手
段がタイミング信号を出力するようにしたものである。
請求項４の測光素子は、シフトレジスタを電荷結合素子
（ＣＣＤ）から形成したものである。

【０００９】

【作用】出力手段４００の出力がシフトレジスタ３００
の光電変換素子２０１，２０２，・・に対応するビット
３０１，３０１，・・の出力の場合は、測光信号の出力
に同期してタイミング信号を出力し、出力手段４００の
出力がシフトレジスタ３００のダミービット３５１に対
応する出力の場合は、その出力に同期したタイミング信
号を出力しない。これによって、この測光素子から測光
信号を入力するマイクロコンピューターでは、タイミン
グ信号が出力された時に測光信号を取り込むようにする
だけで、測光信号だけを正確に取り込むことができる。

【００１０】

【実施例】図２は一実施例の測光素子によって測光した
ときの領域分割を示す図である。測光素子１０は、Ｘ軸
方向に２０分割、Ｙ軸方向に１２分割され、２４０個の
測光領域に分割される。各測光領域は、青色、緑色、赤
色の３原色ごとに測光するために図３に示すようにさら
に３個の領域Ｂ，Ｇ，Ｒに分割され、Ｂ，Ｇ，Ｒの各分
割領域ごとに光電変換素子が設けられる。つまり、２１
６０個の光電変換素子が、Ｘ軸方向に６０列、Ｙ軸方向
に１２列それぞれ配列される。

【００１１】図４は測光素子１０の光電変換素子とＣＣ
Ｄシフトレジスタの配列を示す。光電変換素子はＸ軸方
向の配列ごとに１８列にまとめられ、Ｙ軸方向への並び
順に素子列１１、素子列１２、・・、素子列２８とす
る。各光電変換素子列１１〜２８に含まれる個々の光電
変換素子は、素子列の符号１１〜２８にＸ軸方向の並び
順１〜６０を付加して表すものとし、例えば素子列１１
の２番目の光電変換素子の符号を１１０２とする。な
お、図４では、一部の光電変換素子の図示を省略すると
ともに、一部の素子の符号を省略する。

【００１２】各光電変換素子列１１〜２８には、Ｘ軸方
向の電荷転送用ＣＣＤシフトレジスタが設けられ、それ
らをＹ軸方向の並び順にＣＣＤシフトレジスタ３１，Ｃ
ＣＤシフトレジスタ３２，・・，ＣＣＤシフトレジスタ
４８とする。各Ｘ軸ＣＣＤシフトレジスタ３１〜４８
は、素子列１１〜２８に含まれる光電変換素子のそれぞ
れに対応する複数のビットと、いずれの光電変換素子に
も対応しない少なくとも１個のダミービットとを有す
る。前者の複数のビットは、それぞれ対応する光電変換
素子により生成、蓄積された電荷を入力し、Ｘ軸方向に
転送するＣＣＤレジスタである。これらのビットは、Ｃ
ＣＤシフトレジスタの符号３１〜４８にＸ軸方向の並び
順１〜６０を付加して表し、例えばＣＣＤシフトレジス
タ３１の２番目のビットを３１０２とする。一方、後者
のダミービットは、光電変換素子１１０１〜２８６０に
対応して設けられた複数のビットから転送された電荷を
Ｙ軸方向のＣＣＤシフトレジスタ５０へ転送するＣＣＤ
レジスタである。これらのビットは、ＣＣＤシフトレジ
スタの符号３１〜４８に６１を付加して表し、例えばＣ
ＣＤシフトレジスタ３１のダミービットを３１６１とす
る。Ｙ軸ＣＣＤシフトレジスタ５０は、各Ｘ軸ＣＣＤシ
フトレジスタ３１〜４８に対応するビット５００１〜５
０１６と、ダミービット５０１９〜５０２１を有してお
り、各Ｘ軸ＣＣＤシフトレジスタ３１〜４８から送られ
た電荷をＹ軸方向に転送する。

【００１３】素子列１１〜２２の各光電変換素子１１０
１〜２２６０は、上述した図２，３に示す各測光領域に
対応しており、各測光領域に照射される光の量に応じた
電荷を生成して蓄積し、所定のタイミングで対応するＸ
軸ＣＣＤシフトレジスタ３１〜４５の各ビット３１０１
〜４５６０へ蓄積電荷を並列に出力する。また、素子列
２６〜２８の光電変換素子は光電変換信号の暗信号補
正、温度補正などを行なうための素子であり、所定のタ
イミングで対応するＸ軸ＣＣＤシフトレジスタ４６〜４
８の各ビット４６０１〜４８６０へ補正信号用の電荷を
並列に出力する。各Ｘ軸ＣＣＤシフトレジスタ３１〜４
８は、転送クロックパルスが入力されるたびに蓄積電荷
をＸ軸の負の方向へ転送し、各Ｘ軸ＣＣＤシフトレジス
タ３１〜４８とＹ軸ＣＣＤシフトレジスタ５０との間に
設けられたダミービット３１６１，３２６１，・・，４
８６１を介してＹ軸ＣＣＤシフトレジスタ５０へ出力す
る。Ｙ軸ＣＣＤシフトレジスタ５０は、各Ｘ軸ＣＣＤシ
フトレジスタ３１〜４８から転送クロックパルスごとに
転送される電荷を入力するとともに、転送クロックパル
スごとに入力した電荷をダミービット５０１９〜５０２
１を介してＹ軸方向へ転送する。

【００１４】図５は測光素子の構成を示すブロック図で
ある。タイミング信号発生回路６１には、外部の発振回
路７０からマスタークロックφＭＣＫが供給されるとと
もに、マイクロコンピューター８０から電荷蓄積開始と
終了を指令する信号φｉｎｔが供給される。タイミング
信号発生回路６１は、これらのマスタークロックφＭＣ
Ｋおよび電荷蓄積信号φｉｎｔに基づいて、Ｘ軸ＣＣＤ
シフトレジスタ３１〜４８およびＹ軸ＣＣＤシフトレジ
スタ５０を駆動するための転送クロックパルス、電荷電
圧変換回路６２をリセットするためのリセットパルス、
増幅器６３の出力をサンプルホールドするための信号φ
Ｓ／Ｈ、および出力信号Ｖｏｕｔをマイクロコンピュー
ター８０に取り込ませるためのタイミング信号Ｖｔｉｍ
を発生する。

【００１５】光電変換素子列１１〜２８の光電変換素子
１１０１〜２８６０は、マイクロコンピューター８０か
らの電荷蓄積信号φｉｎｔに従って、上述した各測光領
域に照射される光の量に応じて電荷を蓄積し、蓄積が終
了すると対応するＸ軸ＣＣＤシフトレジスタ３１〜４８
の各ビット３１０１〜４８６０へ蓄積電荷を並列に出力
する。各Ｘ軸ＣＣＤシフトレジスタ３１〜４８は、転送
クロックパルスが入力するとＹ軸ＣＣＤシフトレジスタ
５０へそれぞれ１光電変換素子分の電荷を転送し、Ｙ軸
ＣＣＤシフトレジスタ５０は、ビット５００１〜５０１
８で各Ｘ軸ＣＣＤシフトレジスタ３１〜４８から転送さ
れた１光電変換素子分の電荷を受け取ると、転送クロッ
クパルスに従って順次電荷電圧変換回路６２へ電荷を転
送する。つまり、ビット５００１〜５０１８の測光デー
タと、ダミービット５０１９〜５０２１の不要データと
を電荷電圧変換回路６２へ順次転送する。なお、この一
連の処理をＹ軸ＣＣＤシフトレジスタ５０の１転送サイ
クルと呼ぶ。Ｙ軸ＣＣＤシフトレジスタ５０の１回目の
転送サイクルが終了すると、ふたたび各Ｘ軸ＣＣＤシフ
トレジスタ３１〜４８へ転送クロックパルスが供給さ
れ、各Ｘ軸ＣＣＤシフトレジスタ３１〜４８はＹ軸ＣＣ
Ｄシフトレジスタ５０へ１光電変換素子分の電荷を転送
する。Ｙ軸ＣＣＤシフトレジスタ５０は、２回目の転送
サイクルでＸ軸ＣＣＤシフトレジスタ３１〜４８から転
送された電荷を電荷電圧変換回路６２へ転送する。以
後、すべての光電変換素子１１０１〜２８６０の測光デ
ータを電荷電圧変換回路６２へ転送完了するまで上記の
処理を繰り返す。なお、Ｙ軸ＣＣＤシフトレジスタ５０
の２回目以降の転送サイクルではダミービット５０１９
に基準電圧Ｖｒｅｆが設定され、この基準電圧Ｖｒｅｆ
がデータとして出力される。電荷電圧変換回路６２は、
Ｙ軸ＣＣＤシフトレジスタ５０から入力した電荷を電荷
量に比例する電圧信号に変換し、増幅器６３へ出力す
る。増幅器６３は、この電圧信号を増幅して測光信号Ｖ
ｏｕｔとしてマイクロコンピューター８０へ出力する。

【００１６】図６は測光素子１０の各部の動作を示すタ
イムチャートである。マスタークロックφＭＣＫは、信
号Ｖｏｕｔの出力周期（以下、この周期を基準クロック
と呼ぶ）の１６倍ないし３２倍の周期のクロックパルス
である。電荷蓄積信号φｉｎｔは電荷蓄積の開始と終了
を指令する信号であり、ハイレベルからローレベルへ信
号が立ち下がると電荷蓄積を開始させ、ローレベルから
ハイレベルへ立ち上がると電荷蓄積を終了させる。つま
り、信号φｉｎｔがローレベルになっている時間が電荷
蓄積時間になる。φＸ，φＹは、それぞれＸ軸ＣＣＤシ
フトレジスタ３１〜４８、Ｙ軸ＣＣＤシフトレジスタ５
０の転送クロックパルスであり、１パルスで１光電変換
素子分の電荷を転送する。φｒｓは電荷電圧変換回路６
２のリセットパルスであり、１光電変換素子分の電荷を
電圧に変換する度にこのリセットパルスによって電荷電
圧変換回路６２がリセットされる。φＳ／Ｈは、増幅器
６３のサンプルホールドを行なうためのパルスであり、
パルスの立ち下がりに同期して信号Ｖｏｕｔのサンプル
ホールドを行なう。なお、このφＳ／Ｈの周期は上述し
た基準クロックの周期と同じである。

【００１７】カウンタ１、カウンタ２およびＶｔは、タ
イミング信号Ｖｔｉｍを作成するための内部パルスであ
る。カウンタ１は、φｉｎｔの立ち下がりに同期してロ
ーレベルにリセットされ、φｉｎｔがふたたびハイレベ
ルに戻った後のφＸがローレベルに変化した時点から基
準クロック（φＳ／Ｈ）の２３周期、すなわち出力信号
Ｖｏｕｔの２３個分の時間をカウントしたらハイレベル
に戻る。上述したように、Ｙ軸ＣＣＤシフトレジスタ５
０の１回目の転送サイクルにおいては、ビット５００１
〜５０１８には各Ｘ軸ＣＣＤシフトレジスタ３１〜４８
のダミービット３１６１，３２６１，・・，４８６１の
不要データが入っており、ダミービット５０１９〜５０
２１の不要データ３個と合せて２１個の不要データが転
送される。また２回目以降の転送サイクルでは、ダミー
ビット５０１９のデータ出力時に基準電圧Ｖｒｅｆがデ
ータとして出力されるので、ダミービット５０２０，５
０２１だけが不要データを出力する。つまり、Ｙ軸ＣＣ
Ｄシフトレジスタ５０の電荷転送が開始されると、１回
目の転送サイクルにおける２１個の不要データと２回目
の最初の２個の不要データとの合計２３個の不要データ
が連続して出力されることになる。カウンタ１は、これ
らの２３個の不要データをカウントし、これらの不要デ
ータの信号Ｖｏｕｔが増幅器６３から出力される時に、
マイクロコンピューター８０へタイミング信号Ｖｔｉｍ
が出力されないようにする。

【００１８】カウンタ２は、φｉｎｔの立ち下がりに同
期してローレベルにリセットされ、φｉｎｔがふたたび
ハイレベルに戻った後のφＸがローレベルに変化した時
点から基準クロックの２周期分、すなわち出力信号Ｖｏ
ｕｔの２個分の時間をカウントしたらハイレベルにな
り、次に基準クロックの１９周期分、すなわち出力信号
Ｖｏｕｔの１９個分の時間をカウントしたらふたたびロ
ーレベルに戻る。以後、すべての光電変換素子１１０１
〜２８６０の電荷が出力されるまで上記の動作を繰り返
す。つまり、カウンタ２は、Ｙ軸ＣＣＤシフトレジスタ
５０の先頭の２個のダミービット５０２１と５０２０の
不要データをカウントし、これらの不要データの出力時
にマイクロコンピューター８０へ信号Ｖｔｉｍが出力さ
れないようにする。

【００１９】Ｖｔは、増幅器６３の信号Ｖｏｕｔの出力
に同期したパルス信号であり、サンプルホールドパルス
φＳ／Ｈによって増幅器６３の出力がサンプルホールド
され、出力信号Ｖｏｕｔが安定した頃、立ち下がるよう
に適度な遅延をもたせてある。タイミング信号Ｖｔｉｍ
は、このＶｔパルスをカウンタ１およびカウンタ２が共
にハイレベルの時だけ出力するようにしたものであり、
これによって、増幅器６３から光電変換素子１１０１〜
２８６０による測光信号Ｖｏｕｔが出力される時だけタ
イミング信号Ｖｔｉｍがマイクロコンピューター８０へ
出力され、ダミービット３１６１，・・の不要データの
出力信号Ｖｏｕｔが出力される時にはタイミング信号Ｖ
ｔｉｍが出力されない。マイクロコンピューター８０
は、タイミング信号Ｖｔｉｍに同期して増幅器６３の出
力信号Ｖｏｕｔを取り込むことによって、ダミービット
の不要データが含まれる出力信号Ｖｏｕｔの中から容易
に測光信号だけを選別して取り込むことができる。

【００２０】図７は一実施例の測光素子を装着したカメ
ラの断面図である。測光素子１０は、カメラ９０のファ
インダー９１内に設置され、被写体輝度を測定するため
に用いられる。測光時、撮影レンズ９２と絞り９３を通
過した被写体からの光束は、破線で示す撮影光路中に置
かれるメインミラー９４で反射され、ファインダースク
リーン９５、ペンタプリズム９６、プリズム９７および
集光レンズ９８を介して測光素子１０へ導かれる。な
お、９９は接眼レンズ、１００はシャッター、１０１は
フィルムである。

【００２１】図８は、図７に示すカメラの動作を示すフ
ローチャートである。不図示のシャッターレリーズボタ
ンが半押しされると、カメラ９０は図８に示す動作を開
始する。まずステップＳ１において、測光素子１０によ
り被写界の分割測光を行なう。続くステップＳ２で、測
光素子１０による測光結果に基づいて周知のアルゴリズ
ムにより露出演算を行ない、露出値を算出する。ステッ
プＳ３でシャッターがレリーズされたか否かを判別し、
レリーズされるとステップＳ４へ進み、レリーズされな
ければステップＳ１へ戻って上記処理を繰り返す。シャ
ッターがレリーズされた時は、ステップＳ４で算出され
た露出値に従ってシャッター１００および絞り９３を駆
動制御し、フィルム１０１の露光を行なう。

【００２２】このように、測光素子の出力がＣＣＤシフ
トレジスタの光電変換素子に対応するビットの出力の場
合は、それらの測光信号の出力に同期してタイミング信
号を出力し、測光素子の出力がＣＣＤシフトレジスタの
ダミービットに対応する出力の場合は、その出力に同期
したタイミング信号を出力しないようにしたので、この
測光素子から測光信号を入力するマイクロコンピュータ
ーでは、タイミング信号が出力された時に測光信号を取
り込むようにするだけで、ダミービットに対応する不要
な出力信号を取り込むことなく、容易に測光信号だけを
取り込むことができる。

【００２３】上述した実施例では、光電変換素子が２次
元に配列された場合を例に上げて説明したが、光電変換
素子が１次元に配列された場合にも本発明を適用するこ
とができる。また、光電変換素子の個数、光電変換素子
列の個数、ダミービットの個数は上述した実施例に限定
されない。

【００２４】以上の実施例の構成において、光電変換素
子１１０１〜２８６０が光電変換素子を、Ｘ軸ＣＣＤシ
フトレジスタ３１〜４８およびＹ軸ＣＣＤシフトレジス
タ５０がシフトレジスタを、電荷電圧変換回路６２およ
び増幅器６３が出力手段を、タイミング信号発生回路６
１がタイミング信号出力手段をそれぞれ構成する。

【００２５】

【発明の効果】以上説明したように本発明によれば、出
力手段の出力がシフトレジスタの光電変換素子に対応す
るビットの出力の場合は、測光信号の出力に同期してタ
イミング信号を出力し、出力手段の出力がシフトレジス
タのダミービットに対応する出力の場合は、その出力に
同期したタイミング信号を出力しないようにしたので、
この測光素子から測光信号を入力するマイクロコンピュ
ーターやＡ／Ｄ変換器では、タイミング信号が出力され
た時に測光信号を取り込むようにするだけで、ダミービ
ットに対応する不要な出力信号を取り込むことなく、容
易に測光信号だけを取り込むことができる。

【図面の簡単な説明】

【図１】クレーム対応図。

【図２】測光素子によって測光したときの領域分割を示
す図。

【図３】測光素子の分割領域を示す図。

【図４】測光素子の光電変換素子とＣＣＤシフトレジス
タの配列を示す図。

【図５】測光素子の構成を示すブロック図。

【図６】測光素子の各部の動作を示すタイムチャート。

【図７】測光素子を装着したカメラの断面図。

【図８】カメラの動作を示すフローチャート。

【図９】従来の測光素子の構成を示すブロック図。

【符号の説明】

１０測光素子１１〜２８光電変換素子列３１〜４８，５０ＣＣＤシフトレジスタ６１タイミング信号発生回路６２電荷電圧変換回路６３増幅器７０発振回路８０マイクロコンピューター９０カメラ９１ファインダー９２撮影レンズ９３絞り９４メインミラー９５ファインダースクリーン９６ペンタプリズム９７プリズム９８集光レンズ９９接眼レンズ１００シャッター１０１フィルム２０１，２０２，２０３，２１０光電変換素子３００シフトレジスタ３０１，３０２，３０３，３１０ビット３５１ダミービット４００出力手段５００タイミング信号出力手段１１０１〜２８６０光電変換素子３１０１〜４８６０，５００１〜５０１８ビット３１６１，・・，４６６１，４７６１，４８６１，５０
１９〜５０２１ダミービット

フロントページの続き (72)発明者後藤哲朗東京都千代田区丸の内３丁目２番３号株式会社ニコン内 (72)発明者真城康人東京都品川区北品川６丁目７番35号ソニー株式会社内

Claims

【特許請求の範囲】

【請求項１】照射された光の量に応じた電荷を蓄積す
る複数の光電変換素子と、前記複数の光電変換素子のそれぞれに対応する複数のビ
ットと、いずれの前記光電変換素子にも対応しない少な
くとも１個のダミービットとを有し、前記複数のビット
で対応する前記各光電変換素子の蓄積電荷を取り込んで
転送するシフトレジスタと、このシフトレジスタから転送された蓄積電荷を測光信号
に順次変換して出力する出力手段と、この出力手段による信号出力に同期したタイミング信号
を出力するタイミング信号出力手段とを備えた測光素子
において、前記出力手段の出力が前記シフトレジスタのダミービッ
トに対応する出力の場合は、前記タイミング信号出力手
段がタイミング信号を出力しないようにしたことを特徴
とする測光素子。
【請求項２】請求項１に記載の測光素子において、前記複数の光電変換素子を２次元平面に配列し、Ｘ軸方
向の配列ごとに区分して複数の光電変換素子列を構成す
るとともに、前記シフトレジスタを、前記複数の光電変換素子列のそ
れぞれに対応する複数のＸ軸レジスタと、これらのＸ軸
レジスタのそれぞれに対応する複数のビットと、いずれ
の前記Ｘ軸レジスタにも対応しない少なくとも１個のダ
ミービットとを有し、前記各Ｘ軸レジスタから転送され
た蓄積電荷をＹ軸方向に転送するＹ軸レジスタとから構
成したことを特徴とする測光素子。
【請求項３】請求項２に記載の測光素子において、前記Ｙ軸シフトレジスタに複数のダミービットを設け、
これらの内のいずれかに基準電圧を設定するとともに、前記出力手段の出力が前記Ｙ軸シフトレジスタの前記基
準電圧設定ビットに対応する出力の場合は、ダミービッ
トであっても前記タイミング信号出力手段がタイミング
信号を出力するようにしたことを特徴とする測光素子。
【請求項４】請求項１〜３のいずれかの項に記載の測
光素子において、前記シフトレジスタを電荷結合素子（ＣＣＤ）から形成
したことを特徴とする測光素子。