JPH0727609A - 測光素子 - Google Patents
測光素子Info
- Publication number
- JPH0727609A JPH0727609A JP5175203A JP17520393A JPH0727609A JP H0727609 A JPH0727609 A JP H0727609A JP 5175203 A JP5175203 A JP 5175203A JP 17520393 A JP17520393 A JP 17520393A JP H0727609 A JPH0727609 A JP H0727609A
- Authority
- JP
- Japan
- Prior art keywords
- output
- photoelectric conversion
- photometric
- shift register
- axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 90
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 238000003491 array Methods 0.000 claims 1
- 238000009825 accumulation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000005375 photometry Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Abstract
タイミング信号を出力して、測光信号を取り込み易くす
る。 【構成】 出力手段400の出力がシフトレジスタ30
0の光電変換素子201,202,・・に対応するビッ
ト301,301,・・の出力の場合は、それらの測光
信号の出力に同期してタイミング信号出力手段500か
らタイミング信号を出力し、出力手段400の出力がシ
フトレジスタ300のダミービット351に対応する出
力の場合は、タイミング信号出力手段500から出力手
段400の出力に同期したタイミング信号を出力しな
い。
Description
より測光を行ない、測光信号を時系列的に出力する測光
素子に関する。
て測光信号を時系列的に出力する測光素子が知られてい
る(例えば、特開昭63−168613号公報参照)。
図9はこの種の測光素子1の概要を示す。光電変換部2
は、一次元に配列された複数の光電変換素子3a〜3g
と、電荷転送用のCCD(Charge coupuled device)シ
フトレジスタ4を備えている。光電変換素子3a〜3g
はそれぞれ、照射された光の量に応じて電荷を発生して
蓄積する。CCDシフトレジスタ4は、光電変換素子3
a〜3gに対応して設けられるビット4a〜4gと、光
電変換素子3a〜3gと無関係にダミー用として設けら
れるダミービット4h,4iとから構成されている。前
者のビット4a〜4gは、対応する光電変換素子3a〜
3gで蓄積された電荷を取り込んで転送する。一方、後
者のダミービット4h,4iは、ビット4a〜4gから
転送されてきた電荷を電荷電圧変換回路6へ転送する。
制御部5は、光電変換部2の電荷蓄積とCCDシフトレ
ジスタ4の電荷転送を制御する。また、電荷電圧変換回
路6は、CCDシフトレジスタ4から出力された電荷を
電圧信号Voutに変換する。
される度に、CCDシフトレジスタ4から蓄積電荷が出
力され、電荷電圧変換回路6により電圧信号Voutに
変換されてマイクロコンピューター7のA/D変換器8
へ出力される。またこの時、制御部5からA/D変換器
8へA/D変換を開始させるためのタイミング信号AD
Tが出力される。A/D変換器8は、タイミング信号A
DTが入力したタイミングで電圧信号VoutのA/D
変換を行ない、マイクロコンピューター7はデジタル信
号に変換された測光データに基づいて測光演算を行なっ
ている。
ービット4h,4iは光電変換素子3a〜3gから直
接、電荷を入力しないが、これらのダミービット4h,
4iには当初から電荷が存在していることがある。これ
らのダミービット4h,4iの電荷は意味のないデータ
であるが、電荷転送時にはこれらのデータもタイミング
信号ADTとともに順次出力される。上述した図9に示
す例では、最初にダミービット4iの意味のないデータ
が出力され、続いてダミービット4hの意味のないデー
タが出力され、その後に光電変換素子3g,3f,・・
による光電変換結果の測光データが順次出力される。こ
れらのダミービット4h,4iのデータは不要なデータ
であり、CCDシフトレジスタ4から順次読み出したデ
ータの中からダミービット4h,4iのデータを取り除
かなければならない。
CCDシフトレジスタ4の中のダミービット4h,4i
の位置をマイクロコンピューター7に予め記憶してお
き、A/D変換器8を介してCCDシフトレジスタ4か
ら入力されたデータの中からダミービット4h,4iの
データを取り除き、光電変換素子3a〜3gの測光デー
タだけを選別して測光演算を行なっている。
子は光電変換素子が1次元に配列されたものであり、ダ
ミービットも例えばCCDシフトレジスタの先頭と後尾
に数ビットづつ設けられている程度であるため、マイク
ロコンピューターによる上述したデータの選別は比較的
容易であった。しかしながら、複数の光電変換素子を2
次元に配列して2次元平面の測光を行なう測光素子で
は、複数の光電変換素子から電荷を収集するCCDシフ
トレジスタを例えばX軸方向に複数列設けるとともに、
これらのX軸方向のCCDシフトレジスタから転送され
た電荷を集めてY軸方向へ転送するCCDシフトレジス
タを設ける必要がある。このような場合は、それぞれの
CCDシフトレジスタにダミービットが設けられるの
で、Y軸方向のCCDシフトレジスタから出力されるデ
ータには、光電変換素子の測光データとダミービットの
不要データとが混在することになる。そのため、マイク
ロコンピューターによる上述した測光データの選別処理
が複雑になり、処理に時間がかかるという問題がある。
が出力される時だけタイミング信号を出力して、測光信
号を取り込み易くした測光素子を提供することにある。
1に対応づけて本発明を説明すると、本発明は、照射さ
れた光の量に応じた電荷を蓄積する複数の光電変換素子
201,202,・・と、複数の光電変換素子201,
202,・・のそれぞれに対応する複数のビット30
1,302,・・と、いずれの光電変換素子201,2
02,・・にも対応しない少なくとも1個のダミービッ
ト351とを有し、複数のビット301,302,・・
で対応する各光電変換素子201,202,・・の蓄積
電荷を取り込んで転送するシフトレジスタ300と、こ
のシフトレジスタ300から転送された蓄積電荷を測光
信号に順次変換して出力する出力手段400と、この出
力手段400による信号出力に同期したタイミング信号
を出力するタイミング信号出力手段500とを備えた測
光素子に適用され、出力手段400の出力がシフトレジ
スタ300のダミービット351に対応する出力の場合
は、タイミング信号出力手段500がタイミング信号を
出力しないようにしたことにより、上記目的を達成す
る。また、請求項2〜4の発明を一実施例の構成を示す
図4に対応づけて説明すると、請求項2の測光素子は、
複数の光電変換素子1101〜2860を2次元平面に
配列し、X軸方向の配列ごとに区分して複数の光電変換
素子列11〜28を構成するとともに、シフトレジスタ
を、複数の光電変換素子列11〜28のそれぞれに対応
する複数のX軸レジスタ31〜48と、これらのX軸レ
ジスタ31〜48のそれぞれに対応する複数のビット5
001〜5018と、いずれのX軸レジスタ31〜48
にも対応しない少なくとも1個のダミービット5019
〜5021とを有し、各X軸レジスタ31〜48から転
送された蓄積電荷をY軸方向に転送するY軸レジスタ5
0とから構成したものである。請求項3の測光素子は、
Y軸シフトレジスタ50に複数のダミービット5019
〜5021を設け、これらの内のいずれかに基準電圧を
設定するとともに、出力手段の出力がY軸シフトレジス
タ50の基準電圧設定ビット5019に対応する出力の
場合は、ダミービットであってもタイミング信号出力手
段がタイミング信号を出力するようにしたものである。
請求項4の測光素子は、シフトレジスタを電荷結合素子
(CCD)から形成したものである。
の光電変換素子201,202,・・に対応するビット
301,301,・・の出力の場合は、測光信号の出力
に同期してタイミング信号を出力し、出力手段400の
出力がシフトレジスタ300のダミービット351に対
応する出力の場合は、その出力に同期したタイミング信
号を出力しない。これによって、この測光素子から測光
信号を入力するマイクロコンピューターでは、タイミン
グ信号が出力された時に測光信号を取り込むようにする
だけで、測光信号だけを正確に取り込むことができる。
ときの領域分割を示す図である。測光素子10は、X軸
方向に20分割、Y軸方向に12分割され、240個の
測光領域に分割される。各測光領域は、青色、緑色、赤
色の3原色ごとに測光するために図3に示すようにさら
に3個の領域B,G,Rに分割され、B,G,Rの各分
割領域ごとに光電変換素子が設けられる。つまり、21
60個の光電変換素子が、X軸方向に60列、Y軸方向
に12列それぞれ配列される。
Dシフトレジスタの配列を示す。光電変換素子はX軸方
向の配列ごとに18列にまとめられ、Y軸方向への並び
順に素子列11、素子列12、・・、素子列28とす
る。各光電変換素子列11〜28に含まれる個々の光電
変換素子は、素子列の符号11〜28にX軸方向の並び
順1〜60を付加して表すものとし、例えば素子列11
の2番目の光電変換素子の符号を1102とする。な
お、図4では、一部の光電変換素子の図示を省略すると
ともに、一部の素子の符号を省略する。
向の電荷転送用CCDシフトレジスタが設けられ、それ
らをY軸方向の並び順にCCDシフトレジスタ31,C
CDシフトレジスタ32,・・,CCDシフトレジスタ
48とする。各X軸CCDシフトレジスタ31〜48
は、素子列11〜28に含まれる光電変換素子のそれぞ
れに対応する複数のビットと、いずれの光電変換素子に
も対応しない少なくとも1個のダミービットとを有す
る。前者の複数のビットは、それぞれ対応する光電変換
素子により生成、蓄積された電荷を入力し、X軸方向に
転送するCCDレジスタである。これらのビットは、C
CDシフトレジスタの符号31〜48にX軸方向の並び
順1〜60を付加して表し、例えばCCDシフトレジス
タ31の2番目のビットを3102とする。一方、後者
のダミービットは、光電変換素子1101〜2860に
対応して設けられた複数のビットから転送された電荷を
Y軸方向のCCDシフトレジスタ50へ転送するCCD
レジスタである。これらのビットは、CCDシフトレジ
スタの符号31〜48に61を付加して表し、例えばC
CDシフトレジスタ31のダミービットを3161とす
る。Y軸CCDシフトレジスタ50は、各X軸CCDシ
フトレジスタ31〜48に対応するビット5001〜5
016と、ダミービット5019〜5021を有してお
り、各X軸CCDシフトレジスタ31〜48から送られ
た電荷をY軸方向に転送する。
1〜2260は、上述した図2,3に示す各測光領域に
対応しており、各測光領域に照射される光の量に応じた
電荷を生成して蓄積し、所定のタイミングで対応するX
軸CCDシフトレジスタ31〜45の各ビット3101
〜4560へ蓄積電荷を並列に出力する。また、素子列
26〜28の光電変換素子は光電変換信号の暗信号補
正、温度補正などを行なうための素子であり、所定のタ
イミングで対応するX軸CCDシフトレジスタ46〜4
8の各ビット4601〜4860へ補正信号用の電荷を
並列に出力する。各X軸CCDシフトレジスタ31〜4
8は、転送クロックパルスが入力されるたびに蓄積電荷
をX軸の負の方向へ転送し、各X軸CCDシフトレジス
タ31〜48とY軸CCDシフトレジスタ50との間に
設けられたダミービット3161,3261,・・,4
861を介してY軸CCDシフトレジスタ50へ出力す
る。Y軸CCDシフトレジスタ50は、各X軸CCDシ
フトレジスタ31〜48から転送クロックパルスごとに
転送される電荷を入力するとともに、転送クロックパル
スごとに入力した電荷をダミービット5019〜502
1を介してY軸方向へ転送する。
ある。タイミング信号発生回路61には、外部の発振回
路70からマスタークロックφMCKが供給されるとと
もに、マイクロコンピューター80から電荷蓄積開始と
終了を指令する信号φintが供給される。タイミング
信号発生回路61は、これらのマスタークロックφMC
Kおよび電荷蓄積信号φintに基づいて、X軸CCD
シフトレジスタ31〜48およびY軸CCDシフトレジ
スタ50を駆動するための転送クロックパルス、電荷電
圧変換回路62をリセットするためのリセットパルス、
増幅器63の出力をサンプルホールドするための信号φ
S/H、および出力信号Voutをマイクロコンピュー
ター80に取り込ませるためのタイミング信号Vtim
を発生する。
1101〜2860は、マイクロコンピューター80か
らの電荷蓄積信号φintに従って、上述した各測光領
域に照射される光の量に応じて電荷を蓄積し、蓄積が終
了すると対応するX軸CCDシフトレジスタ31〜48
の各ビット3101〜4860へ蓄積電荷を並列に出力
する。各X軸CCDシフトレジスタ31〜48は、転送
クロックパルスが入力するとY軸CCDシフトレジスタ
50へそれぞれ1光電変換素子分の電荷を転送し、Y軸
CCDシフトレジスタ50は、ビット5001〜501
8で各X軸CCDシフトレジスタ31〜48から転送さ
れた1光電変換素子分の電荷を受け取ると、転送クロッ
クパルスに従って順次電荷電圧変換回路62へ電荷を転
送する。つまり、ビット5001〜5018の測光デー
タと、ダミービット5019〜5021の不要データと
を電荷電圧変換回路62へ順次転送する。なお、この一
連の処理をY軸CCDシフトレジスタ50の1転送サイ
クルと呼ぶ。Y軸CCDシフトレジスタ50の1回目の
転送サイクルが終了すると、ふたたび各X軸CCDシフ
トレジスタ31〜48へ転送クロックパルスが供給さ
れ、各X軸CCDシフトレジスタ31〜48はY軸CC
Dシフトレジスタ50へ1光電変換素子分の電荷を転送
する。Y軸CCDシフトレジスタ50は、2回目の転送
サイクルでX軸CCDシフトレジスタ31〜48から転
送された電荷を電荷電圧変換回路62へ転送する。以
後、すべての光電変換素子1101〜2860の測光デ
ータを電荷電圧変換回路62へ転送完了するまで上記の
処理を繰り返す。なお、Y軸CCDシフトレジスタ50
の2回目以降の転送サイクルではダミービット5019
に基準電圧Vrefが設定され、この基準電圧Vref
がデータとして出力される。電荷電圧変換回路62は、
Y軸CCDシフトレジスタ50から入力した電荷を電荷
量に比例する電圧信号に変換し、増幅器63へ出力す
る。増幅器63は、この電圧信号を増幅して測光信号V
outとしてマイクロコンピューター80へ出力する。
イムチャートである。マスタークロックφMCKは、信
号Voutの出力周期(以下、この周期を基準クロック
と呼ぶ)の16倍ないし32倍の周期のクロックパルス
である。電荷蓄積信号φintは電荷蓄積の開始と終了
を指令する信号であり、ハイレベルからローレベルへ信
号が立ち下がると電荷蓄積を開始させ、ローレベルから
ハイレベルへ立ち上がると電荷蓄積を終了させる。つま
り、信号φintがローレベルになっている時間が電荷
蓄積時間になる。φX,φYは、それぞれX軸CCDシ
フトレジスタ31〜48、Y軸CCDシフトレジスタ5
0の転送クロックパルスであり、1パルスで1光電変換
素子分の電荷を転送する。φrsは電荷電圧変換回路6
2のリセットパルスであり、1光電変換素子分の電荷を
電圧に変換する度にこのリセットパルスによって電荷電
圧変換回路62がリセットされる。φS/Hは、増幅器
63のサンプルホールドを行なうためのパルスであり、
パルスの立ち下がりに同期して信号Voutのサンプル
ホールドを行なう。なお、このφS/Hの周期は上述し
た基準クロックの周期と同じである。
イミング信号Vtimを作成するための内部パルスであ
る。カウンタ1は、φintの立ち下がりに同期してロ
ーレベルにリセットされ、φintがふたたびハイレベ
ルに戻った後のφXがローレベルに変化した時点から基
準クロック(φS/H)の23周期、すなわち出力信号
Voutの23個分の時間をカウントしたらハイレベル
に戻る。上述したように、Y軸CCDシフトレジスタ5
0の1回目の転送サイクルにおいては、ビット5001
〜5018には各X軸CCDシフトレジスタ31〜48
のダミービット3161,3261,・・,4861の
不要データが入っており、ダミービット5019〜50
21の不要データ3個と合せて21個の不要データが転
送される。また2回目以降の転送サイクルでは、ダミー
ビット5019のデータ出力時に基準電圧Vrefがデ
ータとして出力されるので、ダミービット5020,5
021だけが不要データを出力する。つまり、Y軸CC
Dシフトレジスタ50の電荷転送が開始されると、1回
目の転送サイクルにおける21個の不要データと2回目
の最初の2個の不要データとの合計23個の不要データ
が連続して出力されることになる。カウンタ1は、これ
らの23個の不要データをカウントし、これらの不要デ
ータの信号Voutが増幅器63から出力される時に、
マイクロコンピューター80へタイミング信号Vtim
が出力されないようにする。
期してローレベルにリセットされ、φintがふたたび
ハイレベルに戻った後のφXがローレベルに変化した時
点から基準クロックの2周期分、すなわち出力信号Vo
utの2個分の時間をカウントしたらハイレベルにな
り、次に基準クロックの19周期分、すなわち出力信号
Voutの19個分の時間をカウントしたらふたたびロ
ーレベルに戻る。以後、すべての光電変換素子1101
〜2860の電荷が出力されるまで上記の動作を繰り返
す。つまり、カウンタ2は、Y軸CCDシフトレジスタ
50の先頭の2個のダミービット5021と5020の
不要データをカウントし、これらの不要データの出力時
にマイクロコンピューター80へ信号Vtimが出力さ
れないようにする。
に同期したパルス信号であり、サンプルホールドパルス
φS/Hによって増幅器63の出力がサンプルホールド
され、出力信号Voutが安定した頃、立ち下がるよう
に適度な遅延をもたせてある。タイミング信号Vtim
は、このVtパルスをカウンタ1およびカウンタ2が共
にハイレベルの時だけ出力するようにしたものであり、
これによって、増幅器63から光電変換素子1101〜
2860による測光信号Voutが出力される時だけタ
イミング信号Vtimがマイクロコンピューター80へ
出力され、ダミービット3161,・・の不要データの
出力信号Voutが出力される時にはタイミング信号V
timが出力されない。マイクロコンピューター80
は、タイミング信号Vtimに同期して増幅器63の出
力信号Voutを取り込むことによって、ダミービット
の不要データが含まれる出力信号Voutの中から容易
に測光信号だけを選別して取り込むことができる。
ラの断面図である。測光素子10は、カメラ90のファ
インダー91内に設置され、被写体輝度を測定するため
に用いられる。測光時、撮影レンズ92と絞り93を通
過した被写体からの光束は、破線で示す撮影光路中に置
かれるメインミラー94で反射され、ファインダースク
リーン95、ペンタプリズム96、プリズム97および
集光レンズ98を介して測光素子10へ導かれる。な
お、99は接眼レンズ、100はシャッター、101は
フィルムである。
ローチャートである。不図示のシャッターレリーズボタ
ンが半押しされると、カメラ90は図8に示す動作を開
始する。まずステップS1において、測光素子10によ
り被写界の分割測光を行なう。続くステップS2で、測
光素子10による測光結果に基づいて周知のアルゴリズ
ムにより露出演算を行ない、露出値を算出する。ステッ
プS3でシャッターがレリーズされたか否かを判別し、
レリーズされるとステップS4へ進み、レリーズされな
ければステップS1へ戻って上記処理を繰り返す。シャ
ッターがレリーズされた時は、ステップS4で算出され
た露出値に従ってシャッター100および絞り93を駆
動制御し、フィルム101の露光を行なう。
トレジスタの光電変換素子に対応するビットの出力の場
合は、それらの測光信号の出力に同期してタイミング信
号を出力し、測光素子の出力がCCDシフトレジスタの
ダミービットに対応する出力の場合は、その出力に同期
したタイミング信号を出力しないようにしたので、この
測光素子から測光信号を入力するマイクロコンピュータ
ーでは、タイミング信号が出力された時に測光信号を取
り込むようにするだけで、ダミービットに対応する不要
な出力信号を取り込むことなく、容易に測光信号だけを
取り込むことができる。
元に配列された場合を例に上げて説明したが、光電変換
素子が1次元に配列された場合にも本発明を適用するこ
とができる。また、光電変換素子の個数、光電変換素子
列の個数、ダミービットの個数は上述した実施例に限定
されない。
子1101〜2860が光電変換素子を、X軸CCDシ
フトレジスタ31〜48およびY軸CCDシフトレジス
タ50がシフトレジスタを、電荷電圧変換回路62およ
び増幅器63が出力手段を、タイミング信号発生回路6
1がタイミング信号出力手段をそれぞれ構成する。
力手段の出力がシフトレジスタの光電変換素子に対応す
るビットの出力の場合は、測光信号の出力に同期してタ
イミング信号を出力し、出力手段の出力がシフトレジス
タのダミービットに対応する出力の場合は、その出力に
同期したタイミング信号を出力しないようにしたので、
この測光素子から測光信号を入力するマイクロコンピュ
ーターやA/D変換器では、タイミング信号が出力され
た時に測光信号を取り込むようにするだけで、ダミービ
ットに対応する不要な出力信号を取り込むことなく、容
易に測光信号だけを取り込むことができる。
す図。
タの配列を示す図。
19〜5021 ダミービット
Claims (4)
- 【請求項1】 照射された光の量に応じた電荷を蓄積す
る複数の光電変換素子と、 前記複数の光電変換素子のそれぞれに対応する複数のビ
ットと、いずれの前記光電変換素子にも対応しない少な
くとも1個のダミービットとを有し、前記複数のビット
で対応する前記各光電変換素子の蓄積電荷を取り込んで
転送するシフトレジスタと、 このシフトレジスタから転送された蓄積電荷を測光信号
に順次変換して出力する出力手段と、 この出力手段による信号出力に同期したタイミング信号
を出力するタイミング信号出力手段とを備えた測光素子
において、 前記出力手段の出力が前記シフトレジスタのダミービッ
トに対応する出力の場合は、前記タイミング信号出力手
段がタイミング信号を出力しないようにしたことを特徴
とする測光素子。 - 【請求項2】 請求項1に記載の測光素子において、 前記複数の光電変換素子を2次元平面に配列し、X軸方
向の配列ごとに区分して複数の光電変換素子列を構成す
るとともに、 前記シフトレジスタを、前記複数の光電変換素子列のそ
れぞれに対応する複数のX軸レジスタと、これらのX軸
レジスタのそれぞれに対応する複数のビットと、いずれ
の前記X軸レジスタにも対応しない少なくとも1個のダ
ミービットとを有し、前記各X軸レジスタから転送され
た蓄積電荷をY軸方向に転送するY軸レジスタとから構
成したことを特徴とする測光素子。 - 【請求項3】 請求項2に記載の測光素子において、 前記Y軸シフトレジスタに複数のダミービットを設け、
これらの内のいずれかに基準電圧を設定するとともに、 前記出力手段の出力が前記Y軸シフトレジスタの前記基
準電圧設定ビットに対応する出力の場合は、ダミービッ
トであっても前記タイミング信号出力手段がタイミング
信号を出力するようにしたことを特徴とする測光素子。 - 【請求項4】 請求項1〜3のいずれかの項に記載の測
光素子において、 前記シフトレジスタを電荷結合素子(CCD)から形成
したことを特徴とする測光素子。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17520393A JP3274745B2 (ja) | 1993-07-15 | 1993-07-15 | 測光素子 |
US08/273,928 US5473155A (en) | 1993-07-15 | 1994-07-12 | Photometric sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17520393A JP3274745B2 (ja) | 1993-07-15 | 1993-07-15 | 測光素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0727609A true JPH0727609A (ja) | 1995-01-31 |
JP3274745B2 JP3274745B2 (ja) | 2002-04-15 |
Family
ID=15992102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17520393A Expired - Lifetime JP3274745B2 (ja) | 1993-07-15 | 1993-07-15 | 測光素子 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5473155A (ja) |
JP (1) | JP3274745B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI111299B (fi) * | 1999-03-11 | 2003-06-30 | Wallac Oy | Menetelmä ja järjestely mittaustiedon käsittelemiseksi |
TW545042B (en) * | 2001-12-10 | 2003-08-01 | Veutron Corp | Timing control method preventing saturation of charge couple device |
TWI715499B (zh) | 2020-05-19 | 2021-01-01 | 鴻勁精密股份有限公司 | 檢知裝置及其應用之測試調校方法、測試設備 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5856458U (ja) * | 1981-10-09 | 1983-04-16 | 株式会社日立製作所 | カラ−固体撮像装置 |
JPS63148778A (ja) * | 1986-12-11 | 1988-06-21 | Sony Corp | 固体撮像素子 |
JP2666274B2 (ja) * | 1987-03-18 | 1997-10-22 | ミノルタ株式会社 | 自動焦点検出装置 |
US4856033A (en) * | 1987-03-06 | 1989-08-08 | Sony Corporation | Solid state imager device with exposure control with noise reduction |
US4985774A (en) * | 1988-01-20 | 1991-01-15 | Minolta Camera Kabushiki Kaisha | Image sensing device having direct drainage of unwanted charges |
US5043821A (en) * | 1988-08-31 | 1991-08-27 | Canon Kabushiki Kaisha | Image pickup device having a frame-size memory |
-
1993
- 1993-07-15 JP JP17520393A patent/JP3274745B2/ja not_active Expired - Lifetime
-
1994
- 1994-07-12 US US08/273,928 patent/US5473155A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3274745B2 (ja) | 2002-04-15 |
US5473155A (en) | 1995-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4007713B2 (ja) | 撮像装置 | |
CN102687499B (zh) | 摄像设备 | |
JP2000338393A (ja) | 撮像装置 | |
JP3442426B2 (ja) | 光電変換装置 | |
JPS5933889B2 (ja) | 自動選択機能を有する測光方式 | |
JP3274745B2 (ja) | 測光素子 | |
JP2006071741A (ja) | 焦点検出装置 | |
US5267015A (en) | Photometric apparatus | |
US7687752B2 (en) | Focus detection device having a plurality of focusing points and controlling the output of data from the focusing points | |
US4742230A (en) | X-ray image detecting apparatus | |
JP4428831B2 (ja) | 3次元画像検出装置 | |
JP2019186792A (ja) | 撮像装置 | |
JPH0727608A (ja) | カメラの測光装置 | |
JP3238546B2 (ja) | 光電変換装置 | |
JPS60229569A (ja) | カラ−画像処理装置 | |
JP3304354B2 (ja) | 測光装置 | |
JP2959059B2 (ja) | 測光装置 | |
JPH11234552A (ja) | 電子カメラ及び電子カメラの露光量制御方法 | |
JPH06325194A (ja) | 撮像装置 | |
JP2008209735A (ja) | 焦点検出装置 | |
JP2579159B2 (ja) | 撮像装置 | |
JPS62181466A (ja) | 固体撮像素子 | |
JPS6281755A (ja) | 電子的撮像装置 | |
JP2006285080A (ja) | 焦点検出装置 | |
JP2002185868A (ja) | 撮像装置、および電子カメラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |