JPH07273370A - 光半導体装置 - Google Patents
光半導体装置Info
- Publication number
- JPH07273370A JPH07273370A JP5840294A JP5840294A JPH07273370A JP H07273370 A JPH07273370 A JP H07273370A JP 5840294 A JP5840294 A JP 5840294A JP 5840294 A JP5840294 A JP 5840294A JP H07273370 A JPH07273370 A JP H07273370A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor device
- optical semiconductor
- light emitting
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】本発明は、発光素子と半導体基板間の電気容量
が小さく、高速時の動作特性が良好な光半導体装置を提
供することを目的とする。 【構成】本発明は、ｎ型半導体基板１の表面側に斜面２
ａ、２ｂと底面４からなる凹形状と、底面４上に形成さ
れる絶縁層５、素子搭載用の電極６と、さらに半田層を
介して配置される半導体レーザー素子７と、半導体レー
ザ素子７下部のｎ型半導体基板１中に形成されたｐ型半
導体領域１０と、該ｐ型半導体領域１０の境界面をなす
ｐｎ接合部１０ａと、ｐ型半導体領域からなる受光素子
１２とで構成され、前記半導体基板中に形成されるｐｎ
接合領域１０ａと絶縁層とが直列的に接続する光半導体
装置である。
が小さく、高速時の動作特性が良好な光半導体装置を提
供することを目的とする。 【構成】本発明は、ｎ型半導体基板１の表面側に斜面２
ａ、２ｂと底面４からなる凹形状と、底面４上に形成さ
れる絶縁層５、素子搭載用の電極６と、さらに半田層を
介して配置される半導体レーザー素子７と、半導体レー
ザ素子７下部のｎ型半導体基板１中に形成されたｐ型半
導体領域１０と、該ｐ型半導体領域１０の境界面をなす
ｐｎ接合部１０ａと、ｐ型半導体領域からなる受光素子
１２とで構成され、前記半導体基板中に形成されるｐｎ
接合領域１０ａと絶縁層とが直列的に接続する光半導体
装置である。
Description
【０００１】
【産業上の利用分野】本発明は、光記録、光通信、光計
測等に用いられる光半導体装置及びその製造方法に関す
る。
測等に用いられる光半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】一般に、光電変換により、光信号を電気
信号に変換する若しくは、電気信号を光信号に変換する
ものに、光半導体装置がある。例えば、特開昭６２−２
５０５２８号公報に記載される構成の光半導体装置があ
る。図６（ａ）には、その光半導体装置の構成を示し、
同図（ｂ）には回路図を示す。
信号に変換する若しくは、電気信号を光信号に変換する
ものに、光半導体装置がある。例えば、特開昭６２−２
５０５２８号公報に記載される構成の光半導体装置があ
る。図６（ａ）には、その光半導体装置の構成を示し、
同図（ｂ）には回路図を示す。
【０００３】この光半導体装置は、半導体基板１０１の
一主面側の表面に形成された第１コーティング層１０２
および第２コーティング層１０３と、前記半導体基板１
０１の表面の一部で前記第１コーティング層１０２との
間に形成された受光素子１０４と、前記第２のコーティ
ング層１０３上に半田層１０６を介して、配置された半
導体レーザー素子１０５と、接着剤層１０９を介して多
層コーティングによるハーフミラー１０８と、前記ハー
フミラー１０８を底面にして形成されるプリズム１０７
とで構成される。
一主面側の表面に形成された第１コーティング層１０２
および第２コーティング層１０３と、前記半導体基板１
０１の表面の一部で前記第１コーティング層１０２との
間に形成された受光素子１０４と、前記第２のコーティ
ング層１０３上に半田層１０６を介して、配置された半
導体レーザー素子１０５と、接着剤層１０９を介して多
層コーティングによるハーフミラー１０８と、前記ハー
フミラー１０８を底面にして形成されるプリズム１０７
とで構成される。
【０００４】図６（ｂ）には、このように構成された光
半導体装置の回路構成を示し説明する。ここで、図６
（ｂ）に示した構成部材で図６（ａ）に示した部材と同
等の部材には同じ参照符号を付し、その説明を省略す
る。
半導体装置の回路構成を示し説明する。ここで、図６
（ｂ）に示した構成部材で図６（ａ）に示した部材と同
等の部材には同じ参照符号を付し、その説明を省略す
る。
【０００５】この光半導体装置において、前記半導体レ
ーザー素子１０５と、該半導体レーザー素子１０５を駆
動する電源１１１と、半導体基板１０１、第１，第２コ
ーティング層１０２、１０３、半田層１０６からなるコ
ンデンサ１１２と、受光素子１０４の出力を検出するオ
ペアンプ１１３とで構成される。
ーザー素子１０５と、該半導体レーザー素子１０５を駆
動する電源１１１と、半導体基板１０１、第１，第２コ
ーティング層１０２、１０３、半田層１０６からなるコ
ンデンサ１１２と、受光素子１０４の出力を検出するオ
ペアンプ１１３とで構成される。
【０００６】次に、このように構成された光半導体装置
の動作を説明する。まず電源１１１によって駆動された
半導体レーザー素子１０５からの出射光１１０ａの一部
は、プリズム１０７の面１０７ａで反射し、経路１１０
ｆを経て図示しない光ディスク等の対象物に照射され
る。また、対象物からの反射光は、再び経路１１０ｆを
経て面１０７ａに達し、一部はプリズム１０７中に入射
し、経路１１０ｒを経てハーフミラー１０８、接着剤層
１０９を透過し、受光素子１０４に達し、反射光の強度
が電気的な出力に変換される。
の動作を説明する。まず電源１１１によって駆動された
半導体レーザー素子１０５からの出射光１１０ａの一部
は、プリズム１０７の面１０７ａで反射し、経路１１０
ｆを経て図示しない光ディスク等の対象物に照射され
る。また、対象物からの反射光は、再び経路１１０ｆを
経て面１０７ａに達し、一部はプリズム１０７中に入射
し、経路１１０ｒを経てハーフミラー１０８、接着剤層
１０９を透過し、受光素子１０４に達し、反射光の強度
が電気的な出力に変換される。
【０００７】そして受光素子１０４の出力は、オペアン
プ１１３によって検出され、外部に送られる。この際、
半田層１０６を流れる半導体レーザー素子１０５を駆動
する電流が受光素子１０４に対して影響するのを防止す
るために、第１または第２コーティング層１０２、１０
３のいずれか一方に電気絶縁性の材料を用いることによ
って、半田層１０６と半導体基板１０１は電気的に分離
される。このように、従来の光半導体装置においては、
光源及び受光の機能を併せもった小型の光半導体装置を
実現していた。
プ１１３によって検出され、外部に送られる。この際、
半田層１０６を流れる半導体レーザー素子１０５を駆動
する電流が受光素子１０４に対して影響するのを防止す
るために、第１または第２コーティング層１０２、１０
３のいずれか一方に電気絶縁性の材料を用いることによ
って、半田層１０６と半導体基板１０１は電気的に分離
される。このように、従来の光半導体装置においては、
光源及び受光の機能を併せもった小型の光半導体装置を
実現していた。
【０００８】
【発明が解決しようとする課題】しかしながら前述した
従来技術による光半導体装置は、以下に示す問題点があ
る。図６（ａ）から明らかなように、半導体基板１０１
と半田層１０６は第１および第２コーティング層１０
２、１０３を介して、平行平板コンデンサを形成してい
る。
従来技術による光半導体装置は、以下に示す問題点があ
る。図６（ａ）から明らかなように、半導体基板１０１
と半田層１０６は第１および第２コーティング層１０
２、１０３を介して、平行平板コンデンサを形成してい
る。
【０００９】これは、図６（ｂ）の回路中に示したコン
デンサ１１２に対応している。このため、半田層１０６
−コーティング層１０２、１０３−半導体基板１０１間
には電気容量（Ｃmos ：絶縁層が酸化シリコンの場合に
はＭＯＳ容量と称され、以下ＭＯＳ容量と称する）が生
じる。このＭＯＳ容量の値は半田層１０６−半導体基板
１０１間に印加される電位差や半導体基板１０１のキャ
リア濃度によって異なるが、最大の近似値として、 Ｃmos ＝ε0 ×ε1 ×ε2 ×Ｓ／（ｔ1 ×ε2 ＋ｔ2 ×
ε1 ） で表わすことができる。但し、ε1 ，ε2 はコーティン
グ層１０２、１０３の比誘電率、ε0 は真空の誘電率、
Ｓは電極の面積、ｔ1 ，ｔ2 はコーティング層１０２、
１０３の厚さである。
デンサ１１２に対応している。このため、半田層１０６
−コーティング層１０２、１０３−半導体基板１０１間
には電気容量（Ｃmos ：絶縁層が酸化シリコンの場合に
はＭＯＳ容量と称され、以下ＭＯＳ容量と称する）が生
じる。このＭＯＳ容量の値は半田層１０６−半導体基板
１０１間に印加される電位差や半導体基板１０１のキャ
リア濃度によって異なるが、最大の近似値として、 Ｃmos ＝ε0 ×ε1 ×ε2 ×Ｓ／（ｔ1 ×ε2 ＋ｔ2 ×
ε1 ） で表わすことができる。但し、ε1 ，ε2 はコーティン
グ層１０２、１０３の比誘電率、ε0 は真空の誘電率、
Ｓは電極の面積、ｔ1 ，ｔ2 はコーティング層１０２、
１０３の厚さである。
【００１０】このＣmos は、寄生容量として半導体レー
ザー素子１０５の高速動作特性の悪化の原因となるた
め、なるべく小さな値にする必要がある。そのために
は、コーティング層の厚さｔ1 ，ｔ2 を増加するという
手法が考えられる。
ザー素子１０５の高速動作特性の悪化の原因となるた
め、なるべく小さな値にする必要がある。そのために
は、コーティング層の厚さｔ1 ，ｔ2 を増加するという
手法が考えられる。
【００１１】ところが、寄生容量を減少するために絶縁
層の厚さｔ1 ，ｔ2 を厚くすると、半導体レーザー素子
１０５から半田層１０６、コーティング層１０３、１０
２を経て半導体基板１０１に至る放熱経路の障害とな
り、半導体レーザー素子１０５の放熱性が悪化するとい
う問題が生じる。
層の厚さｔ1 ，ｔ2 を厚くすると、半導体レーザー素子
１０５から半田層１０６、コーティング層１０３、１０
２を経て半導体基板１０１に至る放熱経路の障害とな
り、半導体レーザー素子１０５の放熱性が悪化するとい
う問題が生じる。
【００１２】この従来例は、コーティング層が２層の例
であるが、１層又は３層以上の場合であっても同様な問
題が生じる。従って、従来の光半導体装置は、半田層−
半導体基板間の寄生容量の低減と、半導体レーザー素子
の放熱性の向上がトレードオフの関係にあった。よっ
て、高速動作特性に優れ、かつ放熱性が良好な小型の光
半導体装置を得る事が困難であるという問題点があっ
た。そこで本発明は、発光素子と半導体基板間の電気容
量が小さく、高速時の動作特性が良好な光半導体装置を
提供することを目的とする。
であるが、１層又は３層以上の場合であっても同様な問
題が生じる。従って、従来の光半導体装置は、半田層−
半導体基板間の寄生容量の低減と、半導体レーザー素子
の放熱性の向上がトレードオフの関係にあった。よっ
て、高速動作特性に優れ、かつ放熱性が良好な小型の光
半導体装置を得る事が困難であるという問題点があっ
た。そこで本発明は、発光素子と半導体基板間の電気容
量が小さく、高速時の動作特性が良好な光半導体装置を
提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明は上記目的を達成
するために、表面近傍に電子デバイスを形成した半導体
基板と、前記半導体基板上の少なくとも電子デバイス上
に形成された絶縁層と、前記絶縁層上に配置された発光
素子と、前記発光素子下方の前記半導体基板中に形成さ
れ、前記絶縁層と直列的に接続するｐｎ接合領域とで構
成される光半導体装置を提供する。尚、ここで発光素子
とは、半導体レーザ素子や発光ダイオードを含む概念で
ある
するために、表面近傍に電子デバイスを形成した半導体
基板と、前記半導体基板上の少なくとも電子デバイス上
に形成された絶縁層と、前記絶縁層上に配置された発光
素子と、前記発光素子下方の前記半導体基板中に形成さ
れ、前記絶縁層と直列的に接続するｐｎ接合領域とで構
成される光半導体装置を提供する。尚、ここで発光素子
とは、半導体レーザ素子や発光ダイオードを含む概念で
ある
【００１４】
【作用】以上のような構成の光半導体装置は、発光素子
下部の半導体基板中に形成されたｐｎ接合により発光素
子と半導体基板間に介する電気的絶縁層によって発生す
る電気容量と直列に結合された電気容量を発生し、発光
素子と半導体基板間の寄生容量が減少され、発光素子の
放熱性を妨げずに高速動作が可能になる。
下部の半導体基板中に形成されたｐｎ接合により発光素
子と半導体基板間に介する電気的絶縁層によって発生す
る電気容量と直列に結合された電気容量を発生し、発光
素子と半導体基板間の寄生容量が減少され、発光素子の
放熱性を妨げずに高速動作が可能になる。
【００１５】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。本発明による第１実施例としての光半導体
装置の概要について、図１及び図２を参照して説明す
る。
に説明する。本発明による第１実施例としての光半導体
装置の概要について、図１及び図２を参照して説明す
る。
【００１６】まず、図１は上から見た斜視図であり、図
２（ａ）は主要部の断面構造を示す図であり、図２
（ｂ）はその等価回路を示す図である。この光半導体装
置においては、ｎ型半導体基板１の表面側からエッチン
グ等によりテーパーを有する凹状に除去され、斜面２
ａ、２ｂと底面４が形成される。この斜面２ｂ上の一部
には、金属薄膜による反射面３が形成される。前記底面
４上に絶縁層５、素子搭載用の電極６が形成され、さら
に図示しない半田層を介して半導体レーザー素子７が配
置されている。尚、図において、８ａは、前記半導体レ
ーザー素子７による前記半導体レーザー素子７による前
方出射光を示し、８ｂはこの前方出射光の図示しない対
象物からの反射光、９は、半導体レーザー素子７の後方
出射光がある。
２（ａ）は主要部の断面構造を示す図であり、図２
（ｂ）はその等価回路を示す図である。この光半導体装
置においては、ｎ型半導体基板１の表面側からエッチン
グ等によりテーパーを有する凹状に除去され、斜面２
ａ、２ｂと底面４が形成される。この斜面２ｂ上の一部
には、金属薄膜による反射面３が形成される。前記底面
４上に絶縁層５、素子搭載用の電極６が形成され、さら
に図示しない半田層を介して半導体レーザー素子７が配
置されている。尚、図において、８ａは、前記半導体レ
ーザー素子７による前記半導体レーザー素子７による前
方出射光を示し、８ｂはこの前方出射光の図示しない対
象物からの反射光、９は、半導体レーザー素子７の後方
出射光がある。
【００１７】そして、断面構造においては、半導体レー
ザ素子７下部のｎ型半導体基板１中に形成されたｐ型半
導体領域１０と、該ｐ型半導体領域１０の境界面をなす
ｐｎ接合部１０ａと、ｐ型半導体領域からなる受光素子
１２と、該受光素子１２の信号用の電極１３がある。ま
た外部と接続するための外部接続用電極１５と、半導体
レーザー素子７と、外部接続用電極１５の間を配線する
ボンディングワイヤ１４と、電極６及び電極１３から引
き出された外部接続用電極１６、１７とが設けられてい
る。
ザ素子７下部のｎ型半導体基板１中に形成されたｐ型半
導体領域１０と、該ｐ型半導体領域１０の境界面をなす
ｐｎ接合部１０ａと、ｐ型半導体領域からなる受光素子
１２と、該受光素子１２の信号用の電極１３がある。ま
た外部と接続するための外部接続用電極１５と、半導体
レーザー素子７と、外部接続用電極１５の間を配線する
ボンディングワイヤ１４と、電極６及び電極１３から引
き出された外部接続用電極１６、１７とが設けられてい
る。
【００１８】本実施例では、半導体基板の表面近傍に形
成した電子デバイスは、受光素子を例としたが、これに
限定されるものではなく、トランジスタ及びそれらの集
積回路等であってもよい。また前記発光素子としては、
交番電流で駆動される素子を用いると、本発明の効果が
顕著である。
成した電子デバイスは、受光素子を例としたが、これに
限定されるものではなく、トランジスタ及びそれらの集
積回路等であってもよい。また前記発光素子としては、
交番電流で駆動される素子を用いると、本発明の効果が
顕著である。
【００１９】図２（ｂ）は、図１に示す光半導体装置を
含む駆動回路の等価回路を示す。この回路においては、
前述した光半導体装置に、レーザー素子７を駆動する電
源１７と、受光素子１２の信号を検出するオペアンプ回
路２０とが設けられている。また電極６−絶縁層５−ｐ
型半導体領域１０間でコンデンサ１８と、ｐｎ接合１０
ａでコンデンサ１９が形成される。
含む駆動回路の等価回路を示す。この回路においては、
前述した光半導体装置に、レーザー素子７を駆動する電
源１７と、受光素子１２の信号を検出するオペアンプ回
路２０とが設けられている。また電極６−絶縁層５−ｐ
型半導体領域１０間でコンデンサ１８と、ｐｎ接合１０
ａでコンデンサ１９が形成される。
【００２０】次に、このように構成された光半導体装置
の動作について説明する。この光半導体装置において
は、電極６下方に形成する電極６−絶縁層５−ｐ型半導
体領域１０間でＭＯＳ容量（Ｃmos ）が発生する。ま
た、ｐ型半導体領域１０−ｎ半導体基板１間ではｐｎ接
合１０ａにおいてｐｎ接合容量（Ｃj ）が発生する。従
って、電極６−ｎ型半導体基板１間の電気容量Ｃtotal
はこれらの直列結合であるから、１／Ｃtotal ＝１／Ｃ
mos ＋１／Ｃj より Ｃtotal ＝１／（１／Ｃmos ＋１／Ｃj ） ＝Ｃmos ×Ｃj ／（Ｃmos ＋Ｃj ） ここで、Ｃmos ＞０、Ｃj ＞０なので、Ｃj＜Ｃmos ＋
Ｃj 、すなわちＣj／（Ｃmos ＋Ｃj ）＜１ 従って、 Ｃtotal ＜Ｃmos となる。
の動作について説明する。この光半導体装置において
は、電極６下方に形成する電極６−絶縁層５−ｐ型半導
体領域１０間でＭＯＳ容量（Ｃmos ）が発生する。ま
た、ｐ型半導体領域１０−ｎ半導体基板１間ではｐｎ接
合１０ａにおいてｐｎ接合容量（Ｃj ）が発生する。従
って、電極６−ｎ型半導体基板１間の電気容量Ｃtotal
はこれらの直列結合であるから、１／Ｃtotal ＝１／Ｃ
mos ＋１／Ｃj より Ｃtotal ＝１／（１／Ｃmos ＋１／Ｃj ） ＝Ｃmos ×Ｃj ／（Ｃmos ＋Ｃj ） ここで、Ｃmos ＞０、Ｃj ＞０なので、Ｃj＜Ｃmos ＋
Ｃj 、すなわちＣj／（Ｃmos ＋Ｃj ）＜１ 従って、 Ｃtotal ＜Ｃmos となる。
【００２１】以上示したように、本実施例の光半導体装
置によれば、絶縁層５を厚くすることなく、半導体レー
ザー素子７の寄生容量を低下する効果を得ることができ
る。従って、この光半導体装置は、発光素子下部の半導
体基板中に形成されたｐｎ接合の存在により、発光素子
と半導体基板間に介在する電気絶縁層によって発生する
電気容量と直列に結合された電気容量を発生するという
作用と、発光素子と半導体基板間の寄生容量を減少し、
発光素子の放熱性を妨げずに良好な高速動作特性を得る
ことができるという効果を得る。
置によれば、絶縁層５を厚くすることなく、半導体レー
ザー素子７の寄生容量を低下する効果を得ることができ
る。従って、この光半導体装置は、発光素子下部の半導
体基板中に形成されたｐｎ接合の存在により、発光素子
と半導体基板間に介在する電気絶縁層によって発生する
電気容量と直列に結合された電気容量を発生するという
作用と、発光素子と半導体基板間の寄生容量を減少し、
発光素子の放熱性を妨げずに良好な高速動作特性を得る
ことができるという効果を得る。
【００２２】次に図３には、本発明による第２実施例と
しての光半導体装置の構成を示し説明する。ここで、第
２実施例の構成部材で図２に示した構成部材と同等の部
材には同じ参照符号を付して、その説明を省略する。
しての光半導体装置の構成を示し説明する。ここで、第
２実施例の構成部材で図２に示した構成部材と同等の部
材には同じ参照符号を付して、その説明を省略する。
【００２３】図３（ａ）は、光半導体装置の主要部の断
面構造を示す図、同図（ｂ）は等価回路を示す図であ
る。この光半導体装置においては、図２に示した構成
に、さらにｐ型半導体領域からなる受光素子２１が設け
られ、受光素子２１の境界をなすｐｎ接合２１ａが形成
される。
面構造を示す図、同図（ｂ）は等価回路を示す図であ
る。この光半導体装置においては、図２に示した構成
に、さらにｐ型半導体領域からなる受光素子２１が設け
られ、受光素子２１の境界をなすｐｎ接合２１ａが形成
される。
【００２４】このような構成の光半導体装置は、受光素
子２１が半導体レーザー素子７の後方出射光９を受光す
る受光素子として機能し、且つ電極６の寄生容量を低減
する機能として働く。この機能について、図３（ｂ）の
回路図を参照して説明する。図３（ｂ）の回路図から明
らかなように、素子搭載用の電極６と半導体基板１の間
は、コンデンサ１８と受光素子２１の直列結合となって
いる。ここで、受光素子２１は、図３（ａ）に示したｐ
ｎ接合２１ａの接合領域に電気容量が発生するため、素
子搭載用の電極６と半導体基板１の間の電気容量はコン
デンサ１８と、受光素子２１の電気容量の直列結合とな
る。
子２１が半導体レーザー素子７の後方出射光９を受光す
る受光素子として機能し、且つ電極６の寄生容量を低減
する機能として働く。この機能について、図３（ｂ）の
回路図を参照して説明する。図３（ｂ）の回路図から明
らかなように、素子搭載用の電極６と半導体基板１の間
は、コンデンサ１８と受光素子２１の直列結合となって
いる。ここで、受光素子２１は、図３（ａ）に示したｐ
ｎ接合２１ａの接合領域に電気容量が発生するため、素
子搭載用の電極６と半導体基板１の間の電気容量はコン
デンサ１８と、受光素子２１の電気容量の直列結合とな
る。
【００２５】従って、前述した第１実施例と同様に、電
極６の寄生容量を低減する効果が生じる。なお、本実施
例では、素子搭載用の電極６と受光素子の信号電極１３
の間の電気容量に関しては、前述した効果を得ることが
できないが、信号電極１３はその目的から当然、オペア
ンプ２０等の信号処理回路に接続されるものであって、
電源電位又は接地電位に直結されることはない。
極６の寄生容量を低減する効果が生じる。なお、本実施
例では、素子搭載用の電極６と受光素子の信号電極１３
の間の電気容量に関しては、前述した効果を得ることが
できないが、信号電極１３はその目的から当然、オペア
ンプ２０等の信号処理回路に接続されるものであって、
電源電位又は接地電位に直結されることはない。
【００２６】よって、素子搭載用の電極６と信号電極１
３の間に生じる容量は、半導体レーザー素子７の動作に
悪影響を及ぼさず、本実施例の効果を損なうことはな
い。この第２実施例の光半導体装置は、受光素子と発光
素子下部に形成されたｐｎ接合が共通であるため、受光
素子を発光素子の隣接した領域に配置することができる
という作用と、装置全体を小型化できるとともに発光素
子の出射端面近傍に受光素子を配置できるので、出射光
を効率良く受光できるという効果がある。
３の間に生じる容量は、半導体レーザー素子７の動作に
悪影響を及ぼさず、本実施例の効果を損なうことはな
い。この第２実施例の光半導体装置は、受光素子と発光
素子下部に形成されたｐｎ接合が共通であるため、受光
素子を発光素子の隣接した領域に配置することができる
という作用と、装置全体を小型化できるとともに発光素
子の出射端面近傍に受光素子を配置できるので、出射光
を効率良く受光できるという効果がある。
【００２７】次に図４には、本発明による第３実施例と
しての光半導体装置の断面構造を示し説明する。ここ
で、第３実施例の構成部材で図２に示した構成部材と同
等の部材には同じ参照符号を付して、その説明を省略す
る。
しての光半導体装置の断面構造を示し説明する。ここ
で、第３実施例の構成部材で図２に示した構成部材と同
等の部材には同じ参照符号を付して、その説明を省略す
る。
【００２８】この光半導体装置において、ｐ型半導体領
域からなる受光素子３１と、半導体レーザー素子７の下
部に形成されたｐ型半導体領域３２とを設ける。この領
域形成により、ｐ型半導体領域３２の境界をなすｐｎ接
合３２ａが形成される。また、ｐ型半導体領域３１、３
２を分離するｎ型半導体領域３３を形成する。この様な
構成は、ｐ型半導体領域３１、３２を予め一連のｐ型半
導体領域として形成した後、イオン打ち込み等の手法に
よってｎ型半導体領域３３を形成することによって実現
できる。また不純物拡散領域の分離は、エッチング等に
よって物理的に分離する手法を用いることもできる。
域からなる受光素子３１と、半導体レーザー素子７の下
部に形成されたｐ型半導体領域３２とを設ける。この領
域形成により、ｐ型半導体領域３２の境界をなすｐｎ接
合３２ａが形成される。また、ｐ型半導体領域３１、３
２を分離するｎ型半導体領域３３を形成する。この様な
構成は、ｐ型半導体領域３１、３２を予め一連のｐ型半
導体領域として形成した後、イオン打ち込み等の手法に
よってｎ型半導体領域３３を形成することによって実現
できる。また不純物拡散領域の分離は、エッチング等に
よって物理的に分離する手法を用いることもできる。
【００２９】第３実施例は、このような構成によって、
前述した第１、第２実施例と同様に、電極６−半導体基
板１間の寄生容量を低減できるという効果を得ることが
できる。 この第３実施例の光半導体装置は、受光素子
が発光素子下部に形成されたｐｎ接合から分離されてい
るため、受光素子の電気容量を小さくすることができる
という作用と、受光素子の電気容量低減によって応答性
の高い受光素子を備えた光半導体装置が実現できるとい
う効果がある。
前述した第１、第２実施例と同様に、電極６−半導体基
板１間の寄生容量を低減できるという効果を得ることが
できる。 この第３実施例の光半導体装置は、受光素子
が発光素子下部に形成されたｐｎ接合から分離されてい
るため、受光素子の電気容量を小さくすることができる
という作用と、受光素子の電気容量低減によって応答性
の高い受光素子を備えた光半導体装置が実現できるとい
う効果がある。
【００３０】次に図５には、本発明による第４実施例と
しての光半導体装置の断面構造を示し説明する。ここ
で、第４実施例の構成部材で図２に示した構成部材と同
等の部材にはおよ次参照符号を付して、その説明を省略
する。
しての光半導体装置の断面構造を示し説明する。ここ
で、第４実施例の構成部材で図２に示した構成部材と同
等の部材にはおよ次参照符号を付して、その説明を省略
する。
【００３１】この光半導体装置においては、図２に示し
た構成にさらに、ボンディングワイヤ１４によって発光
素子７と接続された外部接続用電極１５と、外部接続用
電極１５の下部のｎ型半導体基板１中に設けられたｐ型
半導体領域４１とが設けられ、さらに、ｐ型半導体領域
４１の境界をなすｐｎ接合４１ａが形成される。
た構成にさらに、ボンディングワイヤ１４によって発光
素子７と接続された外部接続用電極１５と、外部接続用
電極１５の下部のｎ型半導体基板１中に設けられたｐ型
半導体領域４１とが設けられ、さらに、ｐ型半導体領域
４１の境界をなすｐｎ接合４１ａが形成される。
【００３２】このｐ型半導体領域４１は、ｐ型半導体領
域１０及び受光素子１２と同一の工程で形成することが
できる。前記ｐｎ接合４１ａは、第１実施例と同様の原
理で、外部接続用電極１５とｎ型半導体基板１間の電気
容量を低減する効果を得ることができる。
域１０及び受光素子１２と同一の工程で形成することが
できる。前記ｐｎ接合４１ａは、第１実施例と同様の原
理で、外部接続用電極１５とｎ型半導体基板１間の電気
容量を低減する効果を得ることができる。
【００３３】この第４実施例の光半導体装置は、発光素
子と接続された配線層下部の半導体基板中に形成された
ｐｎ接合によって、配線層と半導体基板間において、電
気絶縁層によって発生する電気容量と直列に結合された
電気容量を発生するという作用と、配線層と半導体基板
間の電気容量を減少し、発光素子駆動系全体の寄生容量
を低減することで良好な高速動作特性を得ることができ
る。
子と接続された配線層下部の半導体基板中に形成された
ｐｎ接合によって、配線層と半導体基板間において、電
気絶縁層によって発生する電気容量と直列に結合された
電気容量を発生するという作用と、配線層と半導体基板
間の電気容量を減少し、発光素子駆動系全体の寄生容量
を低減することで良好な高速動作特性を得ることができ
る。
【００３４】なお、上記実施形態をとる本発明は、以下
の様に構成できる。 （１）．実施例１〜３（図１〜４）に対応 表面に電子デバイスを形成した半導体基板と、前記半導
体基板上の少なくとも電子デバイス上に形成された絶縁
層と、前記絶縁層上に配置された発光素子と、前記発光
素子の下方で前記半導体基板中に形成された前記絶縁層
と直列的に接続するｐｎ接合領域とを有する光半導体装
置を提供する。
の様に構成できる。 （１）．実施例１〜３（図１〜４）に対応 表面に電子デバイスを形成した半導体基板と、前記半導
体基板上の少なくとも電子デバイス上に形成された絶縁
層と、前記絶縁層上に配置された発光素子と、前記発光
素子の下方で前記半導体基板中に形成された前記絶縁層
と直列的に接続するｐｎ接合領域とを有する光半導体装
置を提供する。
【００３５】この光半導体装置により、発光素子下部の
半導体基板中に形成されたｐｎ接合によって、発光素子
と半導体基板間において、絶縁層によって発生する電気
容量と直列に発生する電気容量が発生するので、発光素
子と半導体基板間の寄生容量が減少して、発光素子の放
熱効果を妨げずに良好な高速動作特性を得ることができ
る。
半導体基板中に形成されたｐｎ接合によって、発光素子
と半導体基板間において、絶縁層によって発生する電気
容量と直列に発生する電気容量が発生するので、発光素
子と半導体基板間の寄生容量が減少して、発光素子の放
熱効果を妨げずに良好な高速動作特性を得ることができ
る。
【００３６】（２）．実施例２（図３）に対応 前記（１）において、表面近傍に受光素子からなる電子
デバイスを形成した半導体基板と、前記半導体基板上に
形成された電気絶縁層と、前記電気絶縁層上に配置され
た発光素子と、前記発光素子下部の前記半導体基板中に
形成されたｐｎ接合と、前記ｐｎ接合と前記受光素子が
共通の不純物拡散領域によって形成されていることを特
徴とする光半導体装置を提供する。
デバイスを形成した半導体基板と、前記半導体基板上に
形成された電気絶縁層と、前記電気絶縁層上に配置され
た発光素子と、前記発光素子下部の前記半導体基板中に
形成されたｐｎ接合と、前記ｐｎ接合と前記受光素子が
共通の不純物拡散領域によって形成されていることを特
徴とする光半導体装置を提供する。
【００３７】この光半導体装置により、受光素子と発光
素子下部に形成されたｐｎ接合が共通であるため、受光
素子を発光素子の近傍または隣接した領域に配置するこ
とができる。従って、装置全体を小型化できるととも
に、発光素子の出射端面近傍に受光素子を配置できるの
で、出射光を効率良く受光できる。
素子下部に形成されたｐｎ接合が共通であるため、受光
素子を発光素子の近傍または隣接した領域に配置するこ
とができる。従って、装置全体を小型化できるととも
に、発光素子の出射端面近傍に受光素子を配置できるの
で、出射光を効率良く受光できる。
【００３８】（３）．実施例３（図４）に対応 前記（１）において、表面近傍に受光素子からなる電子
デバイスを形成した半導体基板と、前記半導体基板上に
形成された電気絶縁層と、前記電気絶縁層上に配置され
た発光素子と、前記発光素子下部の前記半導体基板中に
形成されたｐｎ接合とで構成され、予め形成した共通の
不純物拡散領域を分離した２以上の不純物拡散領域によ
って前記ｐｎ接合と前記受光素子が形成されていること
を特徴とする光半導体装置を提供する。
デバイスを形成した半導体基板と、前記半導体基板上に
形成された電気絶縁層と、前記電気絶縁層上に配置され
た発光素子と、前記発光素子下部の前記半導体基板中に
形成されたｐｎ接合とで構成され、予め形成した共通の
不純物拡散領域を分離した２以上の不純物拡散領域によ
って前記ｐｎ接合と前記受光素子が形成されていること
を特徴とする光半導体装置を提供する。
【００３９】この光半導体装置は、（２）の光半導体装
置が得る効果に加えて、受光素子が発光素子下部に形成
されたｐｎ接合から分離されているため、受光素子の電
気容量を小さくすることができる。
置が得る効果に加えて、受光素子が発光素子下部に形成
されたｐｎ接合から分離されているため、受光素子の電
気容量を小さくすることができる。
【００４０】従って、この光半導体装置は、さらに、受
光素子の電気容量低減によって応答性の高い受光素子を
備えた光半導体装置が実現できる。 （４）．実施例４（図５）に対応 表面近傍に電子デバイスを形成した半導体基板と、前記
半導体基板上に形成された電気絶縁層と、前記電気絶縁
層上に配置された発光素子と、前記電気絶縁層上に形成
され前記発光素子と接続された配線層と、前記配線層下
部の前記半導体基板中に形成されたｐｎ接合とを有する
ことを特徴とする光半導体装置を提供する。
光素子の電気容量低減によって応答性の高い受光素子を
備えた光半導体装置が実現できる。 （４）．実施例４（図５）に対応 表面近傍に電子デバイスを形成した半導体基板と、前記
半導体基板上に形成された電気絶縁層と、前記電気絶縁
層上に配置された発光素子と、前記電気絶縁層上に形成
され前記発光素子と接続された配線層と、前記配線層下
部の前記半導体基板中に形成されたｐｎ接合とを有する
ことを特徴とする光半導体装置を提供する。
【００４１】この光半導体装置は、発光素子と接続され
た配線層下部の半導体基板中に形成されたｐｎ接合によ
って、配線層と半導体基板間において、電気絶縁層によ
って発生する電気容量と直列に結合された電気容量を発
生する。従って、電気絶縁層による電気容量とｐｎ接合
による電気容量のと直列結合によって、配線層と半導体
基板間の電気容量を減少し、発光素子駆動系全体の寄生
容量を低減することで良好な高速動作特性が得られる。
た配線層下部の半導体基板中に形成されたｐｎ接合によ
って、配線層と半導体基板間において、電気絶縁層によ
って発生する電気容量と直列に結合された電気容量を発
生する。従って、電気絶縁層による電気容量とｐｎ接合
による電気容量のと直列結合によって、配線層と半導体
基板間の電気容量を減少し、発光素子駆動系全体の寄生
容量を低減することで良好な高速動作特性が得られる。
【００４２】
【発明の効果】以上詳述したように本発明によれば、発
光素子下部の半導体基板中に形成されたｐｎ接合による
発光素子と半導体基板間に電気的絶縁層を形成し、介在
させる電気的絶縁層によって発生する電気容量と、ｐｎ
接合された不純物層による電気容量が直列に結合され、
発光素子と半導体基板間の寄生容量が減少され、発光素
子の放熱性を妨げずに、高速時の動作特性が良好な光半
導体装置を提供することができる。
光素子下部の半導体基板中に形成されたｐｎ接合による
発光素子と半導体基板間に電気的絶縁層を形成し、介在
させる電気的絶縁層によって発生する電気容量と、ｐｎ
接合された不純物層による電気容量が直列に結合され、
発光素子と半導体基板間の寄生容量が減少され、発光素
子の放熱性を妨げずに、高速時の動作特性が良好な光半
導体装置を提供することができる。
【図１】本発明による第１実施例としての光半導体装置
の外観を上から見た斜視図である。
の外観を上から見た斜視図である。
【図２】図２（ａ）は、図１に示した光半導体装置の主
要部の断面構造を示す図、図２（ｂ）はその等価回路を
示す図である。
要部の断面構造を示す図、図２（ｂ）はその等価回路を
示す図である。
【図３】図３（ａ）は、本発明による第２実施例として
の光半導体装置の主要部の断面構造を示す図、図３
（ｂ）はその等価回路を示す図である。
の光半導体装置の主要部の断面構造を示す図、図３
（ｂ）はその等価回路を示す図である。
【図４】本発明による第３実施例としての光半導体装置
の主要部の断面構造を示す図である。
の主要部の断面構造を示す図である。
【図５】本発明による第４実施例としての光半導体装置
の主要部の断面構造を示す図である。
の主要部の断面構造を示す図である。
【図６】従来の光半導体装置の構成及び回路を示す図で
ある。
ある。
１…ｎ型半導体基板、２ａ、２ｂ…斜面、３…反斜面、
４…底面、５…絶縁層、６，１３…電極、７…半導体レ
ーザー素子、８ａ…前方出射光、８ｂ…反射光、９…後
方出射光、１０…ｐ型半導体領域、１０ａ…ｐｎ接合
部、１２…受光素子、１４…、１５，１６，１７…外部
接続用電極、１８，１９…コンデンサ、１９…、２０…
オペアンプ回路（オペアンプ）。
４…底面、５…絶縁層、６，１３…電極、７…半導体レ
ーザー素子、８ａ…前方出射光、８ｂ…反射光、９…後
方出射光、１０…ｐ型半導体領域、１０ａ…ｐｎ接合
部、１２…受光素子、１４…、１５，１６，１７…外部
接続用電極、１８，１９…コンデンサ、１９…、２０…
オペアンプ回路（オペアンプ）。
Claims (1)
- 【請求項１】 表面近傍に電子デバイスを形成した半導
体基板と、 前記半導体基板上の少なくとも電子デバイス上に形成さ
れた絶縁層と、 前記絶縁層上に配置された発光素子と、 前記発光素子の下方で、前記半導体基板中に形成され、
前記絶縁層と直列的に接続するｐｎ接合領域と、を具備
することを特徴とする光半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5840294A JPH07273370A (ja) | 1994-03-29 | 1994-03-29 | 光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5840294A JPH07273370A (ja) | 1994-03-29 | 1994-03-29 | 光半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273370A true JPH07273370A (ja) | 1995-10-20 |
Family
ID=13083374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5840294A Withdrawn JPH07273370A (ja) | 1994-03-29 | 1994-03-29 | 光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273370A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6459711B1 (en) | 1999-01-13 | 2002-10-01 | Matsushita Electronics Corporation | Optical semiconductor device |
| JP2006073644A (ja) * | 2004-08-31 | 2006-03-16 | Sanyo Electric Co Ltd | 半導体レーザ装置 |
| WO2012058180A2 (en) * | 2010-10-26 | 2012-05-03 | Air Motion Systems, Inc. | Large single chip led device for high intensity packing |
| JP2022066298A (ja) * | 2020-05-27 | 2022-04-28 | 日亜化学工業株式会社 | 発光装置 |
-
1994
- 1994-03-29 JP JP5840294A patent/JPH07273370A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6459711B1 (en) | 1999-01-13 | 2002-10-01 | Matsushita Electronics Corporation | Optical semiconductor device |
| JP2006073644A (ja) * | 2004-08-31 | 2006-03-16 | Sanyo Electric Co Ltd | 半導体レーザ装置 |
| WO2012058180A2 (en) * | 2010-10-26 | 2012-05-03 | Air Motion Systems, Inc. | Large single chip led device for high intensity packing |
| WO2012058180A3 (en) * | 2010-10-26 | 2012-07-19 | Air Motion Systems, Inc. | Large single chip led device for high intensity packing |
| JP2022066298A (ja) * | 2020-05-27 | 2022-04-28 | 日亜化学工業株式会社 | 発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7509052B2 (en) | Optical receiver, optical transmitter and optical transceiver | |
| US7736923B2 (en) | Optical semiconductor device and method for fabricating the same | |
| JPH05110048A (ja) | 光−電子集積回路 | |
| JP3668926B2 (ja) | 光インタコネクション受信モジュール | |
| JP2003152217A (ja) | 受光素子を内蔵する半導体装置 | |
| JP2004111762A (ja) | 半導体受光装置 | |
| JPH07273370A (ja) | 光半導体装置 | |
| EP1324396A1 (en) | Receiving optics and photosemiconductor device having the same | |
| JP2998646B2 (ja) | 受光演算素子 | |
| US6989522B2 (en) | Light-receiving module and light-receiving device having malfunction preventing structure | |
| JP3596428B2 (ja) | 半導体発光装置および半導体基板 | |
| US7045761B2 (en) | Self-pixelating focal plane array with electronic output | |
| JPH07297480A (ja) | 光半導体装置 | |
| JP2933779B2 (ja) | 伝送システム | |
| JP3024188B2 (ja) | 受光装置 | |
| JP2927245B2 (ja) | Ｍｏｓｆｅｔ出力形フォトカプラ | |
| JPH02194558A (ja) | 半導体装置およびその製法 | |
| JP2603233B2 (ja) | 光スイツチング電子放出素子 | |
| JP2003069071A (ja) | 受光素子及び受光モジュール | |
| JP3742403B2 (ja) | 光送信機および光送受信機 | |
| WO2002049120A1 (en) | Optoelectronic detector and related circuit | |
| JPS6329427B2 (ja) | ||
| JP2002134761A (ja) | 受光装置 | |
| JPH07169990A (ja) | 光受信装置 | |
| JPH1174498A (ja) | 半導体集積装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |