JPH07273292A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH07273292A JPH07273292A JP6333794A JP6333794A JPH07273292A JP H07273292 A JPH07273292 A JP H07273292A JP 6333794 A JP6333794 A JP 6333794A JP 6333794 A JP6333794 A JP 6333794A JP H07273292 A JPH07273292 A JP H07273292A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- oxide film
- integrated circuit
- semiconductor substrate
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】大きなインダクタンス値で且つ小さな直列抵抗
値を持つインダクタを半導体基板上の小面積部分に形成
する。 【構成】半導体基板１上方に金属配線４を形成する。金
属配線４の下方、左側方、右側方および上方に、鉄を含
む酸化物膜３、５が直接に接して配置される。従って、
金属配線４に電流を流した場合の誘導起電力が大きくな
るので、酸化物膜３、５がない場合に比べて、インダク
タンス値を大きくできる。しかも、金属配線４の全長を
短く制限できるので、金属配線４の抵抗値を小さくでき
ると共に、半導体基板１上の小面積部分に形成できる。
値を持つインダクタを半導体基板上の小面積部分に形成
する。 【構成】半導体基板１上方に金属配線４を形成する。金
属配線４の下方、左側方、右側方および上方に、鉄を含
む酸化物膜３、５が直接に接して配置される。従って、
金属配線４に電流を流した場合の誘導起電力が大きくな
るので、酸化物膜３、５がない場合に比べて、インダク
タンス値を大きくできる。しかも、金属配線４の全長を
短く制限できるので、金属配線４の抵抗値を小さくでき
ると共に、半導体基板１上の小面積部分に形成できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板上にインダ
クタ、又はそのインダクタを用いた交流トランスを集積
化した半導体集積回路の改良に関するものである。
クタ、又はそのインダクタを用いた交流トランスを集積
化した半導体集積回路の改良に関するものである。
【０００２】
【従来の技術】近年、移動体通信機器の普及などに代表
される高周波通信機器の発展は目ざましいものがある。
これらの機器においては８００ＭＨｚ以上の周波数が用
いられるが、このような周波数で用いられる半導体装置
においては、寄生容量，インダクタンスを低減して特性
を向上させるために、高周波回路において用いられるキ
ャパシタやインダクタ等をトランジスタと共に半導体基
板上に集積化することが積極的に行われている。この半
導体集積回路において、インダクタは、金属配線を螺旋
状やＳ字型にパターンニングすることによって形成され
ることが一般的である。
される高周波通信機器の発展は目ざましいものがある。
これらの機器においては８００ＭＨｚ以上の周波数が用
いられるが、このような周波数で用いられる半導体装置
においては、寄生容量，インダクタンスを低減して特性
を向上させるために、高周波回路において用いられるキ
ャパシタやインダクタ等をトランジスタと共に半導体基
板上に集積化することが積極的に行われている。この半
導体集積回路において、インダクタは、金属配線を螺旋
状やＳ字型にパターンニングすることによって形成され
ることが一般的である。
【０００３】以下、従来の半導体基板上にインダクタを
集積化した半導体集積回路について説明する。
集積化した半導体集積回路について説明する。
【０００４】図９は従来の半導体集積回路の構成図であ
り、同図ａはその平面図、同図ｂは同図ａのIX-IX 線断
面図である。同図において、１は半導体基板、２は前記
半導体基板１上の一部に形成された絶縁膜、４は前記絶
縁膜２上に一直線でない形状で形成された金属配線であ
る。
り、同図ａはその平面図、同図ｂは同図ａのIX-IX 線断
面図である。同図において、１は半導体基板、２は前記
半導体基板１上の一部に形成された絶縁膜、４は前記絶
縁膜２上に一直線でない形状で形成された金属配線であ
る。
【０００５】図１０は従来の半導体集積回路の他の構成
図であり、同図ａはその平面図、同図ｂは同図ａのＸ-
Ｘ線断面図である。同図において、１は半導体基板、１
８は前記半導体基板１上に形成された下層絶縁膜、１９
は前記下層絶縁膜１８上に形成された上層絶縁膜、７は
前記上層絶縁膜１９の下方に形成された下層金属配線、
８は前記上層絶縁膜１９の上方に形成された上層金属配
線である。前記上層絶縁膜１９において、下層金属配線
７の端部の上方には開口２０が形成され、前記上層金属
配線８端部が前記開口２０を通じて下方に延設されて、
下層金属配線７と上層金属配線８とが電気的に１本に接
続されている。
図であり、同図ａはその平面図、同図ｂは同図ａのＸ-
Ｘ線断面図である。同図において、１は半導体基板、１
８は前記半導体基板１上に形成された下層絶縁膜、１９
は前記下層絶縁膜１８上に形成された上層絶縁膜、７は
前記上層絶縁膜１９の下方に形成された下層金属配線、
８は前記上層絶縁膜１９の上方に形成された上層金属配
線である。前記上層絶縁膜１９において、下層金属配線
７の端部の上方には開口２０が形成され、前記上層金属
配線８端部が前記開口２０を通じて下方に延設されて、
下層金属配線７と上層金属配線８とが電気的に１本に接
続されている。
【０００６】
【発明が解決しようとする課題】しかしながら、前記の
ような半導体集積回路の構造では、インダクタンスの値
は金属配線の長さによって決定される関係上、大きなイ
ンダクタンス値が要求される集積回路を実現するには、
金属配線長を長くする必要が生じ、その結果、インダク
タの直列抵抗値が大きくなってエネルギー損失が増すと
共に、金属配線の集積回路中に占める面積が大きくなっ
てチップ面積が大きくなり、集積化による高性能化には
限界があった。
ような半導体集積回路の構造では、インダクタンスの値
は金属配線の長さによって決定される関係上、大きなイ
ンダクタンス値が要求される集積回路を実現するには、
金属配線長を長くする必要が生じ、その結果、インダク
タの直列抵抗値が大きくなってエネルギー損失が増すと
共に、金属配線の集積回路中に占める面積が大きくなっ
てチップ面積が大きくなり、集積化による高性能化には
限界があった。
【０００７】本発明は前記の技術的課題に鑑み、その目
的は、大きなインダクタンス値で且つ小さな直列抵抗値
を持つインダクタを小面積部分に集積化して、チップ面
積が小さく高性能な半導体集積回路を実現することにあ
る。
的は、大きなインダクタンス値で且つ小さな直列抵抗値
を持つインダクタを小面積部分に集積化して、チップ面
積が小さく高性能な半導体集積回路を実現することにあ
る。
【０００８】
【課題を解決するための手段】前記の課題を解決するた
めに、本発明の半導体集積回路においては、金属配線の
周囲に透磁率の大きな物質、即ち鉄を含む酸化物膜を配
置し、この酸化物膜と金属配線との間に他の膜を介在せ
ずに直接接する構造として、金属配線に電流を流した場
合の磁束密度を高くする構成とする。
めに、本発明の半導体集積回路においては、金属配線の
周囲に透磁率の大きな物質、即ち鉄を含む酸化物膜を配
置し、この酸化物膜と金属配線との間に他の膜を介在せ
ずに直接接する構造として、金属配線に電流を流した場
合の磁束密度を高くする構成とする。
【０００９】すなわち、請求項１記載の発明の半導体集
積回路では、半導体基板上の少なくとも一部に形成され
る絶縁膜と、前記絶縁膜上に形成される金属配線と、前
記金属配線の上方、下方、左側方、右側方の少くとも一
方又はその全てに形成される鉄を含む酸化物膜とから成
り、前記金属配線は折線又は曲線の形状に形成されてい
て前記鉄を含む酸化物膜とは直接接している構成とす
る。
積回路では、半導体基板上の少なくとも一部に形成され
る絶縁膜と、前記絶縁膜上に形成される金属配線と、前
記金属配線の上方、下方、左側方、右側方の少くとも一
方又はその全てに形成される鉄を含む酸化物膜とから成
り、前記金属配線は折線又は曲線の形状に形成されてい
て前記鉄を含む酸化物膜とは直接接している構成とす
る。
【００１０】また、請求項２記載の発明の半導体集積回
路では、半導体基板上の少なくとも一部に形成される絶
縁膜と、鉄を含む酸化物膜と、前記酸化物膜の上方及び
下方に形成された上層及び下層の金属配線とから成り、
前記上層及び下層の金属配線と前記鉄を含む酸化物膜と
は直接接し、前記上層の金属配線と下層の金属配線とは
電気的に１本に接続され、この一本に接続された金属配
線が折線又は曲線の形状に形成されている構成とする。
路では、半導体基板上の少なくとも一部に形成される絶
縁膜と、鉄を含む酸化物膜と、前記酸化物膜の上方及び
下方に形成された上層及び下層の金属配線とから成り、
前記上層及び下層の金属配線と前記鉄を含む酸化物膜と
は直接接し、前記上層の金属配線と下層の金属配線とは
電気的に１本に接続され、この一本に接続された金属配
線が折線又は曲線の形状に形成されている構成とする。
【００１１】更に、請求項３記載の発明の半導体集積回
路では、半導体基板上の少なくとも一部に形成される絶
縁膜と、鉄を含む酸化物膜と、前記酸化物膜の上方及び
下方に形成された各々複数本の上層の金属配線及び下層
の金属配線とから成り、前記上層及び下層の金属配線と
前記鉄を含む酸化物膜とは直接接し、前記上層の金属配
線と下層の金属配線とは、コイルを形成するように電気
的に１本に接続されている構成とする。
路では、半導体基板上の少なくとも一部に形成される絶
縁膜と、鉄を含む酸化物膜と、前記酸化物膜の上方及び
下方に形成された各々複数本の上層の金属配線及び下層
の金属配線とから成り、前記上層及び下層の金属配線と
前記鉄を含む酸化物膜とは直接接し、前記上層の金属配
線と下層の金属配線とは、コイルを形成するように電気
的に１本に接続されている構成とする。
【００１２】加えて、請求項４記載の発明の半導体集積
回路では、半導体基板上の少くとも一部に形成される絶
縁膜と、鉄を含む酸化物膜と、前記酸化物膜の上方及び
下方に形成された各々複数本の上層の金属配線及び下層
の金属配線とから成り、前記上層及び下層の金属配線と
前記鉄を含む酸化物膜とは直接接し、前記上層の金属配
線と下層の金属配線とは、相互に絶縁された複数個のコ
イルを形成するように電気的に１本に接続されていて、
交流トランスとして用いられる構成とする。
回路では、半導体基板上の少くとも一部に形成される絶
縁膜と、鉄を含む酸化物膜と、前記酸化物膜の上方及び
下方に形成された各々複数本の上層の金属配線及び下層
の金属配線とから成り、前記上層及び下層の金属配線と
前記鉄を含む酸化物膜とは直接接し、前記上層の金属配
線と下層の金属配線とは、相互に絶縁された複数個のコ
イルを形成するように電気的に１本に接続されていて、
交流トランスとして用いられる構成とする。
【００１３】また、請求項５記載の発明の半導体集積回
路では、前記請求項１、請求項２、請求項３又は請求項
４記載の半導体集積回路において、半導体基板は半絶縁
性を有し、金属配線が、前記半導体基板上に形成される
能動素子の負荷の一部又は入出力インピーダンス整合回
路をＶＨＦ帯以上の周波数において形成する構成として
いる。
路では、前記請求項１、請求項２、請求項３又は請求項
４記載の半導体集積回路において、半導体基板は半絶縁
性を有し、金属配線が、前記半導体基板上に形成される
能動素子の負荷の一部又は入出力インピーダンス整合回
路をＶＨＦ帯以上の周波数において形成する構成として
いる。
【００１４】
【作用】以上の構成により、請求項１、請求項２、請求
項３、請求項４及び請求項５記載の発明の半導体集積回
路では、鉄を含む酸化物膜が金属配線と直接接した状態
でその周囲に配置されているので、金属配線に電流を流
した場合の誘導起電力が大きくなって、前記酸化物膜が
ない場合に比べてインダクタンス値が大きくなる。しか
も、金属配線の長さを比較的短く制限しつつ大きなイン
ダクタンス値を確保できるので、インダクタンスを構成
する金属配線が有する抵抗値が小さくなる。よって、チ
ップ面積が小さく、しかもインダクタンス値が大きくか
つ小さな直列抵抗値をもった高性能なインダクタや交流
トランスを内蔵した半導体集積回路を実現することがで
きる。
項３、請求項４及び請求項５記載の発明の半導体集積回
路では、鉄を含む酸化物膜が金属配線と直接接した状態
でその周囲に配置されているので、金属配線に電流を流
した場合の誘導起電力が大きくなって、前記酸化物膜が
ない場合に比べてインダクタンス値が大きくなる。しか
も、金属配線の長さを比較的短く制限しつつ大きなイン
ダクタンス値を確保できるので、インダクタンスを構成
する金属配線が有する抵抗値が小さくなる。よって、チ
ップ面積が小さく、しかもインダクタンス値が大きくか
つ小さな直列抵抗値をもった高性能なインダクタや交流
トランスを内蔵した半導体集積回路を実現することがで
きる。
【００１５】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【００１６】図１は、本発明の第１の実施例における半
導体集積回路を示す構成図であり、同図ａはその平面
図、同図ｂは同図ａのＩ- Ｉ線断面図である。同図にお
いて、１は半導体基板、２は前記半導体基板１上の少く
とも一部に形成された絶縁膜、３は前記絶縁膜３上に形
成された鉄を含む酸化物膜、４は前記酸化物膜３上で一
直線でない形状に形成された金属配線である。
導体集積回路を示す構成図であり、同図ａはその平面
図、同図ｂは同図ａのＩ- Ｉ線断面図である。同図にお
いて、１は半導体基板、２は前記半導体基板１上の少く
とも一部に形成された絶縁膜、３は前記絶縁膜３上に形
成された鉄を含む酸化物膜、４は前記酸化物膜３上で一
直線でない形状に形成された金属配線である。
【００１７】従って、本実施例では、金属配線４の下方
に鉄を含む酸化物膜３が配置されているので、その酸化
物膜４が配置されいる分、金属配線４の全長を比較的短
く制限しつつ、金属配線４に電流を流した場合の誘導起
電力が大きくなって、インダクタンス値が大きくなると
共に、金属配線４の全長を比較的短く制限しつつ大きな
インダクタンスを確保できるので、その金属配線４の有
する抵抗値を小さくできる。
に鉄を含む酸化物膜３が配置されているので、その酸化
物膜４が配置されいる分、金属配線４の全長を比較的短
く制限しつつ、金属配線４に電流を流した場合の誘導起
電力が大きくなって、インダクタンス値が大きくなると
共に、金属配線４の全長を比較的短く制限しつつ大きな
インダクタンスを確保できるので、その金属配線４の有
する抵抗値を小さくできる。
【００１８】図２は、本発明の第２の実施例における半
導体集積回路を示す構成図であり、同図ａはその平面
図、同図ｂは同図ａのII−II線断面図である。同図にお
いては、絶縁膜２の上方に金属配線４を一直線でない形
状に形成し、その金属配線４の上方、左側方および右側
方に、各々、鉄を含む酸化物膜３を形成したものであ
る。その他の構成は前記第１の実施例と同一であるの
で、同一部分に同一符号を付してその説明を省略する。
導体集積回路を示す構成図であり、同図ａはその平面
図、同図ｂは同図ａのII−II線断面図である。同図にお
いては、絶縁膜２の上方に金属配線４を一直線でない形
状に形成し、その金属配線４の上方、左側方および右側
方に、各々、鉄を含む酸化物膜３を形成したものであ
る。その他の構成は前記第１の実施例と同一であるの
で、同一部分に同一符号を付してその説明を省略する。
【００１９】図３は、本発明の第３の実施例における半
導体集積回路を示す構成図であり、同図ａはその平面
図、同図ｂは同図ａのIII-III 線断面図である。同図に
おいては、前記第２の実施例の構成に加えて、更に、絶
縁膜２の上方に鉄を含む酸化物膜５を形成し、その酸化
物膜５の上方に金属配線４を形成することにより、金属
配線４の下方に位置する下層の酸化物膜５と、金属配線
４の上方、左側方および右側方を覆う上層の酸化物膜３
とで金属配線４の四方を囲ったものである。
導体集積回路を示す構成図であり、同図ａはその平面
図、同図ｂは同図ａのIII-III 線断面図である。同図に
おいては、前記第２の実施例の構成に加えて、更に、絶
縁膜２の上方に鉄を含む酸化物膜５を形成し、その酸化
物膜５の上方に金属配線４を形成することにより、金属
配線４の下方に位置する下層の酸化物膜５と、金属配線
４の上方、左側方および右側方を覆う上層の酸化物膜３
とで金属配線４の四方を囲ったものである。
【００２０】図４は、本発明の第４の実施例における半
導体集積回路を示す構成図であり、同図ａはその平面
図、同図ｂは同図ａのIV−IV線断面図である。同図にお
いては、絶縁膜２の上方に鉄を含む酸化物膜３を形成
し、前記酸化物膜３の下方に下層金属配線７を形成する
と共に、前記酸化物膜３の上方に上層金属配線８を形成
し、前記下層金属配線７の端部位置において前記酸化物
膜３に開口２０を形成して、前記上層金属配線８端部を
前記開口２０を通じて下方に延設することにより、下層
金属配線７と上層金属配線８とを電気的に１本に接続し
たものである。
導体集積回路を示す構成図であり、同図ａはその平面
図、同図ｂは同図ａのIV−IV線断面図である。同図にお
いては、絶縁膜２の上方に鉄を含む酸化物膜３を形成
し、前記酸化物膜３の下方に下層金属配線７を形成する
と共に、前記酸化物膜３の上方に上層金属配線８を形成
し、前記下層金属配線７の端部位置において前記酸化物
膜３に開口２０を形成して、前記上層金属配線８端部を
前記開口２０を通じて下方に延設することにより、下層
金属配線７と上層金属配線８とを電気的に１本に接続し
たものである。
【００２１】図５は、本発明の第５の実施例における半
導体集積回路を示す構成図であり、同図ａはその平面
図、同図ｂは同図ａのＶ- Ｖ線断面図である。同図にお
いては、絶縁膜２の上方に鉄を含む酸化物膜３が形成さ
れ、前記酸化物膜３の下方および上方に各々下層金属配
線７および上層金属配線８が形成されている。前記下層
金属配線７は、電気的に接続されていない４つの部分に
分けられ、且つ酸化物膜３の図中縦幅より長く形成され
ている。一方、上層金属配線８も電気的に接続されてい
ない４つの部分に分けられ、これ等の各部分が酸化物膜
３を跨ぐ形で前記４部分の下層金属配線７の各々の両端
部に電気的に１本に接続されて、酸化物膜３の外周を周
回するコイル形状となっている。
導体集積回路を示す構成図であり、同図ａはその平面
図、同図ｂは同図ａのＶ- Ｖ線断面図である。同図にお
いては、絶縁膜２の上方に鉄を含む酸化物膜３が形成さ
れ、前記酸化物膜３の下方および上方に各々下層金属配
線７および上層金属配線８が形成されている。前記下層
金属配線７は、電気的に接続されていない４つの部分に
分けられ、且つ酸化物膜３の図中縦幅より長く形成され
ている。一方、上層金属配線８も電気的に接続されてい
ない４つの部分に分けられ、これ等の各部分が酸化物膜
３を跨ぐ形で前記４部分の下層金属配線７の各々の両端
部に電気的に１本に接続されて、酸化物膜３の外周を周
回するコイル形状となっている。
【００２２】図６は、本発明の第６の実施例における半
導体集積回路を示す構成図であり、同図ａはその平面
図、同図ｂは同図ａのVI-VI 線断面図である。同図にお
いて前記図５と異なる部分は、４部分に分けられた下層
金属配線７の長さが酸化物膜３の図中縦幅より短く形成
され、この各下層金属配線７の両端部において前記酸化
物膜３に開口２０…を形成して、これ等の開口２０…を
通じて各下層金属配線７と上層金属配線８との電気的接
続を行なったものである。
導体集積回路を示す構成図であり、同図ａはその平面
図、同図ｂは同図ａのVI-VI 線断面図である。同図にお
いて前記図５と異なる部分は、４部分に分けられた下層
金属配線７の長さが酸化物膜３の図中縦幅より短く形成
され、この各下層金属配線７の両端部において前記酸化
物膜３に開口２０…を形成して、これ等の開口２０…を
通じて各下層金属配線７と上層金属配線８との電気的接
続を行なったものである。
【００２３】以上、前記の６つの実施例に示すように、
電気的に１本に接続された金属配線の周囲に鉄を含む酸
化物膜が配置され、この金属配線と酸化物膜とが直接に
接しているので、前記酸化物膜がない場合に比べて、金
属配線に電流を流した場合の誘導起電力が大きくなっ
て、インダクタンス値が大きくなる。しかも、金属配線
の全長を短く制限しながらインダクタンス値を大きくで
きるので、金属配線の有する抵抗値を小さく制限でき
る。その結果、大きなインダクタンス値で且つ小さな直
列抵抗値を持つインダクタを半導体基板上の小面積部分
に形成できる。
電気的に１本に接続された金属配線の周囲に鉄を含む酸
化物膜が配置され、この金属配線と酸化物膜とが直接に
接しているので、前記酸化物膜がない場合に比べて、金
属配線に電流を流した場合の誘導起電力が大きくなっ
て、インダクタンス値が大きくなる。しかも、金属配線
の全長を短く制限しながらインダクタンス値を大きくで
きるので、金属配線の有する抵抗値を小さく制限でき
る。その結果、大きなインダクタンス値で且つ小さな直
列抵抗値を持つインダクタを半導体基板上の小面積部分
に形成できる。
【００２４】尚、前記第１、２、３の実施例において金
属配線４はＳ字型としたが、一直線形状以外の任意の形
状に形成できることは言うまでもない。また、第４の実
施例において上層金属配線８の形状を螺旋形状とした
が、他の任意の形状に適用できることも勿論である。更
に第５および第６の実施例において、下層金属配線７は
平行に等間隔で配置されているが、同一平面上で交わら
ない限り任意の形状に配置できる。
属配線４はＳ字型としたが、一直線形状以外の任意の形
状に形成できることは言うまでもない。また、第４の実
施例において上層金属配線８の形状を螺旋形状とした
が、他の任意の形状に適用できることも勿論である。更
に第５および第６の実施例において、下層金属配線７は
平行に等間隔で配置されているが、同一平面上で交わら
ない限り任意の形状に配置できる。
【００２５】図７は、本発明の第７の実施例における半
導体集積回路を示す構成図であり、同図ａはその平面
図、同図ｂは図７ａのVII-VII 線断面図である。同図
は、前記図５とほぼ同様の構成を２組設けたものであ
り、下層金属配線７と上層金属配線８との接続が電気的
に２本となるように行い、これらが何れも相互に直流的
に絶縁された配線組となっている。鉄を含む酸化物３は
中央部分に開口２１を有する形状に形成されて、２系統
の接続組で共通に使用される。
導体集積回路を示す構成図であり、同図ａはその平面
図、同図ｂは図７ａのVII-VII 線断面図である。同図
は、前記図５とほぼ同様の構成を２組設けたものであ
り、下層金属配線７と上層金属配線８との接続が電気的
に２本となるように行い、これらが何れも相互に直流的
に絶縁された配線組となっている。鉄を含む酸化物３は
中央部分に開口２１を有する形状に形成されて、２系統
の接続組で共通に使用される。
【００２６】したがって、前記第７の実施例によれば、
大きなインダクタンス値で且つ小さな直列抵抗値を持つ
交流トランスを半導体基板上に小スペースで形成でき
る。
大きなインダクタンス値で且つ小さな直列抵抗値を持つ
交流トランスを半導体基板上に小スペースで形成でき
る。
【００２７】尚、前記第７の実施例において、鉄を含む
酸化物膜３は開口２１を有する形状に形成されている
が、交流トランスを形成する２組以上の金属配線組で共
通して使用される限り、任意の形状に適用できる。ま
た、前記第７の実施例では、図５に示す構成を２組使用
して交流トランスを形成したが、その他、図６に示す構
成を２組利用して交流トランスを形成してもよいのは言
うまでもない。
酸化物膜３は開口２１を有する形状に形成されている
が、交流トランスを形成する２組以上の金属配線組で共
通して使用される限り、任意の形状に適用できる。ま
た、前記第７の実施例では、図５に示す構成を２組使用
して交流トランスを形成したが、その他、図６に示す構
成を２組利用して交流トランスを形成してもよいのは言
うまでもない。
【００２８】図８は、本発明の第８の実施例における半
導体集積回路を示す回路図である。同図は、ＶＨＦ帯以
上の周波数において使用される電界効果トランジスタの
ソース接地型増幅回路の入力部分および出力部分にイン
ピーダンス整合回路を設けた構成になっている。同図に
示す各素子は半絶縁性を有する半導体基板上に集積化さ
れている。同図において、９は電界効果トランジスタ、
１０は入力側トランス、１１は出力側トランスである。
また、１２は前記電界効果トランジスタ９のソースに直
流バイアスを与えるための抵抗、１３は前記抵抗１２に
並列接続されて交流信号を通すバイパスキャパシタ、１
４は入力端子、１５は出力端子である。更に、１６は前
記電界効果トランジスタ９のゲートバイアス端子、１７
は前記電界効果トランジスタ９のドレインバイアス端子
であって、直流バイアスがこれ等の端子１６、１７から
各々前記電界効果トランジスタ９のゲートおよびドレイ
ンに与えられる。
導体集積回路を示す回路図である。同図は、ＶＨＦ帯以
上の周波数において使用される電界効果トランジスタの
ソース接地型増幅回路の入力部分および出力部分にイン
ピーダンス整合回路を設けた構成になっている。同図に
示す各素子は半絶縁性を有する半導体基板上に集積化さ
れている。同図において、９は電界効果トランジスタ、
１０は入力側トランス、１１は出力側トランスである。
また、１２は前記電界効果トランジスタ９のソースに直
流バイアスを与えるための抵抗、１３は前記抵抗１２に
並列接続されて交流信号を通すバイパスキャパシタ、１
４は入力端子、１５は出力端子である。更に、１６は前
記電界効果トランジスタ９のゲートバイアス端子、１７
は前記電界効果トランジスタ９のドレインバイアス端子
であって、直流バイアスがこれ等の端子１６、１７から
各々前記電界効果トランジスタ９のゲートおよびドレイ
ンに与えられる。
【００２９】ここで、前記入力側トランス１０および出
力側トランス１１は、前記第７の実施例における交流ト
ランスが用いられる。
力側トランス１１は、前記第７の実施例における交流ト
ランスが用いられる。
【００３０】したがって、本実施例においては、増幅回
路において電界効果トランジスタをソース接地回路で用
いる場合には、通常、入力インピーダンスが出力インピ
ーダンスに比べて高いために、多段増幅を行う場合には
前段の出力を次段にそのまま加えるとインピーダンスの
不整合により利得が低下するが、本実施例の図８の回路
構成によれば、電界効果トランジスタ９の前後に挿入さ
れた交流トランス１０及び１１によりインピーダンス変
換を行うことができるので、入出力のインピーダンスが
等しくなり、利得の低下を防止できる効果を奏する。
路において電界効果トランジスタをソース接地回路で用
いる場合には、通常、入力インピーダンスが出力インピ
ーダンスに比べて高いために、多段増幅を行う場合には
前段の出力を次段にそのまま加えるとインピーダンスの
不整合により利得が低下するが、本実施例の図８の回路
構成によれば、電界効果トランジスタ９の前後に挿入さ
れた交流トランス１０及び１１によりインピーダンス変
換を行うことができるので、入出力のインピーダンスが
等しくなり、利得の低下を防止できる効果を奏する。
【００３１】尚、前記第８の実施例においては、入力側
および出力側の各交流トランス１０、１１として前記第
７の実施例の図７の構成を用いて集積化した入出力のイ
ンピーダンス整合回路を構成したが、その他、図１、図
２、図３、図４、図５、図６および図７の各構成のイン
ダクタまたは交流トランスを使用して、ＶＨＦ帯以上の
周波数において能動素子の負荷および入出力のインピー
ダンス整合回路を構成してもよいのは言うまでもない。
また、前記第８の実施例においては、電界効果トランジ
スタはバイポーラトランジスタであっても同様に適用で
きることは勿論である。
および出力側の各交流トランス１０、１１として前記第
７の実施例の図７の構成を用いて集積化した入出力のイ
ンピーダンス整合回路を構成したが、その他、図１、図
２、図３、図４、図５、図６および図７の各構成のイン
ダクタまたは交流トランスを使用して、ＶＨＦ帯以上の
周波数において能動素子の負荷および入出力のインピー
ダンス整合回路を構成してもよいのは言うまでもない。
また、前記第８の実施例においては、電界効果トランジ
スタはバイポーラトランジスタであっても同様に適用で
きることは勿論である。
【００３２】
【発明の効果】以上説明したように、本発明の半導体集
積回路によれば、金属配線の周囲に鉄を含む酸化物を直
接に接して配置する構成とすることにより、大きなイン
ダクタンス値で且つ小さな直列抵抗値を有するインダク
タおよび交流トランスを半導体基板上の小面積部分に形
成でき、トランジスタヤキャパシタと共に集積化できる
ので、前記鉄を含む酸化物膜を用いずに集積化する場合
に比べて、チップ面積を縮小できると共に、エネルギー
損失を小さく抑制でき、合せて寄生容量，インダクタン
スを減少させて、高周波回路の特性の向上が実現できる
効果を奏する。
積回路によれば、金属配線の周囲に鉄を含む酸化物を直
接に接して配置する構成とすることにより、大きなイン
ダクタンス値で且つ小さな直列抵抗値を有するインダク
タおよび交流トランスを半導体基板上の小面積部分に形
成でき、トランジスタヤキャパシタと共に集積化できる
ので、前記鉄を含む酸化物膜を用いずに集積化する場合
に比べて、チップ面積を縮小できると共に、エネルギー
損失を小さく抑制でき、合せて寄生容量，インダクタン
スを減少させて、高周波回路の特性の向上が実現できる
効果を奏する。
【図１】 本発明の第１の実施例の半導体集積回路を示
す構成図である。
す構成図である。
【図２】 本発明の第２の実施例の半導体集積回路を示
す構成図である。
す構成図である。
【図３】 本発明の第３の実施例の半導体集積回路を示
す構成図である。
す構成図である。
【図４】 本発明の第４の実施例の半導体集積回路を示
す構成図である。
す構成図である。
【図５】 本発明の第５の実施例の半導体集積回路を示
す構成図である。
す構成図である。
【図６】 本発明の第６の実施例の半導体集積回路を示
す構成図である。
す構成図である。
【図７】 本発明の第７の実施例の半導体集積回路を示
す構成図である。
す構成図である。
【図８】 本発明の第８の実施例の半導体集積回路を示
す構成図である。
す構成図である。
【図９】 従来の半導体集積回路を示す構成図である。
【図１０】 従来の他の半導体集積回路を示す構成図で
ある。
ある。
１ 半導体基板 ２ 絶縁膜 ３ 鉄を含む酸化物膜 ４ 金属配線 ５ 金属配線下層の鉄を含む酸化物膜 ６ 金属配線上層の鉄を含む酸化物膜 ７ 下層金属配線 ８ 上層金属配線 ９ 電界効果トランジスタ １０ 入力側トランス １１ 出力側トランス １２ 抵抗 １３ キャパシタ １４ 入力端子 １５ 出力端子 １６ ゲートバイアス端子 １７ ドレインバイアス端子 １８ 下層絶縁膜 １９ 上層絶縁膜 ２０、２１ 開口
Claims (5)
- 【請求項１】 半導体基板上の少なくとも一部に形成さ
れる絶縁膜と、前記絶縁膜上に形成される金属配線と、
前記金属配線の上方、下方、左側方、右側方の少くとも
一方又はその全てに形成される鉄を含む酸化物膜とから
成り、前記金属配線は折線又は曲線の形状に形成されて
いて前記鉄を含む酸化物膜とは直接接していることを特
徴とする半導体集積回路。 - 【請求項２】 半導体基板上の少なくとも一部に形成さ
れる絶縁膜と、鉄を含む酸化物膜と、前記酸化物膜の上
方及び下方に形成された上層及び下層の金属配線とから
成り、前記上層及び下層の金属配線と前記鉄を含む酸化
物膜とは直接接し、前記上層の金属配線と下層の金属配
線とは電気的に１本に接続され、この一本に接続された
金属配線が折線又は曲線の形状に形成されていることを
特徴とする半導体集積回路。 - 【請求項３】 半導体基板上の少なくとも一部に形成さ
れる絶縁膜と、鉄を含む酸化物膜と、前記酸化物膜の上
方及び下方に形成された各々複数本の上層の金属配線及
び下層の金属配線とから成り、前記上層及び下層の金属
配線と前記鉄を含む酸化物膜とは直接接し、前記上層の
金属配線と下層の金属配線とは、コイルを形成するよう
に電気的に１本に接続されていることを特徴とする半導
体集積回路。 - 【請求項４】 半導体基板上の少くとも一部に形成され
る絶縁膜と、鉄を含む酸化物膜と、前記酸化物膜の上方
及び下方に形成された各々複数本の上層の金属配線及び
下層の金属配線とから成り、前記上層及び下層の金属配
線と前記鉄を含む酸化物膜とは直接接し、前記上層の金
属配線と下層の金属配線とは、相互に絶縁された複数個
のコイルを形成するように電気的に１本に接続されてい
て、交流トランスとして用いられることを特徴とする半
導体集積回路。 - 【請求項５】 半導体基板は半絶縁性を有し、金属配線
は、前記半導体基板上に形成される能動素子の負荷の一
部又は入出力インピーダンス整合回路をＶＨＦ帯以上の
周波数において形成されるものであることを特徴とする
請求項１、請求項２、請求項３又は請求項４記載の半導
体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6333794A JPH07273292A (ja) | 1994-03-31 | 1994-03-31 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6333794A JPH07273292A (ja) | 1994-03-31 | 1994-03-31 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273292A true JPH07273292A (ja) | 1995-10-20 |
Family
ID=13226330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6333794A Pending JPH07273292A (ja) | 1994-03-31 | 1994-03-31 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273292A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299121A (ja) * | 2001-04-02 | 2002-10-11 | Kawasaki Steel Corp | 平面磁気素子 |
| KR100390448B1 (ko) * | 1995-12-05 | 2003-09-19 | 주식회사 하이닉스반도체 | 인덕터제조방법 |
| KR100516245B1 (ko) * | 1996-11-19 | 2005-11-28 | 루센트 테크놀러지스 인크 | 반도체장치와그제조방법 |
| US7167073B2 (en) | 2003-10-24 | 2007-01-23 | Rohm Co., Ltd. | Semiconductor device |
| JP2007266321A (ja) * | 2006-03-28 | 2007-10-11 | Matsushita Electric Works Ltd | 電磁誘導部品および電源装置 |
| JP2011188532A (ja) * | 2000-05-23 | 2011-09-22 | Satius Inc | 通信装置及び通信装置のためのカプラー |
| US8084859B2 (en) | 2007-10-12 | 2011-12-27 | Panasonic Corporation | Semiconductor device |
| JP2015019105A (ja) * | 2009-10-08 | 2015-01-29 | クアルコム，インコーポレイテッド | ３次元インダクタ及び変圧器 |
| JP2019530217A (ja) * | 2016-08-31 | 2019-10-17 | ヴィシェイ デール エレクトロニクス エルエルシー | 低い直流抵抗を有す高電流コイルを備えた誘導子 |
| US11948724B2 (en) | 2021-06-18 | 2024-04-02 | Vishay Dale Electronics, Llc | Method for making a multi-thickness electro-magnetic device |
-
1994
- 1994-03-31 JP JP6333794A patent/JPH07273292A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390448B1 (ko) * | 1995-12-05 | 2003-09-19 | 주식회사 하이닉스반도체 | 인덕터제조방법 |
| KR100516245B1 (ko) * | 1996-11-19 | 2005-11-28 | 루센트 테크놀러지스 인크 | 반도체장치와그제조방법 |
| JP2011188532A (ja) * | 2000-05-23 | 2011-09-22 | Satius Inc | 通信装置及び通信装置のためのカプラー |
| JP2002299121A (ja) * | 2001-04-02 | 2002-10-11 | Kawasaki Steel Corp | 平面磁気素子 |
| US7167073B2 (en) | 2003-10-24 | 2007-01-23 | Rohm Co., Ltd. | Semiconductor device |
| JP2007266321A (ja) * | 2006-03-28 | 2007-10-11 | Matsushita Electric Works Ltd | 電磁誘導部品および電源装置 |
| JP4715585B2 (ja) * | 2006-03-28 | 2011-07-06 | パナソニック電工株式会社 | 電磁誘導部品および電源装置 |
| US8084859B2 (en) | 2007-10-12 | 2011-12-27 | Panasonic Corporation | Semiconductor device |
| JP2015019105A (ja) * | 2009-10-08 | 2015-01-29 | クアルコム，インコーポレイテッド | ３次元インダクタ及び変圧器 |
| JP2019530217A (ja) * | 2016-08-31 | 2019-10-17 | ヴィシェイ デール エレクトロニクス エルエルシー | 低い直流抵抗を有す高電流コイルを備えた誘導子 |
| US11875926B2 (en) | 2016-08-31 | 2024-01-16 | Vishay Dale Electronics, Llc | Inductor having high current coil with low direct current resistance |
| US11948724B2 (en) | 2021-06-18 | 2024-04-02 | Vishay Dale Electronics, Llc | Method for making a multi-thickness electro-magnetic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3600415B2 (ja) | 分布定数素子 | |
| TWI395240B (zh) | 積體半導體電感器及其形成方法與積體半導體濾波器 | |
| US7372336B2 (en) | Small-sized on-chip CMOS power amplifier having improved efficiency | |
| US5656849A (en) | Two-level spiral inductor structure having a high inductance to area ratio | |
| US6124624A (en) | Q inductor with multiple metallization levels | |
| EP2669906A1 (en) | An integrated circuit based transformer | |
| US20080238602A1 (en) | Components with on-die magnetic cores | |
| US20160126920A1 (en) | Output matching network having a single combined series and shunt capacitor component | |
| JPH07273292A (ja) | 半導体集積回路 | |
| US8198965B2 (en) | Grounding of magnetic cores | |
| JP2002100733A (ja) | 高周波集積回路装置 | |
| CN110176909B (zh) | 功率放大器 | |
| EP2269199B1 (en) | Planar inductive unit and an electronic device comprising a planar inductive unit | |
| KR101126411B1 (ko) | 효율을 증대시키고 작은 사이즈로 온-칩으로 집적화된ｃｍｏｓ 전력 증폭기 | |
| US20050077992A1 (en) | Symmetric planar inductor | |
| JPH0389548A (ja) | 半導体集積回路 | |
| US9042860B2 (en) | Monolithically integrated circuit | |
| JP4471757B2 (ja) | 可変インダクタ | |
| US7423490B2 (en) | Wideband high frequency chokes | |
| JPH08116028A (ja) | マイクロストリップ線路、スパイラルインダクタ、マイクロ波増幅回路及びマイクロ波増幅装置 | |
| JP2002270427A (ja) | インダクタ | |
| JPH06275780A (ja) | 半導体装置 | |
| US11271530B2 (en) | Transmission line transformer and amplifying circuit | |
| JP2000357774A (ja) | 複数本導線線路、インダクタ素子及びモノリシックマイクロ波集積回路 | |
| JPS629661A (ja) | モノリシック集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021105 |