JPH07273213A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07273213A JPH07273213A JP6266767A JP26676794A JPH07273213A JP H07273213 A JPH07273213 A JP H07273213A JP 6266767 A JP6266767 A JP 6266767A JP 26676794 A JP26676794 A JP 26676794A JP H07273213 A JPH07273213 A JP H07273213A
- Authority
- JP
- Japan
- Prior art keywords
- well
- well region
- conductivity type
- region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】極めて容易に多種のウエル領域を形成すること
が可能な半導体装置を提供する。 【構成】半導体基体、基体に形成された第１導電型の第
１のウエルと、基体に形成された第２導電型の第２のウ
エルと、第２のウエルを形成する時に同時に第１のウエ
ルに形成され、第２のウエルとは表面濃度が異なる第２
導電型の第３のウエルと、第２及び第３のウエルにそれ
ぞれのウエルを基板として形成されるそれぞれ少なくと
も１個のＭＯＳトランジスタとを具備したことを特徴と
する。
が可能な半導体装置を提供する。 【構成】半導体基体、基体に形成された第１導電型の第
１のウエルと、基体に形成された第２導電型の第２のウ
エルと、第２のウエルを形成する時に同時に第１のウエ
ルに形成され、第２のウエルとは表面濃度が異なる第２
導電型の第３のウエルと、第２及び第３のウエルにそれ
ぞれのウエルを基板として形成されるそれぞれ少なくと
も１個のＭＯＳトランジスタとを具備したことを特徴と
する。
Description
【０００１】
【産業上の利用分野】本発明は、ウエル（ｗｅｌｌ）構
造を有した半導体装置に関し、ＣＭＯＳ構造を有するダ
イナミックランダムアクセスメモリ（ＤＲＡＭ）などに
使用されるものである。
造を有した半導体装置に関し、ＣＭＯＳ構造を有するダ
イナミックランダムアクセスメモリ（ＤＲＡＭ）などに
使用されるものである。
【０００２】
【従来の技術】従来のダイナミックランダムアクセスメ
モリ（ＤＲＡＭ）では、メモリアレイの周辺回路にＣＭ
ＯＳ構造は採用されていなかった。しかし最近になり、
ＣＭＯＳ構造を有するＤＲＡＭが増えてきた。ＣＭＯＳ
構造を有する１トランジスタ／１キャパシタ型ＤＲＡＭ
のＩＣ断面を図２に示す。図中１はＰ型半導体基体（Ｐ
−ｓｕｂ）、２、２′はＰ−ｗｅｌｌ領域（Ｐ型ウエル
…同一工程で作られたもの）、３はＮ−ｗｅｌｌ領域
（Ｎ型ウエル）、４はキャパシタ用ゲート絶縁膜、５は
キャパシタ用電極、６はトランジスタ用ゲート絶縁膜、
７はトランジスタ用ゲート電極、８はＮ+拡散層（ソー
スまたはドレイン）、９はＰ+拡散層（ソースまたはド
レイン）、１０は絶縁膜、１１はＡｌ配線、Ａはメモリ
セル部、Ｂはその周辺回路部である。なお、Ｐ−ｗｅｌ
ｌ領域２はＰ型半導体基体１よりも濃度が高い。
モリ（ＤＲＡＭ）では、メモリアレイの周辺回路にＣＭ
ＯＳ構造は採用されていなかった。しかし最近になり、
ＣＭＯＳ構造を有するＤＲＡＭが増えてきた。ＣＭＯＳ
構造を有する１トランジスタ／１キャパシタ型ＤＲＡＭ
のＩＣ断面を図２に示す。図中１はＰ型半導体基体（Ｐ
−ｓｕｂ）、２、２′はＰ−ｗｅｌｌ領域（Ｐ型ウエル
…同一工程で作られたもの）、３はＮ−ｗｅｌｌ領域
（Ｎ型ウエル）、４はキャパシタ用ゲート絶縁膜、５は
キャパシタ用電極、６はトランジスタ用ゲート絶縁膜、
７はトランジスタ用ゲート電極、８はＮ+拡散層（ソー
スまたはドレイン）、９はＰ+拡散層（ソースまたはド
レイン）、１０は絶縁膜、１１はＡｌ配線、Ａはメモリ
セル部、Ｂはその周辺回路部である。なお、Ｐ−ｗｅｌ
ｌ領域２はＰ型半導体基体１よりも濃度が高い。
【０００３】ところで最近、ＩＥＤＭ（国際学会）でも
報告されているように、ソフトエラーを防止するため
に、高濃度Ｐｗｅｌｌ領域中にメモリセルを形成するこ
とが望ましいことが分かってきた。
報告されているように、ソフトエラーを防止するため
に、高濃度Ｐｗｅｌｌ領域中にメモリセルを形成するこ
とが望ましいことが分かってきた。
【０００４】
【発明が解決しようとする課題】しかしながら従来で
は、メモリセルの入っているＰ−ｗｅｌｌ領域２′と周
辺回路が入っているＰ−ｗｅｌｌ領域２とが同じ濃度で
あった。ソフトエラーレートを低減させるには、さらに
高い濃度が必要となる。一方、回路特性の点から、あま
りの高濃度はＮ+拡散層とＰ−ｗｅｌｌ領域との間の拡
散容量を増大させたり、ジャンクションブレークダウン
耐圧を低下させたりで望ましくない。また一方、今後さ
らに微細化が進むと、入出力回路部では５Ｖ動作が必要
となり、内部回路部では３．３Ｖ程度の電圧で動作する
必要がある。この様な動作電圧の違いに合わせてＰ−ｗ
ｅｌｌ領域などのｗｅｌｌ濃度を変える必要が出てく
る。
は、メモリセルの入っているＰ−ｗｅｌｌ領域２′と周
辺回路が入っているＰ−ｗｅｌｌ領域２とが同じ濃度で
あった。ソフトエラーレートを低減させるには、さらに
高い濃度が必要となる。一方、回路特性の点から、あま
りの高濃度はＮ+拡散層とＰ−ｗｅｌｌ領域との間の拡
散容量を増大させたり、ジャンクションブレークダウン
耐圧を低下させたりで望ましくない。また一方、今後さ
らに微細化が進むと、入出力回路部では５Ｖ動作が必要
となり、内部回路部では３．３Ｖ程度の電圧で動作する
必要がある。この様な動作電圧の違いに合わせてＰ−ｗ
ｅｌｌ領域などのｗｅｌｌ濃度を変える必要が出てく
る。
【０００５】本発明の目的は、上記従来の問題点を解決
する手法を与えるものであり、本発明により濃度の異な
るウエル領域を用いることで、極めて容易に問題点を解
決するすることにある。
する手法を与えるものであり、本発明により濃度の異な
るウエル領域を用いることで、極めて容易に問題点を解
決するすることにある。
【０００６】
【課題を解決するための手段】この発明の半導体装置
は、半導体基体と、上記半導体基体に形成された第１導
電型の第１のウエルと、上記半導体基体に形成された第
２導電型の第２のウエルと、上記第２のウエルを形成す
る時に同時に上記第１のウエルに形成され、上記第２の
ウエルとは表面濃度が異なる第２導電型の第３のウエル
と、上記第２及び第３のウエルにそれぞれのウエルを基
板として形成されるそれぞれ少なくとも１個のＭＯＳト
ランジスタとを具備したことを特徴とする。
は、半導体基体と、上記半導体基体に形成された第１導
電型の第１のウエルと、上記半導体基体に形成された第
２導電型の第２のウエルと、上記第２のウエルを形成す
る時に同時に上記第１のウエルに形成され、上記第２の
ウエルとは表面濃度が異なる第２導電型の第３のウエル
と、上記第２及び第３のウエルにそれぞれのウエルを基
板として形成されるそれぞれ少なくとも１個のＭＯＳト
ランジスタとを具備したことを特徴とする。
【０００７】
【作用】第１導電型の第１のウエルに第２導電型の第３
のウエルを形成することにより、第２導電型の第２のウ
エルを第３のウエルと電気的に分離することができ、か
つ第２および第３のウエルの表面濃度を変えることがで
きるので、それぞれのウエルに閾値電圧の異なるＭＯＳ
トランジスタを容易に作ることができる、第２および第
３のウエルに異なるバイアス電圧を与えることができ
る、２種以上の異なる表面濃度を持つウエルを作ること
ができてそれぞれのウエルに最適構造（メモリセル、入
出力回路など）を配置させることができる、などの効果
を得ることができる。
のウエルを形成することにより、第２導電型の第２のウ
エルを第３のウエルと電気的に分離することができ、か
つ第２および第３のウエルの表面濃度を変えることがで
きるので、それぞれのウエルに閾値電圧の異なるＭＯＳ
トランジスタを容易に作ることができる、第２および第
３のウエルに異なるバイアス電圧を与えることができ
る、２種以上の異なる表面濃度を持つウエルを作ること
ができてそれぞれのウエルに最適構造（メモリセル、入
出力回路など）を配置させることができる、などの効果
を得ることができる。
【０００８】
【実施例】次に本発明に係る半導体装置を製造する際の
工程を図１を参照して説明する。まず図１（ａ）に示す
様に、Ｐ型半導体基体１０１上において、ダイナミック
ＲＡＭのセル部Ａの第１のＰ−ｗｅｌｌ領域１０２とな
るべき部分に、写真蝕刻法を用いてボロンをイオン注入
し（このときのイオン注入条件はドーズ量が２×１０14
ｃｍ-2で、加速電圧は１００ＫｅＶとする）、同時に周
辺回路部Ｂの第２のＰ−ｗｅｌｌ領域１０２′となるべ
き部分にもイオン注入する。その後、１１９０℃程度の
温度のＮ2 雰囲気中で、６時間程第１の熱処理をして、
上記Ｐ−ｗｅｌｌ領域１０２、１０２′を形成する。
工程を図１を参照して説明する。まず図１（ａ）に示す
様に、Ｐ型半導体基体１０１上において、ダイナミック
ＲＡＭのセル部Ａの第１のＰ−ｗｅｌｌ領域１０２とな
るべき部分に、写真蝕刻法を用いてボロンをイオン注入
し（このときのイオン注入条件はドーズ量が２×１０14
ｃｍ-2で、加速電圧は１００ＫｅＶとする）、同時に周
辺回路部Ｂの第２のＰ−ｗｅｌｌ領域１０２′となるべ
き部分にもイオン注入する。その後、１１９０℃程度の
温度のＮ2 雰囲気中で、６時間程第１の熱処理をして、
上記Ｐ−ｗｅｌｌ領域１０２、１０２′を形成する。
【０００９】次にレジスト１０３により、第１のＮ−ｗ
ｅｌｌ領域となるべき部分（図１（ｂ）で符号１０６で
示す）および第２のＰ−ｗｅｌｌ領域となるべき部分
（図１（ｂ）で符号１０５で示す）にリン１０４を、ド
ーズ量５×１０13ｃｍ-2、加速電圧１００ＫｅＶでイオ
ン注入する。その後、１１９０℃程度の温度のＮ2 雰囲
気中で４時間程第２の熱処理をする。その結果、セル部
Ａには表面濃度が２×１０17ｃｍ-3の第１のＰ−ｗｅｌ
ｌ領域１０７が形成され、周辺回路部ＢのＮチャネル領
域には表面濃度が２×１０17ｃｍ-3の第２のＰ−ｗｅｌ
ｌ領域１０５が形成される（図１（ｂ））。
ｅｌｌ領域となるべき部分（図１（ｂ）で符号１０６で
示す）および第２のＰ−ｗｅｌｌ領域となるべき部分
（図１（ｂ）で符号１０５で示す）にリン１０４を、ド
ーズ量５×１０13ｃｍ-2、加速電圧１００ＫｅＶでイオ
ン注入する。その後、１１９０℃程度の温度のＮ2 雰囲
気中で４時間程第２の熱処理をする。その結果、セル部
Ａには表面濃度が２×１０17ｃｍ-3の第１のＰ−ｗｅｌ
ｌ領域１０７が形成され、周辺回路部ＢのＮチャネル領
域には表面濃度が２×１０17ｃｍ-3の第２のＰ−ｗｅｌ
ｌ領域１０５が形成される（図１（ｂ））。
【００１０】その後、セル部Ａには、キャパシタ用絶縁
膜１０８、蓄積ノードの電極１０９、Ｎ+拡散層１１
０、書き込みおよび読み出し用トランジスタのゲート電
極１１１、そしてビット線用配線層１１２を形成する。
また、周辺回路部Ｂの第２のＰ−ｗｅｌｌ領域および第
１のＮ−ｗｅｌｌ領域には、Ｎチャネルトランジスタの
ゲート電極１１３およびＰチャネルトランジスタのゲー
ト電極１１４、拡散層１１５、１１６、そして各電極の
引き出し用配線層１１７などを形成して、ＣＭＯＳ型Ｄ
ＲＡＭが形成される（図１（ｃ））。
膜１０８、蓄積ノードの電極１０９、Ｎ+拡散層１１
０、書き込みおよび読み出し用トランジスタのゲート電
極１１１、そしてビット線用配線層１１２を形成する。
また、周辺回路部Ｂの第２のＰ−ｗｅｌｌ領域および第
１のＮ−ｗｅｌｌ領域には、Ｎチャネルトランジスタの
ゲート電極１１３およびＰチャネルトランジスタのゲー
ト電極１１４、拡散層１１５、１１６、そして各電極の
引き出し用配線層１１７などを形成して、ＣＭＯＳ型Ｄ
ＲＡＭが形成される（図１（ｃ））。
【００１１】ところで、図１ではＰ型半導体基体を用い
ているが、これをＮ型半導体基体としてもよい。また図
１では周辺回路部Ｂに、逆導電型不純物を用いて薄い濃
度のＰ−ｗｅｌｌ領域を形成したが、例えばセル部Ａ
に、同導電型不純物を用いて濃い濃度のＰ−ｗｅｌｌ領
域を作ることもできる、また、上記図１では、Ｎ−ｗｅ
ｌｌ領域を形成することにより、第１のＰ−ｗｅｌｌ領
域より濃度の薄い第２のＰ−ｗｅｌｌ領域を形成した
が、当然、第１のＰ−ｗｅｌｌ領域より濃度の濃い第１
のＮ−ｗｅｌｌ領域を第１のＰ−ｗｅｌｌ領域中に形成
することにより、薄いＮ−ｗｅｌｌ領域と濃いＮ−ｗｅ
ｌｌ領域を形成することもできる。
ているが、これをＮ型半導体基体としてもよい。また図
１では周辺回路部Ｂに、逆導電型不純物を用いて薄い濃
度のＰ−ｗｅｌｌ領域を形成したが、例えばセル部Ａ
に、同導電型不純物を用いて濃い濃度のＰ−ｗｅｌｌ領
域を作ることもできる、また、上記図１では、Ｎ−ｗｅ
ｌｌ領域を形成することにより、第１のＰ−ｗｅｌｌ領
域より濃度の薄い第２のＰ−ｗｅｌｌ領域を形成した
が、当然、第１のＰ−ｗｅｌｌ領域より濃度の濃い第１
のＮ−ｗｅｌｌ領域を第１のＰ−ｗｅｌｌ領域中に形成
することにより、薄いＮ−ｗｅｌｌ領域と濃いＮ−ｗｅ
ｌｌ領域を形成することもできる。
【００１２】なお、本発明の半導体装置は種々の応用が
可能である。例えば上記実施例では本発明をダイナミッ
クＲＡＭを設ける場合に適用したが、スタティック型メ
モリに適用してもよい。
可能である。例えば上記実施例では本発明をダイナミッ
クＲＡＭを設ける場合に適用したが、スタティック型メ
モリに適用してもよい。
【００１３】
【発明の効果】本発明によると、極めて容易に多種のウ
エル領域を形成することが可能となり、その結果、それ
ぞれの素子に合わせたウエルを使いわけることができ
る。これにより、各ウエル領域に与えるバイアス電圧を
異ならせて、ＰまたはＮチャネル型であって、かつ種々
の閾値電圧ないしオン抵抗を有するトランジスタが形成
でき、これらトランジスタを用いた回路形成をチップ内
で行なえるなどの利点が得られる。そしてダイナミック
ＲＡＭなどでは、高濃度のウエルにメモリセルを入れ、
周辺回路部は低濃度のウエルに入れることができ、性能
および特性を大幅に向上させることが可能となる。
エル領域を形成することが可能となり、その結果、それ
ぞれの素子に合わせたウエルを使いわけることができ
る。これにより、各ウエル領域に与えるバイアス電圧を
異ならせて、ＰまたはＮチャネル型であって、かつ種々
の閾値電圧ないしオン抵抗を有するトランジスタが形成
でき、これらトランジスタを用いた回路形成をチップ内
で行なえるなどの利点が得られる。そしてダイナミック
ＲＡＭなどでは、高濃度のウエルにメモリセルを入れ、
周辺回路部は低濃度のウエルに入れることができ、性能
および特性を大幅に向上させることが可能となる。
【図１】本発明の一実施例に係る半導体装置を製造する
際の製造工程を示す断面図。
際の製造工程を示す断面図。
【図２】従来のＤＲＡＭの素子構造を示す断面図。
１０１…Ｐ型半導体基体、１０３…レジスト、１０５…
第２のＰ−ｗｅｌｌ領域、１０６…第１のＮ−ｗｅｌｌ
領域、１０７…第１のＰ−ｗｅｌｌ領域、１０８…キャ
パシタ用絶縁膜、１０９…蓄積ノードの電極、１１０…
Ｎ+拡散層、１１１、１１３、１１４…ゲート電極、１
１２…ビット線用配線層、１１５、１１６…拡散層、１
１７…電極の引き出し用配線層。
第２のＰ−ｗｅｌｌ領域、１０６…第１のＮ−ｗｅｌｌ
領域、１０７…第１のＰ−ｗｅｌｌ領域、１０８…キャ
パシタ用絶縁膜、１０９…蓄積ノードの電極、１１０…
Ｎ+拡散層、１１１、１１３、１１４…ゲート電極、１
１２…ビット線用配線層、１１５、１１６…拡散層、１
１７…電極の引き出し用配線層。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8242
Claims (3)
- 【請求項１】 半導体基体と、上記半導体基体に形成さ
れた第１導電型の第１のウエルと、上記半導体基体に形
成された第２導電型の第２のウエルと、上記第２のウエ
ルを形成する時に同時に上記第１のウエルに形成され、
上記第２のウエルとは表面濃度が異なる第２導電型の第
３のウエルと、上記第２及び第３のウエルにそれぞれの
ウエルを基板として形成されるそれぞれ少なくとも１個
のＭＯＳトランジスタとを具備したことを特徴とする半
導体装置。 - 【請求項２】 前記半導体基体が第２導電型の半導体基
体である請求項１に記載の半導体装置。 - 【請求項３】 前記第２のウエルの表面濃度が前記前記
第３のウエルの表面濃度に比べて高くされている請求項
１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6266767A JP2553322B2 (ja) | 1994-10-31 | 1994-10-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6266767A JP2553322B2 (ja) | 1994-10-31 | 1994-10-31 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62172231A Division JPH0752755B2 (ja) | 1987-07-10 | 1987-07-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07273213A true JPH07273213A (ja) | 1995-10-20 |
| JP2553322B2 JP2553322B2 (ja) | 1996-11-13 |
Family
ID=17435424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6266767A Expired - Lifetime JP2553322B2 (ja) | 1994-10-31 | 1994-10-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2553322B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6248619B1 (en) | 1998-06-05 | 2001-06-19 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a semiconductor device |
-
1994
- 1994-10-31 JP JP6266767A patent/JP2553322B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6248619B1 (en) | 1998-06-05 | 2001-06-19 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2553322B2 (ja) | 1996-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7638401B2 (en) | Memory device with surface-channel peripheral transistors | |
| US6531363B2 (en) | Method for manufacturing a semiconductor integrated circuit of triple well structure | |
| US5970335A (en) | Semiconductor processing method of forming complementary n-type doped and p-type doped active regions within a semiconductor substrate | |
| EP0298421B1 (en) | Semiconductor device having different impurity concentration wells | |
| US5909400A (en) | Three device BICMOS gain cell | |
| US6326254B1 (en) | Method of manufacturing semiconductor device | |
| US6815281B1 (en) | Method of manufacturing a semiconductor device having a memory cell section and an adjacent circuit section | |
| US4740479A (en) | Method for the manufacture of cross-couplings between n-channel and p-channel CMOS field effect transistors of static write-read memories | |
| US20010050388A1 (en) | A dynamic-type semiconductor memory device | |
| US6600186B1 (en) | Process technology architecture of embedded DRAM | |
| US5260226A (en) | Semiconductor device having different impurity concentration wells | |
| US5238860A (en) | Semiconductor device having different impurity concentration wells | |
| US20080224228A1 (en) | Capacitor top plate over source/drain to form a 1t memory device | |
| KR100280930B1 (ko) | 반도체 장치 | |
| US5945715A (en) | Semiconductor memory device having a memory cell region and a peripheral circuit region and method of manufacturing the same | |
| KR960000957B1 (ko) | 스태틱형 랜덤 억세스 메모리 장치 및 그 제조방법 | |
| US5320976A (en) | Method for manufacturing VLSI semiconductor device | |
| KR100561552B1 (ko) | 반도체 장치의 제조방법 | |
| US5726475A (en) | Semiconductor device having different impurity concentration wells | |
| EP0716454A2 (en) | MOSFET device formed in epitaxial layer | |
| JPH0752755B2 (ja) | 半導体装置の製造方法 | |
| KR100344489B1 (ko) | 반도체집적회로장치의제조방법 | |
| JP2553322B2 (ja) | 半導体装置 | |
| KR100292125B1 (ko) | 반도체기억장치및그제조방법 | |
| JPS61218165A (ja) | 半導体記憶装置及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |