JPH07273113A - Pattern formation for lift-off process - Google Patents
Pattern formation for lift-off processInfo
- Publication number
- JPH07273113A JPH07273113A JP6477494A JP6477494A JPH07273113A JP H07273113 A JPH07273113 A JP H07273113A JP 6477494 A JP6477494 A JP 6477494A JP 6477494 A JP6477494 A JP 6477494A JP H07273113 A JPH07273113 A JP H07273113A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- dimension
- lift
- resist
- lowermost layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体集積回路、薄膜ヘ
ッドの製造方法とくにリフトオフによるパターン形成に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor integrated circuit and a thin film head, and more particularly to pattern formation by lift-off.
【０００２】[0002]
【従来の技術】半導体集積回路等のパターン形成には、
フォトリソグラフィー技術が用いられている。微細パタ
ーンの形成方法にはウエットエッチング、反応性イオン
エッチング、イオンミリング、リフトオフ等がある。ウ
エットエッチングは等方性エッチングのため高精度の加
工が難しく、反応性イオンエッチングでは被加工材の種
類によっては加工不可能な場合がある。イオンミリング
は物理的エッチングのため下地にダメージを与えやす
く、また、再付着が発生し易い等の問題がある。リフト
オフ方法は、基板上に図２に示すような下部が凹の形状
のレジストパターンを形成した後、スパッタリング、真
空蒸着等を用いて成膜を行い、剥離液に浸漬してレジス
ト及びレジスト上部に堆積した膜を除去することで所望
のパターンを形成する方法である。リフトオフは下地膜
にダメージを与えず、また、加工材の種類を選ばないと
いう利点がある。リフトオフを行うための下部が凹の形
状のレジストパターン形成方法としては様々な方法が考
案されている。この種の報告としては日本国特許．特開
平２−１７６４３．ヒロシ イトウ氏による金属リフト
オフ方法が開示されている。これは２種類のレジストを
用いて下層のレジストをエッチングさせる方法である。
ジャーナル・オブ・バキュウム・アンド・サイエンス・
テクノロジ（Journal of Vacuum Science and Technolo
gy)1985年．Ｂ第3巻No.1、25頁及至27頁記載 A.Fathimu
lla氏によるシングルーステップ リフトオフ プロセス
ユージング クロロベンゼン ソーク オン AZ4000 レジ
スト（Single-step lift-off process using chloroben
zene soak on AZ4000 resists)にはレジスト塗布後、ク
ロロベンゼンに浸漬して表面処理を行い、レジスト膜表
面近傍の現像速度を小さくする方法が示されている。ま
た、電子情報通信学会論文誌1991年． J第74巻Ｃ−II、1
70頁及至177頁記載 由比藤勇氏、森脇英稔氏、椎木一夫
氏、山田宏治氏によるリフトオフ法による高アスペクト
比・微細Ｃｕパターンの形成の論文にはイメージリバー
ス形レジストを用いて逆台形のパターンを作る方法が示
されている。2. Description of the Related Art For pattern formation of semiconductor integrated circuits, etc.
Photolithography technology is used. Methods for forming a fine pattern include wet etching, reactive ion etching, ion milling, lift-off and the like. Since wet etching is isotropic etching, high-precision processing is difficult, and reactive ion etching may not be possible depending on the type of material to be processed. Since ion milling is a physical etching, there is a problem that the base is liable to be damaged and redeposition is likely to occur. In the lift-off method, after forming a resist pattern having a concave bottom as shown in FIG. 2 on a substrate, a film is formed by using sputtering, vacuum evaporation, etc., and then immersed in a stripping solution to form the resist and the resist upper part. This is a method of forming a desired pattern by removing the deposited film. Lift-off has the advantage that it does not damage the underlying film and does not select the type of processing material. Various methods have been devised as a method for forming a resist pattern having a concave lower portion for performing lift-off. A Japanese patent is a report of this kind. JP-A-2-17643. A metal lift-off method by Hiroshi Ito is disclosed. This is a method of etching the resist in the lower layer using two types of resist.
Journal of Vacuum and Science
Technology (Journal of Vacuum Science and Technolo
gy) 1985. B Volume 3, No. 1, pp. 25-27
Single-step lift-off process by lla
Eusing Chlorobenzene Soak on AZ4000 Resist (Single-step lift-off process using chloroben
In zene soak on AZ4000 resists), a method of reducing the developing rate in the vicinity of the resist film surface by applying a resist and then immersing it in chlorobenzene for surface treatment is disclosed. The Institute of Electronics, Information and Communication Engineers, 1991. J Vol. 74 C-II, 1
70 pages to 177 pages. Isamu Yuhito, Hidetoshi Moriwaki, Kazuo Shiiki, Koji Yamada's paper on formation of high aspect ratio and fine Cu pattern by lift-off method used image reverse type resist and reverse trapezoid pattern. How to make is shown.
【０００３】[0003]
【発明が解決しようとする課題】半導体の高集積化等、
パターンを微細化し、かつパターン幅精度を高めること
が必要とされている。しかしリフトオフはパターン寸法
の制御及び管理が難しい。リフトオフでパターン寸法制
御が難しい原因は、下部が凹の形状のレジストパターン
の下地と接する部分の寸法（図２中の寸法ｅ）の寸法制
御が難しいためである。寸法ｅの精度が要求されるの
は、成膜後の最終的なパターン寸法が寸法ｅによって決
まるからである。これはスパッタリング法による成膜で
は、基板に到達した粒子が、自身のエネルギーのために
表面を動き、レジストの凹の部分まで回り込むためであ
る。[Problems to be Solved by the Invention] High integration of semiconductors, etc.
It is necessary to miniaturize the pattern and increase the pattern width accuracy. However, lift-off is difficult to control and manage the pattern size. The reason why it is difficult to control the pattern dimension by the lift-off is that it is difficult to control the dimension (dimension e in FIG. 2) of the portion of the resist pattern having a concave lower portion in contact with the base. The accuracy of the dimension e is required because the final pattern dimension after film formation is determined by the dimension e. This is because in the film formation by the sputtering method, the particles that have reached the substrate move on the surface due to their own energy and wrap around to the concave portion of the resist.
【０００４】現在の技術では、下部が凹の形状をもつレ
ジストパターンの下部寸法は、一層のパターンに比べて
精度が悪い。これは下部が凹の形状のパターンを作るた
めに工程が増える分だけ、それぞれの工程で発生するバ
ラツキが加算された結果、最下部の寸法精度が悪くなる
からである。リフトオフプロセスでは上記欠点を克服し
て寸法精度を向上させるという課題がある。In the current technology, the lower dimension of the resist pattern having a concave lower portion is less accurate than that of the one-layer pattern. This is because the dimensional accuracy of the lowermost portion deteriorates as a result of adding the variations generated in the respective steps due to the increase in the number of steps for forming the pattern in which the lower portion has a concave shape. The lift-off process has a problem of overcoming the above drawbacks and improving dimensional accuracy.
【０００５】また、構造上レジスト下部寸法ｅを上から
みて走査型電子顕微鏡による測定は不可能で、また光学
顕微鏡の測定も難しく、プロセス管理においても課題が
ある。Further, structurally, it is impossible to measure with a scanning electron microscope when the resist lower dimension e is viewed from above, and it is difficult to measure with an optical microscope, which causes problems in process control.
【０００６】[0006]
【課題を解決するための手段】このようなリフトオフの
課題を解決するために、最下層に高精度にパターニング
された膜を形成し、その後該膜上に従来のリフトオフ用
パターンを形成した。このリフトオフ用パターンは下部
が凹の断面形状で最下層との接触部の寸法（図１中の寸
法ｃ）が最下層パターン寸法（図１中寸法ｂ）より小さ
く、上部寸法（図１中寸法ａ）は最下層パターン寸法
（図１中寸法ｂ）よりも大きいことを特徴としている。
この後スパッタリング、蒸着などにより成膜を行った
後、レジスト剥離液に浸漬し、レジスト及びレジスト上
に堆積した物質を同時に剥離する。In order to solve such a lift-off problem, a film patterned with high precision is formed in the lowermost layer, and then a conventional lift-off pattern is formed on the film. This lift-off pattern has a concave cross-section at the bottom, and the dimension of the contact portion with the bottom layer (dimension c in FIG. 1) is smaller than the dimension of the bottom layer pattern (dimension b in FIG. 1) and the top dimension (dimension in FIG. 1). The feature a) is larger than the bottom layer pattern size (size b in FIG. 1).
After that, a film is formed by sputtering, vapor deposition, etc., and then immersed in a resist stripping solution to simultaneously strip the resist and the substance deposited on the resist.
【０００７】[0007]
【作用】リフトオフ用のパターン寸法を（図１）ａ＞ｂ
＞ｃとすることで、リフトオフで形成した最終的なパタ
ーンの寸法ｄは、最下層レジストの下部寸法ｂによって
決まる。最下層のパターンは±０．１〜０．２μｍ程度
と非常に高精度にパターニングされている。リフトオフ
後のパターンはこのｂ寸法を間隔として形成されるため
に従来のリフトオフ法に比較し、精度を著しく高めるこ
とが可能である。[Function] The pattern size for lift-off is set (FIG. 1) a> b
By setting> c, the dimension d of the final pattern formed by lift-off is determined by the lower dimension b of the lowermost layer resist. The pattern of the lowermost layer is patterned with a very high precision of about ± 0.1 to 0.2 μm. Since the pattern after lift-off is formed with this b dimension as a space, it is possible to remarkably improve the accuracy as compared with the conventional lift-off method.
【０００８】[0008]
（実施例１）本実施例はイオンミリングによると再付着
の問題により加工不可能な配線パターンの加工をリフト
オフで行った例である。寸法を決定するパターンを一層
目に形成することにより、パターン寸法の精度を大幅に
向上させることが出来た。図３を用いて述べる。(Embodiment 1) This embodiment is an example in which a wiring pattern, which cannot be processed by ion milling due to a problem of redeposition, is processed by lift-off. By forming the pattern that determines the dimensions in the first layer, the precision of the pattern dimensions could be greatly improved. This will be described with reference to FIG.
【０００９】（１）寸法を決定するパターンはスパッタ
リングによって形成したＡｌ2Ｏ3をイオンエッチングす
ることにより形成した（図３−１）。パターン寸法（図
３−ｂ）は３μｍ、膜厚は０．１μｍとした。この段階
のパターン寸法精度は、基板間分布３σが０．２μｍ程
度であった。(1) The pattern for determining the dimensions was formed by ion etching Al 2 O 3 formed by sputtering (FIG. 3-1). The pattern size (FIG. 3-b) was 3 μm, and the film thickness was 0.1 μm. The pattern dimensional accuracy at this stage was such that the inter-substrate distribution 3σ was about 0.2 μm.
【００１０】（２）ＰＭＧＩ（シプレイ社製；ポリジメ
チルグルタルイミド）を回転塗布する。膜厚は０．２μ
ｍとした。塗布後、１７５℃、１０ｍｉｎのプリベーク
を行った（図３−２）。(2) PMGI (manufactured by Shipley Co .; polydimethylglutarimide) is spin coated. Thickness is 0.2μ
m. After application, pre-baking was performed at 175 ° C. for 10 minutes (FIG. 3-2).
【００１１】（３）ＯＦＰＲ８００を回転塗布する。膜
厚は１．０μｍである。塗布後、９０℃、１０ｍｉｎの
プリベークを行った。（図３−３） （４）（３）で塗布したＯＦＰＲ８００を露光エネルギ
ー３０mJ/平方センチメートルで露光、ＮＭＤ−３（東
京応化社製）を用いて現像を行った。パターン幅ａは
（１）で形成したパターンより２μｍ大きい５μｍとし
た。さらに、紫外線全面露光を行うことでＯＦＰＲ８０
０を硬化させ、同時にＰＭＧＩを感光させる（ＰＭＧＩ
はそのままではＮＭＤ−３現像液に不溶であるが紫外線
照射によりＮＭＤ−３現像液に可溶となる。）（図３−
４）。(3) Spin coating of OFPR800. The film thickness is 1.0 μm. After application, prebaking was performed at 90 ° C. for 10 minutes. (FIG. 3-3) The OFPR800 coated in (4) and (3) was exposed with an exposure energy of 30 mJ / square centimeter and developed using NMD-3 (manufactured by Tokyo Ohka Co., Ltd.). The pattern width a was set to 5 μm, which was 2 μm larger than the pattern formed in (1). Furthermore, by exposing the entire surface to ultraviolet rays, OFPR80
0, and at the same time expose PMGI to light (PMGI
Is insoluble in the NMD-3 developer as it is, but becomes soluble in the NMD-3 developer by irradiation with ultraviolet rays. ) (Fig. 3-
4).
【００１２】（５）ＮＭＤ−３により現像を行いＰＭＧ
Ｉを溶解させる。ここでＰＭＧＩの下部寸法ｃが最下層
の下部寸法ｂよりも小さい２．５μｍ程度になるように
現像時間を調整する。現像時間は１分とした（図３−
５）。(5) PMG is developed by NMD-3
Dissolve I. Here, the developing time is adjusted so that the lower dimension c of PMGI is about 2.5 μm, which is smaller than the lower dimension b of the lowermost layer. The development time was 1 minute (Fig. 3-
5).
【００１３】（６）金属膜をスパッタリングにより成膜
する。膜厚は０．１μｍとした（図３−６）。(6) A metal film is formed by sputtering. The film thickness was 0.1 μm (FIG. 3-6).
【００１４】（７）６０℃に熱した剥離液ＮＭＰ（Ｎ−
メチル−２−ピロリドン）中で、超音波を印加し、レジ
スト、及びレジスト上の金属膜を剥離（リフトオフ）す
る（図３−７）。この段階で金属膜パターン間隔寸法ｄ
を測定すると基板間寸法分布が一層目のＡｌ2Ｏ3パター
ン幅寸法分布と同じく３σが０．２μｍであった。
（１）を行わないで同様に金属膜パターンを形成した場
合の基板間分布は０．４μｍであり、寸法精度が大きく
向上した。(7) Stripping solution NMP (N-
Ultrasonic waves are applied in (methyl-2-pyrrolidone) to peel off (lift off) the resist and the metal film on the resist (FIG. 3-7). At this stage, the metal film pattern spacing dimension d
The dimensional distribution between the substrates was 3 .sigma.0.2 .mu.m, which is the same as the Al 2 O 3 pattern width dimensional distribution of the first layer.
When the metal film pattern was similarly formed without performing (1), the distribution between the substrates was 0.4 μm, and the dimensional accuracy was greatly improved.
【００１５】（実施例２）本実施例では絶縁パターンを
実施例１と同様の方法で形成した。これにより下地にダ
メージを与えないリフトオフの特性を生かし、かつ高精
度なパターンを形成することができる。図４を用いて述
べる。Example 2 In this example, an insulating pattern was formed by the same method as in Example 1. As a result, it is possible to form a highly accurate pattern while making the most of the lift-off characteristic that does not damage the base. It will be described with reference to FIG.
【００１６】（１）寸法を決定するパターンにはＯＦＰ
Ｒ８００（東京応化社製；ノボラック系ポジレジスト）
を用いた。ＯＦＰＲ８００を回転塗布法により０．２μ
ｍ形成した。塗布後、９０℃、２０ｍｉｎのプリベーク
を行った。その後、露光エネルギー２０mJ/cm2で露光、
ＮＭＤ−３（東京応化社製）を用いて現像を行い、パタ
ーンを形成した。パターン幅寸法ｂは３μｍである。さ
らに、紫外線全面露光５００mJ/cm2を行うことで現像液
に対し不溶とし、次の（２）および（３）の現像工程で
パターンが変形することを防止した（図４−１）。この
段階のパターン寸法精度は、基板間分布３σが０．２μ
ｍ程度であった。(1) The pattern that determines the dimensions is OFP
R800 (Tokyo Ohka Co., Ltd .; Novolac-based positive resist)
Was used. 0.2μ of OFPR800 by spin coating
m formed. After application, prebaking was performed at 90 ° C. for 20 minutes. After that, exposure with an exposure energy of 20 mJ / cm 2 ,
Development was performed using NMD-3 (manufactured by Tokyo Ohka Co., Ltd.) to form a pattern. The pattern width dimension b is 3 μm. Further, by exposing the whole surface to ultraviolet rays of 500 mJ / cm 2 to make it insoluble in the developing solution, it was possible to prevent the pattern from being deformed in the developing steps of the following (2) and (3) (FIG. 4-1). The pattern dimension accuracy at this stage is such that the inter-substrate distribution 3σ is 0.2μ.
It was about m.
【００１７】（２）ＰＭＧＩ（シプレイ社製；ポリジメ
チルグルタルイミド）を回転塗布する。膜厚は０．２μ
ｍとした。塗布後、１７５℃、１０ｍｉｎのプリベーク
を行った（図４−２）。(2) PMGI (manufactured by Shipley Co .; polydimethylglutarimide) is spin coated. Thickness is 0.2μ
m. After the application, pre-baking was performed at 175 ° C. for 10 minutes (FIG. 4-2).
【００１８】（３）ＯＦＰＲ８００を回転塗布する。膜
厚は１．０μｍである。塗布後、９０℃、１０ｍｉｎの
プリベークを行った（図４−３）。(3) Spin coating of OFPR800. The film thickness is 1.0 μm. After application, prebaking was performed at 90 ° C. for 10 minutes (FIG. 4-3).
【００１９】（４）（３）で塗布したＯＦＰＲ８００を
露光エネルギー３０mJ/平方センチメートルで露光、Ｎ
ＭＤ−３（東京応化社製）を用いて現像を行った。パタ
ーン幅ａは（１）で形成したパターンより２μｍ大きい
５μｍとした。さらに、紫外線全面露光を行うことでＯ
ＦＰＲ８００を硬化させ、同時にＰＭＧＩを感光させる
（図４−４）。(4) The OFPR800 coated in (3) is exposed with an exposure energy of 30 mJ / square centimeter, and N
Development was performed using MD-3 (manufactured by Tokyo Ohka Co., Ltd.). The pattern width a was set to 5 μm, which was 2 μm larger than the pattern formed in (1). Further, by exposing the entire surface to ultraviolet rays, O
The FPR800 is cured and at the same time exposed to PMGI (FIG. 4-4).
【００２０】（５）ＮＭＤ−３により現像を行いＰＭＧ
Ｉを溶解させる。ここでＰＭＧＩの下部寸法ｃが最下層
の下部寸法ｂよりも小さい２．５μｍ程度になるように
現像時間を調整する。現像時間は１分とした（図４−
５）。(5) PMG developed by NMD-3
Dissolve I. Here, the developing time is adjusted so that the lower dimension c of PMGI is about 2.5 μm, which is smaller than the lower dimension b of the lowermost layer. The development time was 1 minute (Fig. 4-
5).
【００２１】（６）絶縁パターンを作るためのＡｌ2Ｏ3
をスパッタリングにより成膜する。膜厚は０．１μｍと
した（図４−６）。(6) Al 2 O 3 for forming an insulating pattern
Is formed by sputtering. The film thickness was 0.1 μm (FIGS. 4-6).
【００２２】（７）剥離も(7) Peeling
【実施例１】と同様に行う。これにより一層目のレジス
ト及びこの上の２層目、３層目のレジスト、堆積したＡ
ｌ2Ｏ3を除去する（図４−７）。こうしてできた絶縁パ
ターン寸法ｄを測定すると基板面内分布が一層目のレジ
ストパターン寸法分布と同じく３σが０．２μｍであっ
た。（１）を行わないで同様に絶縁パターンを形成した
場合の基板間分布は０．４μｍであり、寸法精度が大き
く向上した。The same procedure as in Example 1 is performed. As a result, the resist of the first layer, the resists of the second and third layers on the resist, and the deposited A
The removal l 2 O 3 (FIG. 4-7). When the insulating pattern dimension d thus formed was measured, the in-plane distribution of the substrate was 0.2 μm, which is the same as the first-layer resist pattern dimension distribution. When the insulating pattern was similarly formed without performing (1), the inter-substrate distribution was 0.4 μm, and the dimensional accuracy was greatly improved.
【００２３】（実施例３）本実施例は高精度配線パター
ンの形成に適用したものである。リフトオフのための下
部が凹のパターン形成はイメージリバース型レジストを
用いて行った。図５を用いて述べる。(Embodiment 3) This embodiment is applied to the formation of a high precision wiring pattern. An image reverse type resist was used to form a pattern having a concave lower portion for lift-off. It will be described with reference to FIG.
【００２４】（１）パターン寸法を決定するパターン
は、ＣＶＤ法で形成したＳｉＯ2膜を反応性イオンエッ
チングすることにより形成した（図５−１）。膜厚は
０．１μｍとした。パターン寸法精度は基板間分布３σ
が０．２μｍであった。(1) The pattern for determining the pattern size was formed by reactive ion etching a SiO 2 film formed by the CVD method (FIG. 5-1). The film thickness was 0.1 μm. Pattern dimension accuracy is 3σ between substrates
Was 0.2 μm.
【００２５】（２）イメージリバース型レジスト、たと
えばＡＺ５２１４（ヘキスト社製）を回転塗布する。膜
厚は１μｍである。塗布後９０℃１０分ベークを行う
（図５−２）。(2) An image reverse type resist, for example, AZ5214 (manufactured by Hoechst) is spin-coated. The film thickness is 1 μm. After application, baking is performed at 90 ° C. for 10 minutes (FIG. 5-2).
【００２６】（３）１０mJ/cm2で露光し、１００℃１０
分熱処理（リバーサルベーク）を行った後、全面露光、
現像を行って、逆台形のレジストパターンを形成する。
（図５−３）このときＳｉＯ2と接触している部分のレ
ジストの寸法ｃが、ＳｉＯ2の寸法ｂよりも小さくな
り、レジストの最上部の寸法（図５−ａ）がＳｉＯ2の
寸法（図５−ｂ）より大きくなるように現像時間を調節
する。(3) Exposure at 10 mJ / cm 2 and 100 ° C. for 10
After the heat treatment (reversal bake), the whole surface exposure,
Development is performed to form an inverted trapezoidal resist pattern.
(Figure 5-3) dimension c of the resist in this case the portion in contact with SiO 2 becomes smaller than the size of the SiO 2 b, the top of the dimension of the resist (FIG. 5-a) is SiO 2 dimensions The developing time is adjusted so as to be larger than (Fig. 5-b).
【００２７】（４）Ｃｒ，Ｃｕを蒸着により成膜する
（図５−４）。膜厚は合計１μｍとした。(4) Cr and Cu are deposited by vapor deposition (FIG. 5-4). The film thickness was 1 μm in total.
【００２８】（５）ＡＺ１０３リムーバ（ヘキスト社
製）中に浸漬し、レジスト及び、レジスト上のＣｒ，Ｃ
ｕを剥離（リフトオフ）する。この場合はＳｉＯ2パタ
ーンは絶縁膜として残した（図５−５）。この段階で配
線パターン寸法ｄを測定すると基板面内分布が最下層レ
ジスト寸法分布と同じく３σが０．２μｍであった。
（１）を行わないで同様に配線パターンを形成し寸法測
定すると基板間分布は０．４μｍとなるので寸法精度は
大きく向上した。(5) Immersing in AZ103 remover (manufactured by Hoechst), resist and Cr, C on the resist
u is peeled off (lifted off). In this case, the SiO 2 pattern was left as an insulating film (FIG. 5-5). When the wiring pattern dimension d was measured at this stage, the in-plane distribution of the substrate was 3 μm of 0.2 μm, which is the same as the distribution of the resist in the lowermost layer.
When the wiring pattern was similarly formed without performing step (1) and the dimension was measured, the inter-substrate distribution was 0.4 μm, so that the dimensional accuracy was greatly improved.
【００２９】[0029]
【発明の効果】本発明によると、リフトオフプロセスに
おいても、高精度パターニングが可能となる。（単層ポ
ジレジストパターンを形成する寸法精度と同等の精度が
得られる。）さらに測定が難しいレジストパターンの下
部寸法ｅを測定、管理する必要がなく、第一層目のパタ
ーン寸法を測定、管理するだけでよい。第一層目のパタ
ーンはそれ自体がレジストである場合は寸法を測定して
不具合があればパターンを作り直すことができる。ま
た、第一層目のパターンがレジストでない場合もそれを
作るためのレジストパターンを同様に作り直すことがで
きる。これにより不良発生を抑えることができるので製
品製造の能率が上がる。According to the present invention, highly precise patterning is possible even in the lift-off process. (Accuracy equivalent to the dimensional accuracy of forming a single-layer positive resist pattern is obtained.) It is not necessary to measure and manage the lower dimension e of the resist pattern, which is more difficult to measure, and the pattern dimension of the first layer is measured and managed. All you have to do is When the pattern of the first layer is a resist itself, the dimensions can be measured and the pattern can be recreated if there is a defect. Further, even when the pattern of the first layer is not a resist, the resist pattern for making it can be remade in the same manner. As a result, the occurrence of defects can be suppressed, so that the efficiency of product manufacturing is improved.
【図１】寸法を決定するパターンを設けたリフトオフ。FIG. 1 is a lift-off provided with a pattern for determining dimensions.
【図２】従来リフトオフ。FIG. 2 Conventional lift-off.
【図３】第一パターンを構造材とするリフトオフ。FIG. 3 is a lift-off using the first pattern as a structural material.
【図４】第一パターンを除去するリフトオフ。FIG. 4 is a lift-off for removing the first pattern.
【図５】第一パターンを構造材とするリフトオフ。FIG. 5 is a lift-off using the first pattern as a structural material.
１…リフトオフ用レジスト、 ２…基板、 ３…堆積させた膜、 ４…第一パターン、 ５…ＰＭＧＩ、 ６…ＯＦＰＲ８６００、 ａ…レジスト上部寸法、 ｂ…最下層パターン寸法、 ｃ…レジストと最下層パターンの接触分の寸法、 ｄ…リフトオフで形成した最終的なパターン寸法、 ｅ…レジストの下地と接する部分の寸法。 1 ... Lift-off resist, 2 ... Substrate, 3 ... Deposited film, 4 ... First pattern, 5 ... PMGI, 6 ... OFPR8600, a ... Resist top dimension, b ... Bottom layer pattern dimension, c ... Resist and bottom layer Dimension of pattern contact, d ... final pattern dimension formed by lift-off, e ... dimension of a portion in contact with the resist base.
Claims (3)
ン上に下部が凹の断面形状でかつ該第一のパターンとの
接触部の寸法が該第一のパターンの寸法より小さいレジ
ストパターンを形成し、その後、所望の膜を堆積し、さ
らに該レジストパターンおよび該第一のパターンを除去
することを特徴とするリフトオフパターン形成方法。1. A resist which forms a first pattern and has a concave cross-section on the first pattern and a dimension of a contact portion with the first pattern is smaller than the dimension of the first pattern. A lift-off pattern forming method comprising forming a pattern, then depositing a desired film, and further removing the resist pattern and the first pattern.
の上に請求項１に記載の形状のレジストパターンをリフ
トオフ用のマスクとして形成し、所望の膜を堆積し、レ
ジストパターンおよびその上部に堆積した膜を除去して
該第一のパターンのわきにパターンを形成することを特
徴とするリフトオフパターン形成方法。2. A first pattern as a structural material is formed, a resist pattern having the shape according to claim 1 is formed thereon as a lift-off mask, a desired film is deposited, and the resist pattern and the resist pattern are formed. A lift-off pattern forming method, characterized in that the film deposited on the upper part is removed to form a pattern beside the first pattern.
方法において、該第一のパターンがレジスト、あるいは
Ｓｉ，Ａｌ，Ｔａの酸化物、あるいは窒化物のいずれか
一つであることを特徴とするパターン形成方法。3. The pattern forming method according to claim 1 or 2, wherein the first pattern is one of a resist, an oxide of Si, Al, Ta, or a nitride. And a pattern forming method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6477494A JPH07273113A (en) | 1994-04-01 | 1994-04-01 | Pattern formation for lift-off process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6477494A JPH07273113A (en) | 1994-04-01 | 1994-04-01 | Pattern formation for lift-off process |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273113A true JPH07273113A (en) | 1995-10-20 |
Family
ID=13267897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6477494A Pending JPH07273113A (en) | 1994-04-01 | 1994-04-01 | Pattern formation for lift-off process |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273113A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011096707A (en) * | 2009-10-27 | 2011-05-12 | Stanley Electric Co Ltd | Manufacturing method of semiconductor element |
-
1994
- 1994-04-01 JP JP6477494A patent/JPH07273113A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011096707A (en) * | 2009-10-27 | 2011-05-12 | Stanley Electric Co Ltd | Manufacturing method of semiconductor element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1173689A (en) | Electron beam exposed positive resist mask process | |
| JP3448838B2 (en) | Manufacturing method of magnetoresistive head | |
| JPH02218010A (en) | Manufacture of thin film magnetic recording head | |
| JPH07273113A (en) | Pattern formation for lift-off process | |
| US6866988B2 (en) | Methods for measuring photoresist dimensions | |
| JPS60182134A (en) | Pattern forming method | |
| JP3920222B2 (en) | Magnetoresistive head manufacturing method | |
| JP2789969B2 (en) | Method for forming contact hole in semiconductor device | |
| JPS589944B2 (en) | photo mask | |
| JPH02156244A (en) | Pattern forming method | |
| KR100928513B1 (en) | Manufacturing method of semiconductor device | |
| JPH03142466A (en) | Production of semiconductor device and mask used for the production | |
| KR100310942B1 (en) | Photolithography techniques for superconducting device | |
| KR100310937B1 (en) | Photolithography Method for Superconducting Devices | |
| JPS583232A (en) | Forming method for pattern | |
| JP2713061B2 (en) | Method of forming resist pattern | |
| KR100221912B1 (en) | Manufacturing method of magnetoresistive type head | |
| KR930006133B1 (en) | M.o.s. contact hole forming method | |
| JPS6086543A (en) | Formation of micropattern | |
| CN114706275A (en) | Process for preventing photoresist bleaching and glue cracking | |
| JPH0821574B2 (en) | Pattern forming method | |
| CN116931390A (en) | Stripping method | |
| JP2699924B2 (en) | Ceramic substrate and method of manufacturing the same | |
| JPH0350719A (en) | Formation of fine pattern | |
| JPH03104113A (en) | Formation of resist pattern |