JPH07273027A - Manufacture of semiconductor substrate and semiconductor device - Google Patents
Manufacture of semiconductor substrate and semiconductor deviceInfo
- Publication number
- JPH07273027A JPH07273027A JP6057728A JP5772894A JPH07273027A JP H07273027 A JPH07273027 A JP H07273027A JP 6057728 A JP6057728 A JP 6057728A JP 5772894 A JP5772894 A JP 5772894A JP H07273027 A JPH07273027 A JP H07273027A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- film
- amorphous semiconductor
- substrate
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、例えばアクティブマト
リックス型の画像表示装置やイメージセンサー等に利用
でき、硝子等の絶縁性基板上に設けられたＴＦＴ（薄膜
トランジスター）を用いた半導体装置の製造方法および
それに用いる半導体膜の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention can be used in, for example, an active matrix type image display device, an image sensor, etc., and manufactures a semiconductor device using a TFT (thin film transistor) provided on an insulating substrate such as glass. The present invention relates to a method and a method for manufacturing a semiconductor film used therein.
【０００２】[0002]
【従来の技術】上記半導体装置としては、ＴＦＴを画素
の駆動に用いるアクティブマトリクス型液晶表示装置や
イメージセンサー等が知られている。これらの装置に用
いられるＴＦＴには、薄膜状のシリコン半導体を用いる
のが一般的である。薄膜状のシリコン半導体としては、
非晶質シリコン（ａ−Ｓｉ）半導体からなるものと結晶
性を有するシリコン半導体からなるものの２つに大別さ
れる。2. Description of the Related Art As the above-mentioned semiconductor device, an active matrix type liquid crystal display device, an image sensor and the like which use a TFT for driving a pixel are known. A thin film silicon semiconductor is generally used for the TFT used in these devices. As a thin film silicon semiconductor,
The amorphous silicon (a-Si) semiconductor is roughly divided into two types, that is, a crystalline silicon semiconductor.
【０００３】非晶質シリコン半導体は作製温度が低く、
気相法で比較的容易に作製することが可能で量産性に富
むため、最も一般的に用いられているが、導電性等の物
性が結晶性を有するシリコン半導体に比べて劣る。この
ため、今後、より高速特性を得るためには、結晶性を有
するシリコン半導体からなるＴＦＴの作製方法の確立が
強く求められていた。尚、結晶性を有するシリコン半導
体としては、多結晶シリコン、微結晶シリコン、結晶成
分を含む非晶質シリコン、結晶性と非晶質性の中間の状
態を有するセミアモルファスシリコン等が知られてい
る。Amorphous silicon semiconductors have a low fabrication temperature,
It is most commonly used because it can be relatively easily manufactured by the vapor phase method and is highly producible, but its physical properties such as conductivity are inferior to those of crystalline silicon semiconductors. Therefore, in the future, in order to obtain higher speed characteristics, there is a strong demand for establishment of a method for manufacturing a TFT made of a crystalline silicon semiconductor. Note that as a crystalline silicon semiconductor, polycrystalline silicon, microcrystalline silicon, amorphous silicon containing a crystalline component, semi-amorphous silicon having an intermediate state between crystalline and amorphous, and the like are known. .
【０００４】結晶性を有する薄膜状のシリコン半導体を
得る方法としては、以下の方法が知られている。The following methods are known as methods for obtaining a crystalline thin-film silicon semiconductor.
【０００５】（１）成膜時に結晶性を有する膜を直接成
膜する方法 （２）非晶質の半導体膜を成膜しておき、レーザー光の
エネルギーにより結晶性を有せしめる方法 （３）非晶質の半導体膜を成膜しておき、熱エネルギー
を加えることにより結晶性を有せしめる方法 しかしながら、（１）の方法では、成膜工程と同時に結
晶化が進行するので、大粒径の結晶性シリコンを得るに
はシリコン膜の厚膜化が不可欠であり、良好な半導体物
性を有する膜を基板上に全面に渡って均一に成膜するこ
とが技術上困難である。また成膜温度が６００℃以上と
高いので、安価な硝子基板が使用できないというコスト
上の問題があった。(1) A method of directly forming a film having crystallinity at the time of film formation (2) A method of forming an amorphous semiconductor film in advance and making it crystalline by the energy of laser light (3) A method of forming an amorphous semiconductor film in advance and imparting crystallinity by applying heat energy. However, in the method (1), crystallization progresses at the same time as the film formation step, so In order to obtain crystalline silicon, thickening of the silicon film is indispensable, and it is technically difficult to uniformly form a film having good semiconductor properties over the entire surface of the substrate. Further, since the film forming temperature is as high as 600 ° C. or higher, there is a cost problem that an inexpensive glass substrate cannot be used.
【０００６】（２）の方法では、溶融して固化する過程
の結晶化現象を利用するため、小粒径ながら粒界が良好
に処理され、高品質な結晶性シリコン膜が得られる。し
かし、現在最も一般的に使用されているエキシマレーザ
ーを例にとると、レーザー光の照射面積が小さくスルー
プットが低いという問題がまず有り、また大面積基板の
全面を均一に処理するにはレーザーの安定性が充分では
なく、次世代の技術という感が強い。In the method (2), since the crystallization phenomenon in the process of melting and solidifying is utilized, the grain boundaries are favorably processed with a small grain size, and a high quality crystalline silicon film is obtained. However, taking the most commonly used excimer laser as an example, there is a problem that the irradiation area of the laser beam is small and throughput is low. The stability is not sufficient, and there is a strong sense of being a next-generation technology.
【０００７】（３）の方法は、上記（１）および（２）
の方法と比較すると大面積の場合に対応できるという利
点はあるが、結晶化に際し６００℃以上の高温にて数十
時間にわたる加熱処理が必要である。すなわち、安価な
硝子基板の使用とスループットの向上を考えると、加熱
温度を下げ、さらに短時間で結晶化させるという相反す
る問題点を同時に解決する必要がある。また、（３）の
方法では、固相結晶化現象を利用するため、結晶粒は基
板面に平行に拡がって数μｍの粒径を持つものさえ現れ
るが、成長した結晶粒同士がぶつかり合って粒界が形成
されるため、その粒界はキャリアに対するトラップ準位
として働き、ＴＦＴの移動度を低下させる大きな原因と
なっている。The method (3) is based on the above (1) and (2).
Although it has an advantage of being able to cope with a large area as compared with the method of 1, the crystallization requires a heat treatment at a high temperature of 600 ° C. or higher for several tens of hours. That is, considering the use of an inexpensive glass substrate and the improvement of throughput, it is necessary to simultaneously solve the conflicting problems of lowering the heating temperature and crystallizing in a shorter time. Further, in the method (3), since the solid-phase crystallization phenomenon is utilized, the crystal grains spread parallel to the substrate surface and even have a grain size of several μm, but grown crystal grains collide with each other. Since a grain boundary is formed, the grain boundary acts as a trap level for carriers, which is a major cause of lowering the mobility of the TFT.
【０００８】そこで、上記のような様々な問題点を全て
解決するため、上記の（３）の方法における結晶化に必
要な温度の低温化と処理時間の短縮とを両立させ、さら
には粒界の影響を最小限に留めた結晶性シリコン薄膜の
作製方法が提案されている（特願平５−２１８１５６
号）。この提案方法では、結晶成長の核としてＮｉ等の
不純物金属元素を非晶質シリコン膜に導入することによ
り、結晶化初期の核生成速度とその後の核成長速度が飛
躍的に向上され、従来では考えられなかったような５８
０℃以下の温度において４時間程度の熱処理で十分な結
晶性が得られる。このメカニズムは現状では明らかでは
ないが、不純物金属元素を核とした結晶核発生が早期に
起こり、その後その不純物金属元素が触媒となって結晶
成長が急激に進行するものと推測される。Therefore, in order to solve all of the above-mentioned various problems, both the lowering of the temperature necessary for the crystallization and the shortening of the processing time in the above method (3) are achieved, and further, the grain boundary. There has been proposed a method for producing a crystalline silicon thin film in which the influence of the above is minimized (Japanese Patent Application No. 5-218156).
issue). In this proposed method, by introducing an impurity metal element such as Ni into the amorphous silicon film as a nucleus for crystal growth, the nucleation rate in the initial stage of crystallization and the subsequent nucleus growth rate are dramatically improved. 58 I couldn't think of
Sufficient crystallinity can be obtained by heat treatment at a temperature of 0 ° C. or lower for about 4 hours. Although this mechanism is not clear at present, it is presumed that crystal nucleation with an impurity metal element as a nucleus occurs at an early stage, and then the impurity metal element serves as a catalyst for rapid crystal growth.
【０００９】また、この提案方法による場合には、基板
の一部に選択的に不純物金属元素を導入することによ
り、レーザー結晶化のように同一基板内に選択的に結晶
性シリコン膜と非晶質シリコン膜とを形成することが可
能となる。さらに、その後に熱処理を継続させると、選
択的に不純物金属元素が導入され結晶化している部分か
ら、その周辺部の非晶質部分へと横方向（基板表面に平
行な方向）に結晶成長部分が延びる現象が起きる。この
横方向結晶成長部分を以後ではラテラル成長部と呼ぶ。
このラテラル成長部では基板表面と平行に針状あるいは
柱状の結晶が成長方向に沿って延びており、その成長方
向において結晶粒界が存在しない。Further, in the case of this proposed method, by selectively introducing an impurity metal element into a part of the substrate, a crystalline silicon film and an amorphous silicon film are selectively formed in the same substrate as in laser crystallization. It is possible to form a high quality silicon film. Further, if the heat treatment is continued after that, the crystal growth portion is laterally (direction parallel to the substrate surface) from the portion where the impurity metal element is selectively introduced and crystallized to the amorphous portion in the peripheral portion. Phenomenon occurs. This lateral crystal growth portion is hereinafter referred to as a lateral growth portion.
In this lateral growth portion, needle-like or columnar crystals extend parallel to the substrate surface along the growth direction, and there are no crystal grain boundaries in the growth direction.
【００１０】故に、このラテラル成長部を利用してＴＦ
Ｔのチャネル部を形成することにより、高性能なＴＦＴ
が実現可能となる。その際、図１０に示したようにラテ
ラル成長部５０２に対しソース領域５０４、チャネル領
域５０５、ドレイン領域５０６を配置することにより、
キャリアが移動する方向と結晶成長方向が同一方向とな
り、キャリアの移動方向に結晶粒界が存在しない高移動
度ＴＦＴが実現できる。また、図１１に示したようにラ
テラル成長部６０２に対しソース領域６０４、チャネル
領域６０５、ドレイン領域６０６を配置することによ
り、ドレイン端部の電界集中領域での粒界部分を無く
し、ＴＦＴ動作時の特性劣化の原因となるドレイン端部
での粒界トラップ密度を低減することでオン・オフ比の
大きいＴＦＴが作成可能となる。以上述べたように特願
５−２１８１５６で提案されている技術を用いると、高
性能ＴＦＴが得られる上に様々なニーズに応じたＴＦＴ
を同一基板上で作り分けることも可能である。Therefore, by utilizing this lateral growth portion, TF
High-performance TFT by forming the channel part of T
Can be realized. At that time, by arranging the source region 504, the channel region 505, and the drain region 506 with respect to the lateral growth portion 502 as shown in FIG.
It is possible to realize a high-mobility TFT in which the carrier moving direction and the crystal growth direction are the same, and no crystal grain boundaries exist in the carrier moving direction. Further, as shown in FIG. 11, by arranging the source region 604, the channel region 605, and the drain region 606 with respect to the lateral growth portion 602, the grain boundary portion in the electric field concentration region at the drain end is eliminated, and when the TFT operates. By reducing the grain boundary trap density at the drain end, which causes the deterioration of the characteristics, it is possible to manufacture a TFT having a large on / off ratio. As described above, when the technique proposed in Japanese Patent Application No. 5-218156 is used, a high-performance TFT can be obtained and a TFT meeting various needs.
It is also possible to make different types on the same substrate.
【００１１】[0011]
【発明が解決しようとする課題】ところで、上記提案方
法の技術では、シリコン膜中に不純物金属元素を導入す
る方法として、以下の方法の適用が提案されている。In the technique of the above proposed method, the following method is proposed as a method for introducing an impurity metal element into a silicon film.
【００１２】（ａ）シリコン膜表面に、直接に又は選択
注入用のマスクを形成した状態で、不純物金属元素とシ
リコンの化合物膜又は不純物金属元素膜をスパッタ法等
によって成膜した後、加熱してシリコン膜中に不純物金
属元素を拡散させる方法 （ｂ）シリコン膜表面に、直接に又は選択注入用のマス
クを形成した状態で、不純物金属元素製電極を有するプ
ラズマチャンバー内でプラズマ処理を行うことにより、
シリコン膜表面に不純物金属元素を堆積させた後、加熱
してシリコン膜中に不純物金属元素を拡散させる方法 （ｃ） シリコン膜表面に、直接に又は選択注入用のマ
スクを形成した状態で、不純物金属元素をイオンドーピ
ング法によりシリコン膜中に不純物金属元素を注入する
方法 上記不純物元素は上述のように非晶質シリコン膜の多結
晶化を促進する役割を果たす。また、シリコン膜中への
不純物元素の注入は、極微量の注入であること、大面積
にわたって均一な注入量制御が必要であることの二点が
重要な要素である。以上二つの観点から特願５−２１８
１５６に例示された注入手法について検証を行うと、
（ａ）に示した手法の場合には、スパッタ膜厚を大面積
にわたって均一に制御することは技術的に不可能であ
る。（ｂ）に示した手法も基本的には（ａ）のスパッタ
法と同じ手法である。したがって、同様に制御性よく成
膜することは技術的に不可能である。（ｃ）に示した手
法の場合、元素の注入量が微小であるため既存の装置で
は注入量の制御が困難である。(A) A film of a compound of an impurity metal element and silicon or a film of an impurity metal element is formed on the surface of a silicon film directly or with a mask for selective implantation formed by sputtering or the like, and then heated. Method of diffusing an impurity metal element into a silicon film by (b) performing plasma treatment in a plasma chamber having an electrode made of an impurity metal element directly or with a mask for selective implantation formed on the surface of the silicon film. Due to
A method of depositing an impurity metal element on the surface of a silicon film and then heating it to diffuse the impurity metal element into the silicon film. (C) Impurities are directly or in the state where a mask for selective implantation is formed on the surface of the silicon film. Method of Injecting Impurity Metal Element into Silicon Film by Ion Doping Method with Metal Element The impurity element plays a role of promoting polycrystallization of the amorphous silicon film as described above. Further, the implantation of the impurity element into the silicon film has two important factors, that is, the implantation of a very small amount and the need for uniform implantation amount control over a large area. From the above two viewpoints, Japanese Patent Application No. 5-218
When the injection method exemplified in 156 is verified,
In the case of the method shown in (a), it is technically impossible to uniformly control the sputtered film thickness over a large area. The method shown in (b) is also basically the same as the sputtering method in (a). Therefore, it is technically impossible to form a film with good controllability as well. In the case of the method shown in (c), it is difficult to control the injection amount in the existing device because the injection amount of the element is minute.
【００１３】以上述べたように既存の装置を用いる場合
には、該結晶化を助長する元素の半導体膜中への導入を
制御性よく実行するのは不可能である。As described above, when the existing device is used, it is impossible to controllably introduce the element promoting the crystallization into the semiconductor film.
【００１４】本発明は、このような従来技術の課題を解
決すべくなされたものであり、非晶質半導体膜中に結晶
化を助長する元素を低濃度で均一性良く注入できる半導
体基板の製造方法を提供することを目的とする。他の目
的としては、得られた半導体基板を用いる半導体装置の
製造方法を提供する。The present invention has been made to solve the above problems of the prior art, and manufactures a semiconductor substrate in which an element that promotes crystallization can be injected into an amorphous semiconductor film at a low concentration and with good uniformity. The purpose is to provide a method. Another object is to provide a method of manufacturing a semiconductor device using the obtained semiconductor substrate.
【００１５】[0015]
【課題を解決するための手段】本発明の半導体基板の製
造方法は、絶縁性表面を有する基板の該絶縁性表面の
上、または基板を覆って形成された絶縁膜の上に、非晶
質半導体膜を形成する工程と、該非晶質半導体膜の上
に、結晶化を助長する元素を微量添加した層を形成する
工程と、加熱処理を行って、該層中の該元素を該非晶質
半導体膜中へ拡散導入し、該非晶質半導体膜を多結晶化
させる工程とを含むので、そのことにより上記目的が達
成される。According to a method of manufacturing a semiconductor substrate of the present invention, an amorphous film is formed on a substrate having an insulating surface or on an insulating film formed so as to cover the substrate. A step of forming a semiconductor film, a step of forming a layer on the amorphous semiconductor film to which a trace amount of an element that promotes crystallization is added, and a heat treatment, so that the element in the layer becomes amorphous. And diffusing and introducing into the semiconductor film to polycrystallize the amorphous semiconductor film, whereby the above object is achieved.
【００１６】この半導体基板の製造方法において、前記
非晶質半導体膜と前記結晶化を助長する元素を微量添加
した層との間に、一部に開口部を有する、該元素の拡散
防止用のブロッキング層を形成するようにしてもよい。In this method for manufacturing a semiconductor substrate, an opening is partially formed between the amorphous semiconductor film and the layer to which a trace amount of an element promoting crystallization is added, which is for preventing diffusion of the element. You may make it form a blocking layer.
【００１７】この半導体基板の製造方法において、前記
非晶質半導体膜上に形成した前記層を島状に形成した
後、加熱処理を行って該島中の該元素の該非晶質半導体
膜中へ選択的に導入し多結晶化させるようにしてもよ
い。In this method of manufacturing a semiconductor substrate, after the layer formed on the amorphous semiconductor film is formed into an island shape, heat treatment is performed to move the element in the island into the amorphous semiconductor film. You may make it introduce | transduce selectively and polycrystallize.
【００１８】この半導体基板の製造方法において、前記
結晶化を助長する元素を微量添加した層として、スピン
・オン・グラス法を用いて形成した絶縁膜を用いるよう
にしてもよい。In this method for manufacturing a semiconductor substrate, an insulating film formed by using a spin-on-glass method may be used as the layer to which a small amount of the element that promotes crystallization is added.
【００１９】この半導体基板の製造方法において、前記
結晶化を助長する元素を微量添加した層として、スパッ
タ法を用いて形成した絶縁膜を用いるようにしてもよ
い。In this method of manufacturing a semiconductor substrate, an insulating film formed by a sputtering method may be used as the layer to which a small amount of the element that promotes crystallization is added.
【００２０】この半導体基板の製造方法において、前記
結晶化を助長する元素を微量添加した層として、ＥＢ蒸
着法を用いて形成した絶縁膜を用いるようにしてもよ
い。In this method of manufacturing a semiconductor substrate, an insulating film formed by an EB vapor deposition method may be used as the layer to which a small amount of the element that promotes crystallization is added.
【００２１】この半導体基板の製造方法において、前記
結晶化を助長する元素を微量添加した層として、電着法
を用いて形成した絶縁膜を用いるようにしてもよい。In this method of manufacturing a semiconductor substrate, an insulating film formed by an electrodeposition method may be used as the layer to which a small amount of the element that promotes crystallization is added.
【００２２】本発明の半導体基板の製造方法は、絶縁性
表面を有する基板の該絶縁性表面の上、または基板を覆
って形成された絶縁膜の上に、非晶質半導体膜を形成す
る工程と、該非晶質半導体膜の上に、結晶化を助長する
元素を微量添加した感光性材料からなる島を形成する工
程と、加熱処理を行って、該島中の該元素を該非晶質半
導体膜中へ拡散導入し、該非晶質半導体膜を多結晶化さ
せる工程とを含むので、そのことにより上記目的が達成
される。The method of manufacturing a semiconductor substrate of the present invention comprises a step of forming an amorphous semiconductor film on the insulating surface of a substrate having an insulating surface or on an insulating film formed so as to cover the substrate. And a step of forming on the amorphous semiconductor film an island made of a photosensitive material to which a small amount of an element that promotes crystallization is added, and heat treatment is performed to remove the element in the island from the amorphous semiconductor film. And diffusing and introducing into the film to polycrystallize the amorphous semiconductor film, whereby the above object is achieved.
【００２３】本発明の半導体基板の製造方法において、
前記非晶質半導体膜としてシリコンを用いることができ
る。また、前記非晶質半導体膜の結晶化を助長する元素
として、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｆｅ、Ｃｕ、Ａｇ、
Ａｕ、Ｉｎ、Ｓｎ、Ｐ、Ａｓ、Ｓｂの内いずれか一つ又
はこれらの元素を複数種組み合わせたものを用いること
ができる。また、前記非晶質半導体膜の結晶化を助長す
る元素を微量添加した層中の該元素の濃度を１×１０18
ａｔｏｍｓ／ｃｍ3〜１×１０20ａｔｏｍｓ／ｃｍ3の間
とするのが好ましい。In the method for manufacturing a semiconductor substrate of the present invention,
Silicon may be used as the amorphous semiconductor film. Further, as elements that promote crystallization of the amorphous semiconductor film, Ni, Co, Pd, Pt, Fe, Cu, Ag,
Any one of Au, In, Sn, P, As, and Sb or a combination of a plurality of these elements can be used. Further, the concentration of the element in the layer to which a trace amount of the element that promotes crystallization of the amorphous semiconductor film is added is 1 × 10 18.
It is preferably between atoms / cm 3 and 1 × 10 20 atoms / cm 3 .
【００２４】本発明の半導体装置の製造方法は、絶縁性
表面を有する基板の該絶縁性表面の上、または基板を覆
って形成された絶縁膜の上に、非晶質半導体膜を形成す
る工程と、該非晶質半導体膜の上に、結晶化を助長する
元素を微量添加した感光性材料からなる島を形成する工
程と、加熱処理を行って、該島中の該元素を該非晶質半
導体膜中へ拡散導入し、該非晶質半導体膜を多結晶化さ
せて部分的に多結晶となった半導体膜を得る工程と、該
部分的に多結晶となった半導体膜の上に、該部分的に多
結晶となった半導体膜の結晶成長方向と概略平行な導電
方向を持つ半導体装置を配置する工程とを含むので、そ
のことにより上記目的が達成される。The method of manufacturing a semiconductor device according to the present invention comprises a step of forming an amorphous semiconductor film on the insulating surface of a substrate having an insulating surface or on an insulating film formed so as to cover the substrate. And a step of forming on the amorphous semiconductor film an island made of a photosensitive material to which a small amount of an element that promotes crystallization is added, and heat treatment is performed to remove the element in the island from the amorphous semiconductor film. A step of diffusing and introducing into the film to polycrystallize the amorphous semiconductor film to obtain a partially polycrystallized semiconductor film; The step of arranging a semiconductor device having a conductive direction substantially parallel to the crystal growth direction of the semiconductor film which is substantially polycrystalline is included, whereby the above object is achieved.
【００２５】本発明の半導体装置の製造方法は、絶縁性
表面を有する基板の該絶縁性表面の上、または基板を覆
って形成された絶縁膜の上に、非晶質半導体膜を形成す
る工程と、一部に開口部を有する、該元素の拡散防止用
のブロッキング層を形成する工程と、該非晶質半導体膜
の上に、結晶化を助長する元素を微量添加した層を形成
する工程と、加熱処理を行って、該層中の該元素を該非
晶質半導体膜中へ拡散導入し、該非晶質半導体膜を多結
晶化させて部分的に多結晶となった半導体膜を得る工程
と、該部分的に多結晶となった半導体膜の上に、該部分
的に多結晶となった半導体膜の結晶成長方向と概略平行
な導電方向を持つ半導体装置を配置する工程とを含むの
で、そのことにより上記目的が達成される。A method of manufacturing a semiconductor device according to the present invention comprises a step of forming an amorphous semiconductor film on a substrate having an insulating surface, or on an insulating film formed so as to cover the substrate. And a step of forming a blocking layer for preventing diffusion of the element having an opening in a part thereof, and a step of forming a layer on the amorphous semiconductor film to which a trace amount of an element promoting crystallization is added. A step of performing heat treatment to diffuse and introduce the element in the layer into the amorphous semiconductor film to polycrystallize the amorphous semiconductor film to obtain a partially polycrystalline semiconductor film; A step of disposing a semiconductor device having a conduction direction substantially parallel to a crystal growth direction of the partially polycrystalline semiconductor film on the partially polycrystalline semiconductor film, Thereby, the above object is achieved.
【００２６】本発明の半導体装置の製造方法は、絶縁性
表面を有する基板の該絶縁性表面の上、または基板を覆
って形成された絶縁膜の上に、非晶質半導体膜を形成す
る工程と、該非晶質半導体膜の上に、結晶化を助長する
元素を微量添加した島状の層を形成する工程と、加熱処
理を行って、該層中の該元素を該非晶質半導体膜中へ拡
散導入し、該非晶質半導体膜を多結晶化させて部分的に
多結晶となった半導体膜を得る工程と、該部分的に多結
晶となった半導体膜の上に、該部分的に多結晶となった
半導体膜の結晶成長方向と概略平行な導電方向を持つ半
導体装置を配置する工程とを含むので、そのことにより
上記目的が達成される。A method of manufacturing a semiconductor device according to the present invention comprises a step of forming an amorphous semiconductor film on an insulating surface of a substrate having an insulating surface or on an insulating film formed so as to cover the substrate. And a step of forming an island-shaped layer on the amorphous semiconductor film in which a trace amount of an element that promotes crystallization is added, and heat treatment is performed to remove the element in the layer from the amorphous semiconductor film. Diffusing and introducing into the amorphous semiconductor film to polycrystallize the amorphous semiconductor film to obtain a partially polycrystalline semiconductor film; and Since the method includes the step of disposing a semiconductor device having a conductive direction substantially parallel to the crystal growth direction of the polycrystal semiconductor film, the above object is achieved thereby.
【００２７】本発明の半導体装置の製造方法は、絶縁性
表面を有する基板の該絶縁性表面の上、または基板を覆
って形成された絶縁膜の上に、非晶質半導体膜を形成す
る工程と、該非晶質半導体膜の上に、結晶化を助長する
元素を微量添加した感光性材料からなる島を形成する工
程と、加熱処理を行って、該島中の該元素を該非晶質半
導体膜中へ拡散導入し、該非晶質半導体膜を多結晶化さ
せて部分的に多結晶となった半導体膜を得る工程と、該
部分的に多結晶となった半導体膜の上に、該部分的に多
結晶となった半導体膜の結晶成長方向と概略垂直な導電
方向を持つ半導体装置を配置する工程とを含むので、そ
のことにより上記目的が達成される。A method of manufacturing a semiconductor device according to the present invention comprises a step of forming an amorphous semiconductor film on a substrate having an insulating surface, or on an insulating film formed so as to cover the substrate. And a step of forming on the amorphous semiconductor film an island made of a photosensitive material to which a small amount of an element that promotes crystallization is added, and heat treatment is performed to remove the element in the island from the amorphous semiconductor film. A step of diffusing and introducing into the film to polycrystallize the amorphous semiconductor film to obtain a partially polycrystallized semiconductor film; The step of arranging a semiconductor device having a conductive direction substantially perpendicular to the crystal growth direction of the semiconductor film which has become a polycrystal is included, thereby achieving the above object.
【００２８】本発明の半導体装置の製造方法は、絶縁性
表面を有する基板の該絶縁性表面の上、または基板を覆
って形成された絶縁膜の上に、非晶質半導体膜を形成す
る工程と、一部に開口部を有する、該元素の拡散防止用
のブロッキング層を形成する工程と、該非晶質半導体膜
の上に、結晶化を助長する元素を微量添加した層を形成
する工程と、加熱処理を行って、該層中の該元素を該非
晶質半導体膜中へ拡散導入し、該非晶質半導体膜を多結
晶化させて部分的に多結晶となった半導体膜を得る工程
と、該部分的に多結晶となった半導体膜の上に、該部分
的に多結晶となった半導体膜の結晶成長方向と概略垂直
な導電方向を持つ半導体装置を配置する工程とを含むの
で、そのことにより上記目的が達成される。A method of manufacturing a semiconductor device according to the present invention comprises a step of forming an amorphous semiconductor film on an insulating surface of a substrate having an insulating surface or on an insulating film formed so as to cover the substrate. And a step of forming a blocking layer for preventing diffusion of the element having an opening in a part thereof, and a step of forming a layer on the amorphous semiconductor film to which a trace amount of an element promoting crystallization is added. A step of performing heat treatment to diffuse and introduce the element in the layer into the amorphous semiconductor film to polycrystallize the amorphous semiconductor film to obtain a partially polycrystalline semiconductor film; A step of disposing a semiconductor device having a conductive direction substantially perpendicular to a crystal growth direction of the partially polycrystalline semiconductor film on the partially polycrystalline semiconductor film, Thereby, the above object is achieved.
【００２９】本発明の半導体装置の製造方法は、絶縁性
表面を有する基板の該絶縁性表面の上、または基板を覆
って形成された絶縁膜の上に、非晶質半導体膜を形成す
る工程と、該非晶質半導体膜の上に、結晶化を助長する
元素を微量添加した島状の層を形成する工程と、加熱処
理を行って、該層中の該元素を該非晶質半導体膜中へ拡
散導入し、該非晶質半導体膜を多結晶化させて部分的に
多結晶となった半導体膜を得る工程と、該部分的に多結
晶となった半導体膜の上に、該部分的に多結晶となった
半導体膜の結晶成長方向と概略垂直な導電方向を持つ半
導体装置を配置する工程とを含むので、そのことにより
上記目的が達成される。The method of manufacturing a semiconductor device according to the present invention comprises a step of forming an amorphous semiconductor film on the insulating surface of a substrate having an insulating surface or on an insulating film formed so as to cover the substrate. And a step of forming an island-shaped layer on the amorphous semiconductor film in which a trace amount of an element that promotes crystallization is added, and heat treatment is performed to remove the element in the layer from the amorphous semiconductor film. Diffusing and introducing into the amorphous semiconductor film to polycrystallize the amorphous semiconductor film to obtain a partially polycrystalline semiconductor film; and Since the method includes the step of disposing a semiconductor device having a conductive direction substantially perpendicular to the crystal growth direction of the polycrystal semiconductor film, the above object is achieved thereby.
【００３０】[0030]
【作用】以下に、本発明の手法による該結晶化を助長す
る元素の該非晶質半導体膜中への低濃度注入機構につい
て説明する。本発明の最大の特徴は、該結晶化を助長す
る元素の供給ソースとして、該結晶化を助長する元素を
微量混入した層を用いる点である。この場合、該結晶化
を助長する元素の該非晶質半導体膜中への注入は、熱拡
散という形で行われ、その拡散速度（Ｆ）は下記１式で
示される。The mechanism for injecting the element promoting the crystallization into the amorphous semiconductor film at a low concentration according to the method of the present invention will be described below. The greatest feature of the present invention is that a layer containing a trace amount of the element promoting the crystallization is used as a supply source of the element promoting the crystallization. In this case, the injection of the element promoting the crystallization into the amorphous semiconductor film is performed in the form of thermal diffusion, and the diffusion rate (F) is represented by the following formula 1.
【００３１】[0031]
【数１】 [Equation 1]
【００３２】ここで、拡散速度の式の微分部分Here, the differential part of the equation of diffusion rate
【００３３】[0033]
【数２】 [Equation 2]
【００３４】は濃度勾配、また、Ｄは、拡散係数と呼ば
れる温度のみを変数とし、下記２式で与えられる。Is a concentration gradient, and D is given by the following two equations with only the temperature called the diffusion coefficient being a variable.
【００３５】[0035]
【数３】 [Equation 3]
【００３６】ここで、Ｄ0、ｋ、Ｅａの各々は定数、Ｔ
は温度である。Here, each of D 0 , k, and Ea is a constant, T
Is the temperature.
【００３７】上記１式および２式から明かなように、注
入量は、該結晶化を助長する元素を微量混入した層中の
該結晶化を助長する元素の濃度、加熱処理の温度及び加
熱処理の時間の三つの要素によって決定される。As is clear from the above equations 1 and 2, the implantation amount is the concentration of the element promoting the crystallization in the layer in which a trace amount of the element promoting the crystallization is mixed, the temperature of the heat treatment and the heat treatment. Is determined by three factors of time.
【００３８】上述の三要素のうち、加熱処理の温度が不
純物の拡散速度を左右し、加熱処理の時間が不純物の拡
散長を左右する。したがって、該結晶化を助長する元素
を微量混入した層中の該結晶化を助長する元素の濃度が
一定であれば、加熱処理の温度と時間とによって該非晶
質半導体膜中への該結晶化を助長する元素の注入量を制
御することが可能であり、その制御性及び再現性の良さ
は、一般によく知られている技術である。Among the above three elements, the temperature of the heat treatment affects the diffusion rate of the impurities, and the time of the heat treatment affects the diffusion length of the impurities. Therefore, if the concentration of the element that promotes the crystallization is constant in the layer in which a trace amount of the element that promotes the crystallization is mixed, the crystallization into the amorphous semiconductor film depends on the temperature and time of the heat treatment. It is possible to control the injection amount of the element that promotes the above, and the good controllability and reproducibility are generally well known techniques.
【００３９】ところで、不純物の拡散速度の大きさは、
その濃度勾配によっても大きく左右され、濃度勾配が大
きければ拡散速度も大きく、濃度勾配が小さければ拡散
速度も小さい。したがって拡散源として使用する膜中の
該結晶化を助長する元素の濃度が高ければ、濃度勾配が
大きく拡散速度も大きいためより多くの不純物元素の移
動が行われ、逆に拡散源として使用する膜中の該結晶化
を助長する元素の濃度が低ければ、濃度勾配が小さく拡
散速度も小さいためわずかな量の不純物元素の移動しか
行われない。By the way, the magnitude of the diffusion rate of impurities is
It is also largely influenced by the concentration gradient, and if the concentration gradient is large, the diffusion rate is large, and if the concentration gradient is small, the diffusion rate is small. Therefore, if the concentration of the element that promotes the crystallization in the film used as the diffusion source is high, more impurity elements are moved because the concentration gradient is large and the diffusion rate is large, and conversely the film used as the diffusion source is used. If the concentration of the element that promotes the crystallization is low, the concentration gradient is small and the diffusion rate is also small, so that only a slight amount of the impurity element is moved.
【００４０】このように拡散源として使用する膜中の該
結晶化を助長する元素の濃度を低く抑えることによって
不純物元素の拡散速度を小さく抑えることが可能であ
り、加熱処理の温度及び加熱処理の時間による拡散の制
御との組合せによって、より厳密な不純物元素注入量の
制御を行うことが可能である。以上述べて来たように、
本発明の手法によって非晶質半導体膜の結晶化を助長す
る不純物元素の非晶質半導体膜中への導入を行うことに
よって、導入量の制御を厳密に行うことが可能であり、
必要最小限度の不純物元素の導入を制御性良く行うこと
が可能である。As described above, by suppressing the concentration of the element promoting the crystallization in the film used as the diffusion source to be low, the diffusion rate of the impurity element can be suppressed to a low level. By combining with the diffusion control by time, it is possible to more strictly control the impurity element implantation amount. As mentioned above,
By introducing an impurity element that promotes crystallization of the amorphous semiconductor film into the amorphous semiconductor film by the method of the present invention, it is possible to strictly control the introduction amount,
It is possible to introduce the required minimum amount of the impurity element with good controllability.
【００４１】このため、本発明の手法で作成した多結晶
半導体膜を用いた場合、高い移動度と高いオン／オフ比
を有する高性能ＴＦＴの作成が最高プロセス温度５５０
℃程度の低温で実現できる。さらに、基板面に概略平行
に結晶成長を行った場合、結晶の成長方向に沿ってソー
ス／ドレイン領域を形成することによって、キャリアの
移動が粒界の影響をあまり受けないより高移動度を有す
るＴＦＴを得ることができ、また結晶成長方向に垂直な
方向にソース／ドレイン領域を形成することにより、ド
レイン端部の電界集中領域での粒界部分を無くすことで
オフ電流のより小さいＴＦＴを得ることができる。Therefore, when the polycrystalline semiconductor film produced by the method of the present invention is used, the highest process temperature 550 is to produce a high-performance TFT having a high mobility and a high on / off ratio.
It can be realized at a low temperature of about ℃. Further, when the crystal is grown substantially parallel to the substrate surface, by forming the source / drain regions along the crystal growth direction, carrier movement has a higher mobility than is not significantly affected by grain boundaries. A TFT can be obtained, and by forming the source / drain regions in the direction perpendicular to the crystal growth direction, the grain boundary portion in the electric field concentration region at the drain end is eliminated to obtain a TFT with a smaller off current. be able to.
【００４２】ところで、本発明において、非晶質半導体
膜の結晶化を助長する元素が有効に作用して、結晶の成
長が促進されるには、半導体膜全面に該元素を導入して
ＳＰＣ処理（加熱による多結晶化処理）を行う場合で半
導体膜中の該元素の濃度が最低１×１０18ａｔｏｍ／ｃ
ｍ3必要である。By the way, in the present invention, in order for the element that promotes the crystallization of the amorphous semiconductor film to act effectively and promote the crystal growth, the element is introduced into the entire surface of the semiconductor film and the SPC treatment is performed. When (polycrystallization treatment by heating) is performed, the concentration of the element in the semiconductor film is at least 1 × 10 18 atom / c
m 3 is required.
【００４３】又、請求項２〜４に示したように、半導体
膜に選択的に該元素を導入してＳＰＣ処理を行う場合、
図１に示すように該元素の選択的導入領域での該元素の
濃度によって、ラテラル成長距離が左右される。ＳＰＣ
処理によりラテラル成長した結晶を有効に利用して高性
能ＴＦＴを得るには、ラテラル成長領域内にＴＦＴを形
成することが望ましい。ＬＣＤ等に用いられるＴＦＴは
一般に導電方向の長さが３０〜８０μｍ程度であるた
め、ラテラル成長の距離も８０μｍ程度必要である。し
たがって、十分なラテラル成長距離を得るには、該元素
の選択導入領域の濃度が図１から分かるように、４×１
０18ａｔｏｍ／ｃｍ3程度以上必要である。 一方、不
純物元素の注入濃度が１×１０20ａｔｏｍ／ｃｍ3程度
になると、ドナー・アクセプターイオン注入後の活性化
をレーザー照射によって行うと、図２に示すように、シ
リコン膜表面に該不純物元素が析出し（黒い部分が不純
物元素の析出部）、ＴＦＴのリーク電流の原因になる。When the SPC process is performed by selectively introducing the element into the semiconductor film as described in claims 2 to 4,
As shown in FIG. 1, the lateral growth distance depends on the concentration of the element in the selective introduction region of the element. SPC
To obtain a high-performance TFT by effectively utilizing the crystal laterally grown by the treatment, it is desirable to form the TFT in the lateral growth region. TFTs used in LCDs and the like generally have a length in the conductive direction of about 30 to 80 μm, and therefore a lateral growth distance of about 80 μm is required. Therefore, in order to obtain a sufficient lateral growth distance, the concentration of the selective introduction region of the element is 4 × 1 as shown in FIG.
It is necessary to have about 0 18 atom / cm 3 or more. On the other hand, when the implantation concentration of the impurity element is about 1 × 10 20 atom / cm 3 , when the activation after the donor / acceptor ion implantation is performed by laser irradiation, as shown in FIG. The element is deposited (the black portion is the deposited portion of the impurity element), which causes the leak current of the TFT.
【００４４】以上のことから、該不純物元素の半導体膜
中の濃度としては、１×１０18ａｔｏｍ／ｃｍ3〜１×
１０20ａｔｏｍ／ｃｍ3とする。From the above, the concentration of the impurity element in the semiconductor film is 1 × 10 18 atom / cm 3 to 1 ×.
It is set to 10 20 atom / cm 3 .
【００４５】また、このような濃度範囲でシリコン膜中
に不純物元素、例えばＮｉ元素を導入するには、ＮｉＳ
ｉｘ（０．４≦ｘ≦２．５）の膜厚で２ｎｍ程度のスパ
ッタ膜厚が適当である。ＮｉＳｉｘの膜を用いたのは、
堆積の初期過程ではシリコン表面に付着したＮｉ元素が
即座にシリコンと化合物シリサイドとを形成するためで
ある。In order to introduce an impurity element such as Ni element into the silicon film in such a concentration range, NiS is used.
A film thickness of ix (0.4 ≦ x ≦ 2.5) and a sputtering film thickness of about 2 nm is suitable. The NiSix film is used
This is because in the initial stage of deposition, the Ni element attached to the silicon surface immediately forms silicon and compound silicide.
【００４６】また、本願発明者等は、半導体膜のエッチ
ング耐性の観点から検討を行った。図３及び図４はＮｉ
元素を選択的に注入し、ＳＰＣ処理を行った場合の耐Ｂ
ＨＦ性について示したものである。ここで、図３はプラ
ズマ法、図４は本発明の請求項３の方法に従って作製し
たサンプルのものである。耐ＢＨＦ性の調査は、Ｎｉ元
素の選択導入マスクが半導体膜上に残った状態で行っ
た。Further, the inventors of the present application conducted a study from the viewpoint of etching resistance of the semiconductor film. 3 and 4 show Ni
B resistance when SPC treatment is performed by selectively injecting elements
It shows the HF property. Here, FIG. 3 shows a plasma method, and FIG. 4 shows a sample produced according to the method of claim 3 of the present invention. The BHF resistance was investigated with the selective introduction mask of Ni element remaining on the semiconductor film.
【００４７】これら図３及び図４から明かなように、図
３に示すプラズマ法では耐ＢＨＦ性が悪くエッチング時
間が長くなるに従って半導体膜の損傷部分が多くなって
いくが、図４に示す本発明の手法によるものではＢＨＦ
処理時間が長くなっても半導体膜表面に殆ど変化は見ら
れない。As is apparent from FIGS. 3 and 4, in the plasma method shown in FIG. 3, the BHF resistance is poor and the damaged portion of the semiconductor film increases as the etching time becomes longer. According to the method of the invention, BHF
Almost no change is observed on the surface of the semiconductor film even if the treatment time is long.
【００４８】また、図５はＴＦＴ作製プロセス中、コン
タクトホール開孔直後の写真であるが、（ａ）に示すプ
ラズマ法でＮｉを導入したものは開孔部にエッチングに
よる膜面荒れが見られるのに対し、（ｂ）に示す本発明
の手法でＮｉの導入を行ったものについては、膜面荒れ
が発生していない。Further, FIG. 5 is a photograph immediately after opening the contact hole during the TFT manufacturing process. In the case where Ni is introduced by the plasma method shown in FIG. 5A, film surface roughness due to etching is observed in the opening. On the other hand, in the case of introducing Ni by the method of the present invention shown in (b), the film surface is not roughened.
【００４９】以上のことから、プラズマ法でＮｉの導入
を行った場合には、半導体膜に高エネルギーのＮｉ元素
が突入することにより何等かの損傷が生じているが、本
発明の手法を用いると、この損傷を回避できる。From the above, when Ni is introduced by the plasma method, some damage is caused by the intrusion of high energy Ni element into the semiconductor film, but the method of the present invention is used. And this damage can be avoided.
【００５０】[0050]
【実施例】以下に本発明の実施例を具体的に説明する。EXAMPLES Examples of the present invention will be specifically described below.
【００５１】（実施例１）図６は、本発明にかかる半導
体基板の製造方法を示す工程図である。以下図にしたが
って説明する。先ず、図６−に示すように絶縁基板、
例えばガラス基板の表面を洗浄後、ベースコート膜１０
１として二酸化シリコンをスパッタリング装置を用いて
厚さ２００ｎｍ程度堆積させる。このベースコート膜１
０１の必要膜厚は、基板の表面状態によって異なり、十
分に平坦で、且つナトリウムイオン等の半導体特性に悪
影響を与えるイオンの濃度が十分に低い基板であれば、
省略することも可能であり、逆に表面の状態が、傷や凹
凸の激しいものであれば上記の膜厚よりも厚く堆積させ
る必要がある。(Embodiment 1) FIG. 6 is a process chart showing a method for manufacturing a semiconductor substrate according to the present invention. Description will be given below with reference to the drawings. First, as shown in FIG. 6-, an insulating substrate,
For example, after cleaning the surface of the glass substrate, the base coat film 10
As No. 1, silicon dioxide is deposited to a thickness of about 200 nm using a sputtering device. This base coat film 1
The required film thickness of 01 depends on the surface condition of the substrate, is sufficiently flat, and if the concentration of ions such as sodium ions that adversely affect semiconductor characteristics is sufficiently low,
It can be omitted, and conversely, if the surface condition is such that scratches and irregularities are severe, it is necessary to deposit it thicker than the above film thickness.
【００５２】次に、図６−に示すように、ベースコー
ト膜１０１上に、化学的気相成長法（ＣＶＤ法）やスパ
ッタリング法を用いて非晶質シリコン膜１０２を３０〜
１００ｎｍ程度の厚さに堆積させる。Next, as shown in FIG. 6A, an amorphous silicon film 102 is formed on the base coat film 101 by a chemical vapor deposition method (CVD method) or a sputtering method.
It is deposited to a thickness of about 100 nm.
【００５３】次に、図６−に示すように、該シリコン
膜１０２上に、スパッタリング装置、ＳＯＧ技術、ＥＢ
蒸着法等を用いて非晶質シリコン膜の結晶化を助長する
不純物元素としてＮｉを微量混入した二酸化シリコン膜
１０３を１００ｎｍ以上の厚さに堆積させる。この際の
Ｎｉ元素の混入法としては、スパッタリング装置やＥＢ
蒸着装置を用いる場合には、ターゲット中に１〜百ｐｐ
ｍ程度の濃度にＮｉを混入させればよいし、ＳＯＧ技術
を用いる場合には、溶媒中に、硝酸塩や酢酸塩の形で１
〜百ｐｐｍ程度の濃度にＮｉを溶かし込んでやればよ
い。Next, as shown in FIG. 6-, a sputtering device, SOG technique, EB, etc. are formed on the silicon film 102.
A silicon dioxide film 103 containing a slight amount of Ni as an impurity element for promoting crystallization of the amorphous silicon film is deposited to a thickness of 100 nm or more by using a vapor deposition method or the like. At this time, as a method of mixing the Ni element, a sputtering device or an EB is used.
When using a vapor deposition device, 1 to 100 pp in the target
Ni may be mixed at a concentration of about m, and when SOG technology is used, 1 in the form of nitrate or acetate is added to the solvent.
It suffices to dissolve Ni into a concentration of about 100 ppm.
【００５４】なお、本実施例においては該結晶化を助長
する元素を微量添加した膜として二酸化シリコン膜を例
示したが、窒化シリコン膜、酸化タンタル膜、アルミナ
膜などの膜も勿論使用可能である。In this embodiment, the silicon dioxide film is exemplified as the film to which the element promoting the crystallization is added in a minute amount, but a film such as a silicon nitride film, a tantalum oxide film or an alumina film can of course be used. .
【００５５】次に、図６−の状態で基板全体を５２０
℃〜５８０℃、好ましくは５５０℃程度の温度で加熱処
理する。すると、矢印１０４で示したように、Ｎｉ元素
を混入した二酸化シリコン膜１０３より非晶質シリコン
膜１０２中にＮｉ元素が拡散すると同時に非晶質シリコ
ン膜１０２の多結晶化が進行する。これが図６−に示
した状態である。Next, in the state shown in FIG.
C. to 580.degree. C., preferably at a temperature of about 550.degree. Then, as indicated by an arrow 104, the Ni element diffuses from the silicon dioxide film 103 mixed with the Ni element into the amorphous silicon film 102, and at the same time, polycrystallization of the amorphous silicon film 102 proceeds. This is the state shown in FIG.
【００５６】次に、加熱処理終了後、図６−に示すよ
うに、Ｎｉ元素を混入した二酸化シリコン膜１０３をエ
ッチングによって取り除く。すると、多結晶シリコン膜
１０５を有した半導体基板が得られる。Next, after the heat treatment is completed, the silicon dioxide film 103 mixed with the Ni element is removed by etching, as shown in FIG. Then, a semiconductor substrate having the polycrystalline silicon film 105 is obtained.
【００５７】なお、非晶質シリコン膜の結晶化を助長す
る元素を微量添加した膜として、電着法で形成した有機
膜を用いる場合、非晶質シリコン膜の結晶化を助長する
元素としてＮｉ元素を硝酸塩や酢酸塩の形で溶解させた
電解液を用いて成膜を行い、一旦２００〜３００℃程度
の温度で加熱処理を行って、Ｎｉ元素を該有機膜から非
晶質シリコン膜中に導入し、この後、該有機膜を取り除
いてから基板全体を５２０℃〜５８０℃、好ましくは５
５０℃程度の温度で加熱処理すると、非晶質シリコン膜
の結晶化を助長する元素を微量添加した膜として上述の
膜を使用した場合と同様な多結晶シリコン膜が得られ
る。また、ここでは、非晶質シリコン膜の結晶化を助長
する元素の例としてＮｉを用いたが、Ｎｉ、Ｃｏ、Ｐ
ｄ、Ｐｔ、Ｆｅ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ｐ、
Ａｓ、Ｓｂのうちのいずれを用いても、又はこれらの元
素を複数種組み合わせたものを用いても同様の結果が得
られる。When an organic film formed by an electrodeposition method is used as a film to which a trace amount of an element that promotes crystallization of an amorphous silicon film is used, Ni is used as an element that promotes crystallization of the amorphous silicon film. Film formation is performed using an electrolytic solution in which elements are dissolved in the form of nitrate or acetate, and heat treatment is performed once at a temperature of about 200 to 300 ° C. to remove Ni element from the organic film in the amorphous silicon film. After removing the organic film, the whole substrate is heated to 520 ° C. to 580 ° C., preferably 5 ° C.
When the heat treatment is performed at a temperature of about 50 ° C., a polycrystalline silicon film similar to the case where the above-mentioned film is used as a film to which a trace amount of an element that promotes crystallization of the amorphous silicon film is added is obtained. Although Ni is used here as an example of an element that promotes crystallization of the amorphous silicon film, Ni, Co, P
d, Pt, Fe, Cu, Ag, Au, In, Sn, P,
Similar results can be obtained using either As or Sb, or using a combination of a plurality of these elements.
【００５８】（実施例２）図７は、本発明にかかる他の
半導体基板の製造方法を示す工程図である。以下図にし
たがって説明する。先ず、図７−に示すように、絶縁
基板、例えばガラス基板の表面を洗浄後、ベースコート
膜２０１として二酸化シリコンをスパッタリング装置を
用いて厚さ２００ｎｍ程度堆積させる。このベースコー
ト膜２０１の必要膜厚は、基板の表面状態によって異な
り、十分に平坦で、且つナトリウムイオン等の半導体特
性に悪影響を与えるイオンの濃度が十分に低い基板であ
れば、省略することも可能であり、逆に表面の状態が、
傷や凹凸の激しいものであれば上記の膜厚よりも厚く堆
積させる必要がある。(Embodiment 2) FIG. 7 is a process chart showing another method for manufacturing a semiconductor substrate according to the present invention. Description will be given below with reference to the drawings. First, as shown in FIG. 7-, after cleaning the surface of an insulating substrate, for example, a glass substrate, silicon dioxide is deposited as a base coat film 201 to a thickness of about 200 nm using a sputtering device. The required film thickness of the base coat film 201 varies depending on the surface condition of the substrate, and can be omitted if the substrate is sufficiently flat and has a sufficiently low concentration of ions such as sodium ions that adversely affect the semiconductor characteristics. And conversely, the surface condition is
If the scratches or irregularities are severe, it is necessary to deposit thicker than the above film thickness.
【００５９】次に、図７−に示すように、ベースコー
ト膜２０１上に、化学的気相成長法（ＣＶＤ法）やスパ
ッタリング法を用いて非晶質シリコン膜２０２を３０〜
１００ｎｍ程度の厚さに堆積させる。Next, as shown in FIG. 7A, an amorphous silicon film 202 of 30 to 30 is formed on the base coat film 201 by a chemical vapor deposition method (CVD method) or a sputtering method.
It is deposited to a thickness of about 100 nm.
【００６０】次に、図７−に示すように、非晶質シリ
コン膜２０２上に非晶質シリコン膜の結晶化を助長する
元素としてＮｉを微量混入した感光性ポリイミドやレジ
スト等の感光性材料２０３を塗布する。この際のＮｉ元
素の混入方法としては、上記感光性材料の溶媒中に、硝
酸塩や酢酸塩の形で１〜数百ｐｐｍ程度の濃度でＮｉを
溶かし込んでやればよい。Next, as shown in FIG. 7-, a photosensitive material such as a photosensitive polyimide or a resist containing a small amount of Ni as an element for promoting crystallization of the amorphous silicon film on the amorphous silicon film 202. Apply 203. As a method of mixing the Ni element at this time, Ni may be dissolved in the solvent of the photosensitive material in the form of nitrate or acetate at a concentration of about 1 to several hundred ppm.
【００６１】次に、図７−に示すように、フォトリソ
グラフィーにより２０３を島状に形成する。Next, as shown in FIG. 7-, 203 is formed in an island shape by photolithography.
【００６２】次に、図７−に示すように、この状態
で、基板全体を２００〜３００℃程度の温度で加熱処理
を行う。すると、２０４に矢印で示したように該島状に
残された感光性材料部分より選択的に非晶質シリコン膜
中にＮｉ元素が拡散し、非晶質シリコン膜にＮｉ元素が
導入された領域２０５が形成される。Next, as shown in FIG. 7-, in this state, the whole substrate is heat-treated at a temperature of about 200 to 300.degree. Then, as shown by the arrow at 204, the Ni element was selectively diffused into the amorphous silicon film from the photosensitive material portion left in the island shape, and the Ni element was introduced into the amorphous silicon film. Region 205 is formed.
【００６３】次に、図７−に示すように、該島状に残
された感光性材料を取り除き、基板全体を５２０℃〜５
８０℃、好ましくは５５０℃程度の温度で加熱処理を行
う。すると、領域２０５が優先的に多結晶化し、やがて
周辺領域に多結晶化が矢印２０６で示したように基板面
にたいして概略平行な方向に進行して行く。この加熱処
理が終了すると、図７−に示すように、領域２０５の
周辺に、多結晶化領域２０８と結晶成長端付近にＮｉ元
素濃度のやや高い領域２０７を有した多結晶シリコン膜
が得られる。Next, as shown in FIG. 7-, the photosensitive material remaining in the islands was removed, and the entire substrate was heated at 520 ° C. to 5 ° C.
Heat treatment is performed at a temperature of 80 ° C., preferably about 550 ° C. Then, the region 205 is polycrystallized preferentially, and eventually polycrystallization proceeds in the peripheral region in a direction substantially parallel to the substrate surface as shown by an arrow 206. When this heat treatment is completed, as shown in FIG. 7-, a polycrystalline silicon film having a polycrystalline region 208 around the region 205 and a region 207 having a slightly higher Ni element concentration near the crystal growth end is obtained. .
【００６４】なお、ここでは、非晶質シリコン膜の結晶
化を助長する元素の例としてＮｉを用いたが、Ｎｉ、Ｃ
ｏ、Ｐｄ、Ｐｔ、Ｆｅ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓ
ｎ、Ｐ、Ａｓ、Ｓｂのうちのいずれを用いても、又はこ
れらの元素を複数種組み合わせたものを用いても同様の
結果が得られる。Although Ni is used here as an example of the element that promotes crystallization of the amorphous silicon film, Ni, C
o, Pd, Pt, Fe, Cu, Ag, Au, In, S
Similar results can be obtained by using any one of n, P, As, and Sb, or by using a combination of a plurality of these elements.
【００６５】（実施例３）図８は、本発明にかかる他の
半導体基板の製造方法を示す工程図である。以下図にし
たがって説明する。先ず、図８−に示すように、絶縁
基板、例えばガラス基板の表面を洗浄後、ベースコート
膜３０１として二酸化シリコンをスパッタリング装置を
用いて厚さ２００ｎｍ程度堆積させる。なお、このベー
スコート膜３０１の必要膜厚は、基板の表面状態によっ
て異なり、十分に平坦で、且つナトリウムイオン等の半
導体特性に悪影響を与えるイオンの濃度が十分に低い基
板であれば、省略することも可能であり、逆に表面の状
態が、傷や凹凸の激しいものであれば上記の膜厚よりも
厚く堆積させる必要がある。(Embodiment 3) FIG. 8 is a process drawing showing another method of manufacturing a semiconductor substrate according to the present invention. Description will be given below with reference to the drawings. First, as shown in FIG. 8-, after cleaning the surface of an insulating substrate, for example, a glass substrate, silicon dioxide is deposited as a base coat film 301 to a thickness of about 200 nm using a sputtering device. Note that the required film thickness of the base coat film 301 differs depending on the surface condition of the substrate, and is omitted if the substrate is sufficiently flat and has a sufficiently low concentration of ions such as sodium ions that adversely affect semiconductor characteristics. It is also possible, and conversely, if the surface condition is severely scratched or uneven, it is necessary to deposit thicker than the above film thickness.
【００６６】次に、図８−に示すように、ベースコー
ト膜３０１上に、化学的気相成長法（ＣＶＤ法）やスパ
ッタリング法を用いて非晶質シリコン膜３０２を３０〜
１００ｎｍ程度の厚さに堆積させる。Next, as shown in FIG. 8A, an amorphous silicon film 302 is formed on the base coat film 301 by a chemical vapor deposition method (CVD method) or a sputtering method.
It is deposited to a thickness of about 100 nm.
【００６７】次に、図８−に示すように、非晶質シリ
コン膜３０２上に、非晶質シリコン膜の多結晶化を助長
する不純物元素の非晶質シリコン膜３０２中への拡散を
防ぐための膜、例えばＳｉＯ2膜３０３をスパッタリン
グ法等を用いて１００ｎｍ程度堆積させる。この膜３０
３は、特にＳｉＯ2膜に限定されるものではなく、スパ
ッタリング等で成膜が可能で、比較的容易にエッチング
除去が可能な絶縁膜性ものであればよい。また、膜３０
３の膜厚にも絶対的な条件はなく、後のプロセスで３０
３の膜を透過して該結晶化を助長する不純物元素が非晶
質シリコン膜３０２中へ拡散しない程度の膜厚があれば
十分である。Next, as shown in FIG. 8A, on the amorphous silicon film 302, diffusion of an impurity element that promotes polycrystallization of the amorphous silicon film into the amorphous silicon film 302 is prevented. A film for this purpose, for example, a SiO 2 film 303 is deposited to a thickness of about 100 nm by using a sputtering method or the like. This membrane 30
3 is not particularly limited to the SiO 2 film, and may be any film having an insulating film property that can be formed by sputtering or the like and can be relatively easily removed by etching. Also, the film 30
There is no absolute requirement for the film thickness of 3 and it will be 30 in the later process.
It is sufficient if the film thickness is such that the impurity element which penetrates the film of No. 3 and promotes the crystallization does not diffuse into the amorphous silicon film 302.
【００６８】次に、図８−に示すように、フォトリソ
グラフィーによって該結晶化を助長する不純物元素を非
晶質シリコン膜３０２中へ選択的に導入するための開口
部３０４を３０３の膜に設ける。Next, as shown in FIG. 8A, an opening 304 for selectively introducing an impurity element that promotes crystallization into the amorphous silicon film 302 by photolithography is provided in the film 303. .
【００６９】次に、図８−に示すように、非晶質シリ
コン膜３０２上に非晶質シリコン膜の結晶化を助長する
元素としてＮｉ元素を微量混入した膜を形成する。この
膜は、実施例１に示した膜のうちいずれかを用いればよ
い。Next, as shown in FIG. 8A, a film containing a small amount of Ni element as an element for promoting crystallization of the amorphous silicon film is formed on the amorphous silicon film 302. As this film, any one of the films shown in Example 1 may be used.
【００７０】次に、この状態で、基板全体を５２０℃〜
５８０℃、好ましくは５５０℃程度の温度で加熱処理を
行うと、３０６に矢印で示したように、開口部３０４の
部分から非晶質シリコン膜３０２中にＮｉ元素が拡散す
ると同時に、開口部３０４下部の非晶質シリコン膜３０
７の部分から多結晶化が始まる。これが図８−に示し
た状態である。Next, in this state, the whole substrate is heated to 520 ° C.
When the heat treatment is performed at a temperature of about 580 ° C., preferably about 550 ° C., Ni element diffuses into the amorphous silicon film 302 from the opening 304 at the same time as shown by an arrow 306, and at the same time, the opening 304 is formed. Lower amorphous silicon film 30
Polycrystallization starts from the part 7. This is the state shown in FIG.
【００７１】さらに加熱処理を続けると、図８−に示
すように、矢印３０８で示すごとく、非晶質シリコン膜
３０７の周辺領域に多結晶化が基板面に対して概略平行
な方向に進行して行く。When the heat treatment is further continued, as shown in FIG. 8-, polycrystallization proceeds in the peripheral region of the amorphous silicon film 307 in a direction substantially parallel to the substrate surface, as shown by an arrow 308. Go.
【００７２】この加熱処理が終了後、Ｎｉ元素の非晶質
シリコン膜の結晶化を助長する不純物元素の非晶質シリ
コン膜３０２中への拡散を防ぐための膜３０３及び、Ｎ
ｉ元素の混入膜３０５を取り除くと、非晶質シリコン膜
３０７の周辺に、多結晶化領域３０９と結晶成長端付近
に該結晶化を助長する不純物元素のやや高い領域３１０
を有した多結晶シリコン膜が得られる。これが図８−
に示した状態である。尚、非晶質シリコン膜の結晶化を
助長する元素を微量添加した膜として、電着法で形成し
た有機膜を用いる場合、非晶質シリコン膜の結晶化を助
長する元素としてＮｉ元素を硝酸塩や酢酸塩の形で溶解
させた電解液を用いて成膜を行い、一旦２００〜３００
℃程度の温度で加熱処理を行って、Ｎｉ元素を該有機膜
から非晶質シリコン膜中に導入し、この後該有機膜を取
り除いてから基板全体を５２０℃〜５８０℃、好ましく
は５５０℃程度の温度で加熱処理する。After this heat treatment is completed, a film 303 for preventing diffusion of an impurity element which promotes crystallization of the amorphous silicon film of Ni element into the amorphous silicon film 302, and N.
When the film 305 containing the i element is removed, a region 310 around the amorphous silicon film 307 and a region 310 having a slightly higher impurity element that promotes the crystallization near the crystal growth end 309 and the crystal growth end are formed.
Thus, a polycrystalline silicon film having is obtained. This is Figure 8-
It is the state shown in. When an organic film formed by an electrodeposition method is used as a film to which a small amount of an element that promotes crystallization of an amorphous silicon film is used, Ni element is used as a nitrate to promote crystallization of the amorphous silicon film. A film is formed by using an electrolytic solution dissolved in the form of sodium acetate
A heat treatment is performed at a temperature of about ℃ to introduce Ni element into the amorphous silicon film from the organic film, and then the organic film is removed, and then the whole substrate is 520 ° C to 580 ° C, preferably 550 ° C. Heat-treat at about the same temperature.
【００７３】また、ここでは、非晶質シリコン膜の結晶
化を助長する元素の例としてＮｉを用いたが、Ｎｉ、Ｃ
ｏ、Ｐｄ、Ｐｔ、Ｆｅ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓ
ｎ、Ｐ、Ａｓ、Ｓｂのうちのいずれを用いても、又はこ
れらの元素を複数種組み合わせたものを用いても同様の
結果が得られる。Although Ni is used here as an example of the element that promotes crystallization of the amorphous silicon film, Ni, C
o, Pd, Pt, Fe, Cu, Ag, Au, In, S
Similar results can be obtained by using any one of n, P, As, and Sb, or by using a combination of a plurality of these elements.
【００７４】（実施例４）図９は、本発明にかかる他の
半導体基板の製造方法を示す工程図である。以下図にし
たがって説明する。先ず、図９−に示すように、絶縁
基板、例えばガラス基板の表面を洗浄後、ベースコート
膜４０１として二酸化シリコンをスパッタリング装置を
用いて厚さ２００ｎｍ程度堆積させる。このベースコー
ト膜４０１の必要膜厚は、基板の表面状態によって異な
り、十分に平坦で、且つナトリウムイオン等の半導体特
性に悪影響を与えるイオンの濃度が十分に低い基板であ
れば、省略することも可能であり、逆に表面の状態が、
傷や凹凸の激しいものであれば上記の膜厚よりも厚く堆
積させる必要がある。(Embodiment 4) FIG. 9 is a process drawing showing another semiconductor substrate manufacturing method according to the present invention. Description will be given below with reference to the drawings. First, as shown in FIG. 9-, after cleaning the surface of an insulating substrate, for example, a glass substrate, silicon dioxide is deposited as a base coat film 401 to a thickness of about 200 nm using a sputtering device. The required film thickness of the base coat film 401 varies depending on the surface condition of the substrate, and can be omitted if the substrate is sufficiently flat and has a sufficiently low concentration of ions such as sodium ions that adversely affect semiconductor characteristics. And conversely, the surface condition is
If the scratches or irregularities are severe, it is necessary to deposit thicker than the above film thickness.
【００７５】次に、図９−に示すように、ベースコー
ト膜４０１上に、化学的気相成長法（ＣＶＤ法）やスパ
ッタリング法を用いて非晶質シリコン膜４０２を３０〜
１００ｎｍ程度の厚さに堆積させる。Next, as shown in FIG. 9A, an amorphous silicon film 402 is formed on the base coat film 401 by a chemical vapor deposition method (CVD method) or a sputtering method.
It is deposited to a thickness of about 100 nm.
【００７６】次に、図９−に示すように、非晶質シリ
コン膜４０２上に非晶質シリコン膜の結晶化を助長する
元素としてＮｉ元素を微量混入した膜４０３を形成し、
フォトリソグラフィーにより膜４０３を島状に形成する
（図９−参照）。この膜は、実施例１に示した膜のう
ちいずれかを用いればよい。Next, as shown in FIG. 9-, a film 403 containing a trace amount of Ni element as an element for promoting crystallization of the amorphous silicon film is formed on the amorphous silicon film 402,
The film 403 is formed in an island shape by photolithography (see FIG. 9-). As this film, any one of the films shown in Example 1 may be used.
【００７７】次に、この状態で、基板全体を５２０℃〜
５８０℃、好ましくは５５０℃程度の温度で加熱処理を
行うと、矢印４０４で示したように、該島状に形成され
たＮｉ元素を微量混入した膜より選択的に該結晶化を助
長する不純物元素が非晶質シリコン膜中に拡散し、この
選択的に該結晶化を助長する不純物元素が導入された領
域４０５に、他の領域よりも優先的に結晶化が起こる。
これが図９−の状態である。Next, in this state, the entire substrate is heated to 520 ° C.
When heat treatment is performed at a temperature of about 580 ° C., preferably about 550 ° C., as shown by an arrow 404, impurities that promote the crystallization selectively from the film in which a small amount of Ni element formed in the island shape is mixed. In the region 405 in which the element diffuses into the amorphous silicon film and the impurity element that selectively promotes the crystallization is introduced, crystallization occurs preferentially over other regions.
This is the state shown in FIG.
【００７８】さらに加熱処理を続けると、矢印４０６で
示したように、領域４０５の周辺領域に多結晶化が基板
面に対して概略平行な方向に進行して行く。これが図９
−の状態である。When the heat treatment is further continued, as shown by an arrow 406, polycrystallization progresses in the peripheral region of the region 405 in a direction substantially parallel to the substrate surface. This is Figure 9
It is the state of −.
【００７９】次に、この加熱処理が終了後、図９−に
示すように、該島状に形成されたＮｉ元素の混入膜４０
３を取り除く。すると、領域４０５の周辺に、多結晶化
領域４０７と結晶成長端付近にＮｉ元素濃度のやや高い
領域４０８を有した多結晶シリコン膜が得られる。Next, after this heat treatment is completed, as shown in FIG. 9-, the Ni element-containing film 40 formed in the island shape.
Remove 3. Then, a polycrystalline silicon film having a polycrystalline region 407 around the region 405 and a region 408 with a slightly higher Ni element concentration near the crystal growth end is obtained.
【００８０】尚、非晶質シリコン膜の結晶化を助長する
元素を微量添加した膜として、電着法で形成した有機膜
を用いる場合、非晶質シリコン膜の結晶化を助長する元
素としてＮｉ元素を硝酸塩や酢酸塩の形で溶解させた電
解液を用いて成膜を行い、一旦２００〜３００℃程度の
温度で加熱処理を行って、Ｎｉ元素を該有機膜から非晶
質シリコン膜中に導入し、この後該有機膜を取り除いて
から基板全体を５２０℃〜５８０℃、好ましくは５５０
℃程度の温度で加熱処理する。When an organic film formed by an electrodeposition method is used as a film to which a small amount of an element that promotes crystallization of an amorphous silicon film is used, Ni is used as an element that promotes crystallization of the amorphous silicon film. Film formation is performed using an electrolytic solution in which elements are dissolved in the form of nitrate or acetate, and heat treatment is performed once at a temperature of about 200 to 300 ° C. to remove Ni element from the organic film in the amorphous silicon film. And then the organic film is removed, and then the whole substrate is heated to 520 ° C. to 580 ° C., preferably 550 ° C.
Heat treatment is performed at a temperature of about ℃.
【００８１】また、ここでは非晶質シリコン膜の結晶化
を助長する元素の例としてＮｉを用いたが、Ｎｉ、Ｃ
ｏ、Ｐｄ、Ｐｔ、Ｆｅ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓ
ｎ、Ｐ、Ａｓ、Ｓｂのうちのいずれを用いても、又はこ
れらの元素を複数種組み合わせたものを用いても同様の
結果が得られる。Although Ni is used here as an example of the element that promotes crystallization of the amorphous silicon film, Ni, C
o, Pd, Pt, Fe, Cu, Ag, Au, In, S
Similar results can be obtained by using any one of n, P, As, and Sb, or by using a combination of a plurality of these elements.
【００８２】（実施例５）図１０は、本発明の半導体装
置の製造方法によりＴＦＴを形成する場合を示す平面図
である。図中、５０１はＮｉ元素の非晶質シリコン膜へ
の選択的導入領域である。以下、図にしたがって各構成
因子の配置の説明を行う。(Embodiment 5) FIG. 10 is a plan view showing a case where a TFT is formed by the method for manufacturing a semiconductor device of the present invention. In the figure, 501 is a selective introduction region of Ni element into the amorphous silicon film. The arrangement of each constituent factor will be described below with reference to the drawings.
【００８３】先ず、Ｎｉ元素の非晶質シリコン膜への選
択的導入後、加熱処理を行う。すると、まず領域５０１
に結晶化が発生し、さらに加熱処理を続けると、矢印５
０３で示したように領域５０１の周辺領域に結晶化が進
行して行く。なお５０２の曲線は、加熱処理終了時の結
晶成長端である。First, after selectively introducing Ni element into the amorphous silicon film, heat treatment is performed. Then, first, the area 501
When crystallization occurs in the glass and the heat treatment is continued, the arrow 5
As indicated by 03, crystallization progresses to the peripheral region of the region 501. The curve 502 is the crystal growth edge at the end of the heat treatment.
【００８４】次に、このように結晶化が進行した基板に
対して、ＴＦＴの作成領域をソース・ドレイン領域を５
０４・５０６、チャネル領域を５０５に示したように配
置する。これにより、キャリアが移動する方向と結晶成
長方向が同一方向となり、キャリアの移動方向に結晶粒
界が存在しない高移動度ＴＦＴが実現できる。Next, with respect to the substrate thus crystallized, the formation region of the TFT is set to 5
04.506, the channel regions are arranged as shown at 505. As a result, it is possible to realize a high-mobility TFT in which the carrier moving direction and the crystal growth direction are the same, and there is no crystal grain boundary in the carrier moving direction.
【００８５】ただし、この場合、チャネル領域５０５と
Ｎｉ元素の非晶質シリコン膜への選択的導入領域５０１
とが、図１０に示しているように重ならないことが望ま
しい。However, in this case, the channel region 505 and the selective introduction region 501 of the Ni element into the amorphous silicon film are formed.
It is desirable that and do not overlap as shown in FIG.
【００８６】尚、ここでは例としてＮｉを用いたが、Ｎ
ｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｆｅ、Ｃｕ、Ａｇ、Ａｕ、Ｉ
ｎ、Ｓｎ、Ｐ、Ａｓ、Ｓｂのうちのいずれを用いても、
又はこれらの元素を複数種組み合わせたものを用いても
同様の結果が得られる。Although Ni was used as an example here, N
i, Co, Pd, Pt, Fe, Cu, Ag, Au, I
Whether any of n, Sn, P, As, and Sb is used,
Alternatively, similar results can be obtained by using a combination of a plurality of these elements.
【００８７】（実施例６）図１１は、本発明の半導体装
置の製造方法によりＴＦＴを形成する場合を示す平面図
である。図中、６０１はＮｉ元素の非晶質シリコン膜へ
の選択的導入領域である。以下、図にしたがって各構成
因子の配置の説明を行う。(Embodiment 6) FIG. 11 is a plan view showing a case of forming a TFT by the method for manufacturing a semiconductor device of the present invention. In the figure, 601 is a selective introduction region of Ni element into the amorphous silicon film. The arrangement of each constituent factor will be described below with reference to the drawings.
【００８８】先ず、Ｎｉ元素の非晶質シリコン膜への選
択的導入後、加熱処理を行う。すると、まず領域６０１
に結晶化が発生し、さらに加熱処理を続けると、矢印６
０３で示したように領域６０１の周辺領域に結晶化が進
行して行く。なお、６０２の曲線は、加熱処理終了時の
結晶成長端である。First, after selectively introducing Ni element into the amorphous silicon film, heat treatment is performed. Then, first, the area 601
When crystallization occurs in the glass and the heat treatment is continued, the arrow 6
As indicated by 03, crystallization proceeds to the peripheral region of the region 601. The curve 602 is the crystal growth edge at the end of the heat treatment.
【００８９】次に、このように結晶化が進行した基板に
対して、ＴＦＴの作成領域をソース・ドレイン領域を６
０４・６０６、チャネル領域を６０５に示したように配
置する。これにより、ドレイン端部の電界集中領域での
粒界部分を無くし、ＴＦＴ動作時の特性劣化の原因とな
るドレイン端部での粒界トラップ密度を低減することで
オン・オフ比の大きいＴＦＴが作成可能となる。Next, with respect to the substrate on which the crystallization has progressed in this way, the formation region of the TFT is divided into six source / drain regions.
04.606, the channel regions are arranged as shown at 605. This eliminates the grain boundary portion in the electric field concentration region at the drain end and reduces the grain boundary trap density at the drain end that causes the deterioration of the characteristics during TFT operation. Can be created.
【００９０】ただしこの場合、チャネル領域６０５とＮ
ｉ元素の非晶質シリコン膜への選択的導入領域６０１が
第５図に示しているように重ならないことが望ましい。However, in this case, the channel regions 605 and N
It is desirable that the selective introduction regions 601 of the i element into the amorphous silicon film do not overlap as shown in FIG.
【００９１】尚、ここでは例としてＮｉを用いたが、Ｎ
ｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｆｅ、Ｃｕ、Ａｇ、Ａｕ、Ｉ
ｎ、Ｓｎ、Ｐ、Ａｓ、Ｓｂのうちのいずれを用いても、
又はこれらの元素を複数種組み合わせたものを用いても
同様の結果が得られる。Although Ni was used as an example here, N
i, Co, Pd, Pt, Fe, Cu, Ag, Au, I
Whether any of n, Sn, P, As, and Sb is used,
Alternatively, similar results can be obtained by using a combination of a plurality of these elements.
【００９２】上述した各実施例１乃至４では絶縁性基板
の上に、更に絶縁性のベースコート膜を形成している
が、本発明はこれに限らず、上述したようにそのベース
コート膜の形成を省略したり、或は絶縁性ではない基板
の上に、ベースコート膜を形成したものの使用が可能で
ある。Although the insulating base coat film is further formed on the insulating substrate in each of Examples 1 to 4 described above, the present invention is not limited to this, and the base coat film may be formed as described above. It is possible to omit or use a base coat film formed on a non-insulating substrate.
【００９３】[0093]
【発明の効果】以下に本発明の及ぼす効果について述べ
る。The effects of the present invention will be described below.
【００９４】本発明の手法で結晶化シリコン基板を作製
すると、最高プロセス温度を５５０℃程度に抑えること
ができる、結晶化膜中の結晶化を助長する不純物金属元
素の厳密な濃度管理を行うことが可能である、大面積基
板に対して結晶化を助長する不純物金属元素を均一に導
入することが可能である、結晶成長の方向を制御するこ
とが可能であるなどの特徴を有しており、このことに起
因して以下のような効果を得ることができる。When the crystallized silicon substrate is manufactured by the method of the present invention, the maximum process temperature can be suppressed to about 550 ° C., and the strict concentration control of the impurity metal element that promotes the crystallization in the crystallized film should be performed. Is possible, it is possible to uniformly introduce an impurity metal element that promotes crystallization into a large area substrate, and it is possible to control the direction of crystal growth. Due to this, the following effects can be obtained.
【００９５】まず、オン・オフ比が大きく、低リーク電
流、高移動度のＴＦＴを供給できる。さらに、プロセス
での最高温度が５５０℃程度に抑えることが可能である
事、また加熱結晶化時間が短縮されるため、近年量産化
が実現し始めている歪み点６５０℃程度の板ガラスを基
板として利用できることから、直視タイプのドライバー
モノリシック型大画面液晶表示装置の量産が実現可能に
なる。First, a TFT having a large on / off ratio, low leakage current and high mobility can be supplied. Furthermore, since the maximum temperature in the process can be suppressed to about 550 ° C and the heating crystallization time is shortened, plate glass with a strain point of about 650 ° C, which has recently begun to be mass-produced, is used as a substrate. Therefore, it becomes possible to mass-produce a direct-view driver monolithic large-screen liquid crystal display device.
【００９６】また、大面積基板に対して結晶化を助長す
る不純物金属元素を均一に導入することが可能である事
から、量産化時の基板サイズを制約しない。この点は、
多結晶化シリコン基板を用いてアクティブマトリックス
型ＴＦＴ−ＬＣＤ等の大規模半導体装置を製造するうえ
でコスト低減の観点から見逃せない重要なポイントであ
る。Further, since it is possible to uniformly introduce an impurity metal element that promotes crystallization into a large area substrate, the substrate size during mass production is not restricted. This point is
This is an important point that cannot be overlooked from the viewpoint of cost reduction when manufacturing a large-scale semiconductor device such as an active matrix type TFT-LCD using a polycrystalline silicon substrate.
【００９７】最後に、結晶成長の方向を制御することが
可能である事から、同一基板上に異なった導電特性を有
するＴＦＴを同時に作成することが可能であり、例えば
アクティブマトリックス型ＴＦＴ−ＬＣＤを作成する場
合、大きな移動度が要求される周辺駆動回路部分を構成
するＴＦＴには、その動作時のキャリアの移動方向が、
この結晶性ケイ素膜の結晶成長方向と平行な方向になる
ようにし、リーク電流を小さく抑える必要がある画素部
分のＴＦＴには、その動作時のキャリアの移動方向が、
この結晶性ケイ素膜の結晶成長方向と垂直な方向になる
ようにする事により、各部により適した特性を有するＴ
ＦＴの配置が可能である。Finally, since it is possible to control the direction of crystal growth, it is possible to simultaneously form TFTs having different conductive characteristics on the same substrate, for example, an active matrix type TFT-LCD. In the case of making, the movement direction of the carrier at the time of operation is
In the TFT of the pixel portion in which it is necessary to suppress the leak current to a small value by setting the direction parallel to the crystal growth direction of the crystalline silicon film, the moving direction of carriers during the operation is
By making the direction perpendicular to the crystal growth direction of this crystalline silicon film, T having more suitable characteristics for each part can be obtained.
FT placement is possible.
【００９８】以上述べて来たように、本発明によって大
規模半導体装置の量産が、低い製造コストで実現可能と
なる。As described above, according to the present invention, mass production of large-scale semiconductor devices can be realized at a low manufacturing cost.
【図１】半導体膜中のＮｉ濃度とラテラル成長距離との
関係を示す図である。FIG. 1 is a diagram showing a relationship between a Ni concentration in a semiconductor film and a lateral growth distance.
【図２】レーザーアニールによるＮｉ元素の析出を説明
するための結晶構造を示す図である。FIG. 2 is a diagram showing a crystal structure for explaining precipitation of Ni element by laser annealing.
【図３】プラズマ処理（Ｎｉ注入濃度が１×１０19ａｔ
ｏｍｓ／ｃｍ3）によって作製したサンプルの結晶構造
を示す写真であり、（ａ）は１：１０のＢＨＦ処理を行
わない場合、（ｂ）はそのＢＨＦ処理を５分行った場
合、（ｃ）そのＢＨＦ処理を１０分行った場合である。FIG. 3 Plasma treatment (Ni implantation concentration is 1 × 10 19 at)
(a) is a photograph showing a crystal structure of a sample produced by oms / cm 3 ), (a) is a case where BHF treatment of 1:10 is not performed, (b) is a case where the BHF treatment is performed for 5 minutes, This is the case where the BHF treatment is performed for 10 minutes.
【図４】本発明で用いる拡散法（Ｎｉ注入濃度が１×１
０19ａｔｏｍｓ／ｃｍ3）によって作製したサンプルの
結晶構造を示す写真であり、（ａ）は１：１０のＢＨＦ
処理を行わない場合、（ｂ）はそのＢＨＦ処理を５分行
った場合、（ｃ）そのＢＨＦ処理を１０分行った場合で
ある。FIG. 4 is a diffusion method used in the present invention (the Ni implantation concentration is 1 × 1.
(A) is a photograph showing a crystal structure of a sample produced by 0 19 atoms / cm 3 ), and (a) is a BHF of 1:10.
When no treatment is performed, (b) is the case where the BHF treatment is performed for 5 minutes, and (c) is the case where the BHF treatment is performed for 10 minutes.
【図５】ＴＦＴ作製プロセス中にコンタクトホールを開
孔直後の表面状態を示す図であり、（ａ）はプラズマ処
理（Ｎｉ注入濃度が１×１０19ａｔｏｍｓ／ｃｍ3）の
場合であり、（ｂ）は本発明で用いる拡散法（Ｎｉ注入
濃度が１×１０19ａｔｏｍｓ／ｃｍ3）による場合であ
る。FIG. 5 is a diagram showing a surface state immediately after opening a contact hole during a TFT manufacturing process, where (a) is a case of plasma treatment (Ni implantation concentration is 1 × 10 19 atoms / cm 3 ), b) is the case by the diffusion method (Ni implantation concentration is 1 × 10 19 atoms / cm 3 ) used in the present invention.
【図６】本発明の実施例１の多結晶半導体基板の製造方
法について基板の断面図を各プロセス段階に従って示し
たものである。FIG. 6 is a cross-sectional view of a substrate according to each process step in a method for manufacturing a polycrystalline semiconductor substrate according to a first embodiment of the present invention.
【図７】本発明の実施例２の多結晶半導体基板の製造方
法について基板の断面図を各プロセス段階に従って示し
たものである。FIG. 7 is a sectional view of a substrate according to a process step of a method for manufacturing a polycrystalline semiconductor substrate according to a second embodiment of the present invention.
【図８】本発明の実施例３の多結晶半導体基板の製造方
法について基板の断面図を各プロセス段階に従って示し
たものである。FIG. 8 is a sectional view of a substrate according to a process step of a method for manufacturing a polycrystalline semiconductor substrate according to a third embodiment of the present invention.
【図９】本発明の実施例４の多結晶半導体基板の製造方
法について基板の断面図を各プロセス段階に従って示し
たものである。FIG. 9 is a sectional view of a substrate according to a process step of a method for manufacturing a polycrystalline semiconductor substrate according to a fourth embodiment of the present invention.
【図１０】本発明の実施例５に示した結晶成長の方向と
ＴＦＴのソース・ドレイン・チャネルの各領域の配置図
である。FIG. 10 is a layout view of crystal growth directions and source / drain / channel regions of a TFT according to a fifth embodiment of the present invention.
【図１１】本発明の実施例６に示した結晶成長の方向と
ＴＦＴのソース・ドレイン・チャネルの各領域の配置図
である。FIG. 11 is a layout view of crystal growth directions and source / drain / channel regions of a TFT according to a sixth embodiment of the present invention.
１０１ ベースコート膜 ２０１ ベースコート膜 ３０１ ベースコート膜 ４０１ ベースコート膜 １０２ 非晶質シリコン膜 ２０２ 非晶質シリコン膜 ３０２ 非晶質シリコン膜 ４０２ 非晶質シリコン膜 １０３ 二酸化シリコン膜 ３０５ Ｎｉ元素の混入膜 ４０３ Ｎｉ元素を微量混入した膜 ２０３ 感光性材料 １０４ Ｎｉ元素の非晶質シリコン膜への拡散 ２０４ Ｎｉ元素の非晶質シリコン膜への拡散 ３０６ Ｎｉ元素の非晶質シリコン膜への拡散 ４０４ Ｎｉ元素の非晶質シリコン膜への拡散 １０５ 多結晶シリコン膜 ２０５ 多結晶化した領域 ３０７ 非晶質シリコン膜 ４０５ 不純物元素の導入された領域 ２０６ 基板面に概略平行な結晶化の進行 ３０８ 基板面に概略平行な結晶化の進行 ４０６ 基板面に概略平行な結晶化の進行 ２０７ Ｎｉ元素濃度のやや高い領域 ３１０ 不純物元素のやや高い領域 ４０８ Ｎｉ元素濃度のやや高い領域 ２０８ 多結晶領域 ３０９ 多結晶化領域 ４０７ 多結晶化領域 ５０１ 選択的導入領域 ６０１ 選択的導入領域 ５０２ 結晶成長端 ６０２ 結晶成長端 ５０３ 基板面に概略平行な結晶化の進行 ６０３ 基板面に概略平行な結晶化の進行 ５０４ ＴＦＴのソース領域 ５０６ ＴＦＴのドレイン領域 ６０４ ＴＦＴのソース領域 ６０６ ＴＦＴのドレイン領域 ５０５ ＴＦＴのチャネル領域 ６０５ ＴＦＴのチャネル領域 101 base coat film 201 base coat film 301 base coat film 401 base coat film 102 amorphous silicon film 202 amorphous silicon film 302 amorphous silicon film 402 amorphous silicon film 103 silicon dioxide film 305 mixed film of Ni element 403 Ni element A film in which a trace amount is mixed 203 Photosensitive material 104 Diffusion of Ni element into an amorphous silicon film 204 Diffusion of Ni element into an amorphous silicon film 306 Diffusion of Ni element into an amorphous silicon film 404 Amorphous Ni element Diffusion into crystalline silicon film 105 Polycrystalline silicon film 205 Polycrystallized region 307 Amorphous silicon film 405 Region into which impurity element is introduced 206 Crystallization progress substantially parallel to substrate surface 308 Crystals substantially parallel to substrate surface Progress of crystallization 406 Progress of crystallization substantially parallel to substrate surface 207 Ni Region with slightly higher elemental concentration 310 Region with slightly higher impurity element 408 Region with slightly higher concentration of Ni element 208 Polycrystalline region 309 Polycrystallized region 407 Polycrystallized region 501 Selective introduction region 601 Selective introduction region 502 Crystal growth edge 602 Crystal growth edge 503 Progress of crystallization substantially parallel to substrate surface 603 Progress of crystallization substantially parallel to substrate surface 504 TFT source region 506 TFT drain region 604 TFT source region 606 TFT drain region 505 TFT channel region 605 TFT channel region
Claims (17)
の上、または基板を覆って形成された絶縁膜の上に、非
晶質半導体膜を形成する工程と、 該非晶質半導体膜の上に、結晶化を助長する元素を微量
添加した層を形成する工程と、 加熱処理を行って、該層中の該元素を該非晶質半導体膜
中へ拡散導入し、該非晶質半導体膜を多結晶化させる工
程とを含む半導体基板の製造方法。1. A step of forming an amorphous semiconductor film on the insulating surface of a substrate having an insulating surface or on an insulating film formed so as to cover the substrate, and a step of forming the amorphous semiconductor film. A step of forming a layer on which a small amount of an element that promotes crystallization is added, and a heat treatment is performed to diffuse and introduce the element in the layer into the amorphous semiconductor film to form the amorphous semiconductor film. A method of manufacturing a semiconductor substrate, which comprises a step of polycrystallizing.
の上、または基板を覆って形成された絶縁膜の上に、非
晶質半導体膜を形成する工程と、 該非晶質半導体膜の上に、結晶化を助長する元素を微量
添加した感光性材料からなる島を形成する工程と、 加熱処理を行って、該島中の該元素を該非晶質半導体膜
中へ拡散導入し、該非晶質半導体膜を多結晶化させる工
程とを含む半導体基板の製造方法。2. A step of forming an amorphous semiconductor film on the insulating surface of a substrate having an insulating surface, or on an insulating film formed so as to cover the substrate, and a step of forming the amorphous semiconductor film. A step of forming an island made of a photosensitive material to which a trace amount of an element promoting crystallization is added, and heat treatment is performed to diffuse and introduce the element in the island into the amorphous semiconductor film. And a step of polycrystallizing a crystalline semiconductor film.
する元素を微量添加した層との間に、一部に開口部を有
する、該元素の拡散防止用のブロッキング層を形成する
請求項１に記載の半導体基板の製造方法。3. A blocking layer for preventing diffusion of the element, which has an opening in a part, is formed between the amorphous semiconductor film and the layer to which a trace amount of the element that promotes crystallization is added. Item 2. A method of manufacturing a semiconductor substrate according to item 1.
を島状に形成した後、加熱処理を行って該島中の該元素
の該非晶質半導体膜中へ選択的に導入し多結晶化させる
請求項１に記載の半導体基板の製造方法。4. The layer formed on the amorphous semiconductor film is formed into an island shape, and then heat treatment is performed to selectively introduce the element in the island into the amorphous semiconductor film. The method of manufacturing a semiconductor substrate according to claim 1, wherein the semiconductor substrate is crystallized.
た層として、スピン・オン・グラス法を用いて形成した
絶縁膜を用いる請求項１、３又は４に記載の半導体基板
の製造方法。5. The method of manufacturing a semiconductor substrate according to claim 1, 3 or 4, wherein an insulating film formed by a spin-on-glass method is used as the layer to which a trace amount of an element that promotes crystallization is added.
た層として、スパッタ法を用いて形成した絶縁膜を用い
る請求項１、３又は４に記載の半導体基板の製造方法。6. The method for manufacturing a semiconductor substrate according to claim 1, wherein an insulating film formed by a sputtering method is used as the layer to which a trace amount of an element that promotes crystallization is added.
た層として、ＥＢ蒸着法を用いて形成した絶縁膜を用い
る請求項１、３又は４に記載の半導体基板の製造方法。7. The method for manufacturing a semiconductor substrate according to claim 1, 3 or 4, wherein an insulating film formed by an EB vapor deposition method is used as the layer to which a trace amount of an element that promotes crystallization is added.
た層として、電着法を用いて形成した絶縁膜を用いる請
求項１、３又は４に記載の半導体基板の製造方法。8. The method for manufacturing a semiconductor substrate according to claim 1, wherein an insulating film formed by an electrodeposition method is used as the layer to which a trace amount of an element that promotes crystallization is added.
いる請求項１乃至４のいずれかに記載の半導体基板の製
造方法。9. The method of manufacturing a semiconductor substrate according to claim 1, wherein silicon is used as the amorphous semiconductor film.
る元素として、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｆｅ、Ｃｕ、
Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ｐ、Ａｓ、Ｓｂの内いずれか
一つ又はこれらの元素を複数種組み合わせたものを用い
る請求項１乃至４に記載の半導体基板の製造方法。10. An element that promotes crystallization of the amorphous semiconductor film is Ni, Co, Pd, Pt, Fe, Cu,
The method of manufacturing a semiconductor substrate according to claim 1, wherein any one of Ag, Au, In, Sn, P, As, and Sb or a combination of a plurality of these elements is used.
る元素を微量添加した層中の該元素の濃度を１×１０18
ａｔｏｍｓ／ｃｍ3〜１×１０20ａｔｏｍｓ／ｃｍ3の間
とする請求項１乃至４に記載の半導体基板の製造方法。11. The concentration of the element in the layer to which a trace amount of the element that promotes crystallization of the amorphous semiconductor film is added is 1 × 10 18.
The method for manufacturing a semiconductor substrate according to claim 1, wherein the method is between atoms / cm 3 and 1 × 10 20 atoms / cm 3 .
面の上、または基板を覆って形成された絶縁膜の上に、
非晶質半導体膜を形成する工程と、 該非晶質半導体膜の上に、結晶化を助長する元素を微量
添加した感光性材料からなる島を形成する工程と、 加熱処理を行って、該島中の該元素を該非晶質半導体膜
中へ拡散導入し、該非晶質半導体膜を多結晶化させて部
分的に多結晶となった半導体膜を得る工程と、 該部分的に多結晶となった半導体膜の上に、該部分的に
多結晶となった半導体膜の結晶成長方向と概略平行な導
電方向を持つ半導体装置を配置する工程とを含む半導体
装置の製造方法。12. A substrate having an insulating surface, on the insulating surface, or on an insulating film formed to cover the substrate,
A step of forming an amorphous semiconductor film; a step of forming an island on the amorphous semiconductor film, which is made of a photosensitive material to which a small amount of an element that promotes crystallization is added; Diffusing and introducing the element into the amorphous semiconductor film to polycrystallize the amorphous semiconductor film to obtain a partially polycrystalline semiconductor film; and And a semiconductor device having a conductive direction substantially parallel to a crystal growth direction of the partially polycrystallized semiconductor film on the semiconductor film.
面の上、または基板を覆って形成された絶縁膜の上に、
非晶質半導体膜を形成する工程と、 一部に開口部を有する、該元素の拡散防止用のブロッキ
ング層を形成する工程と、 該非晶質半導体膜の上に、結晶化を助長する元素を微量
添加した層を形成する工程と、 加熱処理を行って、該層中の該元素を該非晶質半導体膜
中へ拡散導入し、該非晶質半導体膜を多結晶化させて部
分的に多結晶となった半導体膜を得る工程と、 該部分的に多結晶となった半導体膜の上に、該部分的に
多結晶となった半導体膜の結晶成長方向と概略平行な導
電方向を持つ半導体装置を配置する工程とを含む半導体
装置の製造方法。13. A substrate having an insulating surface, on the insulating surface, or on an insulating film formed to cover the substrate,
A step of forming an amorphous semiconductor film, a step of forming a blocking layer for preventing diffusion of the element having an opening partly, and an element for promoting crystallization on the amorphous semiconductor film. A step of forming a layer to which a small amount is added and a heat treatment are performed to diffuse and introduce the element in the layer into the amorphous semiconductor film to polycrystallize the amorphous semiconductor film to partially polycrystallize it. And a semiconductor device having a conduction direction substantially parallel to the crystal growth direction of the partially polycrystalline semiconductor film on the partially polycrystalline semiconductor film. And a step of disposing the semiconductor device.
面の上、または基板を覆って形成された絶縁膜の上に、
非晶質半導体膜を形成する工程と、 該非晶質半導体膜の上に、結晶化を助長する元素を微量
添加した島状の層を形成する工程と、 加熱処理を行って、該層中の該元素を該非晶質半導体膜
中へ拡散導入し、該非晶質半導体膜を多結晶化させて部
分的に多結晶となった半導体膜を得る工程と、 該部分的に多結晶となった半導体膜の上に、該部分的に
多結晶となった半導体膜の結晶成長方向と概略平行な導
電方向を持つ半導体装置を配置する工程とを含む半導体
装置の製造方法。14. A substrate having an insulating surface, on the insulating surface, or on an insulating film formed to cover the substrate,
A step of forming an amorphous semiconductor film; a step of forming an island-shaped layer on the amorphous semiconductor film, to which a trace amount of an element that promotes crystallization is added; A step of diffusing and introducing the element into the amorphous semiconductor film to polycrystallize the amorphous semiconductor film to obtain a partially polycrystalline semiconductor film; and the partially polycrystalline semiconductor A method of manufacturing a semiconductor device, comprising: disposing on the film a semiconductor device having a conductive direction substantially parallel to a crystal growth direction of the partially polycrystalline semiconductor film.
面の上、または基板を覆って形成された絶縁膜の上に、
非晶質半導体膜を形成する工程と、 該非晶質半導体膜の上に、結晶化を助長する元素を微量
添加した感光性材料からなる島を形成する工程と、 加熱処理を行って、該島中の該元素を該非晶質半導体膜
中へ拡散導入し、該非晶質半導体膜を多結晶化させて部
分的に多結晶となった半導体膜を得る工程と、 該部分的に多結晶となった半導体膜の上に、該部分的に
多結晶となった半導体膜の結晶成長方向と概略垂直な導
電方向を持つ半導体装置を配置する工程とを含む半導体
装置の製造方法。15. A substrate having an insulating surface, on the insulating surface, or on an insulating film formed to cover the substrate,
A step of forming an amorphous semiconductor film; a step of forming an island on the amorphous semiconductor film, which is made of a photosensitive material to which a small amount of an element that promotes crystallization is added; Diffusing and introducing the element into the amorphous semiconductor film to polycrystallize the amorphous semiconductor film to obtain a partially polycrystalline semiconductor film; and And a semiconductor device having a conduction direction substantially perpendicular to a crystal growth direction of the partially polycrystallized semiconductor film on the semiconductor film.
面の上、または基板を覆って形成された絶縁膜の上に、
非晶質半導体膜を形成する工程と、 一部に開口部を有する、該元素の拡散防止用のブロッキ
ング層を形成する工程と、 該非晶質半導体膜の上に、結晶化を助長する元素を微量
添加した層を形成する工程と、 加熱処理を行って、該層中の該元素を該非晶質半導体膜
中へ拡散導入し、該非晶質半導体膜を多結晶化させて部
分的に多結晶となった半導体膜を得る工程と、 該部分的に多結晶となった半導体膜の上に、該部分的に
多結晶となった半導体膜の結晶成長方向と概略垂直な導
電方向を持つ半導体装置を配置する工程とを含む半導体
装置の製造方法。16. A substrate having an insulating surface, on the insulating surface, or on an insulating film formed to cover the substrate,
A step of forming an amorphous semiconductor film, a step of forming a blocking layer for preventing diffusion of the element having an opening partly, and an element for promoting crystallization on the amorphous semiconductor film. A step of forming a layer to which a small amount is added and a heat treatment are performed to diffuse and introduce the element in the layer into the amorphous semiconductor film to polycrystallize the amorphous semiconductor film to partially polycrystallize it. And a semiconductor device having a conduction direction substantially perpendicular to the crystal growth direction of the partially polycrystalline semiconductor film on the partially polycrystalline semiconductor film. And a step of disposing the semiconductor device.
面の上、または基板を覆って形成された絶縁膜の上に、
非晶質半導体膜を形成する工程と、 該非晶質半導体膜の上に、結晶化を助長する元素を微量
添加した島状の層を形成する工程と、 加熱処理を行って、該層中の該元素を該非晶質半導体膜
中へ拡散導入し、該非晶質半導体膜を多結晶化させて部
分的に多結晶となった半導体膜を得る工程と、 該部分的に多結晶となった半導体膜の上に、該部分的に
多結晶となった半導体膜の結晶成長方向と概略垂直な導
電方向を持つ半導体装置を配置する工程とを含む半導体
装置の製造方法。17. A substrate having an insulating surface, on the insulating surface, or on an insulating film formed to cover the substrate,
A step of forming an amorphous semiconductor film; a step of forming an island-shaped layer on the amorphous semiconductor film, to which a trace amount of an element that promotes crystallization is added; A step of diffusing and introducing the element into the amorphous semiconductor film to polycrystallize the amorphous semiconductor film to obtain a partially polycrystalline semiconductor film; and the partially polycrystalline semiconductor A method of manufacturing a semiconductor device, comprising: disposing on the film a semiconductor device having a conductive direction substantially perpendicular to a crystal growth direction of the partially polycrystallized semiconductor film.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05772894A JP3269730B2 (en) | 1994-03-28 | 1994-03-28 | Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device |
| TW084102146A TW275143B (en) | 1994-03-28 | 1995-03-07 | |
| US08/408,869 US6162667A (en) | 1994-03-28 | 1995-03-23 | Method for fabricating thin film transistors |
| KR1019950007043A KR100209198B1 (en) | 1994-03-28 | 1995-03-28 | Semiconductor device and fabrication thereof |
| CN95105129A CN1055784C (en) | 1994-03-28 | 1995-03-28 | Semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05772894A JP3269730B2 (en) | 1994-03-28 | 1994-03-28 | Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07273027A true JPH07273027A (en) | 1995-10-20 |
| JP3269730B2 JP3269730B2 (en) | 2002-04-02 |
Family
ID=13063994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05772894A Expired - Fee Related JP3269730B2 (en) | 1994-03-28 | 1994-03-28 | Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3269730B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100408743B1 (en) * | 2001-09-21 | 2003-12-11 | 삼성전자주식회사 | Method of forming a quantum dot and method of forming a gate electrode using the same |
| US6770515B1 (en) | 1999-09-22 | 2004-08-03 | Sharp Kabushiki Kaisha | Semiconductor device and method for fabricating the device |
| JP2005079122A (en) * | 2003-08-29 | 2005-03-24 | Rikogaku Shinkokai | Process for forming crystalline thin film |
| US7683373B2 (en) | 2004-10-05 | 2010-03-23 | Samsung Mobile Display Co., Ltd. | Thin film transistor and method of fabricating the same |
-
1994
- 1994-03-28 JP JP05772894A patent/JP3269730B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6770515B1 (en) | 1999-09-22 | 2004-08-03 | Sharp Kabushiki Kaisha | Semiconductor device and method for fabricating the device |
| KR100408743B1 (en) * | 2001-09-21 | 2003-12-11 | 삼성전자주식회사 | Method of forming a quantum dot and method of forming a gate electrode using the same |
| JP2005079122A (en) * | 2003-08-29 | 2005-03-24 | Rikogaku Shinkokai | Process for forming crystalline thin film |
| US7683373B2 (en) | 2004-10-05 | 2010-03-23 | Samsung Mobile Display Co., Ltd. | Thin film transistor and method of fabricating the same |
| US7815734B2 (en) | 2004-10-05 | 2010-10-19 | Samsung Mobile Display Co., Ltd. | Thin film transistor and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3269730B2 (en) | 2002-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100355938B1 (en) | Semiconductor device manufacturing method | |
| JP3450376B2 (en) | Method for manufacturing semiconductor device | |
| KR100473996B1 (en) | Cystallization method of amorphous silicon | |
| US6162667A (en) | Method for fabricating thin film transistors | |
| JP3221473B2 (en) | Method for manufacturing semiconductor device | |
| US5962871A (en) | Method for producing semiconductor device | |
| US6329269B1 (en) | Semiconductor device manufacturing with amorphous film cyrstallization using wet oxygen | |
| US5970327A (en) | Method of fabricating a thin film transistor | |
| KR100470274B1 (en) | Method of phase transition of amorphous material using a cap layer | |
| US6500736B2 (en) | Crystallization method of amorphous silicon | |
| JPH0758338A (en) | Semiconductor device and its production | |
| JPH086053A (en) | Liquid crystal display device | |
| US6531348B2 (en) | Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon | |
| JP3432187B2 (en) | Method for manufacturing semiconductor device | |
| KR100577795B1 (en) | Method for forming polycrystalline silicon film | |
| KR100611761B1 (en) | Method fabricating thin film transistor | |
| KR0180573B1 (en) | Semiconductor device including a plurality of thin film transistor at least some of which have a crystalline silicon | |
| KR100623690B1 (en) | Flat Panel Display and Method of fabricating thereof | |
| JP3269730B2 (en) | Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device | |
| JP3076490B2 (en) | Method for manufacturing semiconductor device | |
| KR100721957B1 (en) | Polycrystalline silicon layer, flat panel display using the polyscrystalline silicon layer and method for fabricating the same | |
| JP3403811B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100366960B1 (en) | silicon crystallization method | |
| JP3141909B2 (en) | Semiconductor device manufacturing method | |
| JP3192544B2 (en) | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |