JPH07271619A - Device and method for error correction - Google Patents

Abstract

PURPOSE:To suppress the increase in the scales of memory and control circuit of a decoding device for error correction codes accompanying increase in the constitution length and interleaving length of product codes in the error correction codes. CONSTITUTION:This device is equipped with a decoding circuit 21 which receives final encoded packet data outputted and sent from an error correction encoding device and decodes (n) series of 2nd error correction codes by (kXm+pi) symbols at each time, a delay unit (memory) 22 which divides sequentially received final encoded packet data of (n) lines into (k) blocks each consisting of (m) symbols X (n) lines and delays the (k) divided blocks by delay quantities that are different block by block, to obtain (n) series of 1st error correction codes, and a decoding device 23 which decodes the (n) series of 1st error codes obtained through the delay unit (memory) 22, and furthermore, the (n) series of 1st error correction codes are decoded by the decoding device 23 and then (n) series of 2nd error correction codes are decoded again by the decoding device 21.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、デジタルデータの記録
再生に対して適用できる誤り訂正装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an error correction device applicable to recording and reproducing digital data.

【０００２】[0002]

【従来の技術】デジタルデータの伝送、記録に用いる誤
り訂正方式として、リードソロモン符号等の誤り訂正符
号系列を積符号にしたり、積符号化の前後でデータをイ
ンタリーヴする方式が実用化されている。2. Description of the Related Art As an error correction method used for transmitting and recording digital data, a method of converting an error correction code sequence such as Reed-Solomon code into a product code or interleaving data before and after product coding has been put into practical use. .

【０００３】図１６にこの積符号の例を示す。同図にお
いて、ｍ列×ｎ行の部分は二次元配列のデータパケット
である。ここで、ｑシンボル分の第１の訂正符号Ｐo
は、行方向のｍ−ｑシンボルの符号系列から行毎にｎ−
ｐ行分生成される。第２の訂正符号Ｐi は、列方向のｎ
−ｐシンボルの符号系列から列毎にｍ列分生成される。
図１７は積符号の他の例を示す。同図において、ｍ−
（ｑ＋ｐ）列×ｎ行の部分は二次元配列のデータパケッ
トである。ここで、ｑシンボル分の第１の訂正符号Ｐo
は、ｍ−ｐ列×ｎ行のデータを斜めに走査した符号系列
からｎ行分生成される。ｐシンボル分の第２の訂正符号
Ｐi は、行方向のｍシンボルの符号系列から行毎にｎ列
分生成される。FIG. 16 shows an example of this product code. In the figure, the part of m columns × n rows is a two-dimensional array of data packets. Here, the first correction code Po for q symbols
Is n− for each row from the code sequence of m−q symbols in the row direction.
p rows are generated. The second correction code Pi is n in the column direction.
-M columns are generated for each column from the code sequence of -p symbols.
FIG. 17 shows another example of the product code. In the figure, m-
The portion of (q + p) columns × n rows is a two-dimensional array data packet. Here, the first correction code Po for q symbols
Is generated for n rows from a code sequence obtained by obliquely scanning data of mp columns × n rows. The second correction code Pi for p symbols is generated for each n rows from the code sequence of m symbols in the row direction.

【０００４】このような２系列の誤り訂正符号の積符号
は、各々のデータシンボルが２つの誤り訂正符号に含ま
れるので、１つの誤り訂正符号が訂正不可能な状況にな
っても他方の誤り訂正符号が訂正可能であればその訂正
結果をもとにした繰り返し訂正を行うことができる。ま
た、訂正不可能な１つの誤り符号に基づいて他方の誤り
訂正符号中の消失ポインタを発生することにより、訂正
シンボル数の多い消失誤り訂正を行うことができる。In such a product code of two series of error correction codes, since each data symbol is included in two error correction codes, even if one error correction code cannot be corrected, the other error If the correction code can be corrected, iterative correction can be performed based on the correction result. Further, by generating an erasure pointer in the other error correction code based on one uncorrectable error code, it is possible to perform erasure error correction with a large number of correction symbols.

【０００５】また、データのインターリーヴはバースト
誤りを分散することにより、訂正可能なバースト誤りを
長くする効果があるため、バースト誤りの発生しやすい
殆どの記録系で用いられている。Data interleaving has the effect of lengthening correctable burst errors by dispersing burst errors, and is therefore used in most recording systems where burst errors are likely to occur.

【０００６】しかしながら、これら積符号構成にしても
データのインターリーヴにしても、何れも符号化装置や
復号化装置に積符号構成長とインターリーヴ長に見合う
サイズのメモリーとその制御回路を必要とするため、高
い誤り訂正能力を持つ構成長（符号長）の長い積符号や
長いインターリーヴ長の符号は、装置が複雑化するとい
う欠点があった。However, regardless of the product code configuration or the data interleaving, both of the encoding device and the decoding device require a memory having a size corresponding to the product code configuration length and the interleave length and its control circuit. Therefore, the product code having a long configuration length (code length) and the code having a long interleave length, which have high error correction capability, have a drawback that the device becomes complicated.

【０００７】すなわち、従来のインターリーヴを伴う積
符号の構成装置は、例えば図１６や図１７に示したよう
に、誤り訂正符号化の処理が大きなデータパケットを基
に行うため、ビデオ信号等をリアルタイムで処理する場
合は、訂正符号化を行っている時に次のパケットデータ
を蓄えるメモリーが必要となる。この問題は復号化にお
いても同じである。That is, since a conventional product code constituent device with interleaving performs error correction coding processing based on a large data packet, as shown in FIGS. In the case of processing in real time, a memory for storing the next packet data is required during correction coding. This problem is the same in decoding.

【０００８】[0008]

【発明が解決しようとする課題】本発明はこのような課
題を解決するためのもので、積符号の構成長やインター
リーヴ長の増大に伴う、復号装置のメモリやその制御回
路の規模拡大を抑えることのできる誤り訂正装置および
誤り訂正方法の提供を目的としている。SUMMARY OF THE INVENTION The present invention is intended to solve such a problem, and is to increase the scale of the memory of the decoding device and its control circuit as the product code configuration length and interleave length increase. An object is to provide an error correction device and an error correction method that can be suppressed.

【０００９】[0009]

【課題を解決するための手段】本発明は上記した目的を
達成するために、ｋ、ｍ、ｎをそれぞれ任意の正の整数
とし、ｋ×ｍより小さな正の整数をｐo とするとき、
（ｋ×ｍ−ｐo ）シンボル×ｎ行で構成される原データ
パケットにｐo シンボル×ｎ行の第１のパリティシンボ
ルを付加して符号長（ｋ×ｍ）シンボルの第１の誤り訂
正符号ｎ系列を形成し、第１の誤り訂正符号ｎ系列を１
つの大きさがｍシンボル×ｎ行のｋ個のブロックに分割
して、分割したｋ個のブロックをそれぞれｋブロック×
ｋ行のブロック行列の１つの対角要素ブロックとして遅
延配置し、連続して順次伝送すべき複数の原データパケ
ットに対して、第１の誤り訂正符号ｎ系列の形成とブロ
ック遅延配置を順次行いながら、ブロック遅延配置後の
（ｋ×ｍ）シンボル×ｎ行の行列にｐi シンボル（但
し、ｐi は任意の正の整数）×ｎ行の第２のパリティシ
ンボルを付加して、符号長（ｋ×ｍ＋ｐi ）シンボルの
第２の誤り訂正符号ｎ系列を形成し、第２の誤り訂正符
号ｎ系列の行列シンボルを、行方向に（ｋ×ｍ＋ｐi ）
シンボルずつ最終符号化パケットデータとしてｎ行分順
次出力する、誤り訂正符号化装置によって符号化された
誤り訂正符号を復号する装置であって、最終符号化パケ
ットデータを受信して、（ｋ×ｍ＋ｐi ）シンボルずつ
第２の誤り訂正符号ｎ系列を復号する第１の復号手段
と、順次受信したｎ行分の最終符号化パケットデータ
を、１つの大きさがｍシンボル×ｎ行のｋ個のブロック
に分割して、分割したｋ個のブロックをそれぞれブロッ
ク毎に異なる遅延量で遅延せしめて第１の誤り訂正符号
ｎ系列を得るブロック遅延手段と、ブロック遅延手段を
通して得た第１の誤り訂正符号ｎ系列を復号する第２の
復号手段と、第２の復号手段によって第１の誤り訂正符
号ｎ系列を復号した後、第１の復号手段にて再度第２の
誤り訂正符号ｎ系列の復号を行うように制御する手段と
を具備することを特徴としている。In order to achieve the above-mentioned object, the present invention is such that when k, m, and n are arbitrary positive integers and a positive integer smaller than k × m is po,
A first error correction code n having a code length (k × m) symbols is obtained by adding a first parity symbol of p o symbols × n rows to an original data packet composed of (k × m-po) symbols × n rows. Form a sequence and set the first error correction code n sequence to 1
Each block is divided into k blocks of m symbols × n rows, and each of the k blocks is divided into k blocks ×
Delay arrangement is performed as one diagonal element block of a block matrix of k rows, and the first error correction code n sequence is formed and block delay arrangement is sequentially performed on a plurality of original data packets that are to be successively transmitted. However, pi symbols (where pi is an arbitrary positive integer) × n rows of the second parity symbols are added to the matrix of (k × m) symbols × n rows after the block delay arrangement, and the code length (k Xm + pi) symbol second error correction code n sequence is formed, and the matrix symbol of the second error correction code n sequence is (k × m + pi) in the row direction.
A device for decoding error correction codes encoded by an error correction coding device, which sequentially outputs n rows as final coded packet data symbol by symbol, receives (k × m + pi) ) First decoding means for decoding the second error correction code n sequence for each symbol, and the sequentially received final encoded packet data for n rows are k blocks each having a size of m symbols × n rows. A block delay means for obtaining a first error correction code n sequence by delaying the divided k blocks by different delay amounts for each block, and a first error correction code obtained through the block delay means. After decoding the first error correction code n series by the second decoding means for decoding the n series and the second decoding means, the second decoding means again decodes the second error correction code n series by the first decoding means. It is characterized by comprising means for controlling to perform.

【００１０】[0010]

【作用】すなわち本発明では、第１の復号手段にて、誤
り訂正符号化装置から出力される最終符号化パケットデ
ータを受信して、（ｋ×ｍ＋ｐi ）シンボルずつ第２の
誤り訂正符号ｎ系列の復号を行い、順次受信したｎ行分
の最終符号化パケットデータを、ブロック遅延手段に
て、１つの大きさがｍシンボル×ｎ行のｋ個のブロック
に分割して、分割したｋ個のブロックをそれぞれブロッ
ク毎に異なる遅延量で遅延せしめ第１の誤り訂正符号ｎ
系列を形成する。そしてこの第１の誤り訂正符号ｎ系列
を第２の復号手段にて復号し、最後に再び第２の誤り訂
正符号ｎ系列の復号を第１の復号手段にて行う。That is, according to the present invention, the first decoding means receives the final coded packet data output from the error correction coding device, and the second error correction code n sequence is generated for each (k × m + pi) symbol. Of the final coded packet data for n rows, which are sequentially received, are divided by the block delay means into k blocks each having a size of m symbols × n rows, and the divided k blocks are divided. The blocks are delayed by different delay amounts for each block, and the first error correction code n
Form a series. Then, the first error correction code n series is decoded by the second decoding means, and finally the second error correction code n series is decoded again by the first decoding means.

【００１１】このように本発明では、ｍシンボル×ｎ行
のブロックを単位とするインターリーヴ処理を介して積
符号構成の誤り訂正符号の復号を行うことで、訂正能力
を高めるため積符号の構成長やインターリーヴ長を大き
くしても、復号装置を構成するメモリや制御回路の規模
拡大を有効に抑えることができる。As described above, according to the present invention, the error correction code having the product code structure is decoded through the interleave processing in units of blocks of m symbols × n rows, so that the structure of the product code is increased in order to improve the correction capability. Even if the length or the interleave length is increased, it is possible to effectively suppress the scale expansion of the memory and the control circuit that configure the decoding device.

【００１２】[0012]

【実施例】以下、本発明に係る一実施例を図面に基づい
て説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment according to the present invention will be described below with reference to the drawings.

【００１３】図１は符号化前の原データパケットを示し
ている。原データパケットは（６×１４−６）シンボル
×１４行で構成されている。この７８シンボル×１４行
の原データパケット内にデータは、図中一点鎖線の矢印
で示すように行方向に順配置されている。つまり、０行
０列から０行７７列まで順に７８シンボルを配置し、次
に行を更新して同様に１行０列から１行７７列まで順に
７８シンボルを配置するといった順番で配列されてい
る。FIG. 1 shows an original data packet before encoding. The original data packet is composed of (6 × 14−6) symbols × 14 rows. The data is arranged in the original direction in the row direction as indicated by the dashed-dotted line arrow in the drawing in the original data packet of 78 symbols × 14 rows. That is, 78 symbols are arranged in order from the 0th row and 0th column to the 0th row and 77th column, and then the row is updated to similarly arrange 78 symbols from the 1st row and 0th column to the 1st row and 77th column. There is.

【００１４】この原データパケット行列に対し、まず第
１の符号化として、７８列から８３列まで第１の６パリ
ティシンボルＰO を１４行分付加する。これにより８４
シンボル×１４行の外符号１４系列を第１の符号系列と
して形成する。この第１の符号系列は、例えば１４系列
のリードソロモン（８４、７８、７）符号である。To the original data packet matrix, first, as first encoding, 14 rows of the first 6 parity symbols Po from columns 78 to 83 are added. This gives 84
An outer code 14 sequence of symbols × 14 rows is formed as a first code sequence. This first code sequence is, for example, 14 Reed-Solomon (84, 78, 7) codes.

【００１５】図２はこの１４系列の外符号を形成する手
順を示している。ここで、８４シンボル×１４行の第１
符号系列行列の行番号を０から１３、列番号を０から８
３とし、行番号１４に相当する行を行番号０の行として
回転配置することで、行番号１４以上の行を８４シンボ
ル×１４行の第１符号系列行列内で取り扱うものとす
る。そしてｉ（０≦ｉ≦１３）番目の第１の符号系列
は、ｉ行０列から行番号と列番号をそれぞれ１ずつ増加
して得られる（ｉ＋７７）行７７列までの７８個の原デ
ータシンボルから６個の第１のパリティシンボルを生成
し、これを（ｉ＋７８）行７８列から行番号と列番号を
それぞれ１ずつ増加して得られる（ｉ＋８３）行８３列
までの６個のシンボルとして配置することによって形成
される。FIG. 2 shows a procedure for forming the 14-series outer code. Here, the first of 84 symbols x 14 lines
Code sequence matrix row numbers 0 to 13 and column numbers 0 to 8
3, the row corresponding to the row number 14 is rotatably arranged as the row with the row number 0, and the rows with the row number 14 and above are handled in the first symbol sequence matrix of 84 symbols × 14 rows. The i (0 ≦ i ≦ 13) -th first code sequence is obtained by increasing the row number and the column number by 1 from the i-th row and 0-th column to 1 (i + 77) -th and 77-th column of original data. Six first parity symbols are generated from the symbols, and the six first parity symbols are obtained from (i + 78) rows 78 columns to (i + 83) rows 83 columns by increasing the row number and the column number by 1 respectively. It is formed by arranging.

【００１６】このように、第１の符号系列は、図２に２
系列について矢印で示すように、１４系列の符号が８４
シンボル×１４行の行列をそれぞれ斜めに走査する形で
形成される。さらに詳細には、１４系列の符号は全て、
行列の行数に相当する数である１４シンボル列毎に同一
の斜め走査を周期的に繰り返す形で形成される。したが
って、このままでは、積符号化のために第１の符号系列
上にさらに第２の符号系列を交差して形成せんとする場
合、第１の符号系列を構成する１つの符号中の１つのシ
ンボルのみが第２の符号系列を構成する１つの符号に含
まれるようにすることができない。In this way, the first code sequence is 2 in FIG.
As shown by the arrows in the sequence, the code of 14 sequences is 84
The matrix is formed by diagonally scanning a matrix of symbols × 14 rows. More specifically, all 14 series codes are
The same diagonal scanning is periodically repeated for every 14 symbol columns, which is the number corresponding to the number of rows of the matrix. Therefore, if the second code sequence is further crossed on the first code sequence for product coding, one symbol in one code forming the first code sequence is left as it is. Only one cannot be included in one code forming the second code sequence.

【００１７】そこで本実施例では、前記第１の符号系列
上にさらに第２の符号系列を交差して積符号を形成でき
るようにすると同時に、バースト誤り訂正能力も高める
ために、第１の符号系列にインターリーヴを施す。この
とき、第１の符号系列を構成する１４系列の符号が全
て、行列の行数に相当する数である１４シンボル列毎に
同一の斜め走査を周期的に繰り返す性質を巧みに利用し
て、インターリーヴ単位を１４行×１４列のブロックと
するブロックインターリーヴを施す。Therefore, in this embodiment, the first code sequence is further intersected with the second code sequence so that a product code can be formed, and at the same time the burst error correction capability is improved, so that the first code sequence can be improved. Interleave the series. At this time, all of the 14 series of codes forming the first code series are skillfully utilized by utilizing the property that the same diagonal scanning is periodically repeated for every 14 symbol columns, which is the number corresponding to the number of rows of the matrix. Interleave is performed with a block of 14 rows x 14 columns as the interleave unit.

【００１８】すなわち、図３に示すように、まず、８４
シンボル×１４行の外符号１４系列を、１つの大きさが
１４シンボル×１４行の６個のブロックに分割する。続
いて、分割した６個のブロックを、遅延量のそれぞれ異
なる複数の遅延器に通して遅延せしめ、６ブロック×６
行のブロック行列の中に０列を含むブロックを左上位置
の先頭ブロックとする１つの対角要素ブロックとして配
置する。That is, as shown in FIG.
The outer code 14 sequence of symbols × 14 rows is divided into 6 blocks each having a size of 14 symbols × 14 rows. Subsequently, the divided 6 blocks are delayed by passing through a plurality of delay devices each having a different delay amount, and 6 blocks × 6
A block including 0 columns in the row block matrix is arranged as one diagonal element block having the top block at the upper left position.

【００１９】この後、連続して順次伝送すべき複数の原
データパケットに対して、前記第１の符号化とブロック
遅延配置を順次行いながら、６ブロック×１行すなわち
ブロック遅延配置後の（６×１４）シンボル×１４行の
行列に、６シンボル×１４行の第２のパリティシンボル
（内符号パリティ）Ｐi を付加して、それぞれの符号長
が（６×１４＋６）シンボルの第２の誤り訂正符号１４
系列からなる集合となし、９０シンボル×１４行の内符
号（第２の誤り訂正符号）系列を形成する。このように
して形成される第２の符号（内符号）系列は、図３にお
いて９０シンボル×１４行の枠１００で示されるもの
で、例えば１４系列のリードソロモン（９０、８４、
７）符号である。図４に示すように、この演算は行単位
で行われることから、１４行分を最終符号化パケットデ
ータとして順次出力伝送することが可能である。Thereafter, the first encoding and the block delay arrangement are sequentially performed on a plurality of original data packets to be successively transmitted, and 6 blocks × 1 row, that is, after the block delay arrangement (6 The second error correction of each symbol having a code length of (6 × 14 + 6) is performed by adding a second parity symbol (inner code parity) Pi of 6 symbols × 14 rows to a matrix of (× 14) symbols × 14 rows. Reference numeral 14
An inner code (second error correction code) sequence of 90 symbols × 14 rows is formed without forming a set of sequences. The second code (inner code) sequence formed in this way is shown in a frame 100 of 90 symbols × 14 rows in FIG. 3, and for example, 14 sequences of Reed Solomon (90, 84,
7) A code. As shown in FIG. 4, since this calculation is performed in row units, 14 rows can be sequentially output and transmitted as the final encoded packet data.

【００２０】次に以上の第１の符号化（外符号系列の形
成）から第２の符号化（内符号系列の形成）までを行う
符号化装置の構成列を図５に示す。Next, FIG. 5 shows a configuration sequence of an encoding device that performs the above-described first encoding (formation of outer code sequence) to second encoding (formation of inner code sequence).

【００２１】同図に示すように、この装置は、第１の符
号化装置１１、複数例えば５つの遅延器１２、１３、１
４、１５、１６、第２の符号化装置１７を含んで構成さ
れる。第１の符号化装置１１には、図１に示した７８シ
ンボル×１４行の原データパケットが１パケットずつ順
次入力される。第１の符号化装置１１は、入力した原デ
ータパケットから、第１の符号化手順にしたがって原シ
ンボル行列の斜め走査方向演算を行い、外符号パリティ
（６列×１４行）Ｐo を生成してこれを原データパケッ
トに付加し、８４列×１４行の外符号系列を形成する。As shown in the figure, this device comprises a first coding device 11, a plurality of delay devices 12, 13, 1, for example.
4, 15, 16 and the second encoding device 17 are included. The original data packet of 78 symbols × 14 rows shown in FIG. 1 is sequentially input to the first encoding device 11 one packet at a time. The first encoding device 11 performs the diagonal scanning direction operation of the original symbol matrix from the input original data packet according to the first encoding procedure to generate the outer code parity (6 columns × 14 rows) Po. This is added to the original data packet to form an outer code sequence of 84 columns × 14 rows.

【００２２】次に、この外符号系列はそれぞれ１４列×
１４行からなるブロック番号０から５までの６個のブロ
ックに分割される。分割された各ブロックはそれぞれ、
遅延量がブロック番号×１４行に設定された遅延器１
２、１３、１４、１５、１６に導かれる。実際にはブロ
ック番号０の遅延量は０であるから、図５には５個の遅
延器のみが示される。Next, each of the outer code sequences is 14 columns ×
It is divided into 6 blocks of block numbers 0 to 5 consisting of 14 lines. Each divided block is
Delay device 1 with delay amount set to block number x 14 lines
It leads to 2, 13, 14, 15, 16. Since the delay amount of the block number 0 is 0 in practice, only 5 delay devices are shown in FIG.

【００２３】このようにブロック毎に異なる遅延を経た
後に遅延器出力として同時に現れる６個のブロックは、
連続する６個の外符号系列からそれぞれ１つのブロック
が含まれたものになり、この６個のブロックで構成され
るシンボル行列が、６組の外符号系列が全てブロックイ
ンターリーヴされた後に完成する図３に示した８４列×
１４行と同じものになることは明らかである。In this way, the six blocks that appear as delay device outputs at the same time after passing through different delays for each block are:
One block is included from each of 6 consecutive outer code sequences, and the symbol matrix composed of these 6 blocks is completed after all 6 sets of outer code sequences are block interleaved. 84 columns shown in Fig. 3 x
Obviously it will be the same as line 14.

【００２４】しかしてこの８４列×１４行のシンボル行
列は第２の符号化装置１７に入力され、第２の符号化手
順にしたがって行方向演算による内符号パリティ（６列
×１４行）Ｐi が付加され、９０列×１４行の内符号系
列が形成される。However, this 84-column × 14-row symbol matrix is input to the second encoding device 17, and the inner code parity (6 columns × 14 rows) Pi by row-direction operation is calculated in accordance with the second encoding procedure. Then, an inner code sequence of 90 columns × 14 rows is formed.

【００２５】次にこの誤り訂正符号化装置によって誤り
訂正符号化されたデータを復号化する装置について説明
する。Next, an apparatus for decoding the data that has been error correction coded by this error correction coding apparatus will be described.

【００２６】図６はこの復号化装置の構成を示すブロッ
ク図である。同図に示すように、この復号化装置は第２
の符号系列（内符号系列）の復号化装置２１、遅延器
（メモリ）２２、第１の符号系列（外符号系列）の復号
化装置２３を含んで構成される。 誤り訂正符号化装置
より出力されたデータは例えば通信路を通って復号化装
置に受信される。受信されたデータは、図７に示すよう
に行列構造の遅延器（メモリ）に入力される。ここで、
第１の符号系列の識別にはＡ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆのア
ルファベットを用い、第１の符号系列内のブロックの識
別には０〜５の数字を用いることとする。図中、太枠で
囲まれた１行目のＡ０、Ｆ１、Ｅ２、Ｄ３、Ｃ４、Ｂ５
の６ブロックが最初に受信した９０シンボル×１４行の
パケットデータであり、以下、順次２行目、３行目へと
受信パケットデータが入力される。FIG. 6 is a block diagram showing the structure of this decoding apparatus. As shown in the figure, this decoding device
It includes a decoding device 21 for the code sequence (inner code sequence), a delay device (memory) 22, and a decoding device 23 for the first code sequence (outer code sequence). The data output from the error correction coding device is received by the decoding device through, for example, a communication path. The received data is input to a delay device (memory) having a matrix structure as shown in FIG. here,
The alphabets A, B, C, D, E, and F are used to identify the first code sequence, and the numbers 0 to 5 are used to identify the blocks in the first code sequence. In the figure, A0, F1, E2, D3, C4, B5 on the first line surrounded by a thick frame
6 blocks are the packet data of the first received 90 symbols × 14 rows, and the received packet data are sequentially input to the second and third rows.

【００２７】第２の符号系列の復号化装置２１は、図６
に示すように、受信した９０シンボル×１４行のパケッ
トデータ毎に第２の符号系列（内符号）の復号を行い、
８４シンボル×１４行のシンボル行列を得る。このよう
にして第２の符号系列の復号化を６行目まで、つまり受
信した６個のパケットデータまで終了したところで、復
号化装置２３にて第１の符号系列（外符号系列）の復号
を行う。すなわち、Ａ０，Ａ１，Ａ２，Ａ３，Ａ４，Ａ
５のブロックからなる８４シンボル×１４行の外符号１
４系列に対する復号を行う。The decoding device 21 for the second code sequence is shown in FIG.
As shown in, the second code sequence (inner code) is decoded for each received 90-symbol × 14-row packet data,
Obtain a symbol matrix of 84 symbols × 14 rows. In this way, the decoding of the first code sequence (outer code sequence) is performed by the decoding device 23 when the decoding of the second code sequence is completed up to the sixth line, that is, when the received six packet data are completed. To do. That is, A0, A1, A2, A3, A4, A
Outer code 1 of 84 symbols x 14 rows consisting of 5 blocks
Decoding is performed on four sequences.

【００２８】実際の動作では、この復号中に、図７にて
１点鎖線で示される９０シンボル×１４行のパケットデ
ータが新たに入力される。したがって、遅延器（メモ
リ）２２としては６ブロック×（６行＋１行）分のメモ
リ容量が必要になる。In the actual operation, during this decoding, the packet data of 90 symbols × 14 rows indicated by the one-dot chain line in FIG. 7 is newly input. Therefore, the delay device (memory) 22 requires a memory capacity of 6 blocks × (6 rows + 1 row).

【００２９】Ａ０，Ａ１，Ａ２，Ａ３，Ａ４，Ａ５のブ
ロックからなる外符号１４系列の復号が終了したところ
で、再び第２の符号系列の復号化装置２１にて、第２の
符号１４系列（内符号）の復号を行う。これにより、一
回目の第２の符号系列（内符号）の復号および第１の符
号系列（外符号系列）の復号で誤り訂正できなかった符
号語の訂正を行う。最後に、Ａ０，Ａ１，Ａ２，Ａ３，
Ａ４，Ａ５のブロック行列から原データパケットを出力
する。When the decoding of the outer code 14 sequence consisting of the blocks A0, A1, A2, A3, A4, A5 is completed, the second code sequence 14 is again decoded by the second code sequence decoding device 21. (Inner code) is decoded. As a result, the code word that could not be error-corrected by the first decoding of the second code sequence (inner code) and the first decoding of the first code sequence (outer code sequence) is corrected. Finally, A0, A1, A2, A3
The original data packet is output from the block matrix of A4 and A5.

【００３０】なお、前記遅延器（メモリ）２２は符号化
と復号化で共用とすることも可能である。The delay device (memory) 22 can be shared for encoding and decoding.

【００３１】以上説明したように、本実施例によれば、
訂正能力を高めるため積符号の構成長やインターリーヴ
長を大きくしても、符号化装置やその復号化装置に必要
なメモリや制御回路の規模拡大を効果的に抑えることが
できる。As described above, according to this embodiment,
Even if the constituent length and interleave length of the product code are increased in order to improve the correction capability, it is possible to effectively suppress the scale expansion of the memory and the control circuit necessary for the encoding device and the decoding device.

【００３２】次に、本発明の他の実施例の複合化装置に
ついて説明する。この実施例の復号化装置は前記３度目
の復号化をより確実に行うべく構成されたものである。Next, a compounding device according to another embodiment of the present invention will be described. The decoding device of this embodiment is configured to more reliably perform the third decoding.

【００３３】本実施例の復号化装置において、通信路を
介して受信した９０シンボル×１４行のパケットデータ
は、図８に示すように、６ブロック×７行＋１５ブロッ
クの容量を持つ遅延器（メモリ）に入力される。図中、
１点鎖線で囲まれたＡ０、Ｆ１、Ｅ２、Ｄ３、Ｃ４、Ｂ
５の６ブロックは最初に受信したパケットデータであ
り、１行分書き込まれたら１行上にシフトし、次の６ブ
ロックが１点鎖線で囲まれた部分に書き込まれる。In the decoding device of the present embodiment, the packet data of 90 symbols × 14 rows received via the communication path has a delay unit (capacity of 6 blocks × 7 rows + 15 blocks) as shown in FIG. Memory). In the figure,
A0, F1, E2, D3, C4, B surrounded by one-dot chain line
The 6 blocks of 5 are the packet data received first, and when written for one row, they are shifted up by one row, and the next 6 blocks are written in the portion surrounded by the one-dot chain line.

【００３４】第２の符号系列の復号化装置は、受信した
９０シンボル×１４行のパケットデータ毎に第２の符号
系列（内符号）の復号を行い、８４シンボル×１４行の
シンボル行列を得る。このようにして第２の符号系列の
復号化を６行目まで、つまり受信した６個のパケットデ
ータまで終了したところで、第１の符号系列（外符号系
列）の復号を行う。すなわち、Ａ０，Ａ１，Ａ２，Ａ
３，Ａ４，Ａ５のブロックからなる８４シンボル×１４
行の外符号１４系列に対する復号を行う。The second code sequence decoding device decodes the second code sequence (inner code) for each received 90-symbol × 14-row packet data to obtain a 84-symbol × 14-row symbol matrix. . In this way, the decoding of the second code sequence is performed up to the sixth line, that is, when the received six packet data have been completed, the first code sequence (outer code sequence) is decoded. That is, A0, A1, A2, A
84 symbols x 14 consisting of 3, A4 and A5 blocks
Decoding is performed on the outer code 14 series of the row.

【００３５】実際の動作では、この復号中に、新たに１
点鎖線で示される９０シンボル×１４行のパケットデー
タが新たに入力される。In actual operation, a new 1 is added during this decoding.
The packet data of 90 symbols × 14 rows indicated by the dotted line is newly input.

【００３６】Ａ０，Ａ１，Ａ２，Ａ３，Ａ４，Ａ５のブ
ロックからなる外符号１４系列の復号が終了したところ
で、図中太枠で囲まれた第２の符号１４系列（内符号）
に対する復号（３度目の復号）を再度行う。これによ
り、最初の第２の符号系列復号および第１の符号系列復
号で誤り訂正できなかった符号語の訂正を行う。When the decoding of the outer code 14 series consisting of the blocks A0, A1, A2, A3, A4, A5 is completed, the second code 14 series (inner code) surrounded by a thick frame in the figure.
Decoding (third decoding) is performed again. As a result, the code words that could not be error-corrected in the first second code sequence decoding and the first code sequence decoding are corrected.

【００３７】この３度目の復号を終えた後、各行は１行
上にシフトされ、１点鎖線で囲まれた部分に新たな受信
データが書き込まれる。以上の動作を６ブロック行分行
うと、遅延器（メモリ）内の各ブロックの配置は図９に
示すようになる。最後に、Ａ０，Ａ１，Ａ２，Ａ３，Ａ
４，Ａ５のブロック行列から、７８シンボル×１４行の
原データパケットがすべて出力される。After completion of the third decoding, each row is shifted up one row and new received data is written in the portion surrounded by the one-dot chain line. When the above operation is performed for 6 block rows, the arrangement of each block in the delay device (memory) is as shown in FIG. Finally, A0, A1, A2, A3, A
From the block matrix of No. 4, A5, all original data packets of 78 symbols × 14 rows are output.

【００３８】さらに本発明の他の実施例として、図１０
に示すように、７８シンボル×１４行で構成される符号
化前の原データパケット行列内のデータが、図中一点鎖
線の矢印Ａで示すように、各列１３行から０行までの順
に配列されている場合であってもよい。また、列毎の配
列順がその逆で各列０行から１３行までの順に配列され
ている場合でもよい。また、第１の符号化装置１１によ
る１４系列の外符号形成において、６シンボル×１４行
の外符号パリティ生成演算順の方向が、図１１に示すよ
うに、図２とは逆向きの斜め方向であってもよい。図１
２はこの場合のブロックインターリーヴの様子を示して
おり、基本的には一実施例の場合と同様である。As another embodiment of the present invention, FIG.
As shown in, the data in the original data packet matrix before encoding composed of 78 symbols × 14 rows is arranged in order from 13 rows to 0 rows of each column as indicated by the arrow A of the alternate long and short dash line in the figure. It may be the case. Further, the arrangement order of each column may be reversed, and the columns may be arranged in the order of 0 to 13 rows. Further, in the formation of the 14-series outer code by the first encoding device 11, the direction of the 6-symbol × 14-row outer code parity generation arithmetic operation is, as shown in FIG. May be Figure 1
2 shows the state of block interleaving in this case, which is basically the same as in the case of one embodiment.

【００３９】さらに他の実施例として、７８シンボル×
１４行分の符号化前の原データパケット１０９２シンボ
ルのデータが、図１３に示すように、８４シンボル×１
４行の外符号行列内に、０行から７行までは各行０列か
ら８３列までの順に８４シンボルで配列され、８行から
１３行までは各行０行から６９列までの順に７０シンボ
ルで配列されている場合であっても構わない。また図に
示さないが、８４シンボル×１４行の外符号行列内に、
１４行×１４列のブロック毎に、最初の５ブロックでは
各ブロック内で０行から１４行まで各行ブロック内０列
から１３列までの順に１９６シンボルのデータを配列
し、最後のブロック内では０行から７行まで行ブロック
内０列から１３列までの順に１１２シンボルのデータを
配列した場合でも本発明は適用可能である。この場合に
は、第１の符号化装置１１による１４系列の外符号パリ
ティが最初のブロック内の６シンボル×１４行に生成付
加されるように、外符号パリティ生成演算順の方向を図
１４に示すように列方向とする。この場合のブロックイ
ンターリーヴの様子を図１５に示す。基本的には、この
ブロックインターリーヴも一実施例の場合と同様であ
る。As yet another embodiment, 78 symbols ×
The data of 1092 symbols of the original data packet for 14 lines before encoding is 84 symbols × 1 as shown in FIG.
In the outer code matrix of 4 rows, 0 to 7 rows are arranged with 84 symbols in the order of 0 to 83 columns, and 8 to 13 rows are 70 symbols in the order of 0 to 69 columns of each row. It does not matter even if they are arranged. Although not shown in the figure, in the outer symbol matrix of 84 symbols × 14 rows,
For each block of 14 rows × 14 columns, in the first 5 blocks, 196-symbol data is arranged in the order of 0 to 14 rows in each row block, and 0 to 13 columns in each block, and 0 in the last block. The present invention can be applied even when data of 112 symbols is arranged in the order of 0th column to 13th column in a row block from the 7th row to the 7th row. In this case, the direction of the outer code parity generation calculation order is shown in FIG. 14 so that the 14 series outer code parities by the first encoding device 11 are generated and added to 6 symbols × 14 rows in the first block. As shown in the column direction. FIG. 15 shows the state of block interleaving in this case. Basically, this block interleave is the same as in the case of one embodiment.

【００４０】[0040]

【発明の効果】以上説明したように本発明の誤り訂正装
置および誤り訂正方法によれば、ｍシンボル×ｎ行のブ
ロックを単位とするインターリーヴ処理を介して積符号
構成の誤り訂正符号の復号を行うことで、訂正能力を高
めるため積符号の構成長やインターリーヴ長を大きくし
ても、復号装置を構成するメモリや制御回路の規模拡大
を有効に抑えることができる。As described above, according to the error correction apparatus and the error correction method of the present invention, the decoding of the error correction code having the product code configuration is performed through the interleave processing in units of blocks of m symbols × n rows. By this, even if the product code configuration length and interleave length are increased in order to improve the correction capability, it is possible to effectively suppress the scale expansion of the memory and the control circuit configuring the decoding device.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の実施例を説明するための符号化前の原
データパケットを示す図FIG. 1 is a diagram showing an original data packet before encoding for explaining an embodiment of the present invention.

【図２】誤り訂正の外符号系列を形成する手順を示す図FIG. 2 is a diagram showing a procedure for forming an outer code sequence for error correction.

【図３】本実施例のブロックインターリーヴの様子を示
す図FIG. 3 is a diagram showing a state of block interleaving according to the present embodiment.

【図４】誤り訂正の内符号を形成する手順を示す図FIG. 4 is a diagram showing a procedure for forming an inner code for error correction.

【図５】本実施例の符号化装置の構成を示すブロック図FIG. 5 is a block diagram showing the configuration of the encoding device according to the present embodiment.

【図６】本実施例の復号化装置の構成を示すブロック図FIG. 6 is a block diagram showing the configuration of a decoding device according to the present embodiment.

【図７】図６の復号化装置の遅延器（メモリ）の構成を
示す図7 is a diagram showing a configuration of a delay device (memory) of the decoding device in FIG.

【図８】本発明の他の実施例の復号化装置の遅延器（メ
モリ）の構成を示す図FIG. 8 is a diagram showing a configuration of a delay device (memory) of a decoding device according to another embodiment of the present invention.

【図９】図８に示した遅延器（メモリ）の動作を説明す
るための図9 is a diagram for explaining the operation of the delay device (memory) shown in FIG.

【図１０】原データパケット行列の他のデータ配列順を
示す図FIG. 10 is a diagram showing another data arrangement order of the original data packet matrix.

【図１１】外符号パリティ生成演算順の他の例を示す図FIG. 11 is a diagram showing another example of the outer code parity generation calculation order.

【図１２】図１１の外符号パリティ生成演算順を採用し
た場合のブロックインターリーヴの様子を示す図12 is a diagram showing a state of block interleaving when the outer code parity generation calculation order of FIG. 11 is adopted.

【図１３】原データパケット行列の他のデータ配列順を
示す図FIG. 13 is a diagram showing another data arrangement order of the original data packet matrix.

【図１４】外符号パリティ生成演算順の他の例を示す図FIG. 14 is a diagram showing another example of the outer code parity generation calculation order.

【図１５】図１４の外符号パリティ生成演算順を採用し
た場合のブロックインターリーヴの様子を示す図15 is a diagram showing a state of block interleaving when the outer code parity generation calculation order of FIG. 14 is adopted.

【図１６】積符号の例を示す図FIG. 16 is a diagram showing an example of a product code.

【図１７】積符号の他の例を示す図FIG. 17 is a diagram showing another example of the product code.

【符号の説明】[Explanation of symbols]

２１………第２の符号系列（内符号系列）の復号化装置 ２２………遅延器（メモリ） ２３………第１の符号系列（外符号系列）の復号化装置 21 ... Decoding device for second code sequence (inner code sequence) 22 ... Delay device (memory) 23 ... Decoding device for first code sequence (outer code sequence)

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 ｋ、ｍ、ｎをそれぞれ任意の正の整数と
し、ｋ×ｍより小さな正の整数をｐo とするとき、（ｋ
×ｍ−ｐo ）シンボル×ｎ行で構成される原データパケ
ットにｐo シンボル×ｎ行の第１のパリティシンボルを
付加して符号長（ｋ×ｍ）シンボルの第１の誤り訂正符
号ｎ系列を形成し、 前記第１の誤り訂正符号ｎ系列を１つの大きさがｍシン
ボル×ｎ行のｋ個のブロックに分割して、分割したｋ個
のブロックをそれぞれｋブロック×ｋ行のブロック行列
の１つの対角要素ブロックとして遅延配置し、 連続して順次伝送すべき複数の原データパケットに対し
て、前記第１の誤り訂正符号ｎ系列の形成と前記ブロッ
ク遅延配置を順次行いながら、ブロック遅延配置後の
（ｋ×ｍ）シンボル×ｎ行の行列にｐi シンボル（但
し、ｐi は任意の正の整数）×ｎ行の第２のパリティシ
ンボルを付加して、符号長（ｋ×ｍ＋ｐi ）シンボルの
第２の誤り訂正符号ｎ系列を形成し、 前記第２の誤り訂正符号ｎ系列の行列シンボルを、行方
向に（ｋ×ｍ＋ｐi ）シンボルずつ最終符号化パケット
データとしてｎ行分順次出力する、誤り訂正符号化装置
によって符号化された誤り訂正符号を復号する装置であ
って、 前記最終符号化パケットデータを受信して、（ｋ×ｍ＋
ｐi ）シンボルずつ第２の誤り訂正符号ｎ系列を復号す
る第１の復号手段と、 順次受信したｎ行分の最終符号化パケットデータを、１
つの大きさがｍシンボル×ｎ行のｋ個のブロックに分割
して、分割したｋ個のブロックをそれぞれブロック毎に
異なる遅延量で遅延せしめて前記第１の誤り訂正符号ｎ
系列を得るブロック遅延手段と、 前記ブロック遅延手段を通して得た第１の誤り訂正符号
ｎ系列を復号する第２の復号手段とを具備することを特
徴とする誤り訂正装置。1. When k, m, and n are arbitrary positive integers, and a positive integer smaller than k × m is po, (k
× m−po) symbols × n rows of the original data packet with the addition of the first parity symbols of po symbols × n rows to generate a first error correction code n sequence of code length (k × m) symbols. The first error correction code n sequence is divided into k blocks each having a size of m symbols × n rows, and the k divided blocks are respectively divided into k blocks × k rows of a block matrix. While delay-arranging as one diagonal element block, while sequentially performing the formation of the first error correction code n sequence and the block-delay arrangement for a plurality of original data packets to be sequentially and sequentially transmitted, block delay A code length (k × m + pi) symbol is obtained by adding a second parity symbol of pi (where pi is an arbitrary positive integer) × n rows to a matrix of (k × m) symbols × n rows after arrangement. Second error correction code of A sequence is formed and the matrix symbols of the second n series of error correction codes are sequentially output in the row direction by (k × m + pi) symbols as final encoded packet data for n rows, which are encoded by an error correction encoding device. A device for decoding the generated error correction code, receiving the final encoded packet data, and (k × m +
pi) first decoding means for decoding the second error correction code n sequence for each symbol, and the last encoded packet data for n rows received sequentially
The first error correction code n is divided into k blocks each having a size of m symbols × n rows, and the divided k blocks are delayed by different delay amounts for each block.
An error correction device comprising: a block delay means for obtaining a sequence; and a second decoding means for decoding the first error correction code n sequence obtained through the block delay means. 【請求項２】 ｋ、ｍ、ｎをそれぞれ任意の正の整数と
し、ｋ×ｍより小さな正の整数をｐo とするとき、（ｋ
×ｍ−ｐo ）シンボル×ｎ行で構成される原データパケ
ットにｐo シンボル×ｎ行の第１のパリティシンボルを
付加して符号長（ｋ×ｍ）シンボルの第１の誤り訂正符
号ｎ系列を形成し、 前記第１の誤り訂正符号ｎ系列を１つの大きさがｍシン
ボル×ｎ行のｋ個のブロックに分割して、分割したｋ個
のブロックをそれぞれｋブロック×ｋ行のブロック行列
の１つの対角要素ブロックとして遅延配置し、 連続して順次伝送すべき複数の原データパケットに対し
て、前記第１の誤り訂正符号ｎ系列の形成と前記ブロッ
ク遅延配置を順次行いながら、ブロック遅延配置後の
（ｋ×ｍ）シンボル×ｎ行の行列にｐi シンボル（但
し、ｐi は任意の正の整数）×ｎ行の第２のパリティシ
ンボルを付加して、符号長（ｋ×ｍ＋ｐi ）シンボルの
第２の誤り訂正符号ｎ系列を形成し、 前記第２の誤り訂正符号ｎ系列の行列シンボルを、行方
向に（ｋ×ｍ＋ｐi ）シンボルずつ最終符号化パケット
データとしてｎ行分順次出力する、誤り訂正符号化装置
によって符号化された誤り訂正符号を復号する装置であ
って、 前記最終符号化パケットデータを受信して、（ｋ×ｍ＋
ｐi ）シンボルずつ第２の誤り訂正符号ｎ系列を復号す
る第１の復号手段と、 順次受信したｎ行分の最終符号化パケットデータを、１
つの大きさがｍシンボル×ｎ行のｋ個のブロックに分割
して、分割したｋ個のブロックをそれぞれブロック毎に
異なる遅延量で遅延せしめて前記第１の誤り訂正符号ｎ
系列を得るブロック遅延手段と、 前記ブロック遅延手段を通して得た第１の誤り訂正符号
ｎ系列を復号する第２の復号手段と、 前記第２の復号手段によって前記第１の誤り訂正符号ｎ
系列を復号した後、前記第１の復号手段にて再度第２の
誤り訂正符号ｎ系列の復号を行うように制御する手段と
を具備することを特徴とする誤り訂正装置。2. When k, m, and n are arbitrary positive integers and a positive integer smaller than k × m is p o, (k
× m−po) symbols × n rows of the original data packet with the addition of the first parity symbols of po symbols × n rows to generate a first error correction code n sequence of code length (k × m) symbols. The first error correction code n sequence is divided into k blocks each having a size of m symbols × n rows, and the k divided blocks are respectively divided into k blocks × k rows of a block matrix. While delay-arranging as one diagonal element block, while sequentially performing the formation of the first error correction code n sequence and the block-delay arrangement for a plurality of original data packets to be sequentially and sequentially transmitted, block delay A code length (k × m + pi) symbol is obtained by adding a second parity symbol of pi (where pi is an arbitrary positive integer) × n rows to a matrix of (k × m) symbols × n rows after arrangement. Second error correction code of A sequence is formed and the matrix symbols of the second n series of error correction codes are sequentially output in the row direction by (k × m + pi) symbols as final encoded packet data for n rows, which are encoded by an error correction encoding device. A device for decoding the generated error correction code, receiving the final encoded packet data, and (k × m +
pi) first decoding means for decoding the second error correction code n sequence for each symbol, and the last encoded packet data for n rows received sequentially
The first error correction code n is divided into k blocks each having a size of m symbols × n rows, and the divided k blocks are delayed by different delay amounts for each block.
A block delay means for obtaining a sequence; a second decoding means for decoding the first error correction code n sequence obtained through the block delay means; and a first error correction code n for the second decoding means.
An error correction apparatus comprising: a means for controlling the first decoding means to decode the second error correction code n series again after decoding the series. 【請求項３】 ｋ、ｍ、ｎをそれぞれ任意の正の整数と
し、ｋ×ｍより小さな正の整数をｐo とするとき、（ｋ
×ｍ−ｐo ）シンボル×ｎ行で構成される原データパケ
ットにｐo シンボル×ｎ行の第１のパリティシンボルを
付加して符号長（ｋ×ｍ）シンボルの第１の誤り訂正符
号ｎ系列を形成し、 前記第１の誤り訂正符号ｎ系列を１つの大きさがｍシン
ボル×ｎ行のｋ個のブロックに分割して、分割したｋ個
のブロックをそれぞれｋブロック×ｋ行のブロック行列
の１つの対角要素ブロックとして遅延配置し、 連続して順次伝送すべき複数の原データパケットに対し
て、前記第１の誤り訂正符号ｎ系列の形成と前記ブロッ
ク遅延配置を順次行いながら、ブロック遅延配置後の
（ｋ×ｍ）シンボル×ｎ行の行列にｐi シンボル（但
し、ｐi は任意の正の整数）×ｎ行の第２のパリティシ
ンボルを付加して、符号長（ｋ×ｍ＋ｐi ）シンボルの
第２の誤り訂正符号ｎ系列を形成し、 前記第２の誤り訂正符号ｎ系列の行列シンボルを、行方
向に（ｋ×ｍ＋ｐi ）シンボルずつ最終符号化パケット
データとしてｎ行分順次出力する、誤り訂正符号化装置
によって符号化された誤り訂正符号を復号する方法であ
って、 前記最終符号化パケットデータを受信して、（ｋ×ｍ＋
ｐi ）シンボルずつ第２の誤り訂正符号ｎ系列を復号す
る第１の復号工程と、 順次受信したｎ行分の最終符号化パケットデータを、１
つの大きさがｍシンボル×ｎ行のｋ個のブロックに分割
して、分割したｋ個のブロックをそれぞれブロック毎に
異なる遅延量で遅延せしめて前記第１の誤り訂正符号ｎ
系列を得る工程と、 前記ブロック遅延工程を通して得た第１の誤り訂正符号
ｎ系列を復号する第２の復号工程とを有することを特徴
とする誤り訂正方法。3. When k, m, and n are arbitrary positive integers, and a positive integer smaller than k × m is po, then (k
× m−po) symbols × n rows of the original data packet with the addition of the first parity symbols of po symbols × n rows to generate a first error correction code n sequence of code length (k × m) symbols. The first error correction code n sequence is divided into k blocks each having a size of m symbols × n rows, and the k divided blocks are respectively divided into k blocks × k rows of a block matrix. While delay-arranging as one diagonal element block, while sequentially performing the formation of the first error correction code n sequence and the block-delay arrangement for a plurality of original data packets to be sequentially and sequentially transmitted, block delay A code length (k × m + pi) symbol is obtained by adding a second parity symbol of pi (where pi is an arbitrary positive integer) × n rows to a matrix of (k × m) symbols × n rows after arrangement. Second error correction code of A sequence is formed and the matrix symbols of the second n series of error correction codes are sequentially output in the row direction by (k × m + pi) symbols as final encoded packet data for n rows, which are encoded by an error correction encoding device. A method of decoding the generated error correction code, the method including receiving (k × m +
pi) a first decoding step of decoding a second error correction code n sequence for each symbol,
The first error correction code n is divided into k blocks each having a size of m symbols × n rows, and the divided k blocks are delayed by different delay amounts for each block.
An error correction method, comprising: a step of obtaining a sequence; and a second decoding step of decoding the first error correction code n sequence obtained through the block delay step. 【請求項４】 ｋ、ｍ、ｎをそれぞれ任意の正の整数と
し、ｋ×ｍより小さな正の整数をｐo とするとき、（ｋ
×ｍ−ｐo ）シンボル×ｎ行で構成される原データパケ
ットにｐo シンボル×ｎ行の第１のパリティシンボルを
付加して符号長（ｋ×ｍ）シンボルの第１の誤り訂正符
号ｎ系列を形成し、 前記第１の誤り訂正符号ｎ系列を１つの大きさがｍシン
ボル×ｎ行のｋ個のブロックに分割して、分割したｋ個
のブロックをそれぞれｋブロック×ｋ行のブロック行列
の１つの対角要素ブロックとして遅延配置し、 連続して順次伝送すべき複数の原データパケットに対し
て、前記第１の誤り訂正符号ｎ系列の形成と前記ブロッ
ク遅延配置を順次行いながら、ブロック遅延配置後の
（ｋ×ｍ）シンボル×ｎ行の行列にｐi シンボル（但
し、ｐi は任意の正の整数）×ｎ行の第２のパリティシ
ンボルを付加して、符号長（ｋ×ｍ＋ｐi ）シンボルの
第２の誤り訂正符号ｎ系列を形成し、 前記第２の誤り訂正符号ｎ系列の行列シンボルを、行方
向に（ｋ×ｍ＋ｐi ）シンボルずつ最終符号化パケット
データとしてｎ行分順次出力する、誤り訂正符号化装置
によって符号化された誤り訂正符号を復号する方法であ
って、 前記最終符号化パケットデータを受信して、（ｋ×ｍ＋
ｐi ）シンボルずつ第２の誤り訂正符号ｎ系列を復号す
る第１の復号工程と、 順次受信したｎ行分の最終符号化パケットデータを、１
つの大きさがｍシンボル×ｎ行のｋ個のブロックに分割
して、分割したｋ個のブロックをそれぞれブロック毎に
異なる遅延量で遅延せしめて前記第１の誤り訂正符号ｎ
系列を得るブロック遅延工程と、 前記ブロック遅延工程を通して得た第１の誤り訂正符号
ｎ系列を復号する第２の復号工程と、 前記第２の復号工程によって前記第１の誤り訂正符号ｎ
系列を復号した後、再度、第２の誤り訂正符号ｎ系列を
復号する第３の復号工程とを有することを特徴とする誤
り訂正方法。4. When k, m, and n are arbitrary positive integers and a positive integer smaller than k × m is po, then (k
× m−po) symbols × n rows of the original data packet with the addition of the first parity symbols of po symbols × n rows to generate a first error correction code n sequence of code length (k × m) symbols. The first error correction code n sequence is divided into k blocks each having a size of m symbols × n rows, and the k divided blocks are respectively divided into k blocks × k rows of a block matrix. While delay-arranging as one diagonal element block, while sequentially performing the formation of the first error correction code n sequence and the block-delay arrangement for a plurality of original data packets to be sequentially and sequentially transmitted, block delay A code length (k × m + pi) symbol is obtained by adding a second parity symbol of pi (where pi is an arbitrary positive integer) × n rows to a matrix of (k × m) symbols × n rows after arrangement. Second error correction code of A sequence is formed and the matrix symbols of the second n series of error correction codes are sequentially output in the row direction by (k × m + pi) symbols as final encoded packet data for n rows, which are encoded by an error correction encoding device. A method of decoding the generated error correction code, the method including receiving (k × m +
pi) a first decoding step of decoding a second error correction code n sequence for each symbol,
The first error correction code n is divided into k blocks each having a size of m symbols × n rows, and the divided k blocks are delayed by different delay amounts for each block.
A block delay step of obtaining a sequence, a second decoding step of decoding the first error correction code n sequence obtained through the block delay step, and a first error correction code n by the second decoding step.
A third decoding step of decoding the second error correction code n series again after decoding the series.