JPH07264673A - データバーストの自動同期方法および装置 - Google Patents

データバーストの自動同期方法および装置

Info

Publication number
JPH07264673A
JPH07264673A JP6296320A JP29632094A JPH07264673A JP H07264673 A JPH07264673 A JP H07264673A JP 6296320 A JP6296320 A JP 6296320A JP 29632094 A JP29632094 A JP 29632094A JP H07264673 A JPH07264673 A JP H07264673A
Authority
JP
Japan
Prior art keywords
burst
signal
time
counter
time base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6296320A
Other languages
English (en)
Other versions
JP2908256B2 (ja
Inventor
Garcia Francisco J Martinez
フランシスコ・ジャビエール・マルティネス・ガルシア
Molina Francisco Diaz
フランシスコ・ディアス・モリーナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent NV
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=8284097&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH07264673(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Alcatel NV filed Critical Alcatel NV
Publication of JPH07264673A publication Critical patent/JPH07264673A/ja
Application granted granted Critical
Publication of JP2908256B2 publication Critical patent/JP2908256B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0644—External master-clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically

Landscapes

  • Mobile Radio Communication Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】 本発明は、非常に低い消費電力消費で、ベー
ス局とコードレス端末とのタイムベースの同期を維持す
ることを目的とする。 【構成】 周期的ベースで、定められた時間窓中でのみ
タイムベース同期のために外部基準でバースト受信信号
Ａを受信することを特徴とする。そのため、バースト受
信信号Ａを受信する瞬間のカウンタ３の出力信号値を記
憶する記憶レジスタ１と、バースト受信信号Ａの位置を
示す基準値から記憶レジスタ１中の前の値を減算し、そ
の差をビット数として示す出力信号を生成する第１の加
算器２と、バーストを構成する全ビット数と第１の加算
器２の出力信号の加算あるいは減算を行う第２の加算器
４と、カウント出力と第２の加算器４の出力とを比較し
て比較信号を生成し、カウント値を調整して両方のタイ
ムベースを同期するためにカウンタを初期化する制御回
路６に供給する比較器５とを備えている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、外部で生成されたデー
タバースト信号によって、時分割多重アクセス技術によ
ってベース局との通信を可能にするためにコードレス端
末によって内部で生成されたタイムベースの自動同期化
を生じる装置に関する。特に、本発明は最小の電力消費
で、それらが通信するベース局において生成されたタイ
ムベースに固定されなければならないコードレス受信機
に関し、この方法において、損失と、別の端末あるいは
ベース局から生じる信号との衝突とを生じることなしに
いつでもバーストを送信および受信する状態にあるよう
に通信するコードレス受信機に関する。
【０００２】
【従来の技術】多数の最新のコードレス通信システムに
おいて、ベース局およびコードレス端末の両方が完全に
限定されたタイムスロットにおける情報のバーストを送
信し、受信しなければならない時分割多重アクセス技術
ＴＤＭＡが使用されているので、それらはバーストの損
失なく、異なるタイムスロットに位置される別のチャン
ネルを妨害することなしに通信できる。
【０００３】このため、両方がこれを可能にする共通タ
イムベースを有していなければならない。
【０００４】通常これが達成される方法は、ベース局が
マスタータイムベースと呼ばれるタイムベースを生成
し、コードレス端末がベース局のそれに固定しなければ
ならないスレーブタイムベースと呼ばれるタイムベース
を有する。このロックは、２つのタイムベース間のドリ
フトがそれらを生成するために異なる発振器を使用した
結果として生じるために必要である。
【０００５】ベース局のタイムベースとコードレス端末
のタイムベースとの間の必要な同期を生成するために、
後者は連続的にベース局を「傾聴し」、徐々に補償しな
ければならず、また連続的な方法においては、任意の小
さなシフトがタイムベースにおいて生じるので、バース
トを受信あるいは送信しなければならないとき、両方の
タイムベースはすでに同期化され、バースト同期の欠如
により生じる問題を有することなしに２つの部分の間で
通信が行われる。
【０００６】コードレス端末がベース局において生成さ
れるバーストを受信していない期間があるという事実
は、これらが、ベース局からのバーストが再び受信され
るときに２つのタイムベース間のドリフトが正確な再同
期を不可能にするように十分長くない場合には重要でな
い。
【０００７】それ故、ベース局を恒久的に「傾聴させ
る」ことがコードレス端末に必要であり、端末バッテリ
の持続時間に大きな影響を与える不必要な電流消費を生
じる。これは、特にいわゆるポケット端末で重要であ
り、そのバッテリはかなりの自主性を有さなければなら
ない。
【０００８】この問題は、端末があまり頻繁に使用され
ないときに特に顕著となり、バッテリは使用者が端末を
能動的に使用しなくても一定時間後に放電されることが
生じる。
【０００９】
【発明が解決しようとする課題】上記された従来の技術
の結果として、克服すべき技術的な問題は、長時間の端
末の自主性を達成することを可能にする非常に低い電力
消費で、ベース局において生成されるタイムベースとワ
イヤレス通信システムにおける各コードレス端末との間
の同期を維持することである。
【００１０】
【課題を解決するための手段】本発明による装置は、外
部基準に関してコードレス端末における内部タイムベー
スドリフトを補償する。この内部タイムベースは、フレ
ームを構成する各タイムスロット内のタイムベース、お
よび問題のタイムベースの制御を実行する制御回路によ
って考慮されるビットのカウントを維持するカウンタに
よって生成される。
【００１１】この装置は、周期的な形式で短い期間での
み受信することを特徴とし、バースト受信信号は内部タ
イムベースと同期しなければならない。
【００１２】この処理を実行するために、装置は、バー
スト受信信号が活性レベルで受信される瞬間にカウンタ
からの出力信号を記憶する記憶レジスタを含む。さら
に、バースト受信信号が活性であるときの各タイムスロ
ット内のビットを示す基準値から記憶レジスタの内容を
減算する第１の加算器を含む。この加算器の出力は、ビ
ット数として表わされる外部基準タイムベースと装置の
内部タイムベースとの間のシフトを示す。
【００１３】さらに、それは、タイムスロットのビット
数に対応する最大値と第１の加算器の出力値の和あるい
は差によって、次のバーストに関して、２つのタイムベ
ース、内部および外部基準が同期化されるようにタイム
ベースの部分を形成するカウンタによって達成される値
を得る第２の加算器を有する。
【００１４】内部タイムベースが外部基準タイムベース
より早いか遅いかに応じて、その関数は合計あるいは差
であり、これは制御回路によって検出され、後者のタイ
ムスロットにおけるその持続時間は外部基準との同期化
を行わせるために増加あるいは減少される。このため、
第２の加算器からの出力と内部タイムベースの一部分を
形成するカウンタの出力とを比較する比較器が使用され
る。この比較器の出力は、後者におけるカウント処理を
初期化するように処理するためにカウンタが第２の加算
器の値に達するときに情報を与えるために制御回路に送
られ、それによって対応しているベース局において生成
された外部基準と内部タイムベースを同期するために通
常のカウント値を長くあるいは短くする。
【００１５】低い電流消費のため、この装置は、時分割
アクセスＴＤＭＡによるシステムにおいてコードレス端
末とベース局のタイムベース間の同期を維持し、２つの
部分の間の通信を可能にする。
【００１６】
【実施例】本発明は、特に、時分割多重アクセス、ＴＤ
ＭＡ技術を使用する図１に示されたようなコードレス通
信システムに関して開発された。このシステムにおい
て、ベース局ＢＳ１、ＢＳ２は１組のコードレス端末Ｔ
１、Ｔ２が通信ネットワークへアクセスすることを可能
にする。
【００１７】ベース局ＢＳ１、ＢＳ２およびコードレス
端末Ｔ１、Ｔ２の両方は、少なくともベース局およびそ
れに関係したコードレス端末によって形成された各アセ
ンブリに関する共通のタイムベースを維持しなければな
らないので、何時情報を受信する準備をし、異なるソー
スから生じるバーストの重複を生じることなしに何時情
報を送信する準備をしなければならないかが分かる。
【００１８】このため、全ての機器（各ベース局および
各コードレス端末）は、各ベース局によって生成された
タイムベースが主あるいは基準となると考えられるよう
な方法でタイムベースを生成し、この局に関連される端
末はそれと同期されなければならない。
【００１９】簡単に言えば、タイムベースは各タイムス
ロットのビットを数えるサイクルカウンタ３、およびフ
レームにおけるどれが適切なスロットであるかを監視す
る制御回路６によって構成されている。
【００２０】技術水準を論議するとき前述のように、正
常の状態は、コードレス端末が連続的にそれらのタイム
ベースをロックして保持することを可能にするようにベ
ース局を「傾聴する」ことであり、ベース局が（端末に
対応して）送信しない半分のフレームにおけるドリフト
が非常にわずかであり、端末が再び直ちにロックできる
ことを考慮している。
【００２１】この解決法は、端末が通信を設定するため
に使用されない場合でさえ、可動局端末のバッテリによ
る一定の電力消費を要求する。このため、本発明による
端末において、受信機は大半の時間オフに保持され、対
応しているコードレス端末の内部タイムベースは自由に
動作し、従って、固有のドリフトのため、端末タイムベ
ースは図２から見られるようにそれが属するベース局の
端末タイムベースに関して徐々にシフトする。
【００２２】この図２において、フレーム21はマスター
となると考えられるベース局によって生成されたタイム
ベースに等しい。信号22は、バーストヘッダの受信を追
従するビットにおいて活性であるバースト受信信号Ａに
対応し、したがって、活性レベルは第１のビットに関す
る一定数のビットによってシフトされる。
【００２３】信号23および25は、それぞれ、コードレス
端末の内部タイムベースがベース局によって生成された
外部基準よりも早い状態あるいは遅い状態を示す。
【００２４】周期的に、ドリフトの量を制限するため
に、問題の端末の受信機は、本発明による装置によって
ベース局タイムベースとその内部タイムベースを再同期
させるのに十分な時間を要求する。
【００２５】このため、受信機ＤＡＴから生じるデータ
信号を受信する制御回路６は、バーストヘッダが同期が
行われた最後の時から最大のドリフトを認めるのに十分
に広い時間窓において検出されるときに活性レベルを有
するバースト受信信号Ａを生成する。このバースト受信
信号は、最も早くともバーストのヘッダの最後のビット
において論理的に生成される。
【００２６】それ故、バースト同期装置は、タイムベー
スのカウンタ３の数値を記憶レジスタ１に記憶し、第１
の加算器２において、バースト受信信号Ａが生成される
ビットである基準値ＲＥＦからそれを減算する。この第
１の加算器２は、多数のビットとして表される２つのタ
イムベース、コードレス端末の内部基準とベース局から
生じる外部基準の間のシフトである出力ＤＥＬＴＡを生
成する。
【００２７】また、第２の加算器４は、第１の加算器２
からのそれぞれ完全なバーストおよび出力信号ＤＥＬＴ
Ａを構成するビット数である最大値ＭＡＸの加算あるい
は減算を加算制御信号ＳＵＭに応じて実行することがで
きる。この加算制御信号ＳＵＭは、外部基準に関して遅
らせられる内部タイムベースにおいては加算を示し、反
対の場合においては減算を示す。
【００２８】それ故、第２の加算器４の出力は、バース
トが同期を生じるために有さなければなければならない
ビット数を示す。この情報は、第２の加算器４の出力を
カウンタ３の出力と比較する比較器５の出力Ｔを介して
制御回路６に送られる。
【００２９】さらに、制御回路６はカウンタ３に供給さ
れる第１の初期化信号ＲＥＳ−１を生成するので、最大
値ＭＡＸは内部タイムベースがすでに同期化されている
場合には各バーストにおけるビット数の数値である値に
達したとき、あるいは同期処理中の場合には第２の加算
器によって示される異なる値に達するときにカウントを
再び初期化する。この第２の場合、タイムスロットの持
続時間は、信号24および26により図２に示されるように
同期を得るために長くあるいは短くされる。
【００３０】さらに、それは、同期処理がすでに完了さ
れているときに記憶レジスタ１の内容を抑制する第２の
初期化信号ＲＥＳ−２を生成する。
【図面の簡単な説明】
【図１】本発明が適用されるコードレス通信システムの
概略図。
【図２】同期が本発明によって生成されるタイムベース
において得られる方法を説明するタイミング図。
【図３】本発明によるデータバースト同期装置のブロッ
ク図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランシスコ・ディアス・モリーナ スペイン国、28016 マドリッド、テルセ ーロ・アー、ポルタル・ベー、ビクトー ル・アンドレス・ベラウンデ 51

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 フレームを構成する各タイムスロット内
    のタイムベースに見なされたビット数を連続的に示すカ
    ウンタと、それを制御する制御回路とによって生成され
    たタイムベースにおけるドリフトを外部基準に関して補
    償するデータバーストの自動同期装置において、 それが、周期的ベースで、一定の決定された時間窓中に
    のみ、タイムベースが同期化されなければならない外部
    基準から生成されたバースト受信信号を受信することを
    特徴とするデータバーストの自動同期装置。
  2. 【請求項２】 バースト受信信号を受信する瞬間にカウ
    ンタの出力信号値を記憶する記憶レジスタと、 多数のビットによっておよびフレームを構成する各タイ
    ムスロットに関してバースト受信信号が占める位置を示
    す基準値から記憶レジスタにおける前の値を減算し、外
    部基準のタイムベースとカウンタおよび制御回路によっ
    て生成された内部タイムベースの間のシフトをビット数
    として示す出力信号を生成する第１の加算器と、 バースト受信信号が内部タイムベース中に占めるべき位
    置の前に受信されるかあるいは後に受信されるかの関数
    である合計制御信号のエネーブルあるいはディスエーブ
    ルに依存して、各バーストを構成する全ビット数に対応
    している最大値と第１の加算器の出力信号の間の加算あ
    るいは減算を実行する第２の加算器と、 カウントに対応している出力と第２の加算器に対応して
    いる出力とを比較し、通常のカウント値を長くあるいは
    短くして両方のタイムベースを同期するためにカウンタ
    によって受信される第１の初期化信号によってカウンタ
    を初期化する制御回路に供給される比較信号を生成する
    比較器とを具備することを特徴とする請求項１記載の装
    置。
  3. 【請求項３】 バースト受信信号が、ヘッダあるいはバ
    ーストデータ信号の一部の検出によって制御回路におい
    て生成されることを特徴とする請求項２記載の装置。
  4. 【請求項４】 対応しているタイムスロットを短くする
    ことあるいは長くすることは、次のカウントにおいて行
    うのではなく、タイムスロット持続時間が臨界的であ
    り、受信機の内部機能が実行されないこの機能のために
    予約された決定されたタイムスロットにおいて行うこと
    を特徴とする請求項２記載の装置。
  5. 【請求項５】 内部タイムベースにおける外部基準に関
    するドリフトを補償するデータバーストの自動同期方法
    において、 外部から生成されたデータ信号におけるバーストヘッダ
    の検出によってバースト受信信号を得る段階と、 バースト受信信号と、内部タイムベースがバーストヘッ
    ダの最後のビットが占める位置を示す基準値に達する瞬
    間との間のビット数として表される時間の差を測定する
    段階と、 次のバーストが内部タイムベースを同期するために前の
    測定に依存して長くあるいは短くされるように前の測定
    において得られた値に達するときにカウンタを再初期化
    し、この時間差がゼロとなる段階とを含むことを特徴と
    するデータバーストの自動同期方法。
JP6296320A 1993-12-31 1994-11-30 データバーストの自動同期方法および装置 Expired - Fee Related JP2908256B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ES09302743A ES2078179B1 (es) 1993-12-31 1993-12-31 Metodo y dispositivo de sincronizacion automatica de rafagas de datos.
ES9302743 1993-12-31

Publications (2)

Publication Number Publication Date
JPH07264673A true JPH07264673A (ja) 1995-10-13
JP2908256B2 JP2908256B2 (ja) 1999-06-21

Family

ID=8284097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6296320A Expired - Fee Related JP2908256B2 (ja) 1993-12-31 1994-11-30 データバーストの自動同期方法および装置

Country Status (8)

Country Link
US (1) US5553077A (ja)
EP (1) EP0661836A1 (ja)
JP (1) JP2908256B2 (ja)
AU (1) AU690933B2 (ja)
CA (1) CA2136127A1 (ja)
ES (1) ES2078179B1 (ja)
FI (1) FI945675A (ja)
NZ (1) NZ270095A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694392A (en) * 1995-10-30 1997-12-02 Vlsi Technology, Inc. Timing system for mobile cellular radio receivers
US5663958A (en) * 1996-02-22 1997-09-02 Telefonaktiebolaget Lm Ericsson Method and apparatus for dynamically selecting the length of mobile station burst communications on the reverse digital control channel
FI101438B (fi) * 1996-05-21 1998-06-15 Nokia Mobile Phones Ltd Signaalin haku eräässä satelliittipuhelinjärjestelmässä
US6799019B1 (en) * 1996-06-04 2004-09-28 Texas Instruments Incorporated Method and system for accomodating processing delay in a cellular base station
JP3442228B2 (ja) * 1996-08-29 2003-09-02 松下電器産業株式会社 同期保持装置
FR2768884A1 (fr) * 1997-09-23 1999-03-26 Philips Electronics Nv Systeme de telephone comportant un dispositif de base et au moins un dispositif de combine, procede mis en oeuvre dans un tel systeme, dispositif d'abonne et dispositif de base convenant a un tel systeme
KR100484593B1 (ko) * 1997-12-12 2005-04-20 톰슨 라이센싱 소시에떼 아노님 무선 전화 시스템
US6788924B1 (en) 1997-12-12 2004-09-07 Thomson Licensing S.A. Power saving protocol for TDMA multi-line wireless telephone handsets
FI980704A (fi) * 1998-03-27 1999-09-28 Nokia Networks Oy Menetelmä lähettää synkronoitu kanava radiolähettimessä
AU3425399A (en) * 1998-04-21 1999-11-08 Thomson Multimedia Method for synchronisation in a communication network and implementing appliances
EP1833178B1 (en) * 2006-03-10 2013-06-19 Alcatel Lucent Method for operating a time division multiplex system and corresponding base station
EP2429105B1 (en) * 2010-09-13 2013-03-27 Ntt Docomo, Inc. Node in a wireless system with time and clock frequency synchronizing and corresponding method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5363853A (en) * 1976-11-18 1978-06-07 Fujitsu Ltd Digital phase constrained loop circuit given consideration of initial
JPH04132330A (ja) * 1990-09-21 1992-05-06 Mitsubishi Electric Corp 同期バースト検出装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4346470A (en) * 1980-03-21 1982-08-24 Ibm Corporation Initial acquisition of synchronization for a station in a TDMA satellite communication network
US4504946A (en) * 1982-06-11 1985-03-12 Rca Corporation Time division multiple access communication systems
CA1304841C (en) * 1987-11-30 1992-07-07 Shigeru Sugihara Frame-interval fault detection in a demand assignment tdma communication system
JPH02256329A (ja) * 1988-12-01 1990-10-17 Nec Corp 復調器制御方式
US4941155A (en) * 1989-11-16 1990-07-10 Bell Communications Research, Inc. Method and circuitry for symbol timing and frequency offset estimation in time division multiple access radio systems
FI86236C (fi) * 1990-09-05 1992-07-27 Nokia Mobile Phones Ltd Tidsanpassningslogik foer mobiltelefon i gsm-systemet.
GB9026932D0 (en) * 1990-12-12 1991-01-30 Plessey Telecomm Tdma ranging
US5229996A (en) * 1991-02-28 1993-07-20 Telefonaktiebolaget L M Ericsson Split-window time alignment
GB2254226B (en) * 1991-02-28 1995-08-09 Ericsson Telefon Ab L M Split-window time-alignment
US5369637A (en) * 1991-04-03 1994-11-29 U.S. Philips Corporation Signal transmission system
AU656767B2 (en) * 1991-04-27 1995-02-16 Nec Corporation Synchronization control circuit for TDMA cellular communication system
US5309439A (en) * 1991-11-29 1994-05-03 Hughes Aircraft Company TDMA system with a virtual reference

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5363853A (en) * 1976-11-18 1978-06-07 Fujitsu Ltd Digital phase constrained loop circuit given consideration of initial
JPH04132330A (ja) * 1990-09-21 1992-05-06 Mitsubishi Electric Corp 同期バースト検出装置

Also Published As

Publication number Publication date
US5553077A (en) 1996-09-03
ES2078179B1 (es) 1997-10-16
AU690933B2 (en) 1998-05-07
FI945675A (fi) 1995-07-01
AU8029894A (en) 1995-07-13
ES2078179R (ja) 1997-02-16
ES2078179A2 (es) 1995-12-01
JP2908256B2 (ja) 1999-06-21
NZ270095A (en) 1996-12-20
FI945675A0 (fi) 1994-12-01
CA2136127A1 (en) 1995-07-01
EP0661836A1 (en) 1995-07-05

Similar Documents

Publication Publication Date Title
KR100297894B1 (ko) 비실시간 방식의 ｔｄｍａ 시스템의 동기화
EP0511861B1 (en) Digital mobile station using presettable timeslot counter for compensating for propagation delay time
US7447237B2 (en) Radio access network system, radio communication method, synchronous server and node
US4596025A (en) Timing synchronization circuit
US6031829A (en) Base transceiver station for cellular mobile radio system and system for synchronizing such base transceiver stations
KR100577465B1 (ko) 동기방법 및 브릿지
JP2003526963A (ja) Ｔｄｍａベースの無線ネットワークにおけるｍａｃ同期の方法
JP2003531552A (ja) 無線通信方式における基地局同期化方式
JPH07264673A (ja) データバーストの自動同期方法および装置
US5920557A (en) Radio base station inter-station synchronizing circuit
JPS5829251A (ja) デイジタル情報システムのデ−タ通信網に送／受信装置を同期するための回路装置
KR100655625B1 (ko) 무선 네트워크
JPH07250053A (ja) 周期的同期パルスの発生装置およびその発生方法
JPH09502850A (ja) 時分割マルチアクセスディジタル伝送システム及び該システム用ステーション
US20040233936A1 (en) Apparatus for generating a control signal of a target beacon transmission time and method for the same
US6219395B1 (en) Phase alignment of frames in computer telephony busses
JPH07298347A (ja) 基地局従属同期方法及び集中制御局
US6430241B1 (en) Method and configuration for synchronizing system units
CN110545153A (zh) 一种能适应信道环境的水下无线网络时间同步方法
JPH07193859A (ja) 移動通信における基地局間ｔｄｍａフレーム同期方式
JP3201257B2 (ja) 同期制御装置及び方法
KR100571374B1 (ko) 발진기 신호를 동기시키는 방법, 및 상기 방법을 수행하기 위한 장치
JPH07193525A (ja) 無線通信網の同期方式
JPH0870288A (ja) Ｔｄｍａ通信装置及び方法
JP3492030B2 (ja) フレーム同期回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees