JPH07263724A - 光モジュール及びその製造方法 - Google Patents
光モジュール及びその製造方法Info
- Publication number
- JPH07263724A JPH07263724A JP6053407A JP5340794A JPH07263724A JP H07263724 A JPH07263724 A JP H07263724A JP 6053407 A JP6053407 A JP 6053407A JP 5340794 A JP5340794 A JP 5340794A JP H07263724 A JPH07263724 A JP H07263724A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- substrate
- optical module
- module according
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mounting And Adjusting Of Optical Elements (AREA)
- Optical Couplings Of Light Guides (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は光モジュールの価格を低減す
ることである。 【構成】 １枚の基板上に複数個の光モジュールを一括
して作製した後、基板を各光モジュールに切り分けるこ
とにより製造する。各光モジュールには、光素子２０
５、２０６、光導波路２０２、電気配線２０３及び電子
部品２０７、２０８が配置される。 【効果】 複数個のモジュールを一括して製造すること
により、モジュール１個当たりの加工組立費を低減でき
るので、モジュールの価格も大幅に低減できる。
ることである。 【構成】 １枚の基板上に複数個の光モジュールを一括
して作製した後、基板を各光モジュールに切り分けるこ
とにより製造する。各光モジュールには、光素子２０
５、２０６、光導波路２０２、電気配線２０３及び電子
部品２０７、２０８が配置される。 【効果】 複数個のモジュールを一括して製造すること
により、モジュール１個当たりの加工組立費を低減でき
るので、モジュールの価格も大幅に低減できる。
Description
【０００１】
【産業上の利用分野】本発明は、光通信等で使用される
光モジュール、特に、安価に量産できる光モジュールに
関する。
光モジュール、特に、安価に量産できる光モジュールに
関する。
【０００２】
【従来の技術】従来の光モジュールの一例を図１に示
す。図のように光モジュールは、光ファイバ（１０
１）、フィルタ（１０３）、レーザダイオード（以下Ｌ
Ｄと略記する、１０６）、フォトディテクタ（以下ＰＤ
と略記する、１０４）、レンズ（１０５）、ゴム製のチ
ューブ（１０２）等から構成され、これらの部品を光モ
ジュール毎に個別に組立てて製造していた。
す。図のように光モジュールは、光ファイバ（１０
１）、フィルタ（１０３）、レーザダイオード（以下Ｌ
Ｄと略記する、１０６）、フォトディテクタ（以下ＰＤ
と略記する、１０４）、レンズ（１０５）、ゴム製のチ
ューブ（１０２）等から構成され、これらの部品を光モ
ジュール毎に個別に組立てて製造していた。
【０００３】
【発明が解決しようとする課題】従来の光モジュールは
各種部品をモジュール毎に個別に組立てていたため、光
モジュールの価格が高くなり、その結果民生分野への適
用も妨げられていた。
各種部品をモジュール毎に個別に組立てていたため、光
モジュールの価格が高くなり、その結果民生分野への適
用も妨げられていた。
【０００４】本発明の第１の目的は、光モジュールの価
格を低減することである。第２の目的は、光モジュール
を小型化することである。更に第３の目的は、光モジュ
ールの信頼性を向上させることである。
格を低減することである。第２の目的は、光モジュール
を小型化することである。更に第３の目的は、光モジュ
ールの信頼性を向上させることである。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明では、１枚の基板上にＮ個の光モジュールを一
括して製造する。Ｎは、少なくとも２以上の値である。
例えば５０以上の値である。そして本発明の光モジュー
ルには光軸調整を不要にする手段を設ける。
に本発明では、１枚の基板上にＮ個の光モジュールを一
括して製造する。Ｎは、少なくとも２以上の値である。
例えば５０以上の値である。そして本発明の光モジュー
ルには光軸調整を不要にする手段を設ける。
【０００６】また、光モジュールの部品で、信頼性の点
から機密封止が必要な、ＩＣ、ＬＤ、ＰＤ等を個別に機
密封止せずに、裸チップの状態で実装する。そして更
に、光モジュール全体として機密封止する手段を設け
る。
から機密封止が必要な、ＩＣ、ＬＤ、ＰＤ等を個別に機
密封止せずに、裸チップの状態で実装する。そして更
に、光モジュール全体として機密封止する手段を設け
る。
【０００７】
【作用】光モジュールの製造費用を材料費、加工組立
費、検査費等に分けて考えると、一般的に言って、材料
費の占める割合は非常に小さく、加工組立費の占める割
合が大きい。
費、検査費等に分けて考えると、一般的に言って、材料
費の占める割合は非常に小さく、加工組立費の占める割
合が大きい。
【０００８】したがって、Ｎ個のモジュールを一括して
製造すれば、モジュール１個当たりの加工組立費を１／
Ｎ程度に低減できるので、モジュールの価格も大幅に低
減できる。光モジュールを量産する場合、特にこの効果
が大きい。そして光軸調整が不要であるので、一括製造
が容易にできる。
製造すれば、モジュール１個当たりの加工組立費を１／
Ｎ程度に低減できるので、モジュールの価格も大幅に低
減できる。光モジュールを量産する場合、特にこの効果
が大きい。そして光軸調整が不要であるので、一括製造
が容易にできる。
【０００９】また本発明の光モジュールでは裸チップ実
装を行い、全体として機密封止しているので、モジュー
ルを大幅に小型化できる。また、部品数を低減でき、信
頼性を向上できる。
装を行い、全体として機密封止しているので、モジュー
ルを大幅に小型化できる。また、部品数を低減でき、信
頼性を向上できる。
【００１０】
【実施例】本発明の実施例を図を用いて説明する。ま
ず、構造を説明する。
ず、構造を説明する。
【００１１】図２のＳｉ基板（２０１）上に光導波路
（２０２）と電気配線（２０３）が形成され、更に、光
ファイバをガイドするためのＶ溝（２０４）が形成され
ている。ＬＤチップ（２０５）、エッジ入射型のＰＤチ
ップ（２０６）、ＬＤを駆動するためのドライバＩＣ
（２０７）、ＰＤの出力電流を増幅するためのプリアン
プＩＣ（２０８）が、それぞれ対応する電極にＣＣＢ
（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｂｏｎｄ
ｉｎｇ）接続されている。基板（２０１）端部には出力
端子（２１３）と入力端子（２１４）が設けられてい
る。
（２０２）と電気配線（２０３）が形成され、更に、光
ファイバをガイドするためのＶ溝（２０４）が形成され
ている。ＬＤチップ（２０５）、エッジ入射型のＰＤチ
ップ（２０６）、ＬＤを駆動するためのドライバＩＣ
（２０７）、ＰＤの出力電流を増幅するためのプリアン
プＩＣ（２０８）が、それぞれ対応する電極にＣＣＢ
（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｂｏｎｄ
ｉｎｇ）接続されている。基板（２０１）端部には出力
端子（２１３）と入力端子（２１４）が設けられてい
る。
【００１２】また光導波路入出力端（２１１）側には、
光導波路を用いてＹ字分岐回路（２０９）、合分波回路
（２１０）が形成されている。（２１２）は光導波路出
力端である。光導波路としては、石英系光導波路やポリ
イミド系光導波路を使用することができる。いずれの場
合も周知の方法でＳｉ基板上に形成できる。電気配線、
電極は例えばＴｉ／Ｎｉ／Ａｕを蒸着し、所望のパター
ンをエッチングすることにより形成できる。また、電気
配線にはＡｌ等の金属を使っても良い。
光導波路を用いてＹ字分岐回路（２０９）、合分波回路
（２１０）が形成されている。（２１２）は光導波路出
力端である。光導波路としては、石英系光導波路やポリ
イミド系光導波路を使用することができる。いずれの場
合も周知の方法でＳｉ基板上に形成できる。電気配線、
電極は例えばＴｉ／Ｎｉ／Ａｕを蒸着し、所望のパター
ンをエッチングすることにより形成できる。また、電気
配線にはＡｌ等の金属を使っても良い。
【００１３】図３はＬＤ（２０５）と光導波路（２０
２）の光結合部分の断面図である。
２）の光結合部分の断面図である。
【００１４】ＬＤの光出射部と光導波路のコア端部を近
接対向させて配置することにより、突き当て光結合して
いる。ＬＤの電極はＡｕＳｎやＰｂＳｎ等の半田（３０
１）によってＳｉ基板（２０１）上の電極に接続されて
いる。いわゆるＣＣＢ接続されている。
接対向させて配置することにより、突き当て光結合して
いる。ＬＤの電極はＡｕＳｎやＰｂＳｎ等の半田（３０
１）によってＳｉ基板（２０１）上の電極に接続されて
いる。いわゆるＣＣＢ接続されている。
【００１５】具体的には、ＬＤを仮置きし、温度を上
げ、半田を溶融させる。この時、液状半田の表面張力に
より、ＬＤとＳｉ基板上の対向する電極同志を自動的に
精密に位置合わせできる。その後温度を下げ、半田を固
化させることにより接続する。また、電極はフォトリソ
グラフィ技術で形成するので、精度良く形成できる。し
たがって、ＬＤの出射部と電極の位置関係、Ｓｉ基板上
の導波路と電極の位置関係を精密に制御できる。結局、
ＬＤの出射部と光導波路のコア部を自動的に精密に位置
合わせできるので、光軸調整を不要にできる。
げ、半田を溶融させる。この時、液状半田の表面張力に
より、ＬＤとＳｉ基板上の対向する電極同志を自動的に
精密に位置合わせできる。その後温度を下げ、半田を固
化させることにより接続する。また、電極はフォトリソ
グラフィ技術で形成するので、精度良く形成できる。し
たがって、ＬＤの出射部と電極の位置関係、Ｓｉ基板上
の導波路と電極の位置関係を精密に制御できる。結局、
ＬＤの出射部と光導波路のコア部を自動的に精密に位置
合わせできるので、光軸調整を不要にできる。
【００１６】エッジ入射型ＰＤ（２０６）と光導波路
（２０２）の光結合部分も同様の構造である。
（２０２）の光結合部分も同様の構造である。
【００１７】通常の面入射型ＰＤを使用する場合の構造
の一例を図４に示す。
の一例を図４に示す。
【００１８】面入射型ＰＤ（４０１）の受光部分の直下
にマイクロミラー（４０２）を設ける。光導波路（２０
２）からの光はマイクロミラーによって反射され、面入
射型ＰＤの受光部分に到達する。
にマイクロミラー（４０２）を設ける。光導波路（２０
２）からの光はマイクロミラーによって反射され、面入
射型ＰＤの受光部分に到達する。
【００１９】このマイクロミラーは元々は光導波路（２
０２）の端部であったところをエッチングや機械化工に
よって形成する。もちろん、独立に形成しても良い。
０２）の端部であったところをエッチングや機械化工に
よって形成する。もちろん、独立に形成しても良い。
【００２０】図５、図６はパッケージングを示す図であ
る。なお、図５では図６の底蓋（５０７）を取り除いた
状態を示している。
る。なお、図５では図６の底蓋（５０７）を取り除いた
状態を示している。
【００２１】図２のＳｉ基板（２０１）をセラミック製
フラットパッケージの基体（５０１）の凹部にダイボン
ディングし、次に、光ファイバ（５０４、５０５）をフ
ァイバガイド溝（２０４）に固着する。フラットパッケ
ージにはあらかじめ、２種類のリード端子（５０２、５
０３）が固着されている。５０２は電気接続用のリード
端子で、Ｓｉ基板上の対応する端子（２１３、２１４）
とワイアボンディング（５０６）接続する。５０３はフ
ラットパッケージをプリント基板上に表面実装すると
き、必要な機械的強度を得るためのものである。
フラットパッケージの基体（５０１）の凹部にダイボン
ディングし、次に、光ファイバ（５０４、５０５）をフ
ァイバガイド溝（２０４）に固着する。フラットパッケ
ージにはあらかじめ、２種類のリード端子（５０２、５
０３）が固着されている。５０２は電気接続用のリード
端子で、Ｓｉ基板上の対応する端子（２１３、２１４）
とワイアボンディング（５０６）接続する。５０３はフ
ラットパッケージをプリント基板上に表面実装すると
き、必要な機械的強度を得るためのものである。
【００２２】最後に、セラミック製の底蓋（５０７）を
低融点ガラス等で固着し、全体を機密封止する。この
時、パッケージの基体側、底蓋側の片方または両方に光
ファイバの通り道に沿って、対応する溝をあらかじめ設
けておくと良い。
低融点ガラス等で固着し、全体を機密封止する。この
時、パッケージの基体側、底蓋側の片方または両方に光
ファイバの通り道に沿って、対応する溝をあらかじめ設
けておくと良い。
【００２３】このように本発明では、ＩＣ、ＬＤ、ＰＤ
を個別にパッケージングせずに、裸チップ状態でＳｉ基
板に搭載接続しているので、部品数を少なくし、かつ、
大幅に小型化できる。本例では、ＩＣチップは１ｍｍ角
以下、ＬＤ、ＰＤチップは０．５ｍｍ角以下、Ｓｉ基板
は１２ｍｍＸ７ｍｍ、フラットパッケージは２１ｍｍＸ
１５ｍｍである。しかも全体としては機密封止している
ので、裸チップに基づく信頼性の問題は無い。
を個別にパッケージングせずに、裸チップ状態でＳｉ基
板に搭載接続しているので、部品数を少なくし、かつ、
大幅に小型化できる。本例では、ＩＣチップは１ｍｍ角
以下、ＬＤ、ＰＤチップは０．５ｍｍ角以下、Ｓｉ基板
は１２ｍｍＸ７ｍｍ、フラットパッケージは２１ｍｍＸ
１５ｍｍである。しかも全体としては機密封止している
ので、裸チップに基づく信頼性の問題は無い。
【００２４】フラットパッケージのプリント基板等への
実装は通常通りの方法を用いることができる。すなわ
ち、パッケージの基体側を上、底蓋側を下にした状態で
リード端子をプリント基板上の対応する端子に半田接続
すれば良い。
実装は通常通りの方法を用いることができる。すなわ
ち、パッケージの基体側を上、底蓋側を下にした状態で
リード端子をプリント基板上の対応する端子に半田接続
すれば良い。
【００２５】ＩＣ、ＬＤで発生した熱はＣＣＢ接続の半
田球、Ｓｉ基板、セラミック製フラットパッケージ基体
を経て、大気中に放熱される。いずれも熱伝導率の良い
材料であるので、放熱特性は良い。ＣＣＢ接続箇所を電
気的接続で必要な数以上に放熱のため設け、パッケージ
基体表面に放熱フィンを取付ければ、更に放熱特性を向
上できる。
田球、Ｓｉ基板、セラミック製フラットパッケージ基体
を経て、大気中に放熱される。いずれも熱伝導率の良い
材料であるので、放熱特性は良い。ＣＣＢ接続箇所を電
気的接続で必要な数以上に放熱のため設け、パッケージ
基体表面に放熱フィンを取付ければ、更に放熱特性を向
上できる。
【００２６】次に、図２、図５を用いて機能について簡
単に説明する。
単に説明する。
【００２７】光ファイバ（５０４）から光導波路入出力
端（２１１）に、本例では波長１．３μｍと１．５５μ
ｍの光が入射される。これらの光は合分波回路（２１
０）によって分波され、１．５５μｍの光は光導波路出
力端（２１２）から光ファイバ（５０５）に出射され
る。１．３μｍの光りのみ更にＹ字分岐回路を経てＰＤ
（２０６）に到達し、電気信号に変換される。そして、
プリアンプＩＣ（２０８）によって増幅され、出力端子
（２１３）に所望の電気出力信号を得る。また、入力端
子（２１４）に入力された電気信号はドライバＩＣ（２
０７）によって増幅され、ＬＤ（２０５）を駆動する。
ＬＤの出射光はＹ字分岐回路、合分波回路を経て光導波
路入出力端（２１１）から光ファイバに出射される。
端（２１１）に、本例では波長１．３μｍと１．５５μ
ｍの光が入射される。これらの光は合分波回路（２１
０）によって分波され、１．５５μｍの光は光導波路出
力端（２１２）から光ファイバ（５０５）に出射され
る。１．３μｍの光りのみ更にＹ字分岐回路を経てＰＤ
（２０６）に到達し、電気信号に変換される。そして、
プリアンプＩＣ（２０８）によって増幅され、出力端子
（２１３）に所望の電気出力信号を得る。また、入力端
子（２１４）に入力された電気信号はドライバＩＣ（２
０７）によって増幅され、ＬＤ（２０５）を駆動する。
ＬＤの出射光はＹ字分岐回路、合分波回路を経て光導波
路入出力端（２１１）から光ファイバに出射される。
【００２８】次に、図７を用いて製造工程の流れを説明
する。
する。
【００２９】ＬＳＩの製造においては、１枚のＳｉウェ
ーハ上に多数のＬＳＩを一括して製造するように、１枚
のＳｉウェーハ上に図２に示す光モジュールを多数個一
括して製造する。本例では、直径８インチのウェーハ上
に、例えば３００個のモジュールを一括製造する。
ーハ上に多数のＬＳＩを一括して製造するように、１枚
のＳｉウェーハ上に図２に示す光モジュールを多数個一
括して製造する。本例では、直径８インチのウェーハ上
に、例えば３００個のモジュールを一括製造する。
【００３０】面方位（１００）のＳｉウェーハを用意
し、３００個の領域に対して一括して次の一連の処理を
行う。
し、３００個の領域に対して一括して次の一連の処理を
行う。
【００３１】先ず、ファイバガイド用の断面がＶ字形状
の溝（２０４）を異方性エッチング技術により形成す
る。
の溝（２０４）を異方性エッチング技術により形成す
る。
【００３２】次に、光導波路（２０２）を形成する。
【００３３】次に、電気配線（２０３）、ＣＣＢ接続用
電極、端子（２１３、２１４）を形成する。
電極、端子（２１３、２１４）を形成する。
【００３４】次に、必要に応じて、ＣＣＢ接続用電極上
に周知の技術のいずれかを用いて半田球を形成する。こ
の時、半田球を同じ半田材料、あるいは少なくとも融点
のほぼ等しい半田材料で形成する。こうすることによ
り、次の工程で、ＩＣ、ＬＤ、ＰＤを同時に一括して固
着することが容易になる。
に周知の技術のいずれかを用いて半田球を形成する。こ
の時、半田球を同じ半田材料、あるいは少なくとも融点
のほぼ等しい半田材料で形成する。こうすることによ
り、次の工程で、ＩＣ、ＬＤ、ＰＤを同時に一括して固
着することが容易になる。
【００３５】次に、ＩＣ、ＬＤ、ＰＤチップを仮置きす
る。次の半田球を溶融する工程で自動的に位置合わせさ
れるので、このときの位置精度は、比較的ゆるやかでよ
い。
る。次の半田球を溶融する工程で自動的に位置合わせさ
れるので、このときの位置精度は、比較的ゆるやかでよ
い。
【００３６】次に、リフロー炉等の装置で加熱し半田を
溶融した後、温度を下げ半田を固化させて接続する。こ
の時、前述したように、光軸調整は不要である。
溶融した後、温度を下げ半田を固化させて接続する。こ
の時、前述したように、光軸調整は不要である。
【００３７】以上の各工程は、ウェーハ毎に一括して処
理する。複数枚のウェーハをロットにまとめ、各工程の
全てまたは一部をロットごとに一括処理すれば、一括製
造の効果は更に大きくなる。
理する。複数枚のウェーハをロットにまとめ、各工程の
全てまたは一部をロットごとに一括処理すれば、一括製
造の効果は更に大きくなる。
【００３８】次に、ウェーハを各モジュールに切り分け
る。
る。
【００３９】最後に、各モジュール毎に、前述したよう
にパッケージングする。
にパッケージングする。
【００４０】
【発明の効果】以上述べたように、Ｎ個のモジュールを
一括して製造するので、モジュール１個当たりの加工組
立費を大幅に低減でき、モジュールの価格も大幅に低減
できる。光モジュールを量産する場合、特にこの効果が
大きい。
一括して製造するので、モジュール１個当たりの加工組
立費を大幅に低減でき、モジュールの価格も大幅に低減
できる。光モジュールを量産する場合、特にこの効果が
大きい。
【図１】従来例を示す断面図。
【図２】本発明の実施例の平面図。
【図３】光結合部分の拡大断面図。
【図４】異なる方式の光結合部分の拡大断面図。
【図５】パッケージを含めた平面図。
【図６】パッケージを含めた断面図
【図７】製造工程の流れを示す図。
１０１…フェルール付き光ファイバ、１０２…ゴム製チ
ューブ、１０３…フィルタ、１０４…ＰＤ、１０５…レ
ンズ、１０６…ＬＤ、２０１…Ｓｉ基板、２０２…光導
波路、２０３…電気配線、２０４…ファイバガイド溝、
２０５…ＬＤチップ、２０６…ＰＤチップ、２０７…ド
ライバＩＣ、２０８…プリアンプＩＣ、２０９…Ｙ字分
岐回路、２１０…合分波回路、２１１…光導波路入出力
端、２１２…光導波路出力端、２１３…出力端子、２１
４…入力端子、３０１…半田球、４０１…面入射型ＰＤ
チップ、４０２…マイクロミラー、５０１…セラミック
製フラットパッケージ基体、５０２…電気接続用リード
端子、５０３…機械接続用リード端子、５０４…入出力
用光ファイバ、５０５…出力用光ファイバ、５０６…ワ
イアボンディングのワイア、５０７…セラミック製フラ
ットパッケージの底蓋。
ューブ、１０３…フィルタ、１０４…ＰＤ、１０５…レ
ンズ、１０６…ＬＤ、２０１…Ｓｉ基板、２０２…光導
波路、２０３…電気配線、２０４…ファイバガイド溝、
２０５…ＬＤチップ、２０６…ＰＤチップ、２０７…ド
ライバＩＣ、２０８…プリアンプＩＣ、２０９…Ｙ字分
岐回路、２１０…合分波回路、２１１…光導波路入出力
端、２１２…光導波路出力端、２１３…出力端子、２１
４…入力端子、３０１…半田球、４０１…面入射型ＰＤ
チップ、４０２…マイクロミラー、５０１…セラミック
製フラットパッケージ基体、５０２…電気接続用リード
端子、５０３…機械接続用リード端子、５０４…入出力
用光ファイバ、５０５…出力用光ファイバ、５０６…ワ
イアボンディングのワイア、５０７…セラミック製フラ
ットパッケージの底蓋。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/04 25/18
Claims (16)
- 【請求項１】基板上に形成された光導波路、上記光導波
路に接続された光素子、上記光素子に接続された電気配
線及び上記電気配線に接続された電子部品を上記基板上
に有することを特徴とする光モジュール。 - 【請求項２】請求項１記載の光モジュールにおいて、上
記光素子及び電子部品が裸チップ状態で直接上記基板に
固着されていることを特徴とする光モジュール。 - 【請求項３】請求項１又は２記載の光モジュールにおい
て、上記光素子及び電子部品が半田で基板に固着さてい
ることを特徴とする光モジュール。 - 【請求項４】請求項３記載の光モジュールにおいて、上
記光素子及び電子部品が両者同じ半田材料、または、少
なくともほぼ融点の等しい半田材料で基板に固着さてい
ることを特徴とする光モジュール。 - 【請求項５】請求項２記載の光モジュールにおいて、上
記基板全体が機密パッケージに封入されていることを特
徴とする光モジュール。 - 【請求項６】請求項５記載の光モジュールにおいて、上
記機密パッケージとしてセラミック製のパッケージを用
いることを特徴とする光モジュール。 - 【請求項７】請求項１乃至６のいずれかに記載の光モジ
ュールにおいて、上記基板としてＳｉ基板を用いたこと
を特徴とする光モジュール。 - 【請求項８】１枚の基板上に光モジュール複数個分の光
導波路の形成及び光素子の基板への固着を行った後、上
記基板を各モジュールに切り分けることを特徴とする光
モジュールの製造方法。 - 【請求項９】請求項８記載の方法において、上記基板を
各モジュールに切り分ける前に電気配線及び電子部品の
上記基板への固着を行うことを特徴とする光モジュール
の製造方法。 - 【請求項１０】請求項９記載の方法において、上記光素
子及び電子部品の上記基板への固着を同時に一括して行
うことを特徴とする光モジュールの製造方法。 - 【請求項１１】請求項８乃至９のいずれかに記載の方法
において、上記光素子の基板への固着に際し、光素子の
光導波路への自動位置合わせ機能を持つ固着手段を用い
ることを特徴とする光モジュールの製造方法。 - 【請求項１２】請求項１１記載の方法において、上記光
素子の自動位置合わせ機能を持つ固着手段として、ＣＣ
Ｂ接続を用いることを特徴とする光モジュールの製造方
法。 - 【請求項１３】請求項８乃至１２のいずれかに記載の方
法において、上記基板としてＳｉ基板を用いることを特
徴とする光モジュールの製造方法。 - 【請求項１４】請求項８乃至１２のいずれかに記載の方
法において、上記光素子及び電子部品の少なくとも一方
を裸チップ状態で上記基板に固着することを特徴とする
光モジュールの製造方法。 - 【請求項１５】請求項１４記載の方法において、上記切
り分けられた後の上記基板をそれぞれ機密パッケージに
封入することを特徴とする光モジュールの製造方法。 - 【請求項１６】請求項１５記載の方法において、上記機
密パッケージとしてセラミック製パッケージを用いるこ
とを特徴とする光モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6053407A JPH07263724A (ja) | 1994-03-24 | 1994-03-24 | 光モジュール及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6053407A JPH07263724A (ja) | 1994-03-24 | 1994-03-24 | 光モジュール及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07263724A true JPH07263724A (ja) | 1995-10-13 |
Family
ID=12941976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6053407A Pending JPH07263724A (ja) | 1994-03-24 | 1994-03-24 | 光モジュール及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07263724A (ja) |
-
1994
- 1994-03-24 JP JP6053407A patent/JPH07263724A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8233757B2 (en) | Wafer based optical chassis and associated methods | |
| JP2533637B2 (ja) | 光電子デバイスとこれに結合された光導波管より成る素子の製造方法 | |
| US7961989B2 (en) | Optical chassis, camera having an optical chassis, and associated methods | |
| GB2421849A (en) | Optoelectronic Module and Method of Making Such a Module | |
| JP3822080B2 (ja) | レセプタクル型光モジュール及びその生産方法 | |
| JPH0786693A (ja) | 光半導体モジュール | |
| JP2008026462A (ja) | 光モジュール | |
| JP2001343560A (ja) | 光モジュール | |
| TW200412737A (en) | Optical module and method of fabricating the same | |
| JP4505849B2 (ja) | 光通信モジュールの製造方法 | |
| JPH0926530A (ja) | 光モジュール | |
| JPH04241477A (ja) | 半導体デバイス用サブマウントおよび半導体光デバイスモジュール | |
| JPH07263724A (ja) | 光モジュール及びその製造方法 | |
| JP2001343561A (ja) | 光モジュール | |
| JP4798863B2 (ja) | 光電気配線基板 | |
| JP3240980B2 (ja) | 半導体モジュール装置の製造方法 | |
| JP3517700B2 (ja) | 面型光素子およびその製造方法 | |
| JP2003227969A (ja) | 光モジュールおよびその製造方法 | |
| JPH01243004A (ja) | 光通信用モジュール | |
| EP1953577B1 (en) | Package for optoelectronic device on wafer level | |
| JP2002043677A (ja) | 光素子実装構造及びその実装方法 | |
| JP2001156381A (ja) | 光モジュール | |
| JPH04349674A (ja) | 光半導体素子および実装方法 | |
| JP2005044966A (ja) | 光半導体モジュールと光半導体装置 | |
| TWI227969B (en) | Apparatus and method for testing infrared function |