JPH07263710A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPH07263710A JPH07263710A JP4688394A JP4688394A JPH07263710A JP H07263710 A JPH07263710 A JP H07263710A JP 4688394 A JP4688394 A JP 4688394A JP 4688394 A JP4688394 A JP 4688394A JP H07263710 A JPH07263710 A JP H07263710A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- cavity
- etching
- forming
- pillar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
- Weting (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、主に、空間分離された
三次元構造を有する半導体素子の構造とその製造方法に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention mainly relates to a structure of a semiconductor device having a spatially separated three-dimensional structure and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】以下、赤外線センサを例にして従来の空
間分離された３次元構造の半導体装置に関する技術を説
明する。一般に赤外線センサは非接触の温度計として物
体の検出や、特殊環境下に於ける温度計測等に使用され
ている。最近ではシリコンのマイクロマシーニング技術
を用いた高感度な赤外線センサが開発されている。これ
らはいずれもシリコン基板上に熱容量が小さくかつ熱抵
抗の大きな空間分離による断熱構造部を形成させ、この
断熱構造部に赤外線吸収材を設けて、入射赤外光の吸収
による前記断熱構造部の温度上昇をサーモパイル等で検
出する方式である。2. Description of the Related Art A conventional technique relating to a semiconductor device having a spatially separated three-dimensional structure will be described by taking an infrared sensor as an example. In general, infrared sensors are used as non-contact thermometers for detecting objects and measuring temperatures in special environments. Recently, a highly sensitive infrared sensor using silicon micromachining technology has been developed. In all of these, an insulating structure is formed on a silicon substrate by a space separation having a small heat capacity and a large thermal resistance, and an infrared absorbing material is provided in this insulating structure to absorb the incident infrared light. This is a method of detecting a temperature rise with a thermopile or the like.
【０００３】シリコンの表面マイクロマシーニング技術
を用いた赤外線センサの一例の構成を空間分離構造の製
造方法の一例の概略と共に図２４から図２８を用いて説
明する。図２４に於てシリコン単結晶基板１００の一主
面の空間分離予定領域部分に高濃度の不純物拡散層１０
１を形成する。さらに上記基板上に図２５に示すように
窒化シリコン膜５を形成した後、この窒化シリコン膜５
上に赤外線入射による温度上昇を検出するサーモパイル
１０５を図２６に示すように形成する。その後フォトリ
ソグラフィー及びエッチングにより図２７に示すよう
に、拡散層１０１の領域内に窒化シリコン膜の開孔部１
０２を形成する。引続きＨＦ：Ｈ2ＮＯ3：ＣＨ3ＣＯＯ
Ｈ＝１：３：８の容積比で混合したエッチング液に浸漬
すると開孔部１０２から侵入したエッチング液により拡
散層１０１のみエッチングされて空洞１０３となり図２
８に示す様に空間分離された薄い隔膜１０４が形成され
る。以上の工程を順に施すことにより空間分離による断
熱構造を持つ赤外線センサが形成される。空間分離構造
の形成法として、上記の例の如く高濃度拡散層をくり抜
く方法の他に、アルカリエッチング液を用いたエレクト
ロケミカルエッチング法によりｎ型シリコン基板上のｐ
型拡散層をくり抜く製造方法もある。The configuration of an example of an infrared sensor using the surface micromachining technique of silicon will be described with reference to FIGS. 24 to 28 together with an outline of an example of a method of manufacturing a space separation structure. In FIG. 24, a high-concentration impurity diffusion layer 10 is formed in a space separation planned region portion of one main surface of the silicon single crystal substrate 100.
1 is formed. Further, after the silicon nitride film 5 is formed on the substrate as shown in FIG. 25, the silicon nitride film 5 is formed.
A thermopile 105 for detecting a temperature rise due to incidence of infrared rays is formed thereon as shown in FIG. Then, as shown in FIG. 27, the opening portion 1 of the silicon nitride film is formed in the region of the diffusion layer 101 by photolithography and etching.
02 is formed. Continued HF: H 2 NO 3 : CH 3 COO
When immersed in an etching solution mixed in a volume ratio of H = 1: 3: 8, only the diffusion layer 101 is etched by the etching solution penetrating from the opening 102 to form a cavity 103.
As shown in FIG. 8, a space-separated thin diaphragm 104 is formed. By sequentially performing the above steps, an infrared sensor having a heat insulating structure by space separation is formed. As a method of forming the space separation structure, in addition to the method of hollowing out the high-concentration diffusion layer as in the above example, p-type on the n-type silicon substrate is formed by an electrochemical etching method using an alkaline etching solution.
There is also a manufacturing method in which the mold diffusion layer is hollowed out.
【０００４】[0004]
【発明が解決しようとする課題】上記の空間分離構造部
の形成に際しては、何れも液体を用いたエッチング及び
洗浄工程を必要とする。シリコンの表面マイクロマシー
ニングを用いるセンサのように、くり抜く面積が大きい
場合には、基板を液体から取り出した時、くり抜いた空
洞内に入った液体が図２９に示すように隔膜をシリコン
基板（空洞底面）側へ引き寄せるために隔膜が破損１０
６したり、空洞を閉鎖して液体をトラップ１０７するた
め乾燥が十分に行われない事があった。一方、気相反応
を用いてシリコンをくり抜くエッチング方法には、現在
の段階で実用できる手法はなく、製造方法で解決するこ
とは困難である。さらに隔膜の厚さを極力減じて熱抵抗
を大きくする事が必要な赤外線センサでは、その組立実
装工程や使用時に、センサに強い衝撃が与えられた場合
に、素子（の隔膜）が破損することがあり、隔膜領域を
広く取って素子の高集積化を図る際の障害となってい
た。The formation of the above-mentioned space separation structure portion requires etching and cleaning steps using a liquid. When the area to be hollowed out is large, as in a sensor using surface micromachining of silicon, when the substrate is taken out of the liquid, the liquid in the hollowed out cavity causes the diaphragm to move to the silicon substrate (cavity) as shown in FIG. The diaphragm is damaged because it is pulled toward the bottom side 10
6 or the cavity is closed to trap the liquid 107, so that the drying may not be performed sufficiently. On the other hand, there is no practical method at the present stage as an etching method for hollowing out silicon by using a gas phase reaction, and it is difficult to solve it by a manufacturing method. Furthermore, in infrared sensors that require the thickness of the diaphragm to be reduced as much as possible to increase the thermal resistance, the element (the diaphragm) may be damaged if a strong shock is applied to the sensor during the assembly and mounting process or during use. Therefore, it has been an obstacle in achieving high integration of the device by widening the diaphragm region.
【０００５】本発明は上記のような従来の３次元構造半
導体装置やその製造方法の問題点を解決し、薄い隔膜が
衝撃などによって破損しないようにした、機械的な強度
が向上した隔膜による断熱構造部を有する半導体装置と
その製造方法を提供することを目的とする。The present invention solves the problems of the conventional three-dimensional structure semiconductor device and the manufacturing method thereof as described above, and prevents the thin diaphragm from being damaged by an impact or the like. An object of the present invention is to provide a semiconductor device having a structure portion and a method for manufacturing the same.
【０００６】[0006]
【課題を解決するための手段】上記課題を解決するため
に、本発明においては特許請求の範囲に記載するような
構造及び製造方法を用いる。すなわち、隔膜（薄膜）を
支える１つ以上の柱を、熱分離等のために隔膜の下に展
開する空洞内に設ける構造にした。この本発明に係る構
造では、隔膜形成領域にエッチングにより空洞以上の深
さの細い穴を掘って、空洞形成工程に於て化学的安定性
を示す材料を予め前記の穴に埋め込んでおくことによ
り、空洞形成時に上記埋め込み材料を露出させることに
よって、自動的に柱が形成されるようにした。In order to solve the above problems, the present invention uses a structure and a manufacturing method as set forth in the claims. That is, the structure is such that one or more columns supporting the diaphragm (thin film) are provided in the cavity that develops under the diaphragm for thermal separation or the like. In the structure according to the present invention, a thin hole having a depth equal to or larger than the cavity is formed by etching in the diaphragm formation region, and a material exhibiting chemical stability in the cavity formation step is previously embedded in the hole. The pillars are automatically formed by exposing the filling material when forming the cavity.
【０００７】[0007]
【作用】このような構造及び製造方法とすることによ
り、半導体基体のくり抜きエッチング作業時には薄い隔
膜の下へ柱状に埋め込んでおいた材料が露出して自動的
に柱が形成され、隔膜が柱によって支えられた高い機械
的強度を持つ空間分離構造を実現する事が出来る。さら
に柱を電気伝導体により形成するならば、隔膜下の空洞
底面（半導体基体）上に信号処理及び出力用回路を形成
して、隔膜上のサーモパイル部分と接続することが可能
となり、センサチップの高集積化や小形化が実現され、
尚且つ上記センサ部分を半導体回路で形成するならば３
次元素子の形成が可能となる。また、この構造では前記
柱をピエゾ抵抗効果を呈する材料などで作れば、センサ
として利用することも可能である。With this structure and manufacturing method, the pillar-shaped material is automatically formed by exposing the material buried in the pillar shape under the thin diaphragm during the hollowing and etching operation of the semiconductor substrate. It is possible to realize a supported space separation structure with high mechanical strength. Furthermore, if the pillars are formed of an electric conductor, it becomes possible to form a signal processing and output circuit on the bottom surface (semiconductor substrate) of the cavity under the diaphragm and connect it to the thermopile portion on the diaphragm. High integration and miniaturization are realized,
If the above-mentioned sensor portion is formed by a semiconductor circuit, it is 3
It becomes possible to form a three-dimensional element. Further, in this structure, if the pillar is made of a material exhibiting a piezoresistive effect or the like, it can be used as a sensor.
【０００８】[0008]
【実施例】以下、本発明を図面を用いて説明する。図１
は本発明の第１実施例の構造を示す概念図で、図１
（ａ）は上面図、図１（ｂ）は断面図である。シリコン
基板１００上に形成された空洞１０３上の隔膜１０４が
空洞１０３の底面から直立する複数本の柱６により支え
られており、前記隔膜１０４上にサーモパイル１０５が
形成されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. Figure 1
1 is a conceptual diagram showing the structure of the first embodiment of the present invention.
1A is a top view and FIG. 1B is a cross-sectional view. A diaphragm 104 on a cavity 103 formed on a silicon substrate 100 is supported by a plurality of pillars 6 standing upright from the bottom surface of the cavity 103, and a thermopile 105 is formed on the diaphragm 104.
【０００９】第１の実施例の製造方法の一例を図面を用
いて説明する。尚ここでは隔膜形成の工程を説明するこ
ととし、サーモパイルの形成工程の詳細は省略する。シ
リコン基板１００の１主面上に図２に示すように深さ１
０μｍの高濃度拡散層１０１を形成する。次に、このシ
リコン基板１００を熱酸化して表面に厚さ１μｍの二酸
化シリコン層１を形成した後、フォトリソグラフィー及
び二酸化シリコンのエッチングにより直径２μｍの開孔
部２を図３に示すように設け、シリコン基板１００のシ
リコン表面を露出させる。続いてリアクティブイオンエ
ッチング法により上記開孔部に露出したシリコンをエッ
チングして図４の様に鉛直な深さ１２μｍのトレンチ３
を形成した後、二酸化シリコン層１を全て除去する。次
に減圧化学的気相成長法により図５に示すように厚さ２
μｍ程度の窒化シリコン膜４を蒸着してトレンチ３を埋
め込み、さらに図６に示すように表面をエッチバックし
てトレンチ３の中以外に形成された窒化シリコン膜４を
除去すると共に、基板１００の表面を平坦化する。次に
図７に示すように、再び隔膜とするための０．２μｍ程
度の窒化シリコン膜５を上記と同様の方法で形成する
と、窒化シリコンの柱６と隔膜となるべき窒化シリコン
膜５が接続された構造が形成される。ここでサーモパイ
ル１０５部分を設けて赤外線検出部を図８に示すように
形成する。次にフォトリソグラフィー及び窒化シリコン
膜５のエッチングによりパターニングを行ない図９に示
す様に窒化シリコン膜５に高濃度拡散層１０１をくり抜
くためのエッチング液供給用開孔部１０２を形成する。
上記試料をＨＦ：Ｈ2ＮＯ3：ＣＨ3ＣＯＯＨ＝１：３：
８の容積比で混合したエッチング液に浸漬すると高濃度
拡散層１０１がエッチングされて空洞１０３となり、空
洞１０３内の柱となるべき窒化シリコンはエッチング速
度が十分に小さいため残留し、図１（ｂ）で良く判るよ
うに隔膜１０４が柱６で支持された断熱構造を持つ赤外
線センサが形成される。An example of the manufacturing method of the first embodiment will be described with reference to the drawings. The process of forming the diaphragm will be described here, and details of the process of forming the thermopile will be omitted. As shown in FIG. 2, one main surface of the silicon substrate 100 has a depth of 1
A high-concentration diffusion layer 101 of 0 μm is formed. Next, the silicon substrate 100 is thermally oxidized to form a silicon dioxide layer 1 having a thickness of 1 μm on the surface, and then an opening 2 having a diameter of 2 μm is provided by photolithography and etching of silicon dioxide as shown in FIG. The silicon surface of the silicon substrate 100 is exposed. Then, the silicon exposed in the opening is etched by reactive ion etching to form a vertical trench 12 having a depth of 12 μm as shown in FIG.
After forming, the silicon dioxide layer 1 is completely removed. Next, as shown in FIG. 5, a thickness of 2 is obtained by low pressure chemical vapor deposition.
A silicon nitride film 4 of about μm is vapor-deposited to fill the trench 3, and the surface is etched back to remove the silicon nitride film 4 formed except in the trench 3 as shown in FIG. Flatten the surface. Next, as shown in FIG. 7, when a silicon nitride film 5 of about 0.2 μm for forming a diaphragm is formed again by the same method as described above, the silicon nitride pillar 6 and the silicon nitride film 5 to be a diaphragm are connected. The formed structure is formed. Here, the thermopile 105 portion is provided to form an infrared detecting portion as shown in FIG. Next, patterning is performed by photolithography and etching of the silicon nitride film 5, and as shown in FIG. 9, an etching solution supply opening 102 for hollowing out the high concentration diffusion layer 101 is formed in the silicon nitride film 5.
HF: H 2 NO 3 : CH 3 COOH = 1: 3:
When immersed in an etching solution mixed at a volume ratio of 8, the high-concentration diffusion layer 101 is etched to form a cavity 103, and silicon nitride, which is to be a pillar in the cavity 103, remains because the etching rate is sufficiently small, as shown in FIG. ), An infrared sensor having a heat insulating structure in which the diaphragm 104 is supported by the pillar 6 is formed.
【００１０】上記第１実施例のような構造及び製造方法
を用いることにより、半導体基体のくり抜きエッチング
時には隔膜の下へ柱状に埋め込んでおいた材料が露出し
て自動的に柱が形成され、隔膜が柱によって支えられた
高い機械的強度を持つ熱分離構造が実現されるため、柱
を適宜配置することにより任意の面積の隔膜領域を液体
を用いた処理により隔膜が破壊される事なく容易に形成
することが出来る。また同様に柱を適宜配置することに
より、くり抜きエッチングの薬液供給用開孔部を任意の
位置に複数個配置することができ、高濃度埋込層１０１
がエッチング液に浸る面積が大きくなり、くり抜きエッ
チング時間の短縮を図ることも可能である。By using the structure and the manufacturing method of the first embodiment, the material buried in the columnar shape under the diaphragm is exposed during the hollow etching of the semiconductor substrate, and the pillar is automatically formed. Since a heat separation structure with high mechanical strength supported by pillars is realized, the diaphragm area of an arbitrary area can be easily arranged without damaging the diaphragm by treatment with liquid by appropriately arranging the pillars. Can be formed. Similarly, by appropriately disposing columns, it is possible to dispose a plurality of chemical solution supply openings for hollow etching at arbitrary positions.
The area of the substrate to be soaked in the etching solution becomes large, and it is possible to shorten the time for the hollow etching.
【００１１】次に第２実施例について図面を用いて説明
する。図１０（ａ）、図１０（ｂ）は第２実施例の構造
を示す概念図である。隔膜１０４より下に形成した部分
を図１０（ａ）に示し、隔膜１０４を含めた上部に形成
した部分を図１０（ｂ）に示す。シリコン基板１００の
一主面上に形成された空洞１０３内底面に、サーモパイ
ル１０５による検出信号を処理及び出力するための半導
体素子からなる下部回路１０が形成されており、サーモ
パイル１０５との電気的接続用パッド電極１１及び信号
出力用パッド電極１２、さらに隔膜支持柱を設けるパッ
ド１３が設けられている。これらパッドの位置は隔膜１
０４を柱で支えるのに適切な配置とする。その上方には
隔膜１０４が設置され、その表面にはサーモパイル１０
５が形成されている。空洞１０３底部の半導体下部回路
１０内のパッド１１〜１３から導電性の柱１４、１５、
１６が直立し、隔膜１０４に機械的に結合接続されてい
る。サーモパイル１０５と下部回路１０上のパッド電極
１１とを接続する柱１４と隔膜１０４との接触部では、
隔膜１０４に柱１４の径より小なる電気的接続孔１７を
開孔しサーモパイル１０５と電気的に接続し、信号出力
用パッド１２上の柱１５と隔膜１０４との接触部分にも
同様の開孔部１８を設けて外部と配線により接続する構
造となっており、隔膜１０４と支持する柱１６とは接触
固定だけを行う構造となっている。Next, a second embodiment will be described with reference to the drawings. 10A and 10B are conceptual diagrams showing the structure of the second embodiment. A portion formed below the diaphragm 104 is shown in FIG. 10A, and a portion formed above the diaphragm 104 including the diaphragm 104 is shown in FIG. 10B. A lower circuit 10 made of a semiconductor element for processing and outputting a detection signal from the thermopile 105 is formed on the inner bottom surface of the cavity 103 formed on one main surface of the silicon substrate 100, and is electrically connected to the thermopile 105. Pad electrode 11 and a signal output pad electrode 12, and a pad 13 for providing a diaphragm supporting column is provided. The position of these pads is septum 1
Proper arrangement for supporting 04 with a pillar. A diaphragm 104 is installed above it, and the thermopile 10 is provided on the surface thereof.
5 is formed. From the pads 11 to 13 in the semiconductor lower circuit 10 at the bottom of the cavity 103 to the conductive columns 14 and 15,
16 stands upright and is mechanically connected to the diaphragm 104. At the contact portion between the pillar 14 connecting the thermopile 105 and the pad electrode 11 on the lower circuit 10 and the diaphragm 104,
An electrical connection hole 17 having a diameter smaller than that of the pillar 14 is opened in the diaphragm 104 to electrically connect to the thermopile 105, and a similar opening is formed in a contact portion between the pillar 15 on the signal output pad 12 and the diaphragm 104. It has a structure in which the portion 18 is provided and is connected to the outside by wiring, and the diaphragm 104 and the supporting pillar 16 are only in contact and fixed.
【００１２】以下に第２実施例における製造方法の一例
を図面を用いて説明する。シリコン基板１００の１主面
上に図１１に示すように深さ１０μｍの高濃度拡散層１
０１を形成した試料をＨＦ：Ｈ2ＮＯ3：ＣＨ3ＣＯＯＨ
＝１：３：８の容積比で混合したエッチング液に浸漬す
ると図１２に示すように高濃度拡散層１０１のみエッチ
ングされて空洞１０３が形成される。次に前記空洞１０
３内に一般的な半導体装置の製造プロセスを用いてトラ
ンジスタ等を形成して半導体下部回路１０を構成する。
尚空洞１０３内にもフォトリソグラフィー用のマスクア
ライメントマークを形成しておくことが必要であること
は言うまでもない。この時図１３に示すように、サーモ
パイルとの接続用パッド電極１１と信号出力用パッド電
極１２、隔膜支持用パッド１３をリンやボロンなどの不
純物を添加したシリコンあるいはタングステン、アルミ
ニウムその他の金属の導電材料を用いて形成しておく。
半導体下部回路１０には窒化シリコン膜やポリイミド樹
脂等を用いた保護膜１９を形成させ、上記各パッド部分
は、これらの保護膜材料を除去して開孔２０しておく。
次に図１４に示すように空洞内に高濃度のＰ2Ｏ5を含有
するフォスフォシリケートグラス（ＰＳＧ）膜を１０μ
ｍ以上形成した後、ケミカルメカニカルポリッシュや平
坦化エッチバック等の方法により空洞内をＰＳＧ膜２１
で充填した構造を形成する。次にフォトリソグラフィー
及びドライエッチングにより図１５に示すように上記各
パッド部の材料が露出する深さまでのトレンチ２２を形
成する。次に図１６の様に化学的気相成長法により導電
材料からなるトレンチ底面と、他部分を構成する絶縁材
料との相違を利用してトレンチ２２内にだけ選択的にタ
ングステンをＰＳＧ２１の表面の高さまで埋め込む。尚
この導電材料埋め込みは全面タングステン蒸着及びエッ
チバックによる方法でも、少なくともパッド１１からパ
ッド１２の表面にパラジウムを形成しておくことにより
無電界メッキにてニッケルを析出させる方法でも、半導
体下部回路１０が９５０℃程度以上の融点を有する材料
により形成されているのであればリン、ボロン、砒素及
びアンチモンなどの不純物添加をしながらシリコンを化
学的気相成長法により埋め込んだ後平坦化エッチバック
する方法を用いてもよい。また、パッド１３には上に述
べたようにシリコンや金属を形成せずにおき、パッド１
１及びパッド１２上のトレンチ内にのみ選択的にタング
ステン等を埋め込んだ後に第１の実施例と同様に窒化シ
リコン膜４の形成及びエッチバックによりパッド１３上
の柱１６のみ熱分離の良い窒化シリコンで形成すること
も可能である。続いて図１７のように隔膜１０４とする
ための窒化シリコン膜５を減圧化学気相成長法で形成す
ると柱１４〜１６と隔膜となるべき窒化シリコン膜が接
続された構造が形成される。次にフォトリソグラフィー
及び窒化シリコン膜のエッチングによりパターニングを
行ない、図１８の様に隔膜１０４部分と柱１４とサーモ
パイルを接続するための柱１４の断面外縁より小なる開
孔部１７と、柱１５に対応する外部への接続用電極とな
る柱１５の断面外縁より小なる開孔部１８と、を形成す
る。上記窒化シリコン膜５上に柱１４と接続するサーモ
パイル１０５を図１９に示す様に形成する。その後フォ
トリソグラフィー及び窒化シリコン膜のエッチングによ
りパターニングを行ない図２０に示す様に、埋め込みＰ
ＳＧ２１をくり抜くためのエッチング液供給用開孔部１
０２を隔膜１０４に形成する。尚サーモパイルが下記エ
ッチング液にて腐食される材料である場合にはサーモパ
イル保護膜を形成した後に前記開孔部１０２を形成す
る。上記試料をＮＨ4Ｆ：ＣＨ3ＣＯＯＨ：Ｈ2Ｏ＝１：
１：１の容積比で混合したエッチング液に浸漬すると十
分なエッチング速度比を持ってＰＳＧ２１がエッチング
されて空洞１０３となり、図１０に示す様に断熱用空洞
１０３と、空洞１０３底部の半導体下部回路１０と接続
された導電性の柱１４〜１５及び柱１６と、これらの柱
１４〜１６で支持された隔膜１０４と、柱１４の頂部に
おいて隔膜１０４の開孔部１７が設けられて柱１４に接
続されたサーモパイル１０５と、隔膜１０４上の柱１５
の頂部に開孔部１８を設けて形成した外部との接続端子
と、を有する断熱構造を備えた赤外線センサが形成され
る。An example of the manufacturing method according to the second embodiment will be described below with reference to the drawings. As shown in FIG. 11, a high-concentration diffusion layer 1 having a depth of 10 μm is formed on one main surface of the silicon substrate 100.
The sample on which 01 was formed was HF: H 2 NO 3 : CH 3 COOH.
When immersed in an etching solution mixed in a volume ratio of 1: 3: 8, only the high-concentration diffusion layer 101 is etched to form a cavity 103 as shown in FIG. Next, the cavity 10
A semiconductor lower circuit 10 is formed by forming transistors and the like in the semiconductor device 3 by using a general semiconductor device manufacturing process.
Needless to say, it is necessary to form a mask alignment mark for photolithography also inside the cavity 103. At this time, as shown in FIG. 13, the pad electrode 11 for connection with the thermopile, the pad electrode 12 for signal output, and the pad 13 for supporting the diaphragm are made of silicon or tungsten, aluminum, or other metal to which impurities such as phosphorus or boron are added. It is formed by using a material.
A protective film 19 made of a silicon nitride film, a polyimide resin, or the like is formed on the semiconductor lower circuit 10, and the protective film material is removed from each pad portion to form an opening 20.
Next, as shown in FIG. 14, a phosphosilicate glass (PSG) film containing a high concentration of P 2 O 5 in the cavity was formed to a thickness of 10 μm.
After forming m or more, the PSG film 21 is formed inside the cavity by a method such as chemical mechanical polishing or planarization etchback.
To form a structure filled with. Next, as shown in FIG. 15, a trench 22 is formed by photolithography and dry etching to a depth at which the material of each pad portion is exposed. Next, as shown in FIG. 16, by utilizing the difference between the bottom surface of the trench made of a conductive material and the insulating material forming the other portion by chemical vapor deposition, tungsten is selectively deposited only in the trench 22 on the surface of the PSG 21. Embed up to height. It should be noted that this conductive material embedding may be performed by a method of depositing tungsten on the entire surface and etching back, or by a method of depositing nickel on at least the surface of the pad 11 to the surface of the pad 12 to deposit nickel by electroless plating. If it is formed of a material having a melting point of about 950 ° C. or higher, a method of burying silicon by chemical vapor deposition while adding impurities such as phosphorus, boron, arsenic, and antimony and then performing flattening etchback is used. You may use. Further, as described above, the pad 13 is left without forming silicon or metal, and the pad 1
1 and the trenches on the pad 12 are selectively filled with tungsten or the like, and then the silicon nitride film 4 is formed and etched back in the same manner as in the first embodiment so that only the pillar 16 on the pad 13 has good thermal isolation. It is also possible to form. Subsequently, as shown in FIG. 17, when the silicon nitride film 5 for forming the diaphragm 104 is formed by the low pressure chemical vapor deposition method, a structure in which the pillars 14 to 16 and the silicon nitride film to be the diaphragm are connected is formed. Next, patterning is performed by photolithography and etching of the silicon nitride film to form openings 17 smaller than the cross-sectional outer edge of the pillar 14 and the pillar 15 for connecting the diaphragm 104 portion and the pillar 14 and the thermopile as shown in FIG. An opening 18 that is smaller than the cross-sectional outer edge of the column 15 that serves as a corresponding external connection electrode is formed. A thermopile 105 connected to the pillar 14 is formed on the silicon nitride film 5 as shown in FIG. After that, patterning is performed by photolithography and etching of the silicon nitride film, and as shown in FIG.
Opening 1 for etching solution supply for hollowing out SG21
02 is formed on the diaphragm 104. When the thermopile is a material that is corroded by the following etching solution, the opening 102 is formed after forming the thermopile protective film. The above sample was NH 4 F: CH 3 COOH: H 2 O = 1:
When immersed in an etching solution mixed in a volume ratio of 1: 1, the PSG 21 is etched with a sufficient etching rate ratio to form a cavity 103, and as shown in FIG. 10, the heat insulating cavity 103 and the semiconductor lower circuit at the bottom of the cavity 103. The conductive pillars 14 to 15 and the pillar 16 connected to the pillar 10, the diaphragm 104 supported by these pillars 14 to 16, and the opening 17 of the diaphragm 104 at the top of the pillar 14 are provided to the pillar 14. Connected thermopile 105 and pillar 15 on diaphragm 104
An infrared sensor having a heat insulating structure having a connection terminal with the outside formed by providing an opening 18 at the top of the infrared sensor is formed.
【００１３】以上述べた第２実施例のようにサーモパイ
ル１０５と下部回路１０とを電気的接続用の柱１４によ
り接続するため、サーモパイルの冷接点部をシリコン基
板上へ位置させることが難しい場合でも、図１０に示し
たように柱１４や外部出力用の柱１５の断面積を可能な
限り大きくして冷接点部をこれらの上に位置するよう配
置する事により、シリコン基板への熱伝導を改善し、セ
ンサとしての検出感度低下を防ぐのみならず、柱をシリ
コンより良好な熱伝導率を有する材料で形成すれば、さ
らに感度を向上させることができる。また隔膜の面積を
広く形成する事ができるために空洞１０３内への半導体
下部回路１０の形成が容易になるというメリットを生じ
させる。Since the thermopile 105 and the lower circuit 10 are connected by the pillar 14 for electrical connection as in the second embodiment described above, even when it is difficult to position the cold contact portion of the thermopile on the silicon substrate. As shown in FIG. 10, by arranging the cross-sectional areas of the pillar 14 and the pillar 15 for external output as large as possible and arranging the cold junction parts so as to be located above them, heat conduction to the silicon substrate can be improved. It is possible to improve the sensitivity and further prevent the deterioration of the detection sensitivity of the sensor, and further improve the sensitivity by forming the pillar with a material having a thermal conductivity better than that of silicon. In addition, since the area of the diaphragm can be increased, the semiconductor lower circuit 10 can be easily formed in the cavity 103.
【００１４】本実施例において隔膜１０４の材料に窒化
シリコンを用いたが、本実施例の材料に限定されるもの
ではなく、本発明の構造を実施する目的に合わせて適宜
他の材料を用いて一向に差し支えない。例えば空洞１０
３の埋め込み材料としてＰＳＧ、隔膜１０４の材料とし
て窒化シリコン、柱６の材料としてタングステン、ニッ
ケル及びシリコン、柱６を露出させるためのエッチング
液にＮＨ4Ｆ：ＣＨ3ＣＯＯＨ：Ｈ2Ｏ＝１：１：１を例
に挙げたが、上記エッチング液に侵されない導電性材料
であれば柱６となるべき材料は上記に限定されない。ま
た空洞１０３の埋め込み材料として窒化シリコンを選択
すれば隔膜１０４の材料には酸化シリコンや絶縁性酸化
金属が選択でき、エッチング液には熱燐酸が使用できる
ため柱６となるべき材料は本エッチング液に侵されない
導電性材料であればよい。更に同様に空洞１０３の埋め
込み材料として酸化タングステンや酸化モリブデンを用
いるならば柱６の露出にはこれら酸化金属は昇華性を持
つことを利用して５００〜７００℃程度に昇温すれば良
いから隔膜１０４の材料は昇華温度以上の融点を持つ絶
縁材料であれば良く、柱６の材料は昇華処理温度以上の
融点を持つ導電性材料であれば良い。また空洞のくり抜
き法についても、上記の高濃度拡散層の選択エッチング
やエレクトロケミカルエッチングに限定されるものでは
ない。Although silicon nitride is used as the material of the diaphragm 104 in this embodiment, it is not limited to the material of this embodiment, and other materials may be used as appropriate according to the purpose of implementing the structure of the present invention. All in all. Cavity 10 for example
PSG as the filling material of No. 3, silicon nitride as the material of the diaphragm 104, tungsten, nickel and silicon as the material of the pillars 6, and NH 4 F: CH 3 COOH: H 2 O = 1: 1 in the etching solution for exposing the pillars 6. Although 1: 1 is taken as an example, the material that should be the pillars 6 is not limited to the above as long as it is a conductive material that is not attacked by the etching solution. If silicon nitride is selected as the filling material of the cavity 103, silicon oxide or insulating metal oxide can be selected as the material of the diaphragm 104, and hot phosphoric acid can be used as the etching solution, so that the material to be the pillars 6 is this etching solution. Any electrically conductive material that is not corroded by Similarly, if tungsten oxide or molybdenum oxide is used as a filling material for the cavity 103, it is sufficient to raise the temperature to about 500 to 700 ° C. by utilizing the fact that these metal oxides have sublimability to expose the pillar 6. The material of 104 may be an insulating material having a melting point above the sublimation temperature, and the material of the pillar 6 may be a conductive material having a melting point above the sublimation processing temperature. Further, the method of hollowing out the cavities is not limited to the selective etching of the high-concentration diffusion layer or the electrochemical etching.
【００１５】本発明の構造によれば、さらに第３実施例
として流体の流量センサとしても応用が可能である。マ
イクロフローセンサへの応用例を以下に説明する。図２
１は本発明を応用したマイクロフローセンサの構造を説
明するために素子の一部分を切り出した鳥瞰図で、以下
に述べる開孔部１０２の一部分とセンサ部だけを図示し
ており、空洞１０３部分は透視図として現わしている。
シリコン基板１００の一主面上に形成された空洞１０３
内に空洞の深さと同一の高さを持つ複数本の柱６が形成
され、この柱６に空洞縁の高さの隔膜１０４が接続され
ており、この隔膜１０４上にヒータ２３及びそれに近接
して設置された測温抵抗体２４が形成され、空洞１０３
の両端には流体の流入及び流出を行なう開孔部１０２が
設けられている。この開孔部１０２は空洞１０３くり抜
き時のエッチング液供給用開孔部を兼ねさせることがで
きる。ヒータ２３及び測温抵抗体２４は空洞１０３の周
辺部分の隔膜１０４下のシリコン基板１００上に設置さ
れた信号処理下部回路１０と接続されている。隔膜１０
４は流体との熱電導が必要なため精度を向上させるため
に薄膜化しても、柱６により隔膜１０４の機械的強度が
確保されているため空洞１０３内を流れる流体により、
隔膜１０４が圧力により破損する事はない。流体の配管
を接続する流入流出口となる開孔部１０２付近にはさら
に強度を確保するため隔膜１０４を支持する柱６を重点
的に配置してもよい。流入流出口となる開孔部１０２に
Ｏリング等を介して配管を接続すれば、センサ及び信号
処理下部回路１０に付随する流体と分離すべき部位は容
易に保護される。このため従来のバルクマイクロマシニ
ングによりセンサを形成した後パイレックスガラスと陽
極接合して流体の流路及び信号取り出し電極を形成する
構造に比較して大幅に製造工程が簡略化される。According to the structure of the present invention, the third embodiment can also be applied as a fluid flow sensor. An application example to the micro flow sensor will be described below. Figure 2
1 is a bird's-eye view in which a part of an element is cut out in order to explain the structure of a microflow sensor to which the present invention is applied, and only a part of an aperture 102 and a sensor part described below are shown, and a cavity 103 part is transparent. It is shown as a figure.
Cavity 103 formed on one main surface of silicon substrate 100
A plurality of pillars 6 having the same height as the depth of the cavities are formed therein, and a diaphragm 104 having the height of the cavity edge is connected to the pillars 6. On the diaphragm 104, the heater 23 and its proximity are provided. The resistance temperature detector 24 installed in the
Openings 102 for allowing inflow and outflow of fluid are provided at both ends of the. The opening 102 can also serve as the opening for supplying the etching solution when hollowing out the cavity 103. The heater 23 and the resistance temperature detector 24 are connected to the signal processing lower circuit 10 installed on the silicon substrate 100 below the diaphragm 104 in the peripheral portion of the cavity 103. Diaphragm 10
4 is required to conduct heat with the fluid, so even if the film is thinned to improve accuracy, the mechanical strength of the diaphragm 104 is secured by the pillar 6, so that the fluid flowing in the cavity 103 causes
The diaphragm 104 is not damaged by the pressure. In order to further secure the strength, the column 6 that supports the diaphragm 104 may be placed in the vicinity of the opening 102 that serves as an inflow / outflow port for connecting the fluid pipe. If a pipe is connected to the opening 102 serving as an inflow / outflow port via an O-ring or the like, a portion of the sensor and the signal processing lower circuit 10 that should be separated from the fluid is easily protected. Therefore, the manufacturing process is greatly simplified as compared with the conventional structure in which a sensor is formed by bulk micromachining and then anodically bonded to Pyrex glass to form a fluid flow path and a signal extraction electrode.
【００１６】本発明第４実施例として、図２２（ａ）の
全体図および図２２（ｂ）の部分拡大図により圧力セン
サアレイへの応用例を示す。本実施例は以上述べてきた
構造に於て柱６をピエゾ抵抗効果を有する材料で形成
し、圧力センサとして応用したものである。この第４実
施例では図２２に示すように、半導体基体１００の一主
面上に空洞１０３が形成され、その底部には信号処理を
行う半導体下部回路１０が形成されており、半導体下部
回路１０内のパッド１１からピエゾ抵抗効果を有する例
えば不純物を拡散したシリコンや酸化亜鉛よりなる柱６
を空洞１０３の深さと同一の高さをもたせてマトリクス
状に配置してある。その上方には隔膜１０４が形成され
ており更にその表面には図２２（ｂ）に示すように柱を
２本以上ずつ１組となるように電気的に接続するための
金属配線２５が隔膜１０４に開孔した接続口を介して接
続されている。上記半導体下部回路１０はこれら柱の組
の各データをマトリクス情報として処理すればよい。As a fourth embodiment of the present invention, an example of application to a pressure sensor array is shown by the whole view of FIG. 22A and a partially enlarged view of FIG. 22B. In the present embodiment, the pillar 6 in the structure described above is formed of a material having a piezoresistive effect and applied as a pressure sensor. In the fourth embodiment, as shown in FIG. 22, a cavity 103 is formed on one main surface of the semiconductor substrate 100, and a semiconductor lower circuit 10 for performing signal processing is formed at the bottom of the cavity 103. A column 6 made of, for example, silicon or zinc oxide having a piezoresistive effect, for example, impurities diffused from the inner pad 11
Are arranged in a matrix with the same height as the depth of the cavities 103. A diaphragm 104 is formed above the diaphragm 104, and a metal wiring 25 for electrically connecting two or more columns is formed on the surface of the diaphragm 104 as shown in FIG. 22B. It is connected through a connection port that has been opened. The semiconductor lower circuit 10 may process each data of these pillar sets as matrix information.
【００１７】本実施例の製造には、第２実施例と同様の
手法を用いれば良いが、圧力センサアレイでは隔膜寸法
が１０ｍｍ角程度と非常に大きくなるため空洞及び隔膜
の周辺にのみ柱６を残して空洞をくり抜くエッチングは
非常に進み難い。従って隔膜１０４の中心方向にもエッ
チング液供給用に開孔部１０２を設けると良く、隔膜１
０４は柱６により適宜支持されるようにしておけば良
い。更に本実施例に於いては柱６を配線として使用する
ことが出来ないが、外部との接続に関しては空洞１０３
底部の半導体下部回路１０の周辺部にボンディングパッ
ド２６を形成しておいて、その上方の隔膜１０４に開孔
部１０２を該ボンディングパッド２６に対応する面積に
て開孔して直接外部回路と接続すれば何等問題は無い。For manufacturing this embodiment, the same method as in the second embodiment may be used. However, in the pressure sensor array, the size of the diaphragm is as large as about 10 mm square, so that the pillar 6 is provided only around the cavity and the diaphragm. It is very difficult to proceed with etching to hollow out the cavity. Therefore, it is advisable to provide the opening 102 for supplying the etching solution also in the central direction of the diaphragm 104.
04 may be appropriately supported by the pillar 6. Further, in this embodiment, the pillar 6 cannot be used as a wiring, but the cavity 103 is connected to the outside.
The bonding pad 26 is formed in the peripheral portion of the semiconductor lower circuit 10 at the bottom, and the opening portion 102 is opened in the diaphragm 104 above it in an area corresponding to the bonding pad 26 to directly connect to an external circuit. There is no problem if you do.
【００１８】従来の圧力センサアレイに於いて、センサ
部分とマトリクス状にこれらを機能させるための配線と
信号処理回路とが同一平面上に形成されていた場合に比
較して、本実施例に於いてはセンサ部分と信号処理回路
及び配線とを分離することが可能となるため、従来より
遥かに高密度にセンサを配置し高精度化を図ることが可
能である。さらに本構造に於いては、センサアレイとし
て使用しない場合でも、隔膜１０４表面での柱６の相互
の金属配線２５による接続を、レーザ等により切断２７
するか、あるいは配線形成時のマスクパターンにより調
整するか、により変更することによって、センサとして
機能させる柱と、隔膜を機械的に支持するだけの柱との
割合を調整することが可能となり、これは検出圧力レベ
ルや感度の調整が可能であることを意味している。従っ
て従来、圧力センサ等では外部に付加したディスクリー
ト素子回路によって行っていた検出圧力レベルや感度の
トリミングがセンサ単体で容易に実施できるという大き
な効果が得られる。In this embodiment, compared with the conventional pressure sensor array in which the sensor portion, the wiring for functioning them in a matrix and the signal processing circuit are formed on the same plane. In addition, since it is possible to separate the sensor part from the signal processing circuit and the wiring, it is possible to arrange the sensors in a much higher density than in the past and to achieve higher accuracy. Further, in the present structure, even when not used as a sensor array, the connection between the pillars 6 on the surface of the diaphragm 104 by the metal wiring 25 is cut 27 by a laser or the like.
It is possible to adjust the ratio between the column that functions as a sensor and the column that only mechanically supports the diaphragm, by adjusting the mask pattern during wiring formation or by changing it. Means that the detected pressure level and sensitivity can be adjusted. Therefore, there is a great effect that the sensor alone can easily perform the trimming of the detected pressure level and the sensitivity, which has been conventionally performed by the discrete element circuit added to the outside in the pressure sensor or the like.
【００１９】図２３により本発明第５実施例として加速
度センサへの応用例を説明する。本実施例は以上述べて
きた構造に於て、柱６をピエゾ抵抗効果を有する材料で
壁状に形成し、その上方の隔膜が、水平方向に物理的に
移動するのを変位として柱６が検出することにより加速
度センサを構成したものである。図２３に示すように、
半導体基体１００の一主面上に空洞１０３が形成され、
その底部には信号処理を行う半導体下部回路１０が形成
されており、半導体下部回路１０からピエゾ抵抗効果を
有する例えば不純物を拡散したシリコンや酸化亜鉛より
なる柱６を、空洞１０３の深さと同一の高さをもたせて
壁状に形成する。その上方に、水平方向に全ての方向か
ら切断された隔膜１０４が形成されており、更にその上
面には柱の合計質量に比べて大きな質量を有する重り２
８が形成されている。半導体下部回路１０は、これら柱
の変位による抵抗変化をデータとして処理すればよい。
本実施例に於いては柱６を壁状に形成したため検出する
ことのできる加速度は図面の左右方向に限定され、他軸
感度は容易にキャンセルされる。さらに柱６は、２個以
上が１組となる必要があるが、一方を２分割し、配線ま
たは導電性の重りにより接続するか、図２３に示すよう
に２本の場合は、図には示さないが左右の柱を配線で接
続してもよい。さらに外部への信号の取り出しは第４の
実施例と同様の方法を用いればよい。An application example to an acceleration sensor will be described as a fifth embodiment of the present invention with reference to FIG. In the present embodiment, in the structure described above, the pillar 6 is made of a material having a piezoresistive effect in the shape of a wall, and the diaphragm above the pillar 6 is physically displaced in the horizontal direction to cause the pillar 6 to move. The acceleration sensor is configured by detecting. As shown in FIG.
A cavity 103 is formed on one main surface of the semiconductor substrate 100,
A semiconductor lower circuit 10 for performing signal processing is formed on the bottom thereof, and a pillar 6 made of, for example, silicon or zinc oxide having a piezoresistive effect diffused from the semiconductor lower circuit 10 is formed at the same depth as the cavity 103. It has a height and is formed like a wall. A diaphragm 104, which is cut in all directions in the horizontal direction, is formed above the weight 104, and a weight 2 having a mass larger than the total mass of the columns is further formed on the upper surface thereof.
8 is formed. The semiconductor lower circuit 10 may process the resistance change due to the displacement of these pillars as data.
In this embodiment, since the pillar 6 is formed in a wall shape, the acceleration that can be detected is limited to the horizontal direction of the drawing, and the sensitivity of the other axis can be easily canceled. Further, two or more pillars 6 are required to be one set, but one of them is divided into two and connected by wiring or a conductive weight, or in the case of two as shown in FIG. Although not shown, the left and right columns may be connected by wiring. Furthermore, a signal similar to that of the fourth embodiment may be used for extracting the signal to the outside.
【００２０】本第５実施例の製造には第２実施例の場合
と同様の手法を用いれば良いが、重り２８の形成には、
隔膜１０４下部の空洞１０３は後に除去されるべき材料
で充填したまま、厚膜のメッキや半田、更にはタングス
テン等の化学的気相成長法またはワイヤボンディング等
を用いて柱６の電気的接続と同時に行い、重り２８を形
成した後、空洞１０３をくり抜くエッチングを実施す
る。従来の加速度センサでは質量の均一な重りを形成す
る工程が非常に困難であった上に、ピエゾ材料部分と重
り材料との熱膨張係数の違いにより温度による特性シフ
トが大きかったが、本実施例によれば半田を用いる場合
を除き容易に重りとしての質量を均一にすることがで
き、また変位を検出する柱６の上部に、重り２８の重心
が柱６の中心と一致するように重り２８を乗せ、柱左右
への張り出しを小さくすれば、重り２８の熱膨張係数に
起因する特性シフトはキャンセルさせることが可能とな
る。特に重り２８にボンディングワイヤを用いる場合に
は、隔膜１０４の下部が充填されているため隔膜１０４
が破壊されることはないから、通常のボンディングと同
様の工程を用いてワイヤを重りとして接着させることが
でき、温度ドリフトが少なく他軸感度の小さな加速度セ
ンサを工程的に容易に形成することが可能である。The same method as in the second embodiment may be used for manufacturing the fifth embodiment, but the weight 28 is formed by the following method.
The cavities 103 below the diaphragm 104 are electrically connected to the pillars 6 by using thick film plating, soldering, chemical vapor deposition of tungsten or the like, or wire bonding while the cavities 103 below the diaphragm 104 are filled with the material to be removed later. At the same time, after forming the weight 28, etching for hollowing out the cavity 103 is performed. In the conventional acceleration sensor, it was very difficult to form a weight having a uniform mass, and there was a large characteristic shift due to temperature due to the difference in thermal expansion coefficient between the piezo material part and the weight material. According to the method, the mass as a weight can be easily made uniform except when solder is used, and the weight 28 is placed on the upper portion of the pillar 6 for detecting the displacement so that the center of gravity of the weight 28 coincides with the center of the pillar 6. Is added to reduce the protrusion to the left and right of the column, the characteristic shift due to the thermal expansion coefficient of the weight 28 can be canceled. Particularly, when a bonding wire is used for the weight 28, the lower portion of the diaphragm 104 is filled, and thus the diaphragm 104 is filled.
Since it is not destroyed, the wire can be bonded as a weight using the same process as normal bonding, and an acceleration sensor with low temperature drift and small sensitivity to other axes can be easily formed in process. It is possible.
【００２１】[0021]
【発明の効果】以下、本発明による効果をまとめて述べ
る。空洞上に薄い隔膜を備える熱分離構造において、隔
膜を支える柱を空洞内に設ける構造とすることにより、
隔膜に高い機械的強度を持たせることが可能となる。こ
れにより隔膜を形成する工程やその他液体を用いる工程
において、隔膜を破損したり、隔膜が空洞底面に接近し
て空洞内の乾燥不良を招くなどの問題の防止が可能とな
る。さらに柱を電気伝導体により形成するならば空洞底
面のシリコン基板上に半導体下部回路を形成した場合で
も、容易に隔膜上のセンサ及び半導体回路部分と接続す
ることが可能となり、熱分離構造を持った半導体装置の
高集積化や小型化が図られる他、さらに良好な熱伝導体
にて形成するならば、サーモパイル等のセンサを用いる
場合には冷接点を形成することが可能となり、センサの
感度向上が図られる等の相乗効果も得られる。また本発
明を実施するに当たり赤外線センサをユニットとし、こ
れをアレイ状に配置して画像イメージャを構成する場合
には、特にユニット毎の信号増幅回路をセンサ部以外の
シリコン上に設置せずに済むため、センサを高密度に配
置する事が可能となり、イメージャとして大きく性能向
上が図られる。The effects of the present invention will be summarized below. In a thermal isolation structure with a thin diaphragm on the cavity, by providing a column that supports the diaphragm inside the cavity,
It is possible to give the diaphragm high mechanical strength. This makes it possible to prevent problems such as damage to the diaphragm and the fact that the diaphragm approaches the bottom surface of the cavity and causes poor drying inside the cavity in the step of forming the membrane and other steps using a liquid. Furthermore, if the pillars are made of an electric conductor, even if the semiconductor lower circuit is formed on the silicon substrate on the bottom of the cavity, it is possible to easily connect the sensor and the semiconductor circuit part on the diaphragm, and the thermal isolation structure is provided. In addition to high integration and miniaturization of semiconductor devices, if a better heat conductor is used, cold junctions can be formed when using sensors such as thermopile, and the sensitivity of the sensor can be improved. A synergistic effect such as improvement can be obtained. In implementing the present invention, when infrared sensors are used as units and are arranged in an array to form an image imager, it is not necessary to install a signal amplification circuit for each unit on silicon other than the sensor section. Therefore, the sensors can be arranged at high density, and the performance of the imager can be greatly improved.
【００２２】本発明の構造を流体のマイクロフローセン
サに応用した場合には、流体の出入口にＯリング等を介
して配管を接続すれば、センサ及び信号処理回路に付随
する流体と分離すべき部位は容易に保護されるため、従
来のバルクマイクロマシニングによりセンサを形成した
後パイレックスガラスと陽極接合して流体の流路及び信
号取り出し電極を形成する構造に比較して大幅に製造工
程が簡略化される。さらに本発明の構造を圧力センサア
レイへ応用した場合には従来よりはるかに高密度にセン
サを配置し高精度化を図ることが可能である。さらにセ
ンサアレイとして使用しない場合でも、隔膜表面でのセ
ンサとなる柱の相互の金属配線による接続数を変更する
ことによって、センサとして機能させる柱と、隔膜を機
械的に支持するだけの柱との割合を調整することが可能
となり、従来外部のディスクリート素子回路によって行
っていた検出圧力レベルや感度のトリミングがセンサ単
体で容易に実施できるという大きな効果が得られる。一
方加速度センサへの応用では、隔膜支持のための柱を、
ピエゾ抵抗効果を有する材料で壁状に形成し、その上方
の隔膜上に、重心が柱の上部と一致するように重りを設
置すると、温度ドリフトが少なく他軸感度の小さな加速
度センサを容易な工程にて形成することが可能である。When the structure of the present invention is applied to a micro flow sensor for a fluid, a portion to be separated from the fluid associated with the sensor and the signal processing circuit can be provided by connecting a pipe to the fluid inlet / outlet via an O-ring or the like. Since it is easily protected, the manufacturing process is greatly simplified compared to the conventional structure in which a sensor is formed by bulk micromachining and then anodically bonded to Pyrex glass to form a fluid flow path and a signal extraction electrode. It Furthermore, when the structure of the present invention is applied to a pressure sensor array, it is possible to arrange the sensors in a much higher density than in the conventional case and achieve high accuracy. Even when not used as a sensor array, by changing the number of connections of the pillars that will be the sensors on the surface of the diaphragm by mutual metal wiring, the pillars that function as sensors and the pillars that only mechanically support the diaphragm are The ratio can be adjusted, and the great effect that the sensor pressure can be easily trimmed by the sensor alone, which has been conventionally performed by the external discrete element circuit, can be obtained. On the other hand, in the application to the acceleration sensor, the pillar for supporting the diaphragm is
By forming a wall with a material that has a piezoresistive effect and installing a weight on the diaphragm above it so that the center of gravity coincides with the top of the column, an acceleration sensor with low temperature drift and low sensitivity to other axes can be easily manufactured. It is possible to form.
【図１】本発明の第１の実施例図であり、（ａ）は構造
及び製造方法を説明するための上面図、（ｂ）は断面図
である。FIG. 1 is a first embodiment of the present invention, (a) is a top view for explaining a structure and a manufacturing method, and (b) is a sectional view.
【図２】第１実施例で半導体基体の一主面に、後にくり
抜かれて空洞を形成する部分に高濃度拡散層を形成させ
た状態を示す断面図である。FIG. 2 is a cross-sectional view showing a state in which a high-concentration diffusion layer is formed in a portion which is hollowed out later to form a cavity on one main surface of a semiconductor substrate in the first embodiment.
【図３】第１実施例で半導体基体の上記主面上に二酸化
シリコン層を形成させ、更にこの膜にトレンチをエッチ
ングするための開孔部を形成させた状態を示す断面図で
ある。FIG. 3 is a cross-sectional view showing a state in which a silicon dioxide layer is formed on the main surface of a semiconductor substrate and an opening portion for etching a trench is formed in the film in the first embodiment.
【図４】第１実施例で上記工程に続いて、開孔部からア
クティブイオンエッチング法により深いトレンチを形成
させた後、二酸化シリコン層を全て除去した状態を示す
断面図である。FIG. 4 is a cross-sectional view showing a state in which a silicon dioxide layer is completely removed after a deep trench is formed from an opening portion by an active ion etching method after the above process in the first embodiment.
【図５】第１実施例で上記工程に続いて、減圧化学的気
相成長法により窒化シリコン膜を全面に形成させてトレ
ンチを埋め込んだ状態を示す断面図である。FIG. 5 is a cross-sectional view showing a state where a silicon nitride film is formed on the entire surface by a low pressure chemical vapor deposition method and a trench is filled in, following the above steps in the first embodiment.
【図６】第１実施例で上記工程に続いて、表面をエッチ
バックしてトレンチ内以外に形成された窒化シリコンを
除去すると共に基体表面を平坦化した状態を示す断面図
である。FIG. 6 is a cross-sectional view showing a state in which the surface is etched back to remove the silicon nitride formed except in the trench and the surface of the substrate is flattened after the above-mentioned steps in the first embodiment.
【図７】第１実施例で上記工程に続いて、後に空洞を形
成させたときに空洞を覆う隔膜となるべき窒化シリコン
膜を基体表面に再び形成させ、この隔膜とトレンチ内に
残留した柱となるべき窒化シリコン膜とが接続された状
態を示す断面図である。FIG. 7: Following the above steps in the first embodiment, a silicon nitride film, which is to be a diaphragm that covers the cavity when the cavity is formed later, is formed again on the surface of the substrate, and the diaphragm and the pillars remaining in the trench are formed. FIG. 6 is a cross-sectional view showing a state in which a silicon nitride film to be formed is connected.
【図８】第１実施例で上記工程に続いて、基体表面の窒
化シリコン膜上にサーモパイル部分を設けて赤外線検出
部を形成させた状態を示す断面図である。FIG. 8 is a cross-sectional view showing a state where a thermopile portion is provided on the silicon nitride film on the surface of the base body to form an infrared detection portion following the above steps in the first embodiment.
【図９】第１実施例で上記工程に続いて、フォトリソグ
ラフィーと窒化シリコン膜のエッチングにより基体表面
の窒化シリコン膜にエッチング液供給用開孔部を形成さ
せ、ここからエッチング液を入れて図２に示した高濃度
拡散層をくり抜き、それを覆う隔膜が柱で支持された空
洞が形成された状態を示す断面図である。FIG. 9 is a diagram showing an etching solution supply opening portion is formed in the silicon nitride film on the substrate surface by photolithography and etching of the silicon nitride film following the above steps in the first embodiment, and the etching solution is introduced from here. FIG. 6 is a cross-sectional view showing a state in which the high-concentration diffusion layer shown in 2 is hollowed out, and a cavity is formed in which a diaphragm covering the high-concentration diffusion layer is supported by columns.
【図１０】本発明の第２の実施例図であり、（ａ）は構
造および製造方法を説明するために隔膜を除去して空洞
内部を見易くした上方からの斜視図、（ｂ）は同実施例
の隔膜に空洞くり抜き用のエッチング液注入用開孔部や
隔膜上面にサーモパイルを形成させた状態を説明するた
めの断面の斜視図である。FIG. 10 is a second embodiment of the present invention, in which (a) is a perspective view from above in which the diaphragm is removed to make it easier to see the inside of the cavity in order to explain the structure and the manufacturing method, and (b) is the same. FIG. 5 is a perspective view of a cross section for explaining a state in which an etching solution injection hole for hollowing out a cavity and a thermopile are formed on the upper surface of the diaphragm in the diaphragm of the example.
【図１１】半導体基体の一主面のエッチングすべき領域
に高濃度拡散層を形成させた状態を示す断面図である。FIG. 11 is a cross-sectional view showing a state in which a high-concentration diffusion layer is formed in a region of one main surface of a semiconductor substrate to be etched.
【図１２】第２実施例で上記工程に続いて、エッチング
により高濃度拡散層を除去し、後に空洞となる部分を形
成させた状態を示す断面図である。FIG. 12 is a cross-sectional view showing a state in which a high-concentration diffusion layer is removed by etching and a portion which will later become a cavity is formed following the above-mentioned steps in the second embodiment.
【図１３】第２実施例で上記工程に続いて、エッチング
された空洞部の底面上に半導体下部回路を形成させ、こ
の回路の上を、空洞の屋根となる隔膜を支持する柱や隔
膜上のサーモパイルなどとの信号出力用柱などの支持部
となるパッドを形成すべき個所を除いて保護膜で被覆
し、上記パッド部の不純物を添加したシリコンや金属導
電材料を露出させた状態を示す断面図である。FIG. 13 is a plan view showing a semiconductor lower circuit formed on the bottom surface of the etched cavity after the above steps in the second embodiment, and the semiconductor lower circuit is formed on the pillar or the diaphragm supporting the diaphragm serving as the roof of the cavity. Shows a state in which a pad to be a support portion of a signal output column such as a thermopile is covered with a protective film except a portion where a pad is to be formed, and silicon or a metal conductive material to which the impurity of the pad portion is added is exposed. FIG.
【図１４】第２実施例で上記工程に続いて、空洞となる
べき部分を埋めるように表面にフォスフォシリケートグ
ラス（ＰＳＧ）膜を形成させた後、空洞となるべき部分
以外のＰＳＧ膜を除去して平坦化した状態を示す断面図
である。FIG. 14 is a plan view showing a second embodiment of the present invention. Following the above process, a phosphosilicate glass (PSG) film is formed on the surface so as to fill the portion to be the cavity, and then the PSG film other than the portion to be the cavity is formed. It is sectional drawing which shows the state which removed and planarized.
【図１５】第２実施例で上記工程に続いて、フォトリソ
グラフィーとドライエッチングにより図１３に示したパ
ッド部の位置にパッド表面が露出する深さまでトレンチ
を形成させた状態を示す断面図である。FIG. 15 is a cross-sectional view showing a state in which a trench has been formed by photolithography and dry etching in the second example to a depth at which the pad surface is exposed at the position of the pad portion shown in FIG. .
【図１６】第２実施例で上記工程に続いて、トレンチ内
部に柱の使用目的にしたがってタングステンや窒化シリ
コンなどを埋め込んだ状態を示す断面図である。FIG. 16 is a cross-sectional view showing a state where tungsten, silicon nitride, etc. are buried in the trench according to the purpose of use of the pillar, following the above process in the second embodiment.
【図１７】第２実施例で上記工程に続いて、平坦化され
た半導体基体主面とＰＳＧ埋込部の表面に減圧気相成長
法で隔膜となるべき窒化シリコン膜を形成させ、この膜
が隔膜支持柱に接続された状態を示す断面図である。FIG. 17 is a diagram showing a silicon nitride film to be a partition film formed on the planarized main surface of the semiconductor substrate and the surface of the PSG burying portion by a reduced pressure vapor deposition method, following the above steps in the second embodiment. FIG. 4 is a cross-sectional view showing a state in which the is connected to the diaphragm supporting column.
【図１８】第２実施例で上記工程に続いて、フォトリソ
グラフィー技術でエッチングを行い、信号出力用などと
なる柱の上に、柱の断面外縁より小さい開孔部を形成さ
せた状態を示す断面図である。FIG. 18 shows a state in which an opening smaller than the cross-sectional outer edge of the column is formed on the column for signal output etc. by performing etching by photolithography technique following the above steps in the second example. FIG.
【図１９】第２実施例で上記工程に続いて、隔膜上にサ
ーモパイルを形成させ、それを導電性をもつ柱を介して
下部回路に接続した状態を示す断面図である。FIG. 19 is a cross-sectional view showing a state in which a thermopile is formed on a diaphragm and is connected to a lower circuit via a column having conductivity, following the above-mentioned steps in the second example.
【図２０】第２実施例で上記工程に続いて、フォトリソ
グラフィー技術でエッチングを行い、図１４に示した埋
込ＰＳＧ膜をくり抜くためのエッチング液供給用開孔部
を図１７に示した窒化シリコン膜に形成させた状態を示
す断面図である。20 is a nitriding step shown in FIG. 17 for forming an etching solution supply opening for hollowing out the embedded PSG film shown in FIG. 14 by performing etching by photolithography technique after the above steps in the second embodiment. It is sectional drawing which shows the state formed in the silicon film.
【図２１】本発明の第３実施例であるマイクロフローセ
ンサの構造を説明するための素子の一部分を切り出した
斜視図である。FIG. 21 is a perspective view showing a part of an element for explaining the structure of the microflow sensor according to the third embodiment of the present invention.
【図２２】本発明の第４の実施例図であり、（ａ）は圧
力センサアレイ全体の斜視図、（ｂ）はその一部を拡大
した斜視図である。22A and 22B are a fourth embodiment of the present invention, in which FIG. 22A is a perspective view of an entire pressure sensor array, and FIG.
【図２３】本発明の第５実施例である加速度センサの斜
視図である。FIG. 23 is a perspective view of an acceleration sensor according to a fifth embodiment of the present invention.
【図２４】従来のシリコン表面マイクロマシーニング技
術を用いて空間分離構造の赤外線センサを構成するため
にシリコン単結晶基体の一主面の空間分離予定領域に高
濃度不純物拡散領域を形成させた状態を示す断面図であ
る。FIG. 24 shows a state in which a high-concentration impurity diffusion region is formed in a space separation planned region on one main surface of a silicon single crystal substrate in order to form an infrared sensor having a space separation structure using a conventional silicon surface micromachining technique. FIG.
【図２５】上記従来例で高濃度不純物拡散領域を含め基
体主面の上に窒化シリコン膜を形成させた状態を示す断
面図である。FIG. 25 is a cross-sectional view showing a state in which a silicon nitride film is formed on the main surface of the base body including the high-concentration impurity diffusion region in the conventional example.
【図２６】上記従来例で窒化シリコン膜の上に赤外線入
射による温度上昇検出用サーモパイルを形成させた状態
を示す断面図である。FIG. 26 is a cross-sectional view showing a state in which a thermopile for detecting a temperature rise due to incidence of infrared rays is formed on a silicon nitride film in the above conventional example.
【図２７】上記従来例でフォトリソグラフィー法により
高濃度不純物拡散領域の上の窒化シリコン膜の一部に空
洞を形成させるためのエッチング液注入用の開孔部を形
成させた状態を示す断面図である。FIG. 27 is a cross-sectional view showing a state in which an opening for injecting an etching solution for forming a cavity is formed in a part of the silicon nitride film on the high-concentration impurity diffusion region by the photolithography method in the above conventional example. Is.
【図２８】上記従来例でエッチング液注入用の開孔部を
形成させたものをエッチング液に浸漬して高濃度不純物
拡散領域だけをエッチングして図２５に示した窒化シリ
コン膜を隔膜とする空洞を形成させた状態を示す断面図
である。FIG. 28 is a conventional example in which an opening for injection of an etching solution is formed, which is dipped in an etching solution to etch only the high-concentration impurity diffusion region to use the silicon nitride film shown in FIG. 25 as a diaphragm. It is sectional drawing which shows the state which formed the cavity.
【図２９】上記従来例の構造のシリコン表面マイクロマ
シーニングで、くり抜く領域の面積が大きい場合に、く
り抜いたのちにエッチング液を排出するのに種々の困難
が伴うことを説明するための断面図である。FIG. 29 is a cross-sectional view for explaining that various difficulties are involved in discharging the etching solution after the hollowing when the area of the hollowing region is large in the silicon surface micromachining having the structure of the conventional example. Is.
１…二酸化シリコン膜 ２…二酸化シリ
コン膜の開孔部 ３…トレンチ ４…埋め込み用
窒化シリコン膜 ５…隔膜用窒化シリコン膜 ６…柱 １０…半導体素子からなる下部回路 １１…サーモパイルと接続される導電性の柱を形成する
ためのパッド電極 １２…外部回路と接続される導電性の柱を形成するため
のパッド電極 １３…隔膜を支持する柱を形成するためのパッド １４…隔膜を支持しながらサーモパイルと接続される導
電性の柱 １５…隔膜を支持しながら外部回路と接続される導電性
の柱 １６…隔膜を支持する柱 １７…導電性の柱の上とサーモパイルとを接続するため
の隔膜の開孔部 １８…導電性の柱の上と外部回路とを接続するための隔
膜の開孔部 １９…半導体素子からなる下部回路の保護膜 ２０…パッドに対応する保護膜の開孔部 ２１…埋め込みＰＳＧ ２２…ＰＳＧ内
トレンチ ２３…ヒータ ２４…測温抵抗
体 ２５…金属配線 ２６…ボンディ
ングパッド ２７…配線の切断部 ２８…重り １００…半導体基板 １０１…高濃度
不純物拡散層 １０２…開孔部 １０３…空洞 １０４…隔膜 １０５…サーモ
パイル １０６…隔膜の破損部分 １０７…空洞内
にトラップされた液体DESCRIPTION OF SYMBOLS 1 ... Silicon dioxide film 2 ... Opening part of a silicon dioxide film 3 ... Trench 4 ... Silicon nitride film for embedding 5 ... Silicon nitride film for diaphragm 6 ... Pillar 10 ... Lower circuit consisting of semiconductor element 11 ... Conductivity connected to thermopile Pad electrode for forming a conductive pillar 12 ... Pad electrode for forming a conductive pillar connected to an external circuit 13 ... Pad for forming a pillar that supports a diaphragm 14 ... Thermopile while supporting a diaphragm Conductive column 15 connected to the ... Conductive column connected to an external circuit while supporting the diaphragm 16 ... Column supporting the diaphragm 17 ... Separating the membrane for connecting the conductive pillar and the thermopile Opening part 18 ... Opening part of a diaphragm for connecting an upper part of a conductive pillar to an external circuit 19 ... Protective film of a lower circuit composed of a semiconductor element 20 ... Opening part of a protective film corresponding to a pad 21 ... Embedded PSG 22 ... PSG trench 23 ... Heater 24 ... Resistance temperature detector 25 ... Metal wiring 26 ... Bonding pad 27 ... Wiring cut portion 28 ... Weight 100 ... Semiconductor substrate 101 ... High concentration impurity diffusion layer 102 ... Opening hole Part 103 ... Cavity 104 ... Diaphragm 105 ... Thermopile 106 ... Damaged part of diaphragm 107 ... Liquid trapped in the cavity
Claims (9)
せ、この薄膜の下の半導体基体に凹部を設けて空洞を形
成させ、空洞を被う薄膜に空洞と外部を連絡する穴を１
つ以上設け、且つ、空洞内に薄膜を支持する１個以上の
柱を、薄膜と空洞の底部に固定して設けたことを特徴と
する半導体装置。1. A thin film is formed on the surface of one main surface of a semiconductor substrate, a recess is formed in the semiconductor substrate below the thin film to form a cavity, and a hole for communicating the cavity with the outside is formed in the thin film covering the cavity. 1
A semiconductor device, comprising one or more pillars, wherein at least one pillar for supporting a thin film is provided in the cavity, fixed to the thin film and the bottom of the cavity.
せ、その表面に、センサその他の半導体素子、または電
気配線の１つ以上の組合せを設けたことを特徴とする請
求項１記載の半導体装置。2. A thin film on the main surface of a semiconductor substrate is formed of an insulator, and a sensor or other semiconductor element or a combination of one or more electric wires is provided on the surface of the thin film. Semiconductor device.
に此の半導体素子に接続する導電性の柱を設け、薄膜上
のセンサその他の半導体素子、または電気配線の１つ以
上の組合せと、前記導電性の柱とを薄膜に形成された開
孔部において接続し、さらに前記導電性の柱と外部の電
極とを接続するための開孔部を薄膜に形成したことを特
徴とする請求項１又は請求項２記載の半導体装置。3. A combination of one or more semiconductor elements in a cavity, conductive pillars connected to the semiconductor elements, sensors or other semiconductor elements on a thin film, or electrical wiring. And the conductive pillars are connected at an opening formed in a thin film, and an opening for connecting the conductive pillars and an external electrode is formed in the thin film. The semiconductor device according to claim 1 or 2.
に半導体素子に接続したピエゾ抵抗効果を呈する材料か
らなる柱を設け、薄膜上の電気配線とピエゾ抵抗効果を
呈する材料からなる柱とを薄膜に形成させた開孔部に於
て接続し、且つ薄膜に、空洞内の半導体素子と外部の電
極とを接続する配線を貫通させるための開孔部を設けた
ことを特徴とする請求項１又は請求項２記載の半導体装
置。4. A column made of a material exhibiting a piezoresistive effect, which is connected to the semiconductor element, is provided in the cavity, and a column made of a material exhibiting a piezoresistive effect is provided on the thin film. Are connected to each other at an opening formed in a thin film, and the thin film is provided with an opening for passing a wire connecting a semiconductor element in the cavity and an external electrode. The semiconductor device according to claim 1 or 2.
に此の半導体素子に接続したピエゾ抵抗効果を呈する材
料からなる１つ以上の柱を設け、薄膜上に電気配線を兼
ねる重りを設け、重りとピエゾ抵抗効果を呈する材料か
らなる柱とを薄膜に形成させた開孔部に於て接続し、且
つ、薄膜は、柱以外の部分では、半導体基体に接続した
部位に機械的に接続せず、薄膜には空洞内の半導体素子
と外部の電極とを接続する配線を貫通させるための開孔
部を設けたことを特徴とする請求項１又は請求項２記載
の半導体装置。5. One or more semiconductor elements are provided in the cavity, and one or more pillars made of a material exhibiting a piezoresistive effect are further connected to the semiconductor elements, and a weight also serving as an electric wiring is provided on the thin film. A weight and a pillar made of a material exhibiting a piezoresistive effect are connected at an opening formed in a thin film, and the thin film is mechanically connected to a portion connected to the semiconductor substrate in a portion other than the pillar. 3. The semiconductor device according to claim 1 or 2, wherein the thin film is not connected and an opening is provided in the thin film for penetrating a wiring connecting the semiconductor element in the cavity and an external electrode.
層を形成する工程と、この拡散層領域内に請求項１記載
の空洞以上の深さを有する縦穴を形成する工程と、上記
拡散層を後刻エッチングする工程において十分に小さな
エッチング速度比を持つ材料を前記縦穴内に埋め込む工
程と、前記半導体基体上へ、請求項１記載の薄膜を形成
する工程と、薄膜の表面に請求項２記載のセンサ又はそ
の他の半導体素子を形成する工程と、薄膜に前記拡散層
と外部を連絡する請求項１記載の穴を形成する工程と、
前記拡散層をエッチングして請求項１記載の空洞を形成
し、薄膜と請求項１記載の柱を残留させる工程とを順次
行うことを特徴とする請求項１または請求項２記載の半
導体装置の製造方法。6. A step of forming a high-concentration impurity diffusion layer on one main surface of a semiconductor substrate, a step of forming a vertical hole having a depth equal to or greater than the cavity according to claim 1 in the diffusion layer region, A step of filling a material having a sufficiently small etching rate ratio in the vertical hole in a step of etching the diffusion layer later, a step of forming the thin film according to claim 1 on the semiconductor substrate, and a step of forming a thin film on the surface of the thin film. 2. The step of forming the sensor or other semiconductor element according to claim 2, and the step of forming the hole according to claim 1, which connects the diffusion layer and the outside in a thin film,
3. The semiconductor device according to claim 1, wherein the step of etching the diffusion layer to form the cavity according to claim 1 and the step of leaving the thin film and the pillar according to claim 1 are performed sequentially. Production method.
洞を形成させ、且つ薄膜と請求項１記載の柱を残留させ
る工程において、拡散層のエッチング液は、請求項１記
載の柱となるべき材料および薄膜をエッチング時に残留
させるように、拡散層に対するエッチングレートに比較
して導電性の柱の材料および薄膜の材料に対するエッチ
ングレートが十分に小なることを特徴とする請求項６記
載の半導体装置の製造方法。7. In the step of etching the diffusion layer to form the cavity according to claim 1 and leaving the thin film and the pillar according to claim 1, the etching solution for the diffusion layer is the same as the pillar according to claim 1. 7. The etching rate for the conductive pillar material and the thin film material is sufficiently small as compared to the etching rate for the diffusion layer so that the material and the thin film to be left remain during etching. Manufacturing method of semiconductor device.
層を形成する工程と、前記拡散層を請求項１記載の空洞
の領域と同程度にエッチングする工程と、このエッチン
グ領域内にシリコン又は金属からなる電極を有する請求
項３記載の一つ以上の半導体素子を形成する工程と、前
記エッチング領域内に、請求項１、請求項３、請求項４
または請求項５記載の柱および薄膜に比較してエッチン
グ速度比が十分に大きい材料を用いた第１埋込領域を形
成する工程と、第１埋込領域にエッチングにより縦穴を
形成し、前記電極を露出させる工程と、前記第１埋込領
域を後刻エッチングする工程に際して十分に小さなエッ
チング速度比を持つ導電材料または非導電材料またはピ
エゾ抵抗効果を呈する材料を用いて前記縦穴内に第２埋
込領域を形成する工程と、前記半導体基体全面に、請求
項１記載の薄膜を形成する工程と、前記第２埋込領域上
の前記薄膜に請求項３記載の開孔部を形成する工程と、
前記薄膜の表面に請求項２に記載のセンサ、その他の半
導体素子、電気配線、又は重りのうちの１つ又は複数の
組合せを形成する工程と、前記薄膜に形成させた開孔部
において第２埋込領域と前記センサ、その他の半導体素
子、電気配線または重りのうちの１つ又は複数の組合せ
とを接続する工程と、前記薄膜に、前記第１埋込領域と
外部とを連絡する請求項１記載の穴を形成する工程と、
前記第１埋込領域を前記穴からエッチングして請求項１
記載の空洞を形成させ、且つ、前記薄膜と請求項１記載
の柱となる前記第２埋込領域とを残留させる工程と、を
順次行うことを特徴とする半導体装置の製造方法。8. A step of forming a high-concentration impurity diffusion layer on one main surface of a semiconductor substrate, a step of etching the diffusion layer to the same extent as the cavity region according to claim 1, and a step of etching in the etching region. The step of forming one or more semiconductor elements according to claim 3 having an electrode made of silicon or metal, and the steps of forming the one or more semiconductor elements in the etching region.
Alternatively, a step of forming a first buried region using a material having an etching rate ratio sufficiently higher than that of the pillar and the thin film according to claim 5, and forming a vertical hole in the first buried region by etching, and the electrode The second embedding in the vertical hole by using a conductive material or a non-conductive material or a material exhibiting a piezoresistive effect having a sufficiently small etching rate ratio in the step of exposing the first buried region and the step of etching the first buried region later. A step of forming a region, a step of forming the thin film according to claim 1 on the entire surface of the semiconductor substrate, and a step of forming an opening part according to claim 3 in the thin film on the second embedded region,
A step of forming one or a combination of the sensor according to claim 2, another semiconductor element, electric wiring, or a weight on the surface of the thin film, and a second step in the opening formed in the thin film. A step of connecting a buried region and one or a combination of the sensor, another semiconductor element, an electric wire or a weight, and the thin film connecting the first buried region and the outside. 1. forming a hole according to 1.
The first buried region is etched from the hole.
A method of manufacturing a semiconductor device, which comprises sequentially forming the cavity described above and leaving the thin film and the second buried region serving as a pillar according to claim 1.
るエッチング液は、第２埋込領域の材料及び前記薄膜を
エッチング時に残留させるように、第１埋込領域材料に
対するエッチングレートに比較して、第２埋込領域材料
及び前記薄膜に対するエッチングレートが十分に小なる
エッチング液であることを特徴とする請求項８記載の半
導体装置の製造方法。9. The etchant used in the step of etching the first buried region material is compared with the etching rate for the first buried region material so that the material of the second buried region and the thin film remain during etching. 9. The method of manufacturing a semiconductor device according to claim 8, wherein the etching solution is a solution having a sufficiently small etching rate for the second buried region material and the thin film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04688394A JP3593712B2 (en) | 1994-03-17 | 1994-03-17 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04688394A JP3593712B2 (en) | 1994-03-17 | 1994-03-17 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263710A true JPH07263710A (en) | 1995-10-13 |
| JP3593712B2 JP3593712B2 (en) | 2004-11-24 |
Family
ID=12759766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04688394A Expired - Fee Related JP3593712B2 (en) | 1994-03-17 | 1994-03-17 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3593712B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10300610A (en) * | 1997-04-17 | 1998-11-13 | Commiss Energ Atom | Microsystem having flexible film for pressure sensor and fabrication thereof |
| JP2007194611A (en) * | 2005-12-22 | 2007-08-02 | Seiko Instruments Inc | Three-dimensional wiring and its manufacturing method, and dynamic quantity sensor and its manufacturing method |
| JP2007266613A (en) * | 1999-08-31 | 2007-10-11 | Toshiba Corp | Semiconductor substrate and semiconductor device |
| JP2008064516A (en) * | 2006-09-06 | 2008-03-21 | Hioki Ee Corp | Infrared sensor and manufacturing method of infrared sensor |
| JP2010080967A (en) * | 1998-03-31 | 2010-04-08 | Honeywell Internatl Inc | Method for fabricating wafer-pair having sealed chamber |
| JP2011153889A (en) * | 2010-01-27 | 2011-08-11 | Seiko Epson Corp | Method for manufacturing mems, method for manufacturing thermal type photodetector, the thermal type photodetector, thermal type light detection device, and electronic apparatus |
| JP5769964B2 (en) * | 2008-07-11 | 2015-08-26 | ローム株式会社 | MEMS device |
-
1994
- 1994-03-17 JP JP04688394A patent/JP3593712B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10300610A (en) * | 1997-04-17 | 1998-11-13 | Commiss Energ Atom | Microsystem having flexible film for pressure sensor and fabrication thereof |
| JP2010080967A (en) * | 1998-03-31 | 2010-04-08 | Honeywell Internatl Inc | Method for fabricating wafer-pair having sealed chamber |
| JP2007266613A (en) * | 1999-08-31 | 2007-10-11 | Toshiba Corp | Semiconductor substrate and semiconductor device |
| JP2007194611A (en) * | 2005-12-22 | 2007-08-02 | Seiko Instruments Inc | Three-dimensional wiring and its manufacturing method, and dynamic quantity sensor and its manufacturing method |
| JP2008064516A (en) * | 2006-09-06 | 2008-03-21 | Hioki Ee Corp | Infrared sensor and manufacturing method of infrared sensor |
| JP5769964B2 (en) * | 2008-07-11 | 2015-08-26 | ローム株式会社 | MEMS device |
| JP2011153889A (en) * | 2010-01-27 | 2011-08-11 | Seiko Epson Corp | Method for manufacturing mems, method for manufacturing thermal type photodetector, the thermal type photodetector, thermal type light detection device, and electronic apparatus |
| US9006658B2 (en) | 2010-01-27 | 2015-04-14 | Seiko Epson Corporation | Thermal detector |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3593712B2 (en) | 2004-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5627112A (en) | Method of making suspended microstructures | |
| KR101869066B1 (en) | Monolithic si-micromechanical thermopile-infrared-sensor | |
| US6338284B1 (en) | Electrical feedthrough structures for micromachined devices and methods of fabricating the same | |
| US9070637B2 (en) | Device-mounted substrate, infrared light sensor and through electrode forming method | |
| US9759613B2 (en) | Temperature sensor device and radiation thermometer using this device, production method of temperature sensor device, multi-layered thin film thermopile using photo-resist film and radiation thermometer using this thermopile, and production method of multi-layered thin film thermopile | |
| CA2800847C (en) | Uncooled infrared detector and methods for manufacturing the same | |
| US20110291222A1 (en) | Silicon dioxide cantilever support and method for silicon etched structures | |
| JP2010161266A (en) | Semiconductor device and method of manufacturing the same | |
| CA2290541C (en) | A thermal detector array | |
| US20060220164A1 (en) | Thermopile-based gas sensor | |
| CN110146136B (en) | Thermal reactor type gas mass flow sensor and preparation method thereof | |
| JP4486289B2 (en) | Flow sensor and manufacturing method thereof | |
| CN106629578B (en) | Infrared detector and its manufacturing method with micro-bridge structure | |
| US6518084B1 (en) | Method of producing a micromechanical structure for a micro-electromechanical element | |
| JP3593712B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6862795B2 (en) | Method of manufacturing of a monolithic silicon acceleration sensor | |
| JP3186415B2 (en) | Manufacturing method of infrared detecting element | |
| US6653239B2 (en) | Thermal isolation using vertical structures | |
| CN109399552B (en) | Manufacturing method of micro-electro-mechanical system infrared detector | |
| JPH09237903A (en) | Formation of floating structure | |
| JP3744218B2 (en) | Manufacturing method of semiconductor pressure sensor | |
| KR100495802B1 (en) | The pixel for IR detector and method for manufacturing the same | |
| CN114858215B (en) | Multi-sensor combination structure, processing method thereof and combined sensor | |
| US7696083B2 (en) | Multi-layer device | |
| KR20050024346A (en) | Method of manufacturing of a monolithic silicon acceleration sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040601 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040823 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090910 |
|
| LAPS | Cancellation because of no payment of annual fees |