JPH07262238A - 半導体集積回路のレイアウト設計支援装置 - Google Patents

Abstract

(57)【要約】 【目的】 モジュール及びチップ全体における電源配線
の設計、或いは電源に関するフロアプランの決定をより
的確且つ厳密に支援し、設計期間の短縮化し得る半導体
集積回路のレイアウト設計支援装置を提供する。 【構成】 第１設計情報Ｆ１に基づき第１の設計単位毎
に所定の入出力信号に対応し時間をパラメータとする諸
物理量の時間的物理情報Ｆ２を作成する時間的物理情報
作成手段１と、第２設計情報Ｆ３に基づき、第２の設計
単位内のレイアウトを決定するレイアウト決定手段３
と、第１の設計単位の時間的物理情報Ｆ２及びレイアウ
ト決定手段３で得られたレイアウト情報Ｆ４に基づき、
レイアウトにおける第１設計単位に関する諸物理量の分
布情報Ｆ５を得るシミュレーション手段５と、分布情報
Ｆ５から物理量毎の分布図を出力する出力手段７とを有
して構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体集積回路のレイア
ウト設計支援装置に関し、特に、モジュール及びチップ
全体における電源配線の設計、或いは電源に関するフロ
アプランの決定をより的確且つ厳密に支援し、設計期間
の短縮化を図った半導体集積回路のレイアウト設計支援
装置に関する。

【０００２】

【従来の技術】従来のフロアプランの決定や電源レイア
ウトは机上で行うだけで、モジュールまたはチップ内の
電位降下、電流、平均消費電流、消費電力、或いは発生
する熱等に関して、２次元レイアウト上で時間的及び位
置的な分布情報を出力表示する設計支援ツールはなかっ
た。

【０００３】

【発明が解決しようとする課題】従って、従来の半導体
集積回路のレイアウト設計支援装置では、 １） フロアプランを作成後、電源の配線方法や電源の
バランスが整っていなければ、そのフロアプランで要求
されるはずのスピードや動作は、電源変動や発生する熱
の集中のために正確に得ることができない、 ２） 電源を考慮しながらフロアプランを机上で作成す
ると、すべて１つ１つ計算しなければならず、膨大な時
間と労力を必要とする、 という問題があった。

【０００４】本発明は、上記問題点を解決するもので、
モジュールまたはチップ全体における電源配線の設計、
或いは電源に関するフロアプランの決定をより的確且つ
厳密に支援し、設計期間の短縮を図った半導体集積回路
のレイアウト設計支援装置を提供することを目的とす
る。

【０００５】

【課題を解決するための手段】図１は本発明の原理説明
図である。上記課題を解決するために、本発明の第１の
特徴の半導体集積回路のレイアウト設計支援装置は、図
１に示す如く、複数の設計階層を有し、各設計階層毎に
当該設計階層の設計単位に関する設計情報を備える半導
体集積回路のレイアウト設計支援装置において、第１の
設計階層で備える第１の設計単位に関する第１設計情報
Ｆ１に基づき、第１の設計単位毎に、所定の入出力信号
に対応し時間をパラメータとする諸物理量の時間的物理
情報Ｆ２を作成する時間的物理情報作成手段１と、前記
第１の設計階層より上位の第２の設計階層で備える第２
の設計単位に関する第２設計情報Ｆ３に基づき、第２の
設計単位内における第１の設計単位のレイアウトを決定
するレイアウト決定手段３と、前記第１の設計単位の時
間的物理情報Ｆ２及び前記レイアウト決定手段３で得ら
れたレイアウト情報Ｆ４に基づき、シミュレーションを
行うことにより、当該レイアウトにおける前記第１設計
単位に関する諸物理量の分布情報Ｆ５を得るシミュレー
ション手段５と、前記分布情報Ｆ５から物理量毎の分布
図を出力する出力手段７とを有して構成する。

【０００６】また、本発明の第２の特徴の半導体集積回
路のレイアウト設計支援装置は、請求項１に記載の半導
体集積回路のレイアウト設計支援装置において、前記半
導体集積回路のレイアウト設計支援装置は、前記諸物理
量の分布情報Ｆ５が所定の仕様を満たさない場合には、
第２の設計単位内における第１の設計単位のレイアウト
を再決定する再レイアウト決定手段９と、前記第１の設
計単位の時間的物理情報Ｆ２及び前記再レイアウト決定
手段９で得られたレイアウト情報Ｆ６に基づき、シミュ
レーションを行うことにより、当該レイアウトにおける
前記第１設計単位に関する諸物理量の分布情報Ｆ７を得
る再シミュレーション手段１１と、前記再シミュレーシ
ョン手段１１で得られた分布情報Ｆ７から物理量毎の分
布図を出力する再出力手段１３とを有して構成し、前記
諸物理量の分布情報Ｆ５またはＦ７が所定の仕様を満た
すまで、前記再レイアウト決定手段９、前記再シミュレ
ーション手段１１、及び前記再出力手段１３の処理を繰
り返し行う。

【０００７】また、本発明の第３の特徴の半導体集積回
路のレイアウト設計支援装置は、請求項１または２に記
載の半導体集積回路のレイアウト設計支援装置におい
て、前記第１の設計単位がセルであり、前記第２の設計
単位が機能モジュールである。

【０００８】また、本発明の第４の特徴の半導体集積回
路のレイアウト設計支援装置は、請求項１または２に記
載の半導体集積回路のレイアウト設計支援装置におい
て、前記第１の設計単位が機能モジュールであり、前記
第２の設計単位がチップである。

【０００９】また、本発明の第５の特徴の半導体集積回
路のレイアウト設計支援装置は、請求項１または２に記
載の半導体集積回路のレイアウト設計支援装置におい
て、前記第１の設計単位がチップであり、前記第２の設
計単位がウエハーである。

【００１０】また、本発明の第６の特徴の半導体集積回
路のレイアウト設計支援装置は、請求項１，２，３，
４，または５に記載の半導体集積回路のレイアウト設計
支援装置において、前記物理量は、電流、消費電流、電
位降下、消費電力、発生する熱、またはそれぞれの物理
量の平均である。

【００１１】更に、本発明の第７の特徴の半導体集積回
路のレイアウト設計支援装置は、請求項１，２，３，
４，５，または６に記載の半導体集積回路のレイアウト
設計支援装置において、前記再レイアウト決定手段９が
行う、前記諸物理量の分布情報Ｆ５またはＦ７が所定の
仕様を満たすか否かの判断は、対話形式による半自動的
な処理、または自動的な処理により行われる。

【００１２】

【作用】本発明の第１の特徴の半導体集積回路のレイア
ウト設計支援装置では、図１に示す如く、図１に示す如
く、先ず時間的物理情報作成手段１により、第１の設計
階層で備える第１の設計単位に関する第１設計情報Ｆ１
に基づき、第１の設計単位毎に、所定の入出力信号に対
応し時間をパラメータとする諸物理量の時間的物理情報
Ｆ２を作成し、次にレイアウト決定手段３により、前記
第１の設計階層より上位の第２の設計階層で備える第２
の設計単位に関する第２設計情報Ｆ３に基づき、第２の
設計単位内における第１の設計単位のレイアウトを決定
し、次にシミュレーション手段５により、第１の設計単
位の時間的物理情報Ｆ２及びレイアウト決定手段３で得
られたレイアウト情報Ｆ４に基づき、シミュレーション
を行うことにより、当該レイアウトにおける前記第１設
計単位に関する諸物理量の分布情報Ｆ５を得て、更に出
力手段７により、前記分布情報Ｆ５から物理量毎の分布
図を出力するようにしている。

【００１３】また、本発明の第２の特徴の半導体集積回
路のレイアウト設計支援装置では、図１に示す如く、本
発明の第１の特徴の半導体集積回路のレイアウト設計支
援装置で得られた前記諸物理量の分布情報Ｆ５が所定の
仕様を満たさない場合には、再レイアウト決定手段９に
より、第２の設計単位内における第１の設計単位のレイ
アウトを再決定し、再シミュレーション手段１１によ
り、第１の設計単位の時間的物理情報Ｆ２及び再レイア
ウト決定手段９で得られたレイアウト情報Ｆ６に基づ
き、シミュレーションを行うことにより、当該レイアウ
トにおける第１設計単位に関する諸物理量の分布情報Ｆ
７を得て、更に再出力手段１３により、再シミュレーシ
ョン手段１１で得られた分布情報Ｆ７から物理量毎の分
布図を出力することとし、諸物理量の分布情報Ｆ５また
はＦ７が所定の仕様を満たすまで、再レイアウト決定手
段９、再シミュレーション手段１１、及び再出力手段１
３の処理を繰り返し行うようにしている。

【００１４】特に、本発明の第６の特徴の半導体集積回
路のレイアウト設計支援装置では、前記物理量を、電
流、消費電流、電位降下、消費電力、発生する熱、また
はそれぞれの物理量の平均として、出力手段７により、
これら物理量毎の分布図を出力するようにしている。

【００１５】また特に、本発明の第７の特徴の半導体集
積回路のレイアウト設計支援装置では、再レイアウト決
定手段９が行う、諸物理量の分布情報Ｆ５またはＦ７が
所定の仕様を満たすか否かの判断は、対話形式による半
自動的な処理、または自動的な処理により行われる。

【００１６】従って、出力された物理量毎の分布図に基
づいて、モジュール及びチップ全体における電源配線の
設計、或いは電源に関するフロアプランの決定等を、対
話形式による半自動的な処理、または自動的な処理によ
る諸物理量の分布情報Ｆ５またはＦ７の所定仕様に対す
る判断で行うことにより、これらレイアウトまたはフロ
アプラン等の決定をより的確且つ厳密に支援することが
でき、半導体集積回路のレイアウト設計期間の短縮化を
図ることができる。

【００１７】また、特に本発明の第３の特徴の半導体集
積回路のレイアウト設計支援装置では、第１の設計単位
がセルで、第２の設計単位が機能モジュールであり、モ
ジュール内のセルのレイアウト設計を支援するものであ
る。

【００１８】また、本発明の第４の特徴の半導体集積回
路のレイアウト設計支援装置では、第１の設計単位が機
能モジュールで、第２の設計単位がチップであり、チッ
プ内のモジュールのレイアウト設計を支援するものであ
る。

【００１９】また、本発明の第５の特徴の半導体集積回
路のレイアウト設計支援装置では、第１の設計単位がチ
ップで、第２の設計単位がウエハーであり、ウエハー内
のチップのレイアウト設計を支援するものである。

【００２０】更に、これら第３、第４、及び第５の特徴
の半導体集積回路のレイアウト設計支援装置を連結して
装置を構成することにより、階層設計における下位レベ
ルのモジュールから最上位レベルのウエハーに至るまで
のレイアウト設計を一貫して支援することができる。

【００２１】

【実施例】次に、本発明に係る実施例を図面に基づいて
説明する。以下で説明する第１実施例はモジュール内の
セルのレイアウト設計を支援し、第２実施例はチップ内
のモジュールのレイアウト設計を支援し、第３実施例は
ウエハー内のチップのレイアウト設計を支援するもので
あり、第１、第２、及び第３実施例に係る半導体集積回
路のレイアウト設計支援装置の基本的な構成は同等であ
り、その構成を図１に示す。

【００２２】同図において、半導体集積回路のレイアウ
ト設計支援装置は、情報ファイルとして、第１の設計階
層で備える第１の設計単位に関する第１設計情報ファイ
ルＦ１、諸物理量の時間的物理情報ファイルＦ２、第２
の設計階層で備える第２の設計単位に関する設計情報フ
ァイルＦ３、レイアウト決定手段３で得られるレイアウ
トの情報ファイルＦ４、第１設計単位に関する諸物理量
の分布情報ファイルＦ５、再レイアウト決定手段９で得
られるレイアウトの情報ファイルＦ６、及び再レイアウ
トにおける第１設計単位に関する諸物理量の分布情報フ
ァイルＦ７を具備する。また処理手段として、時間的物
理情報作成手段１、レイアウト決定手段３、シミュレー
ション手段５、出力手段７、再レイアウト決定手段９、
再シミュレーション手段１１、及び再出力手段１３を具
備する。

【００２３】以下、各実施例について詳細に説明する。第１実施例 本実施例の半導体集積回路のレイアウト設計支援装置
は、第１の設計単位がセルで、第２の設計単位が機能モ
ジュールであり、モジュール内のセルのレイアウト設計
を支援するものである。

【００２４】図２及び図３は本実施例の半導体集積回路
のレイアウト設計支援装置におけるレイアウト設計支援
処理のフローチャートである。以下、このフローチャー
トを用いて処理動作を詳細に説明する。

【００２５】尚、本実施例では、第１設計情報ファイル
Ｆ１はセル情報ファイルＦ１ｃで、諸物理量の時間的物
理情報ファイルＦ２は各セルの時間軸の電流データ類フ
ァイルＦ２ｃで、第２設計情報ファイルＦ３はモジュー
ルのネットリストファイルＦ３ａｍ及びモジュールのデ
ータパターンファイルＦ３ｂｍで、レイアウトの情報フ
ァイルＦ４及びＦ６はレイアウト情報ファイルＦ４ｍ
で、諸物理量の分布情報ファイルＦ５はシミュレーショ
ンデータファイルＦ５ａｍ及び分布図データファイルＦ
５ｂｍで、更に再レイアウトにおける諸物理量の分布情
報ファイルＦ７はシミュレーションデータファイルＦ７
ａｍ及び分布図データファイルＦ７ｂｍでそれぞれ実現
されている。

【００２６】先ず、本実施例の第１適用例として、イン
バータを基本セルとするバッファ回路を使用する。先ず
ステップＳ１０１で基本セルとして図４（ａ）に示すよ
うな回路構成のインバータが定義され、該情報がセル情
報ファイルＦ１ｃに格納される。

【００２７】次にステップＳ１０２では、基本セル内の
トランジスタレベルのネットリスト（接続情報）を作成
し、セル情報ファイルＦ１ｃに格納する。ステップＳ１
０３では、セル情報ファイルＦ１ｃ内のネットリストに
よりアナログシミュレーションを行う。この時、アナロ
グシミュレータとしては例えばＳＰＩＣＥ等を用いる。
該シミュレーションでは、電源は規格電圧として、その
他の条件は実際に設計する条件を用いて、ＰＭＯＳトラ
ンジスタ及びＮＭＯＳトランジスタに流れる電流、消費
電力、平均消費電流、発生する熱等の時間をパラメータ
とするデータを、ライブラリとして各セルの時間軸の電
流データ類ファイルＦ２ｃに保存する。

【００２８】例として、図４（ｃ）にＰＭＯＳトランジ
スタに流れる電流の時間をパラメータとしたデータを示
す。またアナログシミュレーションの条件は、全入力パ
ターン、代表的な入力波形、実際のモジュールで接続さ
れる負荷、動作周波数等が挙げられる。

【００２９】次にステップＳ１０４において、電流デー
タ類ファイルＦ２ｃ内のライブラリデータと、基本セル
と、その基本セルの入力出力端子との互換をとり、図４
（ｂ）に示すような基本セルの箱を時間の関数とする。
入力信号INPUT(t)や出力信号OUTPUT(t) はスイッチング
時間の関数で、該入力信号INPUT(t)により、時間に対応
した図４（ｃ）のような電流データが電流データ類ファ
イルＦ２ｃから呼び出される。

【００３０】一方、ステップＳ１２１では、設計者が決
めたモジュールのネットリストを格納しているモジュー
ルのネットリストファイルＦ３ａｍに基づき、論理シミ
ュレーションを行い、実際に有り得るデータパターンを
作成してモジュールのデータパターンファイルＦ３ｂｍ
に格納する。この時、全パターンを考慮することはでき
ないので代表的なデータでも良い。

【００３１】またステップＳ１０５では、モジュールの
ネットリストファイルＦ３ａｍに従ってレイアウトの決
定を行う。このレイアウトは実際のレイアウトに反映す
るようにしてもよいし、セル並べたブロック図程度のも
のでも良い。図５（ａ）に、当該ステップで決定された
バッファ回路の２次元レイアウトを示す。この決定され
たレイアウトの情報はレイアウト情報ファイルＦ４ｍに
格納される。

【００３２】次にステップＳ１０６では、２次元レイア
ウトにおけるセルＳ１，Ｓ２，及びＳ３の位置情報及び
入出力接続情報を含むレイアウト情報ファイルＦ４ｍ内
のレイアウト情報と、電流データ類ファイルＦ２ｃのラ
イブラリ情報と、モジュールのデータパターンファイル
Ｆ３ｂｍ内のデータパターンとを用いて、時間に対する
電流シミュレーションを実行する。この計算結果はステ
ップＳ１０７でシミュレーションデータファイルＦ５ａ
ｍに保存される。

【００３３】次にステップＳ１０８では、シミュレーシ
ョンデータファイルＦ５ａｍのデータを用いて、各種の
物理量に対する分布図を作成する。作成された分布図デ
ータは、ステップＳ１０９でレイアウト図データと共に
分布図データファイルＦ５ｂｍに保存される。

【００３４】ステップＳ１０８で作成される分布図に
は、例えば図５（ｂ）に示すような、ある時刻ｔ１にお
いてＰＭＯＳトランジスタに流れる電流情報を、レイア
ウト上で基本セル毎に電流値に応じた模様または色で識
別して示したり、或いは、図５（ｃ）に示すように、図
５（ｂ）と同じ内容を３次元グラフにより表示するもの
があり、これら分布図は、基本的に設計者に対して物理
量をレイアウト上の位置に関係付けて示すものである。

【００３５】また、ステップＳ１１０において、電源配
線を図６（ａ）に示すようなレイアウトに決定した場合
には、電源配線の抵抗値を用いて算出される該電源配線
における電位降下の分布が、図６（ｂ）に示す分布図で
確認できる。

【００３６】ステップＳ１１０では、ステップＳ１０８
で作成された種々の分布図に基づき、例えば設計者が分
布状況をチェックする。例えば、図６（ｂ）に示した電
源配線における電位降下分布図について、当該設計にお
ける設計基準が「電位降下はＶ１［Ｖ］までとする」で
あった場合、Ｘ座標Ｘ１でその許容値を超えていると判
断される。

【００３７】このように設計仕様（この場合、電源配線
に関する仕様）を満たさないと判断された場合には、ス
テップＳ１１１に進んで電源配線の配線幅の補強を行
う。該補強が適切な場合には当該レイアウト設計を終了
する。

【００３８】また適切でないと判断された場合には、更
に図３のステップＳ１１２に進んで、分布図データファ
イルＦ５ｂｍまたはＦ７ｂｍが所定の仕様を満たすま
で、再レイアウト決定手段９、再シミュレーション手段
１１、及び再出力手段１３によりステップＳ１１２〜Ｓ
１１９の処理（ステップＳ１０５〜Ｓ１１１と同様の処
理）を繰り返し行う。

【００３９】尚、以上説明した処理は、対話形式による
半自動的な処理で行うが、当該レイアウト設計支援装置
に例えば優れた知識ベースを有する人工知能等を備える
場合には、可能な処理については自動的な処理とするこ
とも考えられる。

【００４０】次に、本実施例の第２適用例として、乗算
器モジュールを使用して説明する。先ずステップＳ１０
１の基本セル定義では、図７（ａ）に示すように、代表
的な全加算器セルＦＡと、その他のセルＡ，Ｂ，Ｃ，及
びＤが定義されセル情報ファイルＦ１ｃに格納される。

【００４１】ステップＳ１０２〜Ｓ１０４では、第１適
用例と同様に、ネットリストの作成処理、アナログシミ
ュレーション、及びセルの時間関数化とデータの対応処
理が行われる。

【００４２】ステップＳ１０５では、モジュールのネッ
トリストファイルＦ３ａｍに従ってレイアウトの決定を
行う。図５（ｂ）に、当該ステップで決定された乗算器
モジュールの２次元レイアウトを示す。この決定された
レイアウトの情報はレイアウト情報ファイルＦ４ｍに格
納される。

【００４３】次にステップＳ１０６では、レイアウト情
報ファイルＦ４ｍ内のレイアウト情報と、電流データ類
ファイルＦ２ｃのライブラリ情報と、モジュールのデー
タパターンファイルＦ３ｂｍ内のデータパターンとを用
いて、時間に対する電流シミュレーションを実行する。
この計算結果はステップＳ１０７でシミュレーションデ
ータファイルＦ５ａｍに保存される。

【００４４】次にステップＳ１０８では、シミュレーシ
ョンデータファイルＦ５ａｍのデータを用いて、各種の
物理量に対する分布図を作成する。ステップＳ１０８で
作成される分布図には、例えば、図８（ａ）に示すある
時間ｔ１における電流分布図、図８（ｂ）に示す平均電
流分布図、図９（ａ）に示すある時間ｔ１における熱分
布図、図９（ｂ）に示す平均熱分布図、図１０（ａ）に
示すある時間ｔ１における電位降下分布図、図１０
（ｂ）に示す平均電位降下分布図、図１１（ａ）に示す
ある時間ｔ１における消費電力分布図、及び図１１
（ｂ）に示す平均消費電力分布図等々がある。

【００４５】図８〜図１１における分布図の表示は該物
理量の値により基本セル毎の模様により識別表示してい
る。また、熱分布図及び平均熱分布図は、それぞれ電流
分布データ及び平均電流分布データにより計算されたも
のである。

【００４６】尚、図８〜図１１において、図１０はモジ
ュールの中央に電源供給する場合であり、その他はモジ
ュールの外側から電源を供給した場合の例を示してい
る。作成された分布図データは、ステップＳ１０９でレ
イアウト図データと共に分布図データファイルＦ５ｂｍ
に保存される。

【００４７】ステップＳ１１０では、対話形式により設
計者が、或いは自動的に当該装置が、分布図データファ
イルＦ５ｂｍの分布図データについて所定の仕様を満し
ているか否かを判断する。該判断の結果、例えば電源配
線に関する仕様を満たさない場合には、ステップＳ１１
１に進んで電源配線の配線幅の補強をマニュアルまたは
自動で行う。この時ステップＳ１１０またはＳ１１１で
は、該判断結果が“ＯＫ”または“ＮＧ”に関わらず、
結果データが補助的に分布図データファイルＦ５ｂｍ内
の情報に加味される。

【００４８】ステップＳ１１１において、電源配線幅の
補強が適切でないと判断された場合には、更に図３のス
テップＳ１１２に進んで、モジュールの再レイアウトを
行う。ここでは、再レイアウトの結果、図７（ｃ）に示
すような乗算器モジュールの２次元レイアウトとなった
とする。また、再レイアウト結果の情報はレイアウト情
報ファイルＦ４ｍに格納される。

【００４９】次にステップＳ１１３では、再レイアウト
によるレイアウト情報を過去のレイアウト情報と対比し
て、比較、検証等をマニュアルまたは自動で行う。また
ステップＳ１１３では、再レイアウトによっても２次元
レイアウトが変わっていなかったり、変更が僅かである
場合には、レイアウト情報ファイルＦ４ｍのデータから
検証を行う。

【００５０】比較検証結果が“ＯＫ”の場合にはステッ
プＳ１１４に進み、ステップＳ１０６と同様に時間に対
する電流シミュレーションを実行する。また、計算結果
はステップＳ１１５でシミュレーションデータファイル
Ｆ７ａｍに保存される。

【００５１】ステップＳ１１６においてもステップＳ１
０８と同様に、シミュレーションデータファイルＦ７ａ
ｍのデータを用いて、各種の物理量に対する分布図を作
成する。

【００５２】ここで作成される分布図には、例えば、図
１２（ａ）に示すある時間ｔ１における電流分布図、図
１２（ｂ）に示す平均電流分布図、図１３（ａ）に示す
ある時間ｔ１における熱分布図、図１３（ｂ）に示す平
均熱分布図、図１４（ａ）に示すある時間ｔ１における
電位降下分布図、図１４（ｂ）に示す平均電位降下分布
図、図１５（ａ）に示すある時間ｔ１における消費電力
分布図、及び図１５（ｂ）に示す平均消費電力分布図等
々がある。尚、図１２〜図１５における分布図の表示は
該物理量の値により基本セル毎の模様により識別表示し
ている。

【００５３】作成された分布図データは、ステップＳ１
１７でレイアウト図データと共に分布図データファイル
Ｆ７ｂｍに保存される。ステップＳ１１８及びＳ１１９
の処理は、ステップＳ１１０及びＳ１１１の処理と同様
である。

【００５４】分布図データファイルＦ７ｂｍが所定の仕
様を満たすまで、再レイアウト決定手段９、再シミュレ
ーション手段１１、及び再出力手段１３によりステップ
Ｓ１１２〜Ｓ１１９の処理を繰り返し行う。第２実施例 本実施例の半導体集積回路のレイアウト設計支援装置で
は、第１の設計単位がモジュールで、第２の設計単位が
チップであり、チップ内のモジュールのレイアウト設計
を支援するものである。

【００５５】図１６及び図１７は本実施例の半導体集積
回路のレイアウト設計支援装置におけるレイアウト設計
支援処理のフローチャートである。以下、このフローチ
ャートを用いて処理動作を詳細に説明する。

【００５６】尚、本実施例では、第１設計情報ファイル
Ｆ１および諸物理量の時間的物理情報ファイルＦ２は各
モジュールのレイアウト及びデータパターンに対応した
各種分布図データファイルＦ２ｍに対応して、第２設計
情報ファイルＦ３はモジュール間（チップ）のネットリ
ストファイルＦ３ａｔ及びチップレベルのデータパター
ンファイルＦ３ｂｔで、レイアウトの情報ファイルＦ４
及びＦ６はレイアウト情報ファイルＦ４ｔで、諸物理量
の分布情報ファイルＦ５はシミュレーションデータファ
イルＦ５ａｔ及び分布図データファイルＦ５ｂｔで、更
に再レイアウトにおける諸物理量の分布情報ファイルＦ
７はシミュレーションデータファイルＦ７ａｔ及び分布
図データファイルＦ７ｂｔでそれぞれ実現されている。

【００５７】図１６及び図１７の処理手順では、モジュ
ール内のセルのレイアウト設計を支援する第１実施例の
半導体集積回路のレイアウト設計支援装置により、チッ
プ内に含まれる乗算器、ＲＡＭ、命令キャッシュ、シフ
タ等の各モジュールにおける２次元レイアウトが決定さ
れ、各モジュールのレイアウト及びデータパターンに対
応した各種分布図データファイルＦ２ｍが作成された時
点を、当該第２実施例の半導体集積回路のレイアウト設
計支援装置における処理の開始点であるとしている。

【００５８】先ずステップＳ２２１では、設計者が決め
たモジュール間のネットリストファイルＦ３ａｔに基づ
き、論理シミュレーションを行い、実際に有り得るデー
タパターンを作成してチップレベルのデータパターンフ
ァイルＦ３ｂｔに格納する。

【００５９】ステップＳ２０５では、モジュール間のネ
ットリストファイルＦ３ａｔに従ってチップのレイアウ
トの決定を行う。図１８（ａ）に、当該ステップで決定
されたチップの２次元レイアウト図を示す。図中、Ｍ１
〜Ｍ９は各種モジュールである。また、ここで決定され
たレイアウト情報はレイアウト情報ファイルＦ４ｔに格
納される。

【００６０】次にステップＳ２０６では、２次元レイア
ウトにおけるモジュールのレイアウト情報ファイルＦ４
ｔ内のレイアウト情報と、各種分布図データファイルＦ
２ｍの情報と、チップレベルのデータパターンファイル
Ｆ３ｂｔ内のデータパターンとを用いて、時間に対する
電流シミュレーションを実行する。この計算結果はステ
ップＳ２０７でシミュレーションデータファイルＦ５ａ
ｔに保存される。

【００６１】次にステップＳ２０８では、シミュレーシ
ョンデータファイルＦ５ａｔのデータを用いて、各種の
物理量に対する分布図を作成する。作成された分布図デ
ータは、ステップＳ２０９でレイアウト図データと共に
分布図データファイルＦ５ｂｔに保存される。

【００６２】ステップＳ２０８で作成される分布図に
は、例えば図１９に示すようなものがある。図１９
（ａ）は、ある時刻ｔ１における電位降下分布図であ
り、各モジュール内の電位降下分布を第１実施例で得ら
れたモジュールの分布図情報を用いて色の濃淡により識
別表示している。また図１９（ｂ）は、平均電位降下分
布図であり、各モジュールの平均電位降下を模様により
識別表示している。

【００６３】ステップＳ２１０では、ステップＳ２０８
で作成された種々の分布図に基づき、例えば設計者が分
布状況をチェックする。ここで例えば電源配線に関する
仕様を満たさないと判断された場合には、ステップＳ２
１１に進んで電源配線の配線幅の補強を行う。該補強が
適切な場合には当該レイアウト設計を終了する。

【００６４】図１８（ｂ）は、ステップＳ２１１で電源
配線幅の補強を行った場合の平均電位降下分布図を示し
ている。またステップＳ２１１で適切でないと判断され
た場合には、更に図１７のステップＳ２１２に進んで、
分布図データファイルＦ５ｂｔまたはＦ７ｂｔが所定の
仕様を満たすまで、再レイアウト決定手段９、再シミュ
レーション手段１１、及び再出力手段１３によりステッ
プＳ２１２〜Ｓ２１９の処理（ステップＳ２０５〜Ｓ２
１１と同様の処理）を繰り返し行う。

【００６５】尚、以上説明した処理は、対話形式による
半自動的な処理で行うが、当該レイアウト設計支援装置
に例えば優れた知識ベースを有する人工知能等を備える
場合には、可能な処理については自動的な処理とするこ
とも考えられる。第３実施例 本実施例の半導体集積回路のレイアウト設計支援装置で
は、第１の設計単位がチップで、第２の設計単位がウエ
ハーであり、ウエハー内のチップのレイアウト設計を支
援するものである。

【００６６】図２０及び図２１は本実施例の半導体集積
回路のレイアウト設計支援装置におけるレイアウト設計
支援処理のフローチャートである。以下、このフローチ
ャートを用いて処理動作を詳細に説明する。

【００６７】尚、本実施例では、第１設計情報ファイル
Ｆ１および諸物理量の時間的物理情報ファイルＦ２は各
チップのレイアウト及びデータパターンに対応した各種
分布図データファイルＦ２ｔで、第２設計情報ファイル
Ｆ３はチップ間（ウエハースケール）のネットリストフ
ァイルＦ３ａｗ及びウエハースケールのデータパターン
ファイルＦ３ｂｗで、レイアウトの情報ファイルＦ４及
びＦ６はレイアウト情報ファイルＦ４ｗで、諸物理量の
分布情報ファイルＦ５はシミュレーションデータファイ
ルＦ５ａｗ及び分布図データファイルＦ５ｂｗで、更に
再レイアウトにおける諸物理量の分布情報ファイルＦ７
はシミュレーションデータファイルＦ７ａｗ及び分布図
データファイルＦ７ｂｗでそれぞれ実現されている。

【００６８】図２０及び図２１の処理手順では、チップ
内のモジュールのレイアウト設計を支援する第２実施例
の半導体集積回路のレイアウト設計支援装置により、各
チップ毎に、乗算器、ＲＡＭ、命令キャッシュ、シフタ
等の各モジュールによる２次元レイアウトが決定され、
各チップのレイアウト及びデータパターンに対応した各
種分布図データファイルＦ２ｔが作成された時点を、当
該第３実施例の半導体集積回路のレイアウト設計支援装
置における処理の開始点であるとしている。

【００６９】先ずステップＳ３２１では、設計者が決め
たチップ間のネットリストファイルＦ３ａｗに基づき、
論理シミュレーションを行い、実際に有り得るデータパ
ターンを作成してウエハースケールのデータパターンフ
ァイルＦ３ｂｗに格納する。

【００７０】ステップＳ３０５では、チップ間のネット
リストファイルＦ３ａｗに従ってチップのレイアウトの
決定を行う。図２２（ａ）に、当該ステップで決定され
たウエハースケールの２次元レイアウト図を示す。ここ
で決定されたレイアウト情報はレイアウト情報ファイル
Ｆ４ｗに格納される。

【００７１】次にステップＳ３０６では、２次元レイア
ウトにおけるチップのレイアウト情報ファイルＦ４ｗ内
のレイアウト情報と、各種分布図データファイルＦ２ｔ
の情報と、ウエハースケールのデータパターンファイル
Ｆ３ｂｗ内のデータパターンとを用いて、時間に対する
電流シミュレーションを実行する。この計算結果はステ
ップＳ３０７でシミュレーションデータファイルＦ５ａ
ｗに保存される。

【００７２】次にステップＳ３０８では、シミュレーシ
ョンデータファイルＦ５ａｗのデータを用いて、各種の
物理量に対する分布図を作成する。作成された分布図デ
ータは、ステップＳ３０９でレイアウト図データと共に
分布図データファイルＦ５ｂｗに保存される。

【００７３】ステップＳ３０８で作成される分布図に
は、例えば図２２（ｂ）に示すような、ある時刻ｔ１に
おける平均電位降下分布図等がある。同図では、各チッ
プの平均電位降下を模様により識別表示している。

【００７４】ステップＳ３１０では、ステップＳ３０８
で作成された種々の分布図に基づき、例えば設計者が分
布状況をチェックする。ここで例えば電源配線に関する
仕様を満たさないと判断された場合には、ステップＳ３
１１に進んで電源配線の配線幅の補強を行う。該補強が
適切な場合には当該レイアウト設計を終了する。

【００７５】また適切でないと判断された場合には、更
に図２１のステップＳ３１２に進んで、分布図データフ
ァイルＦ５ｂｗまたはＦ７ｂｗが所定の仕様を満たすま
で、再レイアウト決定手段９、再シミュレーション手段
１１、及び再出力手段１３によりステップＳ３１２〜Ｓ
３１９の処理（ステップＳ３０５〜Ｓ３１１と同様の処
理）を繰り返し行う。

【００７６】尚、以上説明した処理は、対話形式による
半自動的な処理で行うが、当該レイアウト設計支援装置
に例えば優れた知識ベースを有する人工知能等を備える
場合には、可能な処理については自動的な処理とするこ
とも考えられる。

【００７７】以上のように、第１、第２、または第３実
施例の半導体集積回路のレイアウト設計支援装置によれ
ば、 １） モジュール、チップ、またはウエハーのフロアプ
ラン決定後、或いはその決定過程において、電源に関し
て、該モジュール、チップ、またはウエハー内につい
て、電位降下、電流、平均消費電流、熱発生、または消
費電力等々の諸物理量の分布を、２次元の識別表示若し
くは３次元グラフによって、ある時間（ｔ１）について
の諸物理量データを、２次元レイアウト上の位置情報と
合わせて設計者に示すこととしているので、問題のある
箇所を設計者に対して容易に示すことができる、従来、
あまり正確に示されていなかった電源変動や熱の集中箇
所についてセル再配置や電源配線の修正処理を短時間に
しかも的確に行うことができ、より安定した電源をモジ
ュール、チップ、またはウエハーに供給可能なレイアウ
ト設計を支援できる。 ２） また、電源に関するフロアプランについて、従来
の机上での決定を計算機上で自動的な処理で、或いは画
面上の対話処理による半自動的な処理で行うので、当該
レイアウト設計の過程で各種試みたフロアプランデータ
全てを、的確に且つ短時間で確認でき、更に統一された
データベースシステム等で管理することによりより容易
な管理、保守が可能となる。

【００７８】

【発明の効果】以上説明したように、本発明によれば、
先ず時間的物理情報作成手段により、第１の設計階層で
備える第１の設計単位に関する第１設計情報に基づき、
第１の設計単位毎に、所定の入出力信号に対応し時間を
パラメータとする諸物理量の時間的物理情報を作成し、
次にレイアウト決定手段により、前記第１の設計階層よ
り上位の第２の設計階層で備える第２の設計単位に関す
る設計情報に基づき、第２の設計単位内における第１の
設計単位のレイアウトを決定し、次にシミュレーション
手段により、第１の設計単位の時間的物理情報及びレイ
アウト決定手段３で得られたレイアウト情報に基づき、
シミュレーションを行うことにより、当該レイアウトに
おける前記第１設計単位に関する諸物理量の分布情報を
得て、更に出力手段により、前記分布情報から物理量毎
の分布図を出力し、諸物理量の分布情報が所定の仕様を
満たさない場合には、再レイアウト決定手段により、第
２の設計単位内における第１の設計単位のレイアウトを
再決定し、再シミュレーション手段により、第１の設計
単位の時間的物理情報及び再レイアウト決定手段９で得
られたレイアウト情報に基づき、シミュレーションを行
うことにより、当該レイアウトにおける第１設計単位に
関する諸物理量の分布情報を得て、更に再出力手段によ
り、再シミュレーション手段で得られた分布情報から物
理量毎の分布図を出力することとし、諸物理量の分布情
報が所定の仕様を満たすまで、再レイアウト決定手段、
再シミュレーション手段、及び再出力手段の処理を繰り
返し行うこととしたので、出力された物理量毎の分布図
に基づいて、モジュール及びチップ全体における電源配
線の設計、或いは電源に関するフロアプランの決定等
を、対話形式による半自動的な処理、または自動的な処
理による諸物理量の分布情報の所定仕様に対する判断で
行うことにより、これらレイアウトまたはフロアプラン
等の決定をより的確且つ厳密に支援することができ、半
導体集積回路のレイアウト設計期間を短縮化し得る半導
体集積回路のレイアウト設計支援装置を提供することが
できる。

【００７９】また、本発明によれば、第１の設計単位が
セルで、第２の設計単位が機能モジュールであるモジュ
ール内のセルのレイアウト設計を支援する装置、第１の
設計単位が機能モジュールで、第２の設計単位がチップ
であるチップ内のモジュールのレイアウト設計を支援す
る装置、並びに、第１の設計単位がチップで、第２の設
計単位がウエハーであるウエハー内のチップのレイアウ
ト設計を支援する装置をそれぞれ実現でき、更に、これ
ら装置を連結して半導体集積回路のレイアウト設計支援
装置を構成することにより、階層設計における下位レベ
ルのモジュールから最上位レベルのウエハーに至るまで
のレイアウト設計を一貫して支援し得る半導体集積回路
のレイアウト設計支援装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の原理説明図であり、第１、第２、及び
第３実施例に係る半導体集積回路のレイアウト設計支援
装置の基本的な構成図である。

【図２】第１実施例の半導体集積回路のレイアウト設計
支援装置におけるレイアウト設計支援処理のフローチャ
ート（その１）である。

【図３】第１実施例の半導体集積回路のレイアウト設計
支援装置におけるレイアウト設計支援処理のフローチャ
ート（その２）である。

【図４】図４（ａ）は基本セル（インバータ）の回路構
成図、図４（ｂ）は基本セル（インバータ）の時間関数
データの説明図、図４（ｃ）は基本セル（インバータ）
のＰＭＯＳトランジスタの時間パラメータとした電流デ
ータの特性図である。

【図５】図５（ａ）はバッファ回路の２次元レイアウト
図、図５（ｂ）はある時刻ｔ１におけるＰＭＯＳトラン
ジスタの電流分布を２次元レイアウト表示した分布図、
図５（ｃ）ある時刻ｔ１におけるＰＭＯＳトランジスタ
の電流分布を３次元グラフ表示した分布図である。

【図６】図６（ａ）電源配線のレイアウト図、図６
（ｂ）はある時刻ｔ１における電位降下分布を３次元グ
ラフ表示した分布図である。

【図７】図７（ａ）は乗算器モジュールの基本セル説明
図、図７（ｂ）は乗算器モジュールの２次元レイアウト
図、図７（ｃ）は再レイアウトによる乗算器モジュール
の２次元レイアウト図である。

【図８】分布図の例（その１）であり、図８（ａ）はあ
る時間ｔ１における電流分布図、図８（ｂ）は平均電流
分布図である。

【図９】分布図の例（その２）であり、図９（ａ）はあ
る時間ｔ１における熱分布図、図９（ｂ）は平均熱分布
図である。

【図１０】分布図の例（その３）であり、図１０（ａ）
はある時間ｔ１における電位降下分布図、図１０（ｂ）
は平均電位降下分布図である。

【図１１】分布図の例（その４）であり、図１１（ａ）
はある時間ｔ１における消費電力分布図、図１１（ｂ）
は平均消費電力分布図である。

【図１２】レイアウト修正後の分布図の例（その１）で
あり、図１２（ａ）はある時間ｔ１における電流分布
図、図１２（ｂ）は平均電流分布図である。

【図１３】レイアウト修正後の分布図の例（その２）で
あり、図１３（ａ）はある時間ｔ１における熱分布図、
図１３（ｂ）は平均熱分布図である。

【図１４】レイアウト修正後の分布図の例（その３）で
あり、図１４（ａ）はある時間ｔ１における電位降下分
布図、図１４（ｂ）は平均電位降下分布図である。

【図１５】レイアウト修正後の分布図の例（その４）で
あり、図１５（ａ）はある時間ｔ１における消費電力分
布図、図１５（ｂ）は平均消費電力分布図である。

【図１６】第２実施例の半導体集積回路のレイアウト設
計支援装置におけるレイアウト設計支援処理のフローチ
ャート（その１）である。

【図１７】第２実施例の半導体集積回路のレイアウト設
計支援装置におけるレイアウト設計支援処理のフローチ
ャート（その２）である。

【図１８】図１８（ａ）はチップの２次元レイアウト
図、図１８（ｂ）は電源配線の修正補正後のの平均電位
降下分布図である。

【図１９】チップレイアウト設計における分布図の例で
あり、図１９（ａ）はある時刻ｔ１における電位降下分
布図、図１９（ｂ）は平均電位降下分布図である。

【図２０】第３実施例の半導体集積回路のレイアウト設
計支援装置におけるレイアウト設計支援処理のフローチ
ャート（その１）である。

【図２１】第３実施例の半導体集積回路のレイアウト設
計支援装置におけるレイアウト設計支援処理のフローチ
ャート（その２）である。

【図２２】図２２（ａ）はウエハースケールの２次元レ
イアウト図、図２２（ｂ）はある時刻ｔ１における平均
電位降下分布図である。

【符号の説明】

１…時間的物理情報作成手段 ３…レイアウト決定手段 ５…シミュレーション手段 ７…出力手段 ９…再レイアウト決定手段 １１…再シミュレーション手段 １３…再出力手段 Ａ，Ｂ，Ｃ，Ｄ…その他のモジュール Ｆ１…第１の設計階層で備える第１の設計単位に関する
第１設計情報ファイル Ｆ１ｃ…セル情報ファイル Ｆ２…諸物理量の時間的物理情報ファイル Ｆ２ｃ…各セルの時間軸の電流データ類ファイル Ｆ２ｍ…各モジュールのレイアウト及びデータパターン
に対応した各種分布図データファイル Ｆ２ｔ…各チップのレイアウト及びデータパターンに対
応した各種分布図データファイル Ｆ３…第２の設計階層で備える第２の設計単位に関する
設計情報ファイル Ｆ３ａｍ…モジュールのネットリストファイル Ｆ３ｂｍ…モジュールのデータパターンファイル Ｆ３ａｔ…モジュール間（チップ）のネットリストファ
イル Ｆ３ｂｔ…チップレベルのデータパターンファイル Ｆ３ａｗ…チップ間（ウエハースケール）のネットリス
トファイル Ｆ３ｂｗ…ウエハースケールのデータパターンファイル Ｆ４…レイアウト決定手段３で得られるレイアウトの情
報ファイル Ｆ４ｍ，Ｆ４ｔ，Ｆ４ｗ…レイアウト情報ファイル Ｆ５…第１設計単位に関する諸物理量の分布情報ファイ
ル Ｆ５ａｍ，Ｆ５ａｔ，Ｆ５ａｗ…シミュレーションデー
タファイル Ｆ５ｂｍ，Ｆ５ｂｔ，Ｆ５ｂｗ…分布図データファイル Ｆ６…再レイアウト決定手段９で得られるレイアウトの
情報ファイル Ｆ７…再レイアウトにおける第１設計単位に関する諸物
理量の分布情報ファイル Ｆ７ａｍ，Ｆ７ａｔ，Ｆ７ａｗ…シミュレーションデー
タファイル Ｆ７ｂｍ，Ｆ７ｂｔ，Ｆ７ｂｗ…分布図データファイル ＦＡ…乗算器モジュール Ｓ１，Ｓ２，Ｓ３…セル Ｍ１〜Ｍ９…モジュール INPUT(t)，in(t) …入力信号 OUTPUT(t) ，out(t)…出力信号

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数の設計階層を有し、各設計階層毎に
   当該設計階層の設計単位に関する設計情報を備える半導
   体集積回路のレイアウト設計支援装置において、 第１の設計階層で備える第１の設計単位に関する第１設
   計情報（Ｆ１）に基づき、第１の設計単位毎に、所定の
   入出力信号に対応し時間をパラメータとする諸物理量の
   時間的物理情報（Ｆ２）を作成する時間的物理情報作成
   手段（１）と、前記第１の設計階層より上位の第２の設
   計階層で備える第２の設計単位に関する第２設計情報
   （Ｆ３）に基づき、第２の設計単位内における第１の設
   計単位のレイアウトを決定するレイアウト決定手段
   （３）と、 前記第１の設計単位の時間的物理情報（Ｆ２）及び前記
   レイアウト決定手段（３）で得られたレイアウト情報
   （Ｆ４）に基づき、シミュレーションを行うことによ
   り、当該レイアウトにおける前記第１設計単位に関する
   諸物理量の分布情報（Ｆ５）を得るシミュレーション手
   段（５）と、 前記分布情報（Ｆ５）から物理量毎の分布図を出力する
   出力手段（７）と、を有することを特徴とする半導体集
   積回路のレイアウト設計支援装置。
2. 【請求項２】 前記半導体集積回路のレイアウト設計支
   援装置は、 前記諸物理量の分布情報（Ｆ５）が所定の仕様を満たさ
   ない場合には、第２の設計単位内における第１の設計単
   位のレイアウトを再決定する再レイアウト決定手段
   （９）と、 前記第１の設計単位の時間的物理情報（Ｆ２）及び前記
   再レイアウト決定手段（９）で得られたレイアウト情報
   （Ｆ６）に基づき、シミュレーションを行うことによ
   り、当該レイアウトにおける前記第１設計単位に関する
   諸物理量の分布情報（Ｆ７）を得る再シミュレーション
   手段（１１）と、 前記再シミュレーション手段（１１）で得られた分布情
   報（Ｆ７）から物理量毎の分布図を出力する再出力手段
   （１３）とを有し、 前記諸物理量の分布情報（Ｆ５またはＦ７）が所定の仕
   様を満たすまで、前記再レイアウト決定手段（９）、前
   記再シミュレーション手段（１１）、及び前記再出力手
   段（１３）の処理を繰り返し行うことを特徴とする請求
   項１に記載の半導体集積回路のレイアウト設計支援装
   置。
3. 【請求項３】 前記第１の設計単位がセルであり、前記
   第２の設計単位が機能モジュールであることを特徴とす
   る請求項１または２に記載の半導体集積回路のレイアウ
   ト設計支援装置。
4. 【請求項４】 前記第１の設計単位が機能モジュールで
   あり、前記第２の設計単位がチップであることを特徴と
   する請求項１または２に記載の半導体集積回路のレイア
   ウト設計支援装置。
5. 【請求項５】 前記第１の設計単位がチップであり、前
   記第２の設計単位がウエハーであることを特徴とする請
   求項１または２に記載の半導体集積回路のレイアウト設
   計支援装置。