JPH07261947A - 記憶サブシステム及び関連する装置／方法 - Google Patents

Abstract

(57)【要約】 【目的】 コンピュータ・システムにおいて、データを
記憶するための改善された方法及び装置を提供する。 【構成】 異なるユニット上のデータ・ブロックを独立
にアクセスし、データ保護のためにパリティ・ブロック
を使用するディスク記憶ユニットの冗長アレイにおい
て、パリティ・ブロックがそれぞれのディスク・ユニッ
トの特定のアドレス範囲（配列の行）に制限され、各行
は複数のパリティ・ブロックを含む。各パリティ・ブロ
ックは、配列の対角線上に配置されるデータ・ブロック
のストライプの排他的論理和を示す。データ・アクセス
が特定の行における参照の局所性を示す場合、この構成
は従来のＲＡＩＤレベル５よりも均等に、パリティ更新
の負荷を分散する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコンピュータ・データ記
憶装置に関し、特に、一般に"ＲＡＩＤ"として知られる
直接アクセス記憶装置のアレイに関する。

【０００２】

【従来の技術】最近の拡張データ記憶装置のニーズは、
大容量マス・データ記憶装置を要求する。一般的な記憶
装置は磁気ディスク・ドライブであり、多くのパーツを
含む機械の複雑なユニットは故障し易い。典型的なコン
ピュータ・システムは複数のこうしたユニットを含む。
単一の記憶ユニットの故障はシステムにとって非常に破
壊的な事象である。多くのシステムは、欠陥ユニットが
修復されるか置換されて、失われたデータが復元される
まで動作することができない。

【０００３】コンピュータ・システムが大規模化、高速
化及び高信頼性化したため、記憶装置の記憶容量、スピ
ード及び信頼性に対するニーズもそれに伴い増大した。
記憶容量を増大するために単に記憶ユニットを追加する
ことは、任意の１つのユニットが故障する確率をそれに
対応して増加させる。一方、他の改善無しに既存のユニ
ットのサイズを増大すると、スピードを低減し、信頼性
を改善しない傾向がある。

【０００４】最近、特定のレベルのデータ冗長性を提供
するように構成される直接アクセス記憶装置のアレイが
注目されている。こうしたアレイは一般に"ＲＡＩＤ"
（Redundant Array of Inexpensive（or Independent）
Disks）として知られる。異なる形式の冗長性を提供す
る様々なタイプのＲＡＩＤが、Patterson、Gibson及びK
atzによる"A Case for Redundant Arrays of Inexpensi
ve Disks（RAID）"（ＡＣＭ ＳＩＧＭＯＤ会議、１９
８８年６月）で述べられている。Pattersonらは、レベ
ル１乃至５に指定される５つのタイプのＲＡＩＤに分類
する。そして、Pattersonの命名法が業界標準となっ
た。

【０００５】ＲＡＩＤの根元的な理論は、多数の比較的
安価で小型のディスク・ドライブが、単一の大きな高価
なドライブを提供することができるというものである。
小型のドライブは、全てがデータを同時に読出すまたは
書込む（"アクセス"する）ので高速である。結局、小さ
なドライブはコストが掛からないため、特定の記憶管理
技術との組合わせにより、余分な（冗長な）ディスク・
ドライブを含むことが可能であり、システムは小さなド
ライブの１つが故障しても、その上に記憶されるデータ
を回復することができる。ＲＡＩＤは容量、性能及び信
頼性の向上を可能にする。

【０００６】Pattersonの命名法によると、ＲＡＩＤレ
ベル３以上（ＲＡＩＤ−３、ＲＡＩＤ−４、ＲＡＩＤ−
５）は、データ冗長性のためのパリティ・レコードを使
用する。パリティ・レコードは、アレイ内の異なる記憶
ユニット上の特定の位置に記憶される全てのデータ・レ
コードの排他的論理和から形成される。換言すると、Ｎ
個の記憶ユニットのアレイでは、ある記憶ユニット上の
特定の位置のデータ・ブロックの各ビットが、（Ｎ−
１）個の記憶ユニットのグループのその位置のあらゆる
他のビットと排他的論理和されて、パリティ・ビット・
ブロックが生成される。パリティ・ビット・ブロックは
次に、残りのＮ番目の記憶ユニット上の同一の位置に記
憶される。アレイ内の任意の記憶ユニットが故障する
と、故障したユニット上の任意の位置に含まれるデータ
が、残りの装置上の同一の位置のデータ・ブロックと、
それらに対応するパリティ・ブロックとの排他的論理和
を取ることにより再生される。

【０００７】ＲＡＩＤ−３では、異なるディスク・ドラ
イブ上の全ての読取り／書込みアクチュエータが、各ド
ライブの同一の位置上のデータをアクセスするように調
和して動作する。ＲＡＩＤ−４及びＲＡＩＤ−５は、デ
ィスク・ドライブ・ユニット内で独立に動作する読取り
／書込みアクチュエータにより、更に特徴化される。換
言すると、あるディスク・ドライブ・ユニットの各読取
り／書込みヘッドは、アレイ内の他のユニットがデータ
をアクセスする箇所に関係なく、自由にディスク上の任
意の箇所のデータをアクセスする。

【０００８】独立の読取り／書込みを有するパリティ保
護ディスク・アレイ（すなわちＲＡＩＤ−４またはＲＡ
ＩＤ−５）で遭遇する１つの問題は、データ・ブロック
が書込まれる度に実行される、パリティ・ブロックの更
新に関連するオーバヘッドである。通常、書込まれるデ
ータ・ブロックが最初に読出され、新データと排他的論
理和された旧データが変更マスクを生成する。パリティ
・ブロックが次に読出され、変更マスクと排他的論理和
されて新パリティ・データが生成される。データ及びパ
リティ・ブロックが次に書込まれる。従って、データが
更新される度に、２回の読出しオペレーション及び２回
の書込みオペレーションが要求される。

【０００９】ＲＡＩＤ−３及びＲＡＩＤ−４では、パリ
ティ・レコードは単一のディスク・ユニット上に記憶さ
れる。Clarkらによる米国特許第４７６１７８５号は、
パリティ・ブロックが実質的にアレイ内のディスク記憶
ユニット間で均等に分散される独立の読取り／書込みア
レイのタイプを開示する。パリティ・ブロックの分散
は、アレイ内のディスク間で、パリティの更新のための
負荷を幾分均等に配分し、それにより、単一の専用のデ
ィスク・ドライブ・ユニット上に全てのパリティ・レコ
ードが保持される時に生じる、潜在的な性能のボトルネ
ックを回避する。PattersonらはClarkアレイＲＡＩＤ−
５を指定した。ＲＡＩＤ−５はPattersonにより述べら
れる最も高度なレベルのＲＡＩＤであり、他のパリティ
保護ＲＡＩＤよりも改善された性能を提供する。

【００１０】理論的には、Clarkにより述べられるＲＡ
ＩＤ−５は、全てのディスク・ドライブ間で、パリティ
更新の負荷を均等化する。しかしながら、実際のシステ
ムでは、この負荷を完全に均等に配分することは困難で
ある。データ記憶アクセスは、"局所性"として知られる
現象を示す傾向がある。すなわち、ディスク・アレイに
記憶される一部のデータが、他のデータよりもより頻繁
にアクセスされる。より頻繁にアクセスされるデータ
は、一緒にまとめられる傾向がある。結果的に、最も頻
繁にアクセスされるデータに対応するパリティ・ブロッ
クを有するディスク・ユニットが、パリティ更新負荷に
関するその"公平な配分（fair share）"より多くを請け
負うことになる。

【００１１】

【発明が解決しようとする課題】本発明の目的は、コン
ピュータ・システムにおいて、データを記憶するための
改善された方法及び装置を提供することである。

【００１２】本発明の別の目的は、コンピュータ・シス
テムにおける記憶装置の冗長アレイを管理する改善され
た方法及び装置を提供することである。

【００１３】更に本発明の別の目的は、記憶装置の冗長
アレイを有するコンピュータ・システムの性能を向上す
ることである。

【００１４】更に本発明の別の目的は、記憶装置がデー
タを独立にアクセスする記憶装置の冗長アレイを有する
コンピュータ・システムにおいて、異なる記憶装置間で
データ・アクセス・オペレーションをより均等に分散す
ることである。

【００１５】更に本発明の別の目的は、記憶装置の冗長
アレイにおいて、パリティ・ブロックの競合を低減する
ことである。

【００１６】

【課題を解決するための手段】アレイ記憶制御装置が、
アレイ内の複数のデータ記憶ユニットをサービスする。
特にアレイは、好適には、続く段落で述べられるように
変更されるＲＡＩＤ−５である。すなわち、制御装置上
に存在する記憶装置管理機構が、自身がサービスする記
憶ユニット上のパリティ・レコードを保守する。各デー
タ記憶ユニットは、他のデータ記憶ユニットと同時にデ
ータをアクセスするが、他の記憶ユニットによるアクセ
スとは独立の位置に対してこれを実行する。パリティ・
レコードが異なるディスク・ユニット間で分散される。

【００１７】Clarkにより開示されるＲＡＩＤ−５とは
異なり、本発明によるパリティ・レコードは、対角の"
ストライプ"に沿うデータの排他的論理和により生成さ
れ、アドレス・マトリックス内の"パリティ"行に沿って
記憶される。すなわち、アレイ内のデータ・アドレスが
２次元アドレス・マトリックスとして表され、マトリッ
クスの各列が異なるディスク・ユニットを表し、各行が
ディスク・ユニット上のアドレス空間（ブロック）の範
囲を表す場合、Clarkはマトリックスの水平行に沿って
データ・ブロックを排他的論理和することにより、パリ
ティを生成する。しかしながら、本発明によれば、パリ
ティがマトリックスの対角線に沿う異なるブロックの排
他的論理和により生成される。

【００１８】異なるディスク・ユニット間でパリティ・
ブロックを分散するために、Clarkはそれらをマトリッ
クスの対角線に沿って配列する。しかしながら、本発明
によれば、パリティは対角線に沿って計算されるので、
パリティ・ブロックを対角線上に配列する必要はない。
パリティ・ブロックをマトリックスの１行または複数行
に配列することが可能になるだけでなく、このようにす
ることが望ましい。

【００１９】ほとんどのＲＡＩＤでは、連続論理アドレ
スを有するブロックが同一行を横断して配置される。デ
ータ・アクセスが"局所性"を示す場合、特定の行がより
多くのデータ・アクセスを有する。ClarkのＲＡＩＤ−
５構成では、この行のパリティ・ブロックがより頻繁に
更新され、その結果、性能的なボトルネックとなる。し
かしながら、本発明によれば、任意の単一行に対応して
パリティ・ブロックは存在しない。最も頻繁にアクセス
されるパリティ・レコードが、行を通過する対角線に沿
う排他的論理和により形成され、結果のパリティ・ブロ
ックが異なるデータ記憶ユニットの間で分散される。好
適には、対応するパリティ・ブロックを同一のディスク
装置上に有する単一のディスク装置（列）上の連続デー
タの発生を低減するために、対角パリティ・ストライプ
は更にシフトされる。

【００２０】パリティ・ブロックをマトリックスの行に
配列すると、更に性能的な利点が提供される。マトリッ
クスの"行"は、各ディスク・ドライブの同一の物理アド
レス範囲すなわちディスク表面の環状領域に対応する。
パリティ・ブロックは、従って、物理表面の特定の論理
アドレス範囲及び特定の物理領域に制限される。アプリ
ケーションに依存して、これはアドレス変換及びアレイ
の変更を単純化したり、性能を改善する。

【００２１】

【実施例】図１は、本発明の好適な実施例のコンピュー
タ・システム１００の主要コンポーネントのブロック図
を示す。システム中央処理ユニット（ＣＰＵ）１０１及
びシステム・メモリ１０２は、インタフェース・ユニッ
ト１０３を介してシステム・バス１０４に結合される。
システム・バス１０４は、コンピュータ・システム１０
０の様々なコンポーネント間で通信するために使用され
る。複数の入出力プロセッサ１０５乃至１０７がシステ
ム・バス１０４に接続される。入出力プロセッサ１０５
乃至１０７は、記憶装置、ワークステーション、ローカ
ル・エリア・ネットワーク（ＬＡＮ）及び他のシステム
とのデータの通信を処理する。特に、ディスク・アレイ
入出力プロセッサ（ＩＯＰ）１０５は、システム・バス
１０４と記憶ユニット１１１乃至１１６のアレイとの間
の通信を処理し、記憶ユニットのオペレーションを制御
する。好適な実施例では、記憶ユニット１１１乃至１１
６は、回転磁気ディスク・ドライブ記憶ユニットであ
る。６つの記憶ユニットが図１には示されるが、ＩＯＰ
１０５に接続されるユニットの実際の数は可変であるこ
とが理解されよう。また当業者には、コンピュータ・シ
ステム１００が図１に示されていない追加のコンポーネ
ントを有する場合もあり、更に例えば複数のバス、追加
のメモリ装置、複数のディスク・アレイ入出力プロセッ
サなどを有したりすることが理解されよう。好適な実施
例では、コンピュータ・システム１００はＩＢＭ ＡＳ
／４００コンピュータ・システムであるが、他のコンピ
ュータ・システムも使用可能である。

【００２２】図２は、好適な実施例によるディスク・ア
レイＩＯＰ１０５の主要コンポーネントを詳細に示すブ
ロック図である。ＩＯＰ１０５は、制御装置１０５のオ
ペレーションを指令する制御プログラムを実行するプロ
グラマブル・マイクロプロセッサ２０１を含む。好適な
実施例では、マイクロプロセッサ２０１はインテル８０
９６０マイクロプロセッサであるが、他のマイクロプロ
セッサも使用可能である。プログラマブル・マイクロプ
ロセッサ２０１は揮発性ランダム・アクセス・メモリ
（ＲＡＭ）２０２及び不揮発性フラッシュ・メモリ２０
３に接続される。システム・バス・インタフェース・ハ
ードウェア２０５は、システム・バス１０４に直接結合
され、コンピュータ・システム１００の他のパーツとの
通信を処理する。システム・バス・インタフェース・ハ
ードウェア２０５は、データ及びコマンドをシステム・
バス１０４から受信し、データ及びコマンドをＩＯＰ１
０５からシステム・バス１０４を介して他のシステム・
コンポーネントに送信するために要求されるレジスタ、
ドライバ及び他のハードウェアを含む。ＳＣＳＩインタ
フェース・ハードウェア２０６、２０７、２０８は、Ｓ
ＣＳＩ（Small Computer Systems Interface）プロトコ
ルを用いて、３つの別々のバス２０９、２１０、２１１
に沿うディスク・ドライブ・ユニットとの通信を制御す
る。"ＤＭＡ及びＸＯＲハードウェア"・ブロック２０４
として識別されるハードウェア・レジスタ及び論理回路
の特殊なセットが、データに対する排他的論理和機能を
実行し、ある制御装置要素から別の要素へデータを直接
経路指定する。データ・バッファ２１２のセットは、新
たに書込まれるデータの結果としてパリティを更新する
時、或いはデータを回復する時、中間排他的論理和結果
を保持するために使用される。不揮発性書込みキャッシ
ュ２１３は待機バッテリ・パワーを有するランダム・ア
クセス・キャッシュ・メモリである。不揮発性書込みキ
ャッシュ２１３は、後述のように、データをディスク・
ドライブに書込む時の性能を改善するために使用され
る。不揮発性書込みキャッシュ２１３は目録（ＴＯＣ：
table of contents）データ構造を含み、これはキャッ
シュの内容及び状態情報（特に、データが記憶装置に書
込まれたかどうか）をリストする。

【００２３】プログラマブル・マイクロプロセッサ２０
１は、揮発性ランダム・アクセス・メモリ２０２及び不
揮発性フラッシュ・メモリ２０３内に存在する記憶管理
制御プログラム２２１、２２２を実行することにより、
ディスク・アレイＩＯＰ１０５のオペレーションを制御
する。プログラマブル・マイクロプロセッサ２０１のた
めの記憶制御プログラム２２１、２２２の一部が、それ
ぞれＲＡＭ２０２及び不揮発性フラッシュ・メモリ２０
３に記憶される。好適には、記憶制御プログラム２２２
の比較的小さな部分が不揮発性フラッシュ・メモリ２０
３に記憶される。部分２２２はディスク・アレイＩＯＰ
１０５を初期化するために使用される。ディスク・アレ
イＩＯＰ１０５の通常のオペレーションを制御する記憶
制御プログラム２２１のより大きな部分が、ＲＡＭ２０
２に記憶される。部分２２１はディスク記憶ユニットの
１つに記憶されるか、或いはコンピュータ・システム１
００上の別の所に記憶され、システムの初期化時にＲＡ
Ｍ２０２にロードされる。ＲＡＭ２０２は、アレイ内の
各パリティ・ストライプのロック状態を記録するロック
・テーブル２２６を含む。ロックは、例えば誤ったパリ
ティを生じることになる同一のストライプ内の異なるブ
ロックへの２つの同時書込みオペレーションを阻止する
ことにより、データの保全性に影響を及ぼす可能性のあ
るデータ・ブロックへのアクセスを阻止するために使用
される。ＲＡＭ２０２及び不揮発性フラッシュ・メモリ
２０３は、記憶制御プログラム２２１、２２２のオペレ
ーションに必要な追加の構成及び状態情報（図示せず）
を含む。

【００２４】図３は、典型的なディスク・ドライブ記憶
ユニット１１１を詳細に示す。好適な実施例では、全て
のディスク・ドライブ記憶ユニット１１１乃至１１６
は、構成的に同一であり、同一のデータ容量、スピード
及び他の動作特性を有する。ディスク・ドライブ記憶ユ
ニット１１１は回転式ディスク３０１、３０２を含み、
これは共通のハブまたはスピンドル３０３に固定して取
り付けられ、スピンドルはベース３０４上に実装され
る。スピンドル３０３及び回転式ディスク３０１、３０
２は、駆動モータ（図示せず）により、一定の回転速度
で駆動される。櫛状アクチュエータ・アセンブリ３０５
が、回転式ディスク３０１、３０２の一方の側に配置さ
れる。アクチュエータ・アセンブリ３０５は電磁モータ
３０７により駆動されて、スピンドルの軸に平行なシャ
フト３０６の回りを円弧を描いて回転し、トランスジュ
ーサ・ヘッドを位置決めする。カバー（図示せず）がベ
ース３０４と嵌合し、ディスク・アセンブリ及びアクチ
ューエータ・アセンブリを保護する。ドライブのオペレ
ーションを制御し、別の装置と通信する電子モジュール
（ホスト・コンピュータなど）が、回路カード３１２に
含まれる（通常は格納装置の外側に設けられる）。複数
のヘッド／サスペンション・アセンブリ３０８が、アク
チュエータ・アセンブリ３０５の先に固定して取り付け
られる。空気力学的な読取り／書込みトランスジューサ
・ヘッド３０９が、各ヘッド／サスペンション・アセン
ブリ３０８の端部にディスク表面に近接して配置され
る。

【００２５】通常、データは各回転式ディスク３０１、
３０２の両方の平らな表面上に記録され、２つのディス
クが使用される場合には、４つのデータ記録面が形成さ
れる。しかしながら、ディスク・ドライブ内のディスク
の数は可変であり、各ディスクの両方の面を使用するこ
とは不可避でないことは理解されよう。各記録面には１
つのヘッド／サスペンション・アセンブリ３０８が存在
する。回転式ディスク３０１の記録面３１５が、図３で
は見ることができる。表面３１５は、データが記録され
る複数の同心円トラックを含む。隣接トラックのグルー
プ化は、ディスク面の環状領域を形成する。図３は、そ
れぞれがディスク表面３１５の内径、中央、及び外径に
近いところの環状領域３１６乃至３１８を示すが、更に
追加の環状領域が定義されてもよい。

【００２６】ディスク・ドライブ記憶ユニット１１１乃
至１１６上のデータは、冗長に記憶されるように保持さ
れる。すなわち、ディスク・ドライブ記憶ユニット１１
１乃至１１６のあるユニットの故障によって、データが
失われることはない。特に、ディスク・ドライブ記憶ユ
ニット１１１乃至１１６は、ＲＡＩＤレベル５における
独立のディスクの冗長アレイとして動作する。データ・
レコードがディスク・ユニット上の個別のブロックに記
憶され、各ディスク・ドライブは独立にデータをアクセ
スする。パリティ・ブロックはデータ・ブロックのセッ
トの関数として生成され、個々のパリティ・ブロックは
アレイの異なるディスク・ドライブ間で分散される。パ
リティ・ブロックがデータ・ブロックのセットの関数と
して生成される様子について、次に説明する。

【００２７】図４は、Clarkらによる米国特許第４７６
１７８５号で開示される従来技術による、４つのディス
ク・ユニット４０１乃至４０４を有するＲＡＩＤ−５デ
ィスク・アレイ内のデータ・ブロックのセット及びパリ
ティ・ブロックのマッピングを示すアドレス・マトリッ
クスである。アドレス・マトリックスの各列は、単一の
ディスク・ドライブ上のアドレス空間の総範囲を表す。
各行は、各それぞれのディスク・ユニット上の論理アド
レス空間の総範囲の同一部分（ブロック）を表す。一般
に、同一行のデータ・ブロックは、各ディスク・ユニッ
ト４０１乃至４０４の同一のそれぞれの物理位置に記憶
される（しかしながら、時に欠陥セクタのために、デー
タの小セグメントが、ディスクの予約領域に再配置され
なければならないことがある）。

【００２８】ここでは"データ・ブロック"または"パリ
ティ・ブロック"は、同一のパリティ・ストライプに属
する単一のディスク・ユニット上のアドレスの最大の連
続セットをさす。これは必ずしも、しばしばディスク・
ドライブ技術において"ブロック"として参照される（こ
こでは明確化のため"アクセス・ブロック"として参照す
る）、単一のアクセス要求によりアクセス可能な最小の
データ単位と同じである必要はない。用語"ブロック"が
単独で使用される場合、これは、ここでは前述で定義さ
れたパリティ・ブロックまたはデータ・ブロックをさす
ものとする。本発明のデータ・ブロックまたはパリティ
・ブロックは、実際に単一のアクセス・ブロックであっ
てもよいが、通常はもっと大きい。

【００２９】図４を参照すると、パリティ・ブロック４
１１、４２２、４３３、４４４が、アドレス・マトリッ
クスの対角線上に配置される。各パリティ・ブロック
は、各それぞれのディスク・ユニット上の対応するアド
レスのデータを排他的論理和することにより生成される
パリティ・レコードを記憶する。従って、パリティ・ブ
ロック４１１は、マトリックスの第１行のデータ・ブロ
ック４１２乃至４１４の排他的論理和を表す。これらは
各ディスク・ドライブ４０１乃至４０４の最低論理アド
レス範囲内に配置されるデータ・ブロックである。パリ
ティ・ブロック４２２は、第２行内のデータ・ブロック
４２１、４２３、４２４の排他的論理和であり、残りの
パリティ・ブロックについても同様にして求められる。
パリティ・ブロックのセット及びその関連データ・ブロ
ックは、時に"パリティ・ストライプ"と呼ばれる。図４
のアレイでは、アレイの各行は別々のパリティ・ストラ
イプに相当する。

【００３０】図４のパリティ・ブロック４１１、４２
２、４３３、４４４は異なるディスク・ドライブ・ユニ
ット上に分散されるが、パリティ・アクセスは必ずしも
均等には分散されない。特定の行のデータ・ブロック、
例えばブロック４１２乃至４１４が、他のデータ・ブロ
ックよりも頻繁に更新を要求する場合、対応するパリテ
ィ・ブロック４１１が他のパリティ・ブロックよりも頻
繁に更新を要求することになり、パリティ・ブロック４
１１を含むディスク・ドライブに対して不均一な配分の
負荷が課されることになる。このことはまた、パリティ
・ブロック４１１へのアクセスに対するボトルネックを
生成する可能性がある。例えば、データ・ブロック４１
２及び４１３が更新される必要がある場合に、データ・
ブロック４１３の書込みは、データ・ブロック４１２の
書込み及びブロック４１１の対応するパリティの更新の
完了を待機することが必要となる。

【００３１】本発明によれば、後述のように、パリティ
・ブロックを行に配置し、対角線に沿ってパリティを計
算することにより、上記結果が回避される。換言する
と、パリティ・ストライプがアドレス・マトリックスの
行に沿ってではなく、対角線に沿って配置されることに
なる。

【００３２】図５は、本発明の単純化した実施例によ
る、４つのディスク・ドライブ・ユニット５０１乃至５
０４上のデータ・ブロック及びパリティ・ブロックのア
レイを表す。パリティ・ブロック５４１乃至５４４は、
アドレス・マトリックスの単一の行に沿って配置され、
これはパリティ・ブロックが、この実施例においては使
用可能な論理アドレスの最高位の１／４領域に相当する
同一のアドレス範囲に配置されることを意味する。パリ
ティ・ブロック５４１はデータ・ブロック５１４、５２
３、５３２の排他的論理和を表し、これらはマトリック
スの対角線に沿って配置される。同様にパリティ・ブロ
ック５４２はデータ・ブロック５１１、５２４、５３３
の排他的論理和を表し、パリティ・ブロック５４３はデ
ータ・ブロック５１２、５２１、５３４の排他的論理和
を表し、パリティ・ブロック５４４はデータ・ブロック
５１３、５２２、５３１の排他的論理和を表す。図５に
示されるアレイは、上述の参照の局所性に関する問題を
低減することが理解されよう。例えば、データ・ブロッ
ク５１１乃至５１３（第１行の最初の３つのブロック）
が、他のデータ・ブロックよりもより頻繁に更新を要求
する場合、パリティ更新の負荷がパリティ・ブロック５
４２乃至５４４の間で分散される。

【００３３】図５に示されるパリティ・ブロック及びデ
ータ・ブロックのアレイは、本発明の最も基本的な形態
を表すが、実際にはアドレス・マッピングは、通常、よ
り複雑である。これには後述のように幾つかの理由があ
る。

【００３４】非常に大きなデータ・ブロック及びパリテ
ィ・ブロックを有することは、一般には望ましくない。
ブロックが大き過ぎると、本発明が使用されたとして
も、参照の局所性の同一の現象がディスク・ドライブ・
ユニットの不均等な利用を生じる。例えば図５のアレイ
において、各データ・ブロックはアレイ内に記憶される
総データの１／１２を表す。データ・アクセスのパター
ンが強い局所性を示すと、単一のデータ・ブロックが他
よりも頻繁にアクセスされることになり、これはもちろ
ん、そのブロックが記憶されるディスク・ユニット、及
び対応するパリティ・ブロックが記憶されるディスク・
ユニットに対しても、不均一な配分の負荷を課すことに
なる。ブロック・サイズが小さければ小さいほど、デー
タ・アクセスの分散は均等になる。しかしながら、小さ
なブロック・サイズに関しては特定の欠点が存在する。
アドレス・マップが大きくなり保持することが困難にな
る。更にブロックが小さくなると、よりデータ・アクセ
スを均等化するために複数のブロックへのアクセスが必
要となる。最適なブロック・サイズの選択は、これらの
要因及び他の要因を考慮に入れなければならない設計に
依存するが、ブロック・サイズは、通常、図５に示され
るディスク・ユニットの使用可能なアドレス空間の１／
４よりはるかに小さく設定される。

【００３５】図６は、本発明の第２の実施例によるデー
タ・ブロック及びパリティ・ブロックのアレイ６００を
示す。図６の実施例では、アレイは７つのディスク・ド
ライブ・ユニット６０１乃至６０７を含み、各ディスク
・ドライブ・ユニット６０１乃至６０７のアドレス空間
は、１６ブロックに分割される。パリティ・ブロック
は"Ｐ"指定で始まり、ディスク・ドライブ・ユニット６
０１乃至６０４のアドレス空間の最も高い１／４領域に
配置される。各パリティ・ブロックに対応するデータ・
ブロックは"Ｐ"を除いた同一の指定を有する。従って、
例えばディスク・ドライブ・ユニット６０２乃至６０７
上の"０Ａ"とラベル付けされたデータ・ブロックは、デ
ィスク・ドライブ・ユニット６０１上の"Ｐ０Ａ"とラベ
ル付けされたパリティ・ブロックに対応する。すなわち
パリティ・ブロック"Ｐ０Ａ"は、"０Ａ"とラベル付けさ
れた全てのブロックの連続的な排他的論理和により獲得
されるブロックを含む。

【００３６】図６の実施例では、パリティ・ブロックが
アレイの全てのディスク・ユニットよりも少なく制限さ
れていることが観察される。図５の実施例のように、パ
リティ・ブロックを全てのディスク・ユニット上に拡張
することも可能である。全てのユニット上にパリティを
拡張することは、理論的には、パリティ更新の負荷の分
散により、最大性能を達成することになる。図６の実施
例は、幾つかの理由により選択されている。パリティを
予め選択された数のディスク・ドライブに制限すること
により、既存のアレイにディスク・ドライブを追加する
ことが容易になる。なぜならパリティ・ブロックを移動
する必要がないからである。更にアドレス機構が容易に
なる。ディスク・ドライブ・ユニット６０１乃至６０４
は、常に使用可能な同一の量のデータを有する。コンピ
ュータ・システム１００の他のコンポーネントにとっ
て、ディスク・ドライブ・ユニット６０１乃至６０４
は、それらの実際の容量の３／４の容量を有するユニッ
トと見なされる。システムは一般に、追加の１／４のア
ドレスが存在すること、またはパリティがＩＯＰ１０５
により保持されていることを知らない。システムＣＰＵ
１０１によるあるディスク・ドライブ・ユニット６０１
乃至６０４上の特定のディスク・アドレスへのデータ・
アクセスにより、そのアドレスが書込まれる。システム
ＣＰＵ１０１が特定のアドレスのデータを指定する時の
アドレス変換の必要を回避するために、パリティ・ブロ
ックがアドレス範囲の中間領域ではなく、上位１／４領
域に配置される。

【００３７】図６に示されるアレイは、初期にはディス
ク・ドライブ・ユニット６０１乃至６０４の４つのディ
スク・ドライブだけを含むアレイと仮定する。５番目の
ディスク・ドライブ・ユニット６０５が追加されると、
ディスク・ドライブ・ユニット６０５の各データ・ブロ
ックが、パリティ・ブロックを再配置することなく、既
存のアレイのパリティ・ブロックの１つに割当てられ
る。その後、ディスク・ドライブ・ユニット６０５内の
ブロックの任意の更新は、元のディスク・ドライブ・ユ
ニット６０１乃至６０４のいずれかに配置される関連パ
リティ・ブロックの更新を要求する。ディスク・ドライ
ブ・ユニット６０６、６０７が図６のアレイに追加され
ると、これらのドライブ上のデータ・ブロックが、同様
にして既存のパリティ・ストライプに割当てられる。同
様にして、更に追加のドライブ（図示せず）を図６のア
レイに追加することも可能である。

【００３８】図７は、本発明の第３の実施例によるデー
タ・ブロック及びパリティ・ブロックのアレイ７００を
示す。図７の実施例では、図６の実施例に対して、パリ
ティ・ストライプ位置の決定に関する多少の複雑化によ
り、追加の改善が導入される。アレイ７００のパリティ
・ブロックは、図６のアレイ６００の場合と同様に、デ
ィスク・ドライブ・ユニット７０１乃至７０４上に配置
される。しかしながら、ここでは同一ディスク・ユニッ
ト上のデータの連続ブロックが、単一のディスク・ユニ
ット上のパリティ・ブロックに対応付けられるアレイと
ならないように、ストライプが幾分異なってアレイされ
る。

【００３９】図６を参照すると、ディスク・ドライブ・
ユニット６０１上のデータ・ブロック３Ａ、３Ｂ、３Ｃ
及び３Ｄは、それぞれパリティ・ブロックＰ３Ａ、Ｐ３
Ｂ、Ｐ３Ｃ及びＰ３Ｄに対応するストライプの一部であ
る。アレイ６００のパリティ・ブロックＰ３Ａ、Ｐ３
Ｂ、Ｐ３Ｃ及びＰ３Ｄは、単一のディスク・ドライブ・
ユニット６０４上に配置される。従って、隣接ブロック
３Ａ、３Ｂ、３Ｃ及び３Ｄの間で参照の局所性が存在
し、これらのブロックが頻繁にアクセスされると、対応
するパリティ・ブロックを含むディスク・ドライブ・ユ
ニット６０４に対する競合が発生する。

【００４０】図７に示されるアレイ７００では、パリテ
ィ・ブロックの第１行（すなわちパリティ・ブロックＰ
０Ａ、Ｐ１Ａ、Ｐ２Ａ及びＰ３Ａ）に対応するストライ
プは、図６のアレイ６００の場合と同様にアレイされ
る。しかしながら、残りのストライプは、同一のディス
ク・ユニット上の垂直方向に連続するブロックに対して
パリティ・ブロックを配置することを回避するために、
図示のように水平方向に"シフト"される。更にストライ
プは、対応するパリティ・ブロックを含むディスク・ユ
ニットを常にスキップするようにアレイされる。但し、
データが実際にあるディスク・ユニットから別のディス
ク・ユニットに"シフト"される訳ではなく、データ・ブ
ロックとパリティ・ブロックとの対応関係が"シフト"さ
れることが理解されよう。

【００４１】より詳細には、パリティ・ブロックの第２
行のパリティ・ブロック（すなわちパリティ・ブロック
Ｐ０Ｂ、Ｐ１Ｂ、Ｐ２Ｂ及びＰ３Ｂ）に対応する"Ｂ"行
のブロック（"Ｂ"指定のブロック）を含むパリティ・ス
トライプが"Ａ"行に対して、左に１ディスク・ユニット
分シフトされる。"Ｃ"行のブロックを含むパリティ・ス
トライプは、左に２ディスク・ユニット分シフトさ
れ、"Ｄ"行のブロックを含むパリティ・ストライプは、
左に３ディスク・ユニット分シフトされる。更に最初の
４つのディスク・ドライブ・ユニット７０１乃至７０４
の特定の行７５１乃至７５３は、データ・ブロックを同
一ディスク上のパリティ・ブロックに対応付ける（これ
はデータ冗長性の原理に反する）ことを回避するため
に、再度シフトされる。例えばＤ行に相当する行７５１
は、左に３回シフトされると、ブロック０Ｄがディスク
・ドライブ・ユニット７０１に、すなわち対応するパリ
ティ・ブロックＰ０Ｄを記憶する同一のユニットに来る
ことになる。この状況を回避するために、行７５１は左
に２回だけシフトされる。

【００４２】図８は、本発明の好適な実施例による４つ
のパリティ装置を有するデータ・ブロック及びパリティ
・ブロックのアレイ８００を示す。この実施例では、各
ディスク・ドライブ・ユニット８０１乃至８１０が、図
に示されるよりも多くのブロックを含み、これらの追加
のブロックは途中省略して示される。実施例では、各デ
ータ・ブロックまたはパリティ・ブロックは、１０２４
のアクセス・ブロックまたは約５００Ｋバイトのデータ
を含む。各ディスク・ユニットは、ほぼ１ギガバイト乃
至４ギガバイトのデータを記憶し、従って、各ディスク
・ドライブ・ユニットに含まれるブロック数は数千のオ
ーダであり、本発明の原理が、事実上、任意の数のブロ
ックを有するドライブに適用可能であることが理解され
よう。アレイ８００は実質的にはアレイ７００と同じで
あるが、より多くのブロック及びディスク・ドライブ・
ユニットを有する。

【００４３】図９は、本発明の好適な実施例による８個
のパリティ装置を有するデータ・ブロック及びパリティ
・ブロックのアレイ９００を示す。アレイ９００内のパ
リティ・ブロックは、ディスク・ドライブ・ユニット９
０１乃至９０８上に分散される。アレイ９００はアレイ
８００と同じ原理により構成され、パリティ・ブロック
が非常に多数のディスク上に拡張され、直接的な結果と
して調整が要求される以外は、２つのアレイは同じであ
る。

【００４４】好適な実施例のＩＯＰ１０５は、アレイ８
００またはアレイ９００のいずれか、すなわち４個また
は８個のパリティ装置を有するアレイをサポートする。
この制限は記憶管理制御プログラム２２１、２２２、及
びアレイと対話するシステムの他のパーツ、更に装置を
既存のアレイに追加するために要求されるオペレーショ
ンを単純化するために選択される。しかしながら、本発
明が様々な数のディスク・ユニットに対しても適用さ
れ、パリティ・ブロックが全てのまたは一部のディスク
・ユニットに分散されることが理解されよう。

【００４５】以降で述べられるパリティの導出を理解す
るための支援として、次の用語が使用される。図８を参
照すると、アレイ内のディスク・ドライブ・ユニット８
０１乃至８１０は、それぞれ０乃至９の番号が割当てら
れる。アレイ８００内の使用可能な記憶領域は、パリテ
ィ・ブロックを記憶するディスク・ユニットの数の"グ
ループ"に分割される。この場合では、グループの数は
４である（ディスク・ドライブ・ユニット８０１乃至８
０４）。グループは０乃至３に番号付けされる。各グル
ープはブロックの複数の連続する行を含む。各グループ
内のブロックの行は０から番号付けされ、任意の行の番
号はグループ内において固有であるが、アレイ内におい
ては固有でない。従ってアレイ内の特定のブロックは、
グループ番号と、グループ内の行番号と、ディスク・ユ
ニット番号とにより指定される。

【００４６】アレイ８００及び９００のブロック内の番
号は、そのブロックが属するパリティ・ストライプを示
す４桁の１６進のパリティ・ストライプ識別子である。
各パリティ・ストライプ（すなわち１つのパリティ・ブ
ロックと、そのパリティ・ブロックが排他的論理和を表
す対応するデータ・ブロックの各セット）に対して、ア
レイの高位アドレス・グループ、すなわちアレイ８００
のグループ番号３またはアレイ９００のグループ番号７
内に固有のパリティ・ブロックが存在する。識別子の３
番目に高い桁は行番号を指定する。ここで特定のパリテ
ィ・ストライプの全てのブロックは、異なるグループ間
に分散されるが、同一の行番号に配置される。最下位桁
はパリティ・ブロックが配置されるディスク・ユニット
を指定する。

【００４７】図８及び図９のアレイ８００及び９００に
おいて、幾つかのブロックはパリティ・ストライプ識別
子の４桁目に"Ｘ"を含む。これらは、図７のアレイ７０
０に関連して上述したように、パリティ・ストライプ
が"シフト"されるブロックに相当する。好適な実施例に
おいて、これらのストライプをシフトする公式について
以下で説明するが、ストライプのデータ・ブロックが対
応するパリティ・ブロックと同一のディスク・ユニット
上に配置されない限り、他のシフト方法も使用可能であ
ることが理解されよう。

【００４８】好適な実施例では、全てのパリティ保守が
制御装置ＩＯＰ１０５において実行される。ＩＯＰ１０
５は、コンピュータ・システム１００のあるコンポーネ
ント（例えばシステムＣＰＵ１０１）からシステム・バ
ス１０４を介して、データ・アクセス要求を受信する。
要求はディスク・ユニット及びそのユニット内のデータ
の論理アドレスを含むが、パリティ・ブロックの位置は
含まない。この情報からＩＯＰ１０５はパリティ・ブロ
ック位置を決定し、パリティを更新しなければならな
い。更に任意の単一のディスク・ユニットの故障に際
し、ＩＯＰ１０５はデータを復元できなければならな
い。このためにＩＯＰ１０５は、特定のパリティ・ブロ
ックに対応するストライプの全てのデータ・ブロックの
位置を決定できなければならない。これらの決定は、後
述のように、プログラマブル・マイクロプロセッサ２０
１上で実行される記憶管理制御プログラム２２１、２２
２により下される。

【００４９】好適な実施例では、アレイの初期化時に、
ディスク・ユニット番号がアレイの各ディスク・ユニッ
トに割当てられる。アレイ内のパリティ装置の数はアレ
イ内に８個以上のディスク・ユニットが存在する場合に
は８であり、それ以外では４である。ブロック・サイズ
は固定であるので、アレイ内のブロック数はディスク・
ユニットの数及びサイズにもとづき、ＩＯＰ１０５によ
り決定される。

【００５０】データ・ブロックが更新される時のよう
に、特定のデータ・ブロックに対応するパリティ・スト
ライプ識別子（及びパリティ・ブロックの位置）を決定
する必要がある場合には、ＩＯＰ１０５は次に示すプロ
シージャを使用する。データ・ブロックのディスク・ユ
ニット（Dev#）及び論理アドレス（LA）が提供される
（例えば、データが書込まれる時、これらがシステム・
バス１０４を介して受信される書込み要求内で指定され
る）。ＩＯＰ１０５は、論理アドレスからデータ・ブロ
ックのグループ番号（Group#）を決定する。グループ番
号は、アドレスを１グループ当たりのアドレスの数によ
り除算した結果を整数に切り下げて求められる。同様に
グループ内の行番号（Row#）は、下記の公式により、論
理アドレス（LA）から直接導出される。

【数１】Row#＝（LA−（Group#*１グループ当たりのア
ドレス数））／（１行当たりのアドレス数）

【００５１】パリティ・ブロックが配置されるディスク
・ユニット（パリティ装置番号またはP-Dev#）は、下記
の公式により仮に決定される。

【数２】 P-Dev#＝（Dev#＋Group#＋Row#＋1）MOD NPDevices

【００５２】ここで、NPDevicesはアレイ内のパリティ
装置の数であり、アレイ８００では４であり、アレイ９
００では８である。上記のようにして計算されたパリテ
ィ装置番号（P-Dev#）がデータの装置番号（Dev#）と同
じ場合、"シフト"が実行され、パリティ装置番号が下記
の代替公式により計算される。

【数３】P-Dev#＝（Dev#−Group#−1）MOD NPDevices

【００５３】パリティ・ストライプ識別子は、従ってRo
w#の３つの桁をP-Dev#の１つの桁により連結することに
より形成される。パリティ・ブロックは常に最後のグル
ープ内に配置されるので、Row#及びP-Dev#は行及び装置
により、対応するパリティ・ブロックの特定の位置を指
定する。

【００５４】例えばデータを復元する場合など、特定の
パリティ・ストライプ内の全てのデータ・ブロックの位
置を決定する必要がある時、次のプロシージャが使用さ
れる。パリティ・ブロック識別子はパリティ・ブロック
の行番号（Row#）及び装置番号（P-Dev#）を含む。この
パリティ・ブロックに対応付けられるデータ・ブロック
はRow#及びP-Dev#から導出される。パリティ・ブロック
を含む装置を除き、アレイの各ディスク・ユニット（装
置）上には、こうしたデータ・ブロックが正に１つ存在
する。装置番号Dev#を有する任意の装置上において、デ
ータ・ブロックは行番号がRow#（パリティ・ブロックと
同じ）で、グループ番号Group#が下記の公式によるグル
ープ内に配置される。

【数４】 Group#＝（P-Dev#−Row#−Dev#−1）MOD NPDevices

【００５５】アレイ内の各ディスク・ユニットに上記公
式を連続して適用することにより、パリティ・ストライ
プ内の各データ・ブロックのディスク・ユニット及び対
応するGroup#及びRow#が獲得される。

【００５６】次に、本発明に必要なハードウェア及びソ
フトウェア機構と共に、コンピュータ・システム１００
のオペレーションについて説明する。通常のオペレーシ
ョン・モードでは、アレイ制御装置ＩＯＰ１０５がシス
テム・バス１０４を介して、コンピュータ・システム１
００の他のコンポーネントからデータ・アクセス要求
（すなわち読出し及び書込みコマンド）を受信する。Ｉ
ＯＰ１０５はそれぞれのオペレーションが完了すると、
完了メッセージを発行する。システムＣＰＵ１０１及び
他のシステム・コンポーネントはパリティの保守には関
与しない。アレイ内のディスク・ユニットの１つが故障
すると、ＩＯＰ１０５が対応するパリティ・ブロック及
び同一ストライプの他のデータ・ブロックを使用して、
故障ユニットの各部ブロックのデータを復元する。

【００５７】通常のモードにより読出しオペレーション
を実行するために、記憶管理制御プログラム２２１、２
２２の指令の下で、制御装置ＩＯＰ１０５により実行さ
れるステップが図１０に示される。読出しオペレーショ
ンは、ステップ１００１でシステム・バス１０４から読
出しコマンドを受取り、ステップ１００２で要求データ
が不揮発性書込みキャッシュ２１３内に存在するかどう
かを判断することにより実行される。要求データが存在
する場合、ステップ１００４で不揮発性書込みキャッシ
ュ２１３内のデータがシステム・バス１０４を介して、
直接リクエスタに送信される。それ以外では、まずステ
ップ１００３でデータが適切な記憶ユニットからデータ
・バッファ２１２に読出され、次にステップ１００４
で、そこからシステム・バスに転送される。ステップ１
００３におけるデータの読出しの時、データは読出し要
求内で指定される論理アドレス及びディスク・ユニット
に対して直接アクセスされる。パリティをアクセスした
り、或いはアクセスされるデータがどのパリティ・スト
ライプに属するかを判断する必要はない。

【００５８】書込みオペレーションは、プログラマブル
・マイクロプロセッサ２０１で実行される記憶管理制御
プログラム２２１、２２２の２つの非同期のタスクによ
り実行される。１つのタスクは図１１に示されるが、シ
ステム・バス１０４を介して書込み要求を発行するシス
テムのコンポーネント（リクエスタ）と通信する。書込
みオペレーションは、タスクがステップ１１０１でバス
から書込みコマンドを受取ると開始する。次にタスクは
ステップ１１０２で目録２２５をチェックし、記憶装置
に書込まれるデータを記憶するのに十分な空間が、不揮
発性書込みキャッシュ２１３内で使用可能かどうかを判
断する。空間が使用可能でない場合、制御装置ＩＯＰ１
０５はホストからデータを受信することができず、ステ
ップ１１０３で空間が使用可能になるまで待機しなけれ
ばならない（すなわち、既に不揮発性書込みキャッシュ
２１３内に存在するデータが、ディスク・ドライブ・記
憶ユニット１１１乃至１１６のいずれかに書込まれるの
を待機しなければならない）。不揮発性書込みキャッシ
ュ２１３内で空間が使用可能になると、データがシステ
ム・バス１０４からシステム・バス・インタフェース・
ハードウェア２０５を介して不揮発性書込みキャッシュ
２１３に受信され、目録２２５がステップ１１０４で更
新される。プログラマブル・マイクロプロセッサ２０１
は次にステップ１１０５で、オペレーション完了メッセ
ージをシステム・バス１０４を介してリクエスタに発行
する。オペレーション完了メッセージを受信すると、リ
クエスタ（例えばシステムＣＰＵ１０１）は、あたかも
データが実際に１つまたは複数のディスク・ドライブ記
憶ユニット１１１乃至１１６に書込まれたかのように、
自由に処理を継続する。しかしながら、実際にはデータ
は不揮発性書込みキャッシュ２１３内でしばらく待機し
なければならない。リクエスタにとっては、オペレーシ
ョンが完了したものと思われる。

【００５９】プログラマブル・マイクロプロセッサ２０
１で実行される第２の非同期タスクは、データを不揮発
性書込みキャッシュ２１３から１つまたは複数のディス
ク・ドライブ・ユニットに書込む。通常の動作モードに
おけるこのタスクの流れ図が図１２に示される。タスク
はステップ１２０１で、不揮発性書込みキャッシュ２１
３内で待機されるものの中から、書込みオペレーション
を選択する。選択基準は本発明の一部に含まれないが、
システム性能及び他の考慮にもとづき、例えばＦＩＦ
Ｏ、ＬＩＦＯまたは他の基準が使用される。ＩＯＰ１０
５は次にステップ１２０２で、データ・ブロックからパ
リティ・ストライプ識別子を獲得する上記公式に従い、
対応するパリティ・ストライプ識別子及び対応するパリ
ティ・ブロックの位置を決定する。パリティ・ストライ
プ識別子の計算において、ＩＯＰ１０５は、書込み及び
パリティ更新の実行の間のデータの変更を阻止するため
に、パリティ・ストライプに対する適切なロックを獲得
する（ロック・テーブル２２６にロックを記録する）。

【００６０】書込みオペレーションが実行される時、パ
リティは更新されなければならない。新たな書込みデー
タと旧データとの排他的論理和を取ることにより、書込
みオペレーションにより変更されるビットのビット・マ
ップ（"変更マスク"として参照される）を獲得すること
が可能である。これらの変更マスクと既存のパリティ・
データとを排他的論理和することにより、更新パリティ
・データが生成される。従って記憶装置に書込む以前
に、ステップ１２０３で旧データが最初にディスク・ユ
ニットからデータ・バッファ２１２に読出される。次に
ステップ１２０４で、バッファ内のこの旧データは排他
的論理和ハードウェア２０４により、書込みキャッシュ
２１３に書込まれるデータと排他的論理和され、変更デ
ータの変更マスクが生成される。変更マスクは一時的に
データ・バッファ２１２に保管され、その間に新データ
がステップ１２０５で、ディスク・ドライブ記憶ユニッ
ト１１１乃至１１６の１つに書込まれる。対応する旧パ
リティ・レコードが、次にステップ１２０６でデータ・
バッファ２１２に読出され、ステップ１２０７で、変更
マスクと排他的論理和され、新パリティ・データが生成
される。この新パリティ・データは次にステップ１２０
８でディスク・ドライブ記憶ユニット１１１乃至１１６
の適切な１つに書込まれ、データがもはやキャッシュ内
に存在しないことを示すように、目録２２５が更新され
る。ロック・テーブル２２６内のパリティ・ストライプ
上のロックが、次にステップ１２０９で解除され、書込
みオペレーションが完了する。

【００６１】アレイＩＯＰ１０５の側から見ると、各デ
ィスク・ドライブ記憶ユニット１１１乃至１１６は、適
切に機能しているかまたはそうでない独立言語型（self
-contained）ユニットである。ディスク・ドライブ自身
は、特定のタイプのインタフェース欠陥を克服するため
の内部診断機構及びエラー回復機構を含むことができ
る。こうした機構は本発明の範囲外である。ここでは、
ディスク記憶ユニットの故障は、機能的なすなわちデー
タ・アクセスの障害を意味する。こうした障害はユニッ
ト自身のブレークダウンであったりするが、それに限る
ものではない。例えばユニットがパワーオフされたり、
データ・ケーブルが切断されたりする場合も含まれる。
制御装置から見るとこうした障害は発生する度に、記憶
ユニットの故障として認識される。こうした故障を検出
する検出機構は既知である。

【００６２】ディスク・ドライブ記憶ユニット１１１乃
至１１６の１つが故障すると、制御装置ＩＯＰ１０５が
故障したユニットに記憶されるデータを復元する。好適
な実施例では、故障ユニットは最初に修復されるか、別
のユニットと置換されなければならない。置換ユニット
は故障ユニットと同一の装置番号が与えられ、復元デー
タが置換ユニット上に配置される。別の実施例では、Ｉ
ＯＰ１０５に結合される１つまたは複数の"ホット・ス
ペア（hot spare）"・ディスク・ドライブ・ユニットを
保持することが可能で、これがオペレータによる介入を
必要とすること無しに、自動的に故障ユニットを置換す
るように割当てられる。"ホット・スペア"・ユニットが
オンラインに自動的にされるか、置換ユニットが手動式
に制御装置ＩＯＰ１０５に接続されると、データの復元
が以下で述べるように実行される。

【００６３】図１３は、故障ユニットに含まれるデータ
を復元するためのステップを示す。データは一度に１ブ
ロック復元される。ステップ１３０１で、置換ユニット
上の非復元ブロックが復元のために選択される。次にス
テップ１３０２で、制御装置ＩＯＰ１０５がブロック位
置からパリティ・ストライプ識別子を決定する上記公式
により、非復元ブロックに対するパリティ・ストライプ
識別子を計算する。パリティ・ストライプ識別子の計算
において、ＩＯＰ１０５は復元作業中に別のタスクがデ
ータに干渉しないように（例えばディスクの１つに書込
むなど）、データ復元タスクのために対応するロックを
獲得する。ＩＯＰ１０５は次にステップ１３０３で、各
非故障ディスク・ユニットを連続して選択し、復元され
るパリティ・ストライプに属するそのユニット上の１ブ
ロック（パリティ・ブロックまたはデータ・ブロック）
の位置を決定する。この決定はパリティ・ストライプ識
別子からブロック位置を決定する上記公式を用いて達成
される。ステップ１３０４でブロックが読出され、以前
のブロックの連続的排他的論理和と排他的論理和される
（最初のブロックの読出しでは、排他的論理和は実行さ
れない）。結果が一時的にデータ・バッファ２１２に記
憶される。更にディスクがアレイ内に残っていると（ス
テップ１３０５）、次のディスクがステップ１３０３で
選択され、処理が繰返される。図１３では、処理はブロ
ック１３０３乃至１３０５において繰返されるように示
されるが、実際にはＩＯＰ１０５は、それぞれのデータ
・ブロックを同時に読出すための要求をディスク・ユニ
ットに送信するので、各引続くディスク・ユニットがそ
のデータ・ブロックを読出すのを待機する必要なく、次
のディスク・ユニットがブロックの読出しを要求され
る。全てのブロックが読出され、上述のように排他的論
理和されると、データ・バッファ２１２内に結果的に得
られたブロックが復元データを表し、これがステップ１
３０６で置換ディスク・ユニットに書込まれる。データ
を置換ユニットに書込むと、ロックがステップ１３０７
で解除される。

【００６４】故障ディスク・ユニットに対する置換が可
能な場合、データは動的に復元されるか（すなわちコン
ピュータ・システム１００が稼働されながら、データ・
アクセス要求が生成される）、或いはコンピュータ・シ
ステム１００の通常オペレーションを中断して、一度に
データが復元される。好適な実施例では、データはBond
らによる米国特許出願第９７５１５６号（１９９２年１
１月１２日出願）で述べられるプロシージャを用いて、
制御装置ＩＯＰ１０５により動的に復元される。この出
願は、米国特許出願第５４２２１６号"Method and Appa
ratus for Recovering Parity Protected Data"（１９
９０年６月２１日出願）の継続（file wrapper continu
ation）である。

【００６５】ディスク・ユニットの故障に際し、ＩＯＰ
１０５はデータのアクセスを継続し、コンピュータ・シ
ステム１００は置換ユニットが故障ディスク・ユニット
の代わりに使用可能になる以前に、オペレーションの継
続を許可される。しかしながら、その間コンピュータ・
システム１００は"エクスポーズド・モード（exposedmo
de）"、すなわちデータがもはや冗長ではないモードで
実行される。従って第２のディスク・ユニットが故障す
ると、データが失われることになる。こうした理由か
ら、故障ディスク・ユニットをできるだけ迅速に置換す
ることが望ましい。エクスポーズド・モードで動作中、
ＩＯＰ１０５は非故障ユニット上のデータを通常のよう
にアクセスする（書込まれるデータのパリティ・ブロッ
クが故障ユニット上に存在すると、パリティが単に無視
される）。故障ユニット上のデータを読出す時、ＩＯＰ
１０５は図１３のステップ１３０６において、復元デー
タを置換ユニットに書込む代わりに、データがシステム
・バス１０４を介してリクエスタに転送される以外は、
上述のデータ復元プロシージャを使用する。

【００６６】データを故障ユニットに書込む時、パリテ
ィ・ブロックを更新するために、パリティ・ストライプ
内の全てのデータ・ブロックが読出されなければならな
い。この処理が図１４に示される。ステップ１４０１
で、ＩＯＰ１０５はブロック位置からパリティ・ストラ
イプ識別子を決定する上記公式により、書込まれるデー
タ・ブロックのパリティ・ストライプ識別子を計算す
る。ＩＯＰ１０５は、パリティの復元中に別のタスクが
パリティ・ストライプに干渉しないように、書込みタス
クのために対応するロックを獲得する。ステップ１４０
２で、連続的排他的論理和結果を保持するデータ・バッ
ファ２１２の領域が、故障ディスク・ユニット上のデー
タ・ブロックに書込まれる新データにより初期化され
る。ＩＯＰ１０５は次にブロック１４０３で、各非故障
ディスク・ユニット（パリティを記憶するディスク・ユ
ニットを除く）を連続して選択し、同一のパリティ・ス
トライプに属するそのユニット上のデータ・ブロックの
位置を、書込まれるブロックとして決定する。この決定
はパリティ・ストライプ識別子からブロック位置を決定
する上記公式を用いて達成される。ステップ１４０４で
ブロックが読出され、以前のブロックの連続的排他的論
理和と排他的論理和され、結果がデータ・バッファ２１
２に一時的に記憶される。アレイ内に更にディスクが残
っていると（ステップ１４０５）、次のディスクがステ
ップ１４０３で選択され、処理が繰返される。図１３に
示されるデータ復元の場合と同様、ブロック１４０３乃
至１４０５は実際には同時に実行される。全てのブロッ
クが読出され、上述のように排他的論理和されると、バ
ッファ２１２内に結果的に得られたブロックはパリティ
を表し、これがステップ１４０６で対応するパリティ・
ディスク・ユニットに書込まれる。パリティ・ブロック
を書込むとロックがステップ１４０７で解除される。

【００６７】好適な実施例のＩＯＰ１０５はシステムＣ
ＰＵ及びバスと一緒に収容され、好適にはバックアップ
用の短期非常電源を有する。停電の際に、ＩＯＰ１０５
は部分的に実行された書込みオペレーションを完了し、
新データがディスクに書込まれたものの新パリティが書
込まれない状況を回避する。この場合、変更マスク（揮
発性データ・バッファ２１２に記憶される）は失われ
る。全てのディスクが通常モードで動作していると、パ
リティは全てのデータを読出し、連続的な排他的論理和
を取ることにより復元される。しかしながら、システム
がエクスポーズド・モードで動作している時にパワー・
ダウンされると、変更マスクの損失はデータの損失を招
く。或いは書込みオペレーションが停電に際しても後に
実行されるように、変更マスクを不揮発性書込みキャッ
シュ２１３に記憶することも可能である。

【００６８】好適な実施例では、アレイはディスク・ユ
ニットが置換されるまで"エクスポーズド"・モードで動
作するが、制御装置を"ホット・スペア"に自動的に接続
し、即時データ復元を開始することも可能である。また
第２のユニットが故障した場合を考慮し、アクセス及び
データ損失を防止するために、アレイを遮断することも
可能である。更にBondらによる上記米国特許出願第９７
５１５６号で述べられるように、復元データをパリティ
・ブロックまたは既存のディスク・ドライブ・ユニット
の予備記憶領域に記憶することも可能である。

【００６９】上述の好適な実施例では、パリティ・ブロ
ックはアドレス・マトリックスの行に配置され、パリテ
ィ・ストライプのデータ・ブロックが対角線に沿って配
置された。好適な実施例では、特定の行において、パリ
ティ・ストライプが"シフト"されたが、これはデータ・
ブロックをパリティ・ブロックと同じディスク・ドライ
ブ・ユニット上に書込むことを回避するためである。換
言すると、パリティ・ブロックを含むディスク・ドライ
ブ・ユニットがマトリックスから除去されると、好適な
実施例では、あるストライプの全てのデータ・ブロック
が対角線上に配置される。しかしながら、本発明の範囲
内において、データ・ブロックの他のアレイも可能であ
ることが理解されよう。１ストライプのデータ・ブロッ
クは、データ冗長性を達成するために、異なるディスク
・ユニット上に配置されなければならず、好適には、参
照の局所性の問題を回避するために、各ディスク・ユニ
ット内の異なるアドレスに配置される。本発明の本質的
なポイントは、パリティ・ブロックを制限されたアドレ
ス範囲内、すなわち制限された数の行に配置することで
ある。パリティ行（少なくとも幾つかのパリティ・ブロ
ックを含む行）の数は、パリティ・ブロックを含まない
行（データ・ブロックだけを含む行）の数よりも少な
く、好適には、アレイ内の総行数の１／４より多くては
ならない。より詳細には、パリティを含む行の数は、好
適にはＲ／Ｎ（最も近い整数に切り上げ）であり、ここ
で、Ｒはマトリックス内の行の総数（任意のディスク・
ユニット上で使用可能なブロックの総数）であり、Ｎは
パリティ・ブロックが分散されるディスク・ユニットの
数である。ある技法では、パリティ・ブロックがアレイ
の全てのディスク・ユニットに分散され、他の技法で
は、パリティ・ブロックが上述の理由から、ディスク・
ユニットの特定のサブセットに制限される。パリティ・
ブロックがアレイの全てのディスク・ユニットに分散さ
れる場合では、パリティ・ブロックを含む行は、一般に
パリティ・ブロックだけを含む。パリティ・ブロックを
含む行は、連続的である必要はないことが理解されよ
う。特に幾つかのアプリケーションでは、パリティ行を
複数のバンドに配置し、データ・ブロックだけを含む行
をパリティ行のバンド間に配置することが望ましい。

【００７０】上述の説明では、理解を容易にするため
に、アレイＩＯＰ１０５により駆動される単一のディス
ク・アレイについて述べた。しかしながら、アレイＩＯ
Ｐ１０５は好適には複数のアレイ、すなわち、それぞれ
が独立に固有のパリティ・ブロックを含む複数セットの
ディスク記憶装置をサポートすることができる。複数ア
レイが使用される場合、理論的には、各アレイ内で１つ
の記憶ユニットが故障してもデータの損失は生じない。
好適な実施例のアレイＩＯＰ１０５は、集合的に合計１
６個までのディスク・ユニットを有する１つまたは２つ
の別々のアレイをサポートすることができる。複数アレ
イの扱いでは、ＩＯＰ１０５は、どのディスクがどのア
レイに属するかを識別する状態及び構成情報を保持する
ことが要求される。好適な実施例のアレイＩＯＰは、特
定数の装置及び特定数のアレイを処理することができる
が、装置及び別々のアレイの数は本発明の範囲内におい
て可変である。またシステム・バス１０４に接続される
ＩＯＰ１０５の数も可変であり、各々が１つまたは複数
のアレイをサービスする複数のＩＯＰがシステムに接続
可能である。

【００７１】好適な実施例では、単一のアレイ制御装置
ＩＯＰが記憶サブシステム内の複数のディスク・ドライ
ブをサービスする。ディスク・ドライブ自身は冗長であ
り、サブシステムは単一のドライブの故障に際しても、
オペレーションを継続することができるが、制御装置は
冗長ではない。或いは、複数の冗長な制御装置により記
憶サブシステムを動作することも可能であり、この場合
には、単一の制御装置ＩＯＰが故障しても、システムは
オペレーションを継続することが可能である。例えば適
切な物理接続が存在すると仮定すると、制御装置Ａ及び
Ｂを有するサブシステムを動作可能であり、ここで、制
御装置Ａがディスク・ドライブ１乃至Ｎをサービスし、
制御装置Ｂがディスク・ドライブ（Ｎ＋１）乃至２Ｎを
サービスする。任意の１つの制御装置の故障に際し、他
の制御装置が全てのディスク１乃至２Ｎをサービスす
る。この場合、サブシステムは単一の制御装置の故障に
も関わらず、動作を継続するがその性能は低下する。

【００７２】好適な実施例では、アレイ制御装置は直接
システム・バスに接続される入出力プロセッサである。
これは物理構成的には、制御装置ＩＯＰ１０５が同一の
格納装置内に収容され、システム・バス及び他のＩＯＰ
と同じ電源から電力の供給を受けることを意味する。デ
ィスク・ユニットもまた同一の格納装置内に収容される
が、これらは遠隔ケーブルにより別途接続されてもよ
い。別の実施例では、制御装置及びディスク・ユニット
を１つのモジュールの"サブシステム"として一緒に収容
し、主システムに遠隔ケーブルにより接続する。或いは
また、アレイ制御装置により実行される機能を、システ
ムＣＰＵまたは他のユニットにより実行したり、アレイ
制御装置の機能をシステムＣＰＵ、ＩＯＰｓ、遠隔制御
装置、またはディスク・ユニット自身などの複数の異な
るコンポーネントの間で分散することも可能である。

【００７３】好適な実施例では、全ての記憶ユニットが
同一の記憶容量を有する。これは制御機構を単純化し、
１つのユニットを別のユニットにより置換することを容
易にする。しかしながら、本発明を異なる容量のユニッ
トに適用することも可能である。特に、パリティ・ブロ
ックが記憶されるディスク・ユニットは、データ・ブロ
ックだけを有するディスク・ユニットと異なるサイズで
あってもよい。

【００７４】好適な実施例では、パリティ・ブロック
は、ディスク表面の内径領域に対応するディスク・ユニ
ットの高位アドレス領域に配置される。これはアドレス
変換を単純化し、ディスクを既存のディスク・アレイに
追加することを単純化するためである。しかしながら、
アドレス領域の他の領域の選択も可能である。特に、幾
つかのアプリケーションでは、パリティ・ブロックをデ
ィスク表面の中央環状部に対応するアドレス領域に配置
することが望ましい。ディスク上に記憶されるデータを
アクセスするために要する時間は、シーク・タイムすな
わち読取り／書込みアクチュエータをその現位置からア
クセスされるデータの位置に移動するために必要な時間
を含む。この距離が短いほどアクセスは速くなる。平均
的にアクチュエータは、ディスクの内周領域または外周
領域にあるよりも、中央の環状領域にあるデータをアク
セスする時の方が、短い距離の移動で済む（従って、シ
ーク・タイムが速くなる）。パリティ・ブロックがデー
タ・ブロックよりも頻繁にアクセスされる場合、パリテ
ィ・ブロックを中央領域に配置することが、性能の改善
につながる。

【００７５】好適な実施例では、記憶ユニットは回転磁
気ディスク・ドライブ記憶ユニットである。こうしたユ
ニットは今日、業界標準である。しかしながら、本発明
により、異なる技術を使用する記憶ユニットを有する記
憶サブシステムを動作することも可能である。例えば、
光ディスク記憶ユニットが使用されてもよい。

【００７６】以上、本発明の特定の実施例について述べ
てきたが、当業者には理解されるように、本発明の範囲
内において、その形態及び詳細に関する様々な変更が可
能である。

【００７７】まとめとして、本発明の構成に関して以下
に事項を開示する。

【００７８】（１）コンピュータ・システムのための記
憶サブシステムであって、プロセッサ及びメモリを有す
る記憶サブシステム制御装置と、前記制御装置に接続さ
れる少なくとも３つのデータ記憶ユニットであって、前
記データ記憶ユニットのアドレス可能記憶空間が記憶ブ
ロックの２次元アレイに対応し、前記アレイの各列が異
なる前記データ記憶ユニットの１つを表し、前記アレイ
の各行が各前記記憶ユニット内の記憶位置の個別の範囲
を表す、前記データ記憶ユニットと、データ記憶ブロッ
クに記憶されるデータからパリティ・ブロックを計算す
る手段であって、各前記パリティ・ブロックが前記デー
タ記憶ブロックの対応するストライプに記憶されるデー
タから計算され、前記ストライプの各前記データ記憶ブ
ロックが異なる前記データ記憶ユニットの１つ上に配置
される、前記計算手段と、前記パリティ・ブロックを前
記アレイの１つ以上のパリティ行に記憶する手段であっ
て、前記パリティ行が前記アレイの全ての行の半分未満
であり、各前記パリティ行が前記パリティ・ブロックを
含む複数の記憶ブロックを含み、各前記パリティ・ブロ
ックが、前記パリティ・ブロックに対応する前記記憶ブ
ロックの前記ストライプの前記記憶ブロックを含む任意
の前記記憶ユニットと異なる前記記憶ユニット上に記憶
される、前記記憶手段と、を含む、記憶サブシステム。 （２）前記パリティ行が前記アレイの行の総数の１／４
以下である、前記（１）記載の記憶サブシステム。 （３）前記アレイがＲ／Ｎ（整数に切り上げ）のパリテ
ィ行を含み、Ｒが前記アレイの行の総数であり、Ｎが前
記パリティ・ブロックを含む１より大きい前記アレイ内
の前記データ記憶ユニットの数である、前記（１）記載
の記憶サブシステム。 （４）前記アレイ内の全ての前記データ記憶ユニットが
前記パリティ・ブロックを含み、Ｎが前記アレイ内の前
記データ記憶ユニットの総数である、前記（３）記載の
記憶サブシステム。 （５）各それぞれの前記ストライプの前記データ記憶ブ
ロックが前記アレイのそれぞれの対角線に沿って記憶さ
れる、前記（１）記載の記憶サブシステム。 （６）前記パリティ行が前記記憶ユニットの高位アドレ
ス範囲に配置される、前記（１）記載の記憶サブシステ
ム。 （７）前記１つ以上のパリティ行が前記記憶サブシステ
ムの性能を最大化するように選択される記憶位置を表
す、前記（１）記載の記憶サブシステム。 （８）前記記憶ユニットが回転磁気ディスク・ドライブ
記憶ユニットであり、前記１つ以上のパリティ行が、前
記回転磁気ディスク・ドライブ記憶ユニットのそれぞれ
のディスク表面の複数の中央環状領域内の位置を表す、
前記（７）記載の記憶サブシステム。 （９）コンピュータ・システムの記憶サブシステムの制
御装置であって、プロセッサと、メモリと、前記コンピ
ュータ・システムの前記プロセッサと通信するための第
１のインタフェースと、複数のデータ記憶ユニットと通
信するための第２のインタフェースと、前記データ記憶
ユニットのアドレス可能記憶空間が記憶ブロックの２次
元アレイに対応し、前記アレイの各列が異なる前記デー
タ記憶ユニットの１つを表し、前記アレイの各行が各前
記記憶ユニット内の記憶位置の個別の範囲を表す、前記
データ記憶ユニットと、データ記憶ブロックに記憶され
るデータからパリティ・ブロックを計算する手段であっ
て、各前記パリティ・ブロックが前記データ記憶ブロッ
クの対応するストライプに記憶されるデータから計算さ
れ、前記ストライプの各前記データ記憶ブロックが異な
る前記データ記憶ユニットの１つ上に配置される、前記
計算手段と、前記パリティ・ブロックを前記アレイの１
つ以上のパリティ行に記憶する手段であって、前記パリ
ティ行が前記アレイの全ての行の半分未満であり、各前
記パリティ行が前記パリティ・ブロックを含む複数の記
憶ブロックを含み、各前記パリティ・ブロックが、前記
パリティ・ブロックに対応する前記記憶ブロックの前記
ストライプの前記記憶ブロックを含む任意の前記記憶ユ
ニットと異なる前記記憶ユニット上に記憶される前記記
憶手段と、を含む、制御装置。 （１０）前記パリティ行が前記アレイの行の総数の１／
４以下である、前記（９）記載の制御装置。 （１１）前記アレイがＲ／Ｎ（整数に切り上げ）のパリ
ティ行を含み、Ｒが前記アレイの行の総数であり、Ｎが
前記パリティ・ブロックを含む１よりも大きい前記アレ
イ内の前記データ記憶ユニットの数である、前記（９）
記載の制御装置。 （１２）前記アレイ内の全ての前記データ記憶ユニット
が前記パリティ・ブロックを含み、Ｎが前記アレイ内の
前記データ記憶ユニットの総数である、前記（９）記載
の制御装置。 （１３）各それぞれの前記ストライプの前記データ記憶
ブロックが前記アレイのそれぞれの対角線に沿って記憶
される、前記（９）記載の制御装置。 （１４）コンピュータ・システムのコンポーネント間で
通信するためのバスと、前記バスと通信する少なくとも
１つの中央処理ユニットと、前記バスと通信するシステ
ム・メモリと、前記バスと通信する少なくとも３つのデ
ータ記憶ユニットと、前記データ記憶ユニットのアドレ
ス可能記憶空間が記憶ブロックの２次元アレイに対応
し、前記アレイの各列が異なる前記データ記憶ユニット
の１つを表し、前記アレイの各行が各前記記憶ユニット
内の記憶位置の個別の範囲を表す、前記データ記憶ユニ
ットと、データ記憶ブロックに記憶されるデータからパ
リティ・ブロックを計算する手段であって、各前記パリ
ティ・ブロックが前記データ記憶ブロックの対応するス
トライプに記憶されるデータから計算され、前記ストラ
イプの各前記データ記憶ブロックが異なる前記データ記
憶ユニットの１つ上に配置される、前記計算手段と、前
記パリティ・ブロックを前記アレイの１つ以上のパリテ
ィ行に記憶する手段であって、前記パリティ行が前記ア
レイの全ての行の半分未満であり、各前記パリティ行が
前記パリティ・ブロックを含む複数の記憶ブロックを含
み、各前記パリティ・ブロックが、前記パリティ・ブロ
ックに対応する前記記憶ブロックの前記ストライプの前
記記憶ブロックを含む任意の前記記憶ユニットと異なる
前記記憶ユニット上に記憶される、前記記憶手段と、を
含む、コンピュータ・システム。 （１５）前記パリティ行が前記アレイの行の総数の１／
４以下である、前記（１４）記載のコンピュータ・シス
テム。 （１６）前記アレイがＲ／Ｎ（整数に切り上げ）のパリ
ティ行を含み、Ｒが前記アレイの行の総数であり、Ｎが
前記パリティ・ブロックを含む１よりも大きい前記アレ
イ内の前記データ記憶ユニットの数である、前記（１
４）記載のコンピュータ・システム。 （１７）各それぞれの前記ストライプの前記データ記憶
ブロックが前記アレイのそれぞれの対角線に沿って記憶
される、前記（１４）記載のコンピュータ・システム。 （１８）データ記憶システムの少なくとも３つのデータ
記憶ユニットの冗長アレイを動作させる方法であって、
前記データ記憶ユニットのアドレス可能記憶空間が記憶
ブロックの２次元アレイに対応し、前記アレイの各列が
異なる前記データ記憶ユニットの１つを表し、前記アレ
イの各行が各前記記憶ユニット内の記憶位置の個別の範
囲を表すものにおいて、記憶ブロックの前記アレイの第
１のデータ・ブロックに書込まれるデータを識別するス
テップと、前記データ・ブロックに関連するパリティ・
ブロックを識別するステップであって、前記パリティ・
ブロックが前記データ・ブロックのセットのパリティ関
数を表し、前記第１のデータ・ブロックが前記データ・
ブロックの前記セットのメンバであり、前記セットの各
前記データ・ブロック及び前記パリティ・ブロックが異
なる前記記憶ユニットの１つ上に記憶される、前記識別
ステップと、前記第１のデータ・ブロックに書込まれる
前記データを書込むステップと、前記第１のデータ・ブ
ロックに書込まれた前記データを反映するように、前記
パリティ・ブロックを更新するステップと、前記パリテ
ィ・ブロックを各々が複数のパリティ・ブロックを含む
前記アレイの複数のパリティ行の１つに記憶するステッ
プと、を含み、前記パリティ行が前記アレイの行の総数
の半分未満である方法。 （１９）前記アレイがＲ／Ｎ（整数に切り上げ）のパリ
ティ行を含み、Ｒが前記アレイの行の総数であり、Ｎが
前記パリティ・ブロックを含む１よりも大きい前記アレ
イ内の前記データ記憶ユニットの数である、前記（１
８）記載の方法。 （２０）前記アレイ内の全ての前記データ記憶ユニット
が前記パリティ・ブロックを含み、Ｎが前記アレイ内の
前記データ記憶ユニットの総数である、前記（１９）記
載の方法。 （２１）各それぞれの前記ストライプの前記データ記憶
ブロックが前記アレイのそれぞれの対角線に沿って記憶
される、前記（１８）記載の方法。 （２２）前記パリティ行が前記アレイのアドレス可能記
憶空間の単一の連続バンドを占有する、前記（１８）記
載の方法。 （２３）コンピュータ・システムのための記憶サブシス
テムであって、プロセッサ及びメモリを有する記憶サブ
システム制御装置と、前記制御装置に接続される少なく
とも３つのデータ記憶ユニットであって、前記データ記
憶ユニットのアドレス可能記憶空間が記憶ブロックの２
次元アレイに対応し、前記アレイの各列が異なる前記デ
ータ記憶ユニットの１つを表し、前記アレイの各行が各
前記記憶ユニット内の記憶位置の個別の範囲を表す、前
記データ記憶ユニットと、前記アレイのデータ行に配置
されるデータ記憶ブロックに記憶されるデータからパリ
ティ・ブロックを計算する手段であって、各前記データ
行がデータ・ブロックを含む複数の前記記憶ブロックを
含み、各前記データ行が前記パリティ・ブロックを含ま
ず、各前記パリティ・ブロックが前記データ記憶ブロッ
クの対応するストライプに記憶されるデータから計算さ
れ、前記ストライプの各前記データ記憶ブロックが異な
る前記データ記憶ユニットの１つ上に配置される、前記
計算手段と、前記パリティ・ブロックを前記アレイの１
つ以上のパリティ行に記憶する手段であって、各前記パ
リティ行がパリティ・ブロックを含む複数の記憶ブロッ
クを含み、各前記パリティ・ブロックが、前記パリティ
・ブロックに対応する前記記憶ブロックの前記ストライ
プの前記記憶ブロックを含む任意の前記記憶ユニットと
異なる前記記憶ユニット上に記憶される、前記記憶手段
と、を含む、記憶サブシステム。 （２４）各それぞれの前記ストライプの前記データ記憶
ブロックが前記アレイのそれぞれの対角線に沿って記憶
される、前記（２３）記載の記憶サブシステム。

【００７９】

【発明の効果】以上説明したように、本発明によれば、
コンピュータ・システムにおいて、データを記憶するた
めの改善された方法及び装置を提供することができる。

【００８０】更に本発明によれば、コンピュータ・シス
テムにおける記憶装置の冗長アレイを管理する改善され
た方法及び装置を提供することができる。

【００８１】更に本発明によれば、記憶装置の冗長アレ
イを有するコンピュータ・システムの性能を向上するこ
とができる。

【００８２】更に本発明によれば、記憶装置がデータを
独立にアクセスする記憶装置の冗長アレイを有するコン
ピュータ・システムにおいて、異なる記憶装置間でデー
タ・アクセス・オペレーションをより均等に分散するこ
とができる。

【００８３】更に本発明によれば、記憶装置の冗長アレ
イにおいて、パリティ・ブロックの競合を低減すること
ができる。

【図面の簡単な説明】

【図１】本発明の好適な実施例のコンポーネントを組込
むコンピュータ・システムのブロック図である。

【図２】好適な実施例によるディスク・アレイ制御装置
入出力プロセッサの主要コンポーネントを表す図であ
る。

【図３】好適な実施例のコンピュータ・システムで使用
される典型的な磁気ディスク・ドライブ記憶ユニットを
示す図である。

【図４】従来技術によるデータ・ブロック及びパリティ
・ブロックのアレイを示すディスク・アレイのアドレス
・マトリックスを表す図である。

【図５】本発明の単純化した実施例によるデータ・ブロ
ック及びパリティ・ブロックのアレイを示す図である。

【図６】本発明の第２の実施例によるデータ・ブロック
及びパリティ・ブロックのアレイを示す図である。

【図７】本発明の第３の実施例によるデータ・ブロック
及びパリティ・ブロックのアレイを示す図である。

【図８】本発明の好適な実施例による４つのパリティ装
置を有するデータ・ブロック及びパリティ・ブロックの
アレイを示す図である。

【図９】本発明の好適な実施例による８つのパリティ装
置を有するデータ・ブロック及びパリティ・ブロックの
アレイを示す図である。

【図１０】好適な実施例により、アレイに記憶されるデ
ータの読出しオペレーションを実行するためのステップ
を示す流れ図である。

【図１１】好適な実施例により、制御装置入出力プロセ
ッサがアレイに書込まれるデータを受信するためのステ
ップを示す流れ図である。

【図１２】好適な実施例により、制御装置入出力プロセ
ッサがデータをアレイに書込みパリティを更新するため
のステップを示す流れ図である。

【図１３】好適な実施例により、故障ユニット内に含ま
れるデータを復元するためのステップを示す流れ図であ
る。

【図１４】好適な実施例により、エクスポーズド・モー
ドにおいて書込みオペレーションを実行するためのステ
ップを示す流れ図である。

【符号の説明】

１００ コンピュータ・システム １０１ システム中央処理ユニット（ＣＰＵ） １０２ システム・メモリ １０３ インタフェース・ユニット １０４ システム・バス １０５ ディスク・アレイ入出力プロセッサ １０６、１０７ 入出力プロセッサ １１１、１１２、１１３、１１４、１１５、１１６ デ
ィスク・ドライブ記憶ユニット ２０１ プログラマブル・プロセッサ ２０２ 揮発性ランダム・アクセス・メモリ（ＲＡＭ） ２０３ 不揮発性フラッシュ・メモリ ２０４ ＤＭＡ及び排他的論理和ハードウェア・ブロッ
ク ２０５ システム・バス・インタフェース・ハードウェ
ア ２０６、２０７、２０８ ＳＣＳＩインタフェース・ハ
ードウェア ２０９、２１０、２１１ バス ２１２ データ・バッファ ２１３ 不揮発性書込みキャッシュ ２２１、２２２ 記憶管理制御プログラム ２２５ 目録 ２２６ ロック・テーブル ３０１、３０２ 回転式ディスク ３０３ スピンドル ３０４ ベース ３０５ アクチュエータ・アセンブリ ３０６ シャフト ３０７ 電磁モータ ３０８ ヘッド／サスペンション・アセンブリ ３０９ 読取り／書込みトランスジューサ・ヘッド ３１２ 回路カード ３１５ 記録面 ３１６、３１７、３１８ 環状領域 ６００、７００、８００、９００ アレイ ７５１、７５２、７５３ 行

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョゼフ・トーマス・リッツ アメリカ合衆国55902、ミネソタ州ロチェ スター、チェストナット・レーン・サウ ス・ウエスト 3733

Claims (24)

【特許請求の範囲】
1. 【請求項１】コンピュータ・システムのための記憶サブ
   システムであって、 プロセッサ及びメモリを有する記憶サブシステム制御装
   置と、 前記制御装置に接続される少なくとも３つのデータ記憶
   ユニットであって、 前記データ記憶ユニットのアドレス可能記憶空間が記憶
   ブロックの２次元アレイに対応し、前記アレイの各列が
   異なる前記データ記憶ユニットの１つを表し、前記アレ
   イの各行が各前記記憶ユニット内の記憶位置の個別の範
   囲を表す、前記データ記憶ユニットと、 データ記憶ブロックに記憶されるデータからパリティ・
   ブロックを計算する手段であって、各前記パリティ・ブ
   ロックが前記データ記憶ブロックの対応するストライプ
   に記憶されるデータから計算され、前記ストライプの各
   前記データ記憶ブロックが異なる前記データ記憶ユニッ
   トの１つ上に配置される、前記計算手段と、 前記パリティ・ブロックを前記アレイの１つ以上のパリ
   ティ行に記憶する手段であって、前記パリティ行が前記
   アレイの全ての行の半分未満であり、各前記パリティ行
   が前記パリティ・ブロックを含む複数の記憶ブロックを
   含み、各前記パリティ・ブロックが、前記パリティ・ブ
   ロックに対応する前記記憶ブロックの前記ストライプの
   前記記憶ブロックを含む任意の前記記憶ユニットと異な
   る前記記憶ユニット上に記憶される、前記記憶手段と、 を含む、記憶サブシステム。
2. 【請求項２】前記パリティ行が前記アレイの行の総数の
   １／４以下である、請求項１記載の記憶サブシステム。
3. 【請求項３】前記アレイがＲ／Ｎ（整数に切り上げ）の
   パリティ行を含み、Ｒが前記アレイの行の総数であり、
   Ｎが前記パリティ・ブロックを含む１より大きい前記ア
   レイ内の前記データ記憶ユニットの数である、請求項１
   記載の記憶サブシステム。
4. 【請求項４】前記アレイ内の全ての前記データ記憶ユニ
   ットが前記パリティ・ブロックを含み、Ｎが前記アレイ
   内の前記データ記憶ユニットの総数である、請求項３記
   載の記憶サブシステム。
5. 【請求項５】各それぞれの前記ストライプの前記データ
   記憶ブロックが前記アレイのそれぞれの対角線に沿って
   記憶される、請求項１記載の記憶サブシステム。
6. 【請求項６】前記パリティ行が前記記憶ユニットの高位
   アドレス範囲に配置される、請求項１記載の記憶サブシ
   ステム。
7. 【請求項７】前記１つ以上のパリティ行が前記記憶サブ
   システムの性能を最大化するように選択される記憶位置
   を表す、請求項１記載の記憶サブシステム。
8. 【請求項８】前記記憶ユニットが回転磁気ディスク・ド
   ライブ記憶ユニットであり、前記１つ以上のパリティ行
   が、前記回転磁気ディスク・ドライブ記憶ユニットのそ
   れぞれのディスク表面の複数の中央環状領域内の位置を
   表す、請求項７記載の記憶サブシステム。
9. 【請求項９】コンピュータ・システムの記憶サブシステ
   ムの制御装置であって、 プロセッサと、 メモリと、 前記コンピュータ・システムの前記プロセッサと通信す
   るための第１のインタフェースと、 複数のデータ記憶ユニットと通信するための第２のイン
   タフェースと、 前記データ記憶ユニットのアドレス可能記憶空間が記憶
   ブロックの２次元アレイに対応し、前記アレイの各列が
   異なる前記データ記憶ユニットの１つを表し、前記アレ
   イの各行が各前記記憶ユニット内の記憶位置の個別の範
   囲を表す、前記データ記憶ユニットと、 データ記憶ブロックに記憶されるデータからパリティ・
   ブロックを計算する手段であって、各前記パリティ・ブ
   ロックが前記データ記憶ブロックの対応するストライプ
   に記憶されるデータから計算され、前記ストライプの各
   前記データ記憶ブロックが異なる前記データ記憶ユニッ
   トの１つ上に配置される、前記計算手段と、 前記パリティ・ブロックを前記アレイの１つ以上のパリ
   ティ行に記憶する手段であって、前記パリティ行が前記
   アレイの全ての行の半分未満であり、各前記パリティ行
   が前記パリティ・ブロックを含む複数の記憶ブロックを
   含み、各前記パリティ・ブロックが、前記パリティ・ブ
   ロックに対応する前記記憶ブロックの前記ストライプの
   前記記憶ブロックを含む任意の前記記憶ユニットと異な
   る前記記憶ユニット上に記憶される前記記憶手段と、 を含む、制御装置。
10. 【請求項１０】前記パリティ行が前記アレイの行の総数
    の１／４以下である、請求項９記載の制御装置。
11. 【請求項１１】前記アレイがＲ／Ｎ（整数に切り上げ）
    のパリティ行を含み、Ｒが前記アレイの行の総数であ
    り、Ｎが前記パリティ・ブロックを含む１よりも大きい
    前記アレイ内の前記データ記憶ユニットの数である、請
    求項９記載の制御装置。
12. 【請求項１２】前記アレイ内の全ての前記データ記憶ユ
    ニットが前記パリティ・ブロックを含み、Ｎが前記アレ
    イ内の前記データ記憶ユニットの総数である、請求項９
    記載の制御装置。
13. 【請求項１３】各それぞれの前記ストライプの前記デー
    タ記憶ブロックが前記アレイのそれぞれの対角線に沿っ
    て記憶される、請求項９記載の制御装置。
14. 【請求項１４】コンピュータ・システムのコンポーネン
    ト間で通信するためのバスと、 前記バスと通信する少なくとも１つの中央処理ユニット
    と、 前記バスと通信するシステム・メモリと、 前記バスと通信する少なくとも３つのデータ記憶ユニッ
    トと、 前記データ記憶ユニットのアドレス可能記憶空間が記憶
    ブロックの２次元アレイに対応し、前記アレイの各列が
    異なる前記データ記憶ユニットの１つを表し、前記アレ
    イの各行が各前記記憶ユニット内の記憶位置の個別の範
    囲を表す、前記データ記憶ユニットと、 データ記憶ブロックに記憶されるデータからパリティ・
    ブロックを計算する手段であって、各前記パリティ・ブ
    ロックが前記データ記憶ブロックの対応するストライプ
    に記憶されるデータから計算され、前記ストライプの各
    前記データ記憶ブロックが異なる前記データ記憶ユニッ
    トの１つ上に配置される、前記計算手段と、 前記パリティ・ブロックを前記アレイの１つ以上のパリ
    ティ行に記憶する手段であって、前記パリティ行が前記
    アレイの全ての行の半分未満であり、各前記パリティ行
    が前記パリティ・ブロックを含む複数の記憶ブロックを
    含み、各前記パリティ・ブロックが、前記パリティ・ブ
    ロックに対応する前記記憶ブロックの前記ストライプの
    前記記憶ブロックを含む任意の前記記憶ユニットと異な
    る前記記憶ユニット上に記憶される、前記記憶手段と、 を含む、コンピュータ・システム。
15. 【請求項１５】前記パリティ行が前記アレイの行の総数
    の１／４以下である、請求項１４記載のコンピュータ・
    システム。
16. 【請求項１６】前記アレイがＲ／Ｎ（整数に切り上げ）
    のパリティ行を含み、Ｒが前記アレイの行の総数であ
    り、Ｎが前記パリティ・ブロックを含む１よりも大きい
    前記アレイ内の前記データ記憶ユニットの数である、請
    求項１４記載のコンピュータ・システム。
17. 【請求項１７】各それぞれの前記ストライプの前記デー
    タ記憶ブロックが前記アレイのそれぞれの対角線に沿っ
    て記憶される、請求項１４記載のコンピュータ・システ
    ム。
18. 【請求項１８】データ記憶システムの少なくとも３つの
    データ記憶ユニットの冗長アレイを動作させる方法であ
    って、前記データ記憶ユニットのアドレス可能記憶空間
    が記憶ブロックの２次元アレイに対応し、前記アレイの
    各列が異なる前記データ記憶ユニットの１つを表し、前
    記アレイの各行が各前記記憶ユニット内の記憶位置の個
    別の範囲を表すものにおいて、 記憶ブロックの前記アレイの第１のデータ・ブロックに
    書込まれるデータを識別するステップと、 前記データ・ブロックに関連するパリティ・ブロックを
    識別するステップであって、前記パリティ・ブロックが
    前記データ・ブロックのセットのパリティ関数を表し、
    前記第１のデータ・ブロックが前記データ・ブロックの
    前記セットのメンバであり、前記セットの各前記データ
    ・ブロック及び前記パリティ・ブロックが異なる前記記
    憶ユニットの１つ上に記憶される、前記識別ステップ
    と、 前記第１のデータ・ブロックに書込まれる前記データを
    書込むステップと、 前記第１のデータ・ブロックに書込まれた前記データを
    反映するように、前記パリティ・ブロックを更新するス
    テップと、 前記パリティ・ブロックを各々が複数のパリティ・ブロ
    ックを含む前記アレイの複数のパリティ行の１つに記憶
    するステップと、 を含み、前記パリティ行が前記アレイの行の総数の半分
    未満である方法。
19. 【請求項１９】前記アレイがＲ／Ｎ（整数に切り上げ）
    のパリティ行を含み、Ｒが前記アレイの行の総数であ
    り、Ｎが前記パリティ・ブロックを含む１よりも大きい
    前記アレイ内の前記データ記憶ユニットの数である、請
    求項１８記載の方法。
20. 【請求項２０】前記アレイ内の全ての前記データ記憶ユ
    ニットが前記パリティ・ブロックを含み、Ｎが前記アレ
    イ内の前記データ記憶ユニットの総数である、請求項１
    ９記載の方法。
21. 【請求項２１】各それぞれの前記ストライプの前記デー
    タ記憶ブロックが前記アレイのそれぞれの対角線に沿っ
    て記憶される、請求項１８記載の方法。
22. 【請求項２２】前記パリティ行が前記アレイのアドレス
    可能記憶空間の単一の連続バンドを占有する、請求項１
    ８記載の方法。
23. 【請求項２３】コンピュータ・システムのための記憶サ
    ブシステムであって、 プロセッサ及びメモリを有する記憶サブシステム制御装
    置と、 前記制御装置に接続される少なくとも３つのデータ記憶
    ユニットであって、 前記データ記憶ユニットのアドレス可能記憶空間が記憶
    ブロックの２次元アレイに対応し、前記アレイの各列が
    異なる前記データ記憶ユニットの１つを表し、前記アレ
    イの各行が各前記記憶ユニット内の記憶位置の個別の範
    囲を表す、前記データ記憶ユニットと、 前記アレイのデータ行に配置されるデータ記憶ブロック
    に記憶されるデータからパリティ・ブロックを計算する
    手段であって、各前記データ行がデータ・ブロックを含
    む複数の前記記憶ブロックを含み、各前記データ行が前
    記パリティ・ブロックを含まず、各前記パリティ・ブロ
    ックが前記データ記憶ブロックの対応するストライプに
    記憶されるデータから計算され、前記ストライプの各前
    記データ記憶ブロックが異なる前記データ記憶ユニット
    の１つ上に配置される、前記計算手段と、 前記パリティ・ブロックを前記アレイの１つ以上のパリ
    ティ行に記憶する手段であって、各前記パリティ行がパ
    リティ・ブロックを含む複数の記憶ブロックを含み、各
    前記パリティ・ブロックが、前記パリティ・ブロックに
    対応する前記記憶ブロックの前記ストライプの前記記憶
    ブロックを含む任意の前記記憶ユニットと異なる前記記
    憶ユニット上に記憶される、前記記憶手段と、 を含む、記憶サブシステム。
24. 【請求項２４】各それぞれの前記ストライプの前記デー
    タ記憶ブロックが前記アレイのそれぞれの対角線に沿っ
    て記憶される、請求項２３記載の記憶サブシステム。