JPH07255000A - Video signal processing circuit - Google Patents

Abstract

PURPOSE:To improve picture quality in one chip IC for digital processing in a camera. CONSTITUTION:Concerning an image pickup output through a clamp circuit 1, a vertical interpolation circuit 2 executes vertical interpolation corresponding to an electronic zoom and the synchronizing processing of color information. Further, the vertically interpolated information of two channels is converted into two kinds of color difference information in a Y/C separator circuit 3, the color difference information of the two channels is inputted to a horizontal interpolation circuit 5, and the horizontally interpolated information of the two channels is converted into three-primary-color information in an RGB synthesizing circuit 7. After gamma correction, knee correction is executed to a luminance signal.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、カメラ用ＩＣにおいて
画質を向上させた映像信号処理回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal processing circuit having improved image quality in a camera IC.

【０００２】[0002]

【従来の技術】電子ズーム機能を持つビデオカメラの構
成については、「ビデオカメラの高機能化と高画質化」
と題して１９９１年１１月１９〜２０日に技研情報セン
ターの主催で開催された講演会の予稿集の第３講に「カ
メラ一体型ＶＴＲのディジタル処理技術」として開示さ
れており、電子ズームによって設定された撮像素子のズ
ーム指定エリア内のラインを水平方向にも垂直方向にも
補間により拡大する技術が開示されている。この電子ズ
ームは、信号処理の後段で手ブレ補正と共に実行されて
いる。2. Description of the Related Art For the construction of a video camera having an electronic zoom function, refer to "High-performance and high-quality video camera".
It was disclosed as "Digital processing technology of camera-integrated VTR" in the third lecture of the proceedings of the lecture held on November 20th, 1991, hosted by Giken Information Center. There is disclosed a technique of enlarging a line in a zoom designated area of a set image pickup element by interpolation in both the horizontal direction and the vertical direction. This electronic zoom is executed together with camera shake correction in the latter stage of signal processing.

【０００３】[0003]

【発明が解決しようとする課題】しかし、前述する従来
例の様にＩＣを１チップ化しない場合には、省スペース
が問題になることはないが、信号処理及び電子ズーム各
機能を１個のＩＣに内蔵しようとする場合、スペースの
問題が生ずる。ＩＣ化に際して大きなスペースを確保す
る必要がある部分はラインメモリの部分であり、ライン
メモリの数が多くなればＩＣのスペースは大きくならざ
るを得ない。前述する従来例の場合、色信号の同時化や
垂直アパーチャ信号形成等の信号処理に最低２個のライ
ンメモリが必要になり、更に電子ズーム部分に輝度用と
色差用の合計３個のラインメモリが必要となる。そこ
で、本発明では、この様な従来例に比してラインメモリ
の数を減らし、更に回路の重複も少なくした１チップＩ
Ｃに適した回路を提案せんとするものである。However, in the case where the IC is not made into one chip as in the above-mentioned conventional example, space saving does not become a problem, but the signal processing and the electronic zoom functions are not provided in one. When trying to build it into an IC, space problems arise. The part where a large space needs to be secured when integrated into an IC is the part of the line memory, and the larger the number of line memories, the larger the space of the IC. In the case of the above-mentioned conventional example, at least two line memories are required for signal processing such as simultaneous color signal formation and vertical aperture signal formation, and a total of three line memories for luminance and color difference are provided in the electronic zoom portion. Is required. Therefore, in the present invention, the number of line memories is reduced and the circuit duplication is reduced as compared with such a conventional example.
The purpose is to propose a circuit suitable for C.

【０００４】また、ハイライト部分の変化を抑えるニー
補正回路をＩＣ内に有効に配置することにより、画質を
向上させた映像信号処理回路を提案するものである。Another object of the present invention is to propose a video signal processing circuit in which the image quality is improved by effectively arranging a knee correction circuit for suppressing a change in the highlight portion in the IC.

【０００５】[0005]

【課題を解決するための手段】本発明は、ＹＣ分離後の
デジタル輝度信号をγ補正するγ補正回路と、このγ補
正回路の後段に設けられ、入力信号レベルに対する出力
信号レベルの関係が、入力信号レベルの低い第１の範囲
では第１の勾配を持ってリニアであり、入力信号レベル
がそれより高い第２の範囲では前記第１の勾配よりも小
さい第２の勾配を持ってリニアであるような入出力特性
を有するニー補正回路とを一つのＩＣ内に収納してなる
映像信号処理回路である。According to the present invention, a γ correction circuit for γ-correcting a digital luminance signal after YC separation and a γ-correction circuit provided after the γ-correction circuit have a relationship between an input signal level and an output signal level. In the first range where the input signal level is low, it is linear with a first slope, and in the second range where the input signal level is higher, it is linear with a second slope that is smaller than the first slope. A video signal processing circuit in which a knee correction circuit having a certain input / output characteristic is housed in one IC.

【０００６】[0006]

【作用】本発明によれば、デジタル輝度信号のγ補正後
の出力でニー補正を行うことによりニー補正の変化点付
近のゲインは予め小さくなっているため変化点付近の変
化は小さくなる。According to the present invention, since the gain near the change point of the knee correction is reduced in advance by performing the knee correction on the output after the γ correction of the digital luminance signal, the change near the change point becomes small.

【０００７】[0007]

【実施例】以下、本発明を図示する一実施例に従い説明
する。まず、図１は本実施例の全体的な回路ブロック図
を示し、図２以下は図１の各ブロックの具体的な回路ブ
ロック図や説明図を示す。そこで、図１の信号の流れに
従い図２以下の各部の動作について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to an illustrated embodiment. First, FIG. 1 shows an overall circuit block diagram of the present embodiment, and FIG. 2 and subsequent figures show concrete circuit block diagrams and explanatory diagrams of each block of FIG. Therefore, the operation of each part shown in FIG. 2 and subsequent figures will be described in accordance with the signal flow shown in FIG.

【０００８】本実施例のディジタルカメラＩＣの前段に
は、カラーフィルタを設けたＣＣＤ固体撮像素子ＰＵ
と、ＡＤ変換回路ＡＤが設けられている。尚、本実施例
において、高域輝度信号とは高域成分を含んだ広帯域の
輝度信号を意味し、低域輝度信号とは輝度信号の低域成
分を意味するものとする。A CCD solid-state image pickup element PU provided with a color filter is provided in front of the digital camera IC of this embodiment.
And an AD conversion circuit AD. In this embodiment, the high-frequency luminance signal means a broadband luminance signal including a high-frequency component, and the low-frequency luminance signal means a low-frequency component of the luminance signal.

【０００９】（前処理）固体撮像素子ＰＵは、撮像面に
モザイク状のカラーフィルタを貼り付けている。図２
は、固体撮像素子ＰＵの補色カラーフィルタ配列と撮像
出力の関係を示す。この図左側は縦横４画素に対する透
過カラーフィルタ配列を示し、１ライン目は（Ｇ＋Ｒ）
と（Ｒ＋Ｇ）の繰り返しで構成されており、２ライン目
はＧと（Ｒ＋Ｂ）の繰り返しで構成されており、３ライ
ン目は１ライン目と同位相となっており、４ライン目は
２ライン目と逆位相となっている。この補色カラーフィ
ルタ配列は、垂直方向及び水平方向に繰り返し形成され
る。そこで、奇数フィールドの撮像出力は図の中央に示
す様に、１ライン目と２ライン目の受光出力を加算した
出力と、３ライン目と４ライン目の受光出力を加算した
出力とより成る。また、偶数フィールドの撮像出力は図
の右側に示す様に、２ライン目と３ライン目の受光出力
を加算した出力と、４ライン目と５ライン目の受光出力
を加算した出力とより成る。従って、奇数フィールドも
偶数フィールドも撮像位置は異なるものの撮像出力は共
通であり、２ライン周期で同じ種類の出力を形成導出し
ている。(Preprocessing) In the solid-state image pickup element PU, a mosaic-shaped color filter is attached to the image pickup surface. Figure 2
Shows the relationship between the complementary color filter array of the solid-state imaging device PU and the imaging output. The left side of this figure shows a transparent color filter array for 4 pixels in the vertical and horizontal directions, and the first line is (G + R)
And (R + G) are repeated, the second line is formed by repeating G and (R + B), the third line has the same phase as the first line, and the fourth line is the second line. It is out of phase with the eyes. This complementary color filter array is repeatedly formed in the vertical and horizontal directions. Therefore, as shown in the center of the figure, the imaging output of the odd field is composed of an output obtained by adding the light receiving outputs of the first line and the second line and an output obtained by adding the light receiving outputs of the third line and the fourth line. Further, as shown on the right side of the figure, the imaging output of the even field includes an output obtained by adding the light receiving outputs of the second line and the third line and an output obtained by adding the light receiving outputs of the fourth line and the fifth line. Accordingly, although the odd-numbered field and the even-numbered field have different imaging positions, the imaging output is common, and the same type of output is formed and derived in a 2-line cycle.

【００１０】撮像出力はＡＤ変換回路ＡＤにて順次１画
素１０ビットにディジタル化される。但し、撮像素子に
は水平方向の密度に違いがある。４０万画素の撮像素子
は、そのクロック周波数が４ｆscに設定されており、２
７万画素の撮像素子は８／３ｆscに設定されている。そ
こで、ＡＤ変換以降の信号処理は、撮像素子の密度に応
じて信号処理クロック周波数を撮像クロック周波数に一
致させている。The image pickup output is sequentially digitized into 10 bits per pixel by the AD conversion circuit AD. However, the image sensors have different horizontal densities. The clock frequency of the 400,000-pixel image sensor is set to 4 fsc.
The image sensor of 70,000 pixels is set to 8/3 fsc. Therefore, in the signal processing after AD conversion, the signal processing clock frequency is matched with the imaging clock frequency according to the density of the imaging element.

【００１１】ＡＤ変換出力は、一旦フィールドメモリに
入力される。このフィールドメモリは、電子ズーム操作
によって設定されたズーム指定エリアのＡＤ変換出力の
みを処理タイミングに合わせて選択的に読み出してい
る。The AD conversion output is once input to the field memory. This field memory selectively reads only the AD conversion output of the zoom designated area set by the electronic zoom operation in accordance with the processing timing.

【００１２】（クランプ）本実施例では、この読み出さ
れたＡＤ変換出力を入力して処理するディジタルカメラ
ＩＣを１チップで構成することを特徴とする。まずＡＤ
変換出力はクランプ回路１に入力される。このクランプ
回路１は、詳細を図示していないが水平ブランキング期
間に導出される遮光部分の撮像出力を平均化した値を、
一定数を加えた撮像出力より減じてクランプを実行して
いる。尚、一定数を加える理由は、高域ノイズ成分を後
段のローパスフィルタでカットオフする前に高域ノイズ
成分の負側がスライスされることのない様に残すことが
狙いである。(Clamp) The present embodiment is characterized in that the digital camera IC for inputting and processing the read AD conversion output is constituted by one chip. First AD
The converted output is input to the clamp circuit 1. Although not shown in detail, this clamp circuit 1 averages a value obtained by averaging the imaging output of the light-shielding portion derived during the horizontal blanking period.
Clamping is performed by subtracting from the imaging output to which a fixed number is added. The reason for adding a fixed number is to leave the high-frequency noise component so that the negative side of the high-frequency noise component is not sliced before being cut off by the low-pass filter in the subsequent stage.

【００１３】（垂直補間）クランプ出力は、電子ズーム
の為の垂直補間回路２に入力される。この電子ズーム
は、ズーム操作により特定される限られた撮像領域より
得られる撮像情報を補間処理により所定の映像情報に変
換するものである。具体的に、この垂直補間回路２は、
設定したズーム状態に於けるズーム指定エリア内で撮像
ライン間を８等分した状態で有効映像ラインの位置を近
似的に特定し、比例配分により有効映像ラインを補間形
成すると共に必要な信号処理を実行している。そこで、
前記垂直補間回路２は、図３に示す様にクランプ出力を
従属接続した３本のライン遅延回路２００〜２０２よ
り、クランプ出力又は遅延出力を適宜選択し、差分信号
形成回路２０３、垂直アパーチャ信号形成回路２０４、
高域輝度信号形成回路２０５、第１、第２色信号補間回
路２０６、２０７にそれぞれ入力している。The (vertical interpolation) clamp output is input to the vertical interpolation circuit 2 for electronic zoom. This electronic zoom is for converting image pickup information obtained from a limited image pickup area specified by a zoom operation into predetermined video information by interpolation processing. Specifically, this vertical interpolation circuit 2
Approximately specify the position of the effective video line in a state where the imaging lines are equally divided into 8 in the specified zoom area in the set zoom state, and perform the proportional signal distribution to form the effective video line by interpolation and perform necessary signal processing. Running. Therefore,
The vertical interpolation circuit 2 appropriately selects the clamp output or the delay output from the three line delay circuits 200 to 202 in which the clamp outputs are connected in cascade as shown in FIG. 3, and the differential signal forming circuit 203 and the vertical aperture signal forming are formed. Circuit 204,
It is input to the high-frequency luminance signal forming circuit 205 and the first and second color signal interpolating circuits 206 and 207, respectively.

【００１４】図４は、差分信号形成回路２０３の回路ブ
ロック図を示しており、図中第１選択回路２０３０は、
クランプ出力Ｄ３と１Ｈ遅延出力Ｄ２と２Ｈ遅延出力Ｄ
１とを入力し、第２選択回路２０３１は、１Ｈ遅延出力
Ｄ２と２Ｈ遅延出力Ｄ１とを入力し、第３選択回路２０
３２は、２Ｈ遅延出力Ｄ１と３Ｈ遅延出力Ｄ０とを入力
し、選択制御回路２０３３はライン間の比例配分係数Ｋ
に応じた選択信号を各選択回路に供給している。この比
例配分係数Ｋは、１／８刻みで０から７／８の間で近似
化された値でありライン毎にその値は変化する。選択制
御出力はこの比例配分係数Ｋに従って選択制御信号を発
生している。そこで、第１選択回路２０３０はＫが１／
２未満のときＤ２をＫが１／２のときＤ１を、さらにＫ
が１／２以上のときＤ２を発生している。また、第２選
択回路２０３１はＫが１／２未満のときＤ１をＫが１／
２以上のときＤ２を発生している。更に、第３選択回路
２０３２はＫが１／２未満のときＤ０をＫが１／２以上
のときＤ１を発生している。各選択出力は、第１選択出
力と第２選択出力が第１減算回路２０３４に、また第２
選択出力と第３選択出力が第２減算回路２０３５に入力
される。その結果、Ｋの値に応じて図５に図示する様な
減算出力が導出される。各減算出力はそれぞれ第１・第
２絶対値化回路２０３６・２０３７に入力されて絶対値
化され、第３加算回路２０３８にて加算され差分信号と
して導出される。この差分信号は、垂直方向の変化量を
絶対値化した値である。FIG. 4 is a circuit block diagram of the differential signal forming circuit 203, in which the first selection circuit 2030 is
Clamp output D3, 1H delay output D2, 2H delay output D
1 is input to the second selection circuit 2031. The 1H delay output D2 and the 2H delay output D1 are input to the second selection circuit 2031.
32 inputs the 2H delay output D1 and the 3H delay output D0, and the selection control circuit 2033 inputs the proportional distribution coefficient K between lines.
Is supplied to each selection circuit. The proportional distribution coefficient K is a value approximated between 0 and 7/8 in steps of 1/8, and the value changes line by line. The selection control output generates a selection control signal according to the proportional distribution coefficient K. Therefore, in the first selection circuit 2030, K is 1 /
D2 when less than 2 and D1 when K is 1/2, and K
Is greater than 1/2, D2 is generated. Further, the second selection circuit 2031 outputs D1 when K is less than 1/2
When it is 2 or more, D2 is generated. Furthermore, the third selection circuit 2032 generates D0 when K is less than 1/2 and D1 when K is 1/2 or more. As for each selection output, the first selection output and the second selection output are sent to the first subtraction circuit 2034, and the second selection output is sent to the second subtraction circuit 2034.
The selection output and the third selection output are input to the second subtraction circuit 2035. As a result, a subtraction output as shown in FIG. 5 is derived according to the value of K. The subtracted outputs are respectively input to the first and second absolute value conversion circuits 2036 and 2037, converted into absolute values, added by the third addition circuit 2038, and derived as a difference signal. This difference signal is a value obtained by converting the amount of change in the vertical direction into an absolute value.

【００１５】また、垂直アパーチャ信号形成回路２０４
は、垂直方向の２次微分出力を垂直アパーチャ信号とし
て形成導出しており、４入力に対する演算係数を図６に
図示する様にＫの値に応じて変更して加算処理をしてい
る。更に、高域輝度信号形成回路２０５も同様に、各４
入力に対して図７に図示する様にＫに応じた係数をそれ
ぞれ剰算して高域輝度信号ＹＨを加算導出している。そ
の結果得られる垂直アパーチャ信号と高域輝度信号はロ
ーパスフィルタ４を介して高域ノイズを除去されて導出
される。In addition, the vertical aperture signal forming circuit 204
Forms and derives a second-order differential output in the vertical direction as a vertical aperture signal, and the operation coefficient for four inputs is changed according to the value of K as shown in FIG. Further, the high-frequency luminance signal forming circuit 205 similarly has four units each.
As shown in FIG. 7, the coefficient corresponding to K is respectively added to the input and the high-frequency luminance signal YH is added and derived. The vertical aperture signal and the high-frequency luminance signal obtained as a result are derived by removing high-frequency noise through the low-pass filter 4.

【００１６】更に、第１色信号補間回路２０６は、クラ
ンプ出力Ｄ３と第２遅延出力Ｄ１を入力し、クランプ出
力Ｄ３にＫ／２を乗算し、第２遅延出力Ｄ１に（２−
Ｋ）／２を乗算して加算処理をしている。また、第２色
信号補間回路２０７は、第３遅延出力Ｄ０と第１遅延出
力Ｄ２を入力し、第３遅延出力Ｄ０に（１−Ｋ）／２を
乗算し、第１遅延出力Ｄ２に（１＋Ｋ）／２を乗算して
加算処理をしている。即ち、両信号補間回路は、色情報
を共通にするラインの情報に基づき比例配分により該当
ラインの補間データを２種類形成し色情報の同時化処理
を実行している。Further, the first color signal interpolation circuit 206 inputs the clamp output D3 and the second delay output D1, multiplies the clamp output D3 by K / 2, and outputs the second delay output D1 (2-
K) / 2 is multiplied to perform addition processing. Further, the second color signal interpolation circuit 207 inputs the third delay output D0 and the first delay output D2, multiplies the third delay output D0 by (1-K) / 2, and outputs the first delay output D2 ( 1 + K) / 2 is multiplied to perform addition processing. That is, both signal interpolating circuits form two types of interpolation data of the corresponding line by proportional distribution based on the information of the line sharing the color information, and execute the color information synchronizing process.

【００１７】（ＹＣ分離）第１補間信号と第２補間信号
は、ＹＣ分離回路３に入力される。このＹＣ分離回路３
は、図８に図示する様に入力される補間信号に対して同
一回路が２個設けられており、それぞれが同一機能を果
している。まず、この共通回路の一方に付いて説明す
る。入力される補間信号は、従属接続された７個のデー
タラッチ回路Ｌ１〜７に入力される。各ラッチ回路は、
画素に対応して点順次の遅延を行っている。この遅延出
力の内、第２・第４・第６遅延出力は第１加重平均回路
３１に於て４：８：４の割合で加重平均処理される。更
に、第１・第３・第５・第７遅延出力は第２加重平均回
路３２に於て１：７：７：１の割合で加重平均処理され
る。この第２加重平均処理は第４遅延出力にタイミング
を合わせた比例配分処理を実行するものであり水平方向
に同時化するものである。また、複数のラッチ出力を加
重平均することにより補間信号の高域ノイズ成分を除去
することが出来る。この様にして同時化された２種類の
データは、減算によって色差情報をまた加算によって輝
度情報を導出形成している。即ち加算回路３３は、加算
によって低域輝度信号を形成し、符号制御回路３４で極
性反転された加重平均出力は、減算回路３５に於て線順
次の色差信号Ｃr とＣb を形成している。上述する動作
と全く同じ動作が第２補間信号に付いても実行される。
従って、低域輝度信号に付いては、第１補間信号に基づ
いて形成される信号と第２補間信号に基づいて形成され
る信号の２種類が形成され、色信号に付いては一方の色
信号Ｃb がいずれか一方の減算出力として交互に導出さ
れる。また他方の色信号に付いても同様に交互に導出さ
れる。そこで、両加算出力は加算平均回路３６に於て平
均化されて低域輝度信号として導出され、両減算出力は
Ｃb 選択回路３７とＣr 選択回路３８に入力され、それ
ぞれＣb Ｃr 信号が同一選択出力側より導出される。(YC Separation) The first interpolation signal and the second interpolation signal are input to the YC separation circuit 3. This YC separation circuit 3
, Two identical circuits are provided for the input interpolation signal as shown in FIG. 8, and each performs the same function. First, one of the common circuits will be described. The input interpolation signal is input to seven cascaded data latch circuits L1 to L7. Each latch circuit is
A dot-sequential delay is performed corresponding to each pixel. Of the delayed outputs, the second, fourth and sixth delayed outputs are weighted averaged by the first weighted average circuit 31 at a ratio of 4: 8: 4. Further, the first, third, fifth and seventh delay outputs are weighted averaged by the second weighted average circuit 32 at a ratio of 1: 7: 7: 1. The second weighted average processing is for performing proportional distribution processing in which the timing is adjusted to the fourth delay output, and is performed simultaneously in the horizontal direction. Further, the high frequency noise component of the interpolation signal can be removed by weighted averaging a plurality of latch outputs. The two types of data thus synchronized form color difference information by subtraction and luminance information by addition. That is, the addition circuit 33 forms a low-frequency luminance signal by addition, and the weighted average output whose polarity is inverted by the sign control circuit 34 forms the line-sequential color difference signals Cr and Cb in the subtraction circuit 35. The same operation as the above-described operation is executed for the second interpolation signal.
Therefore, two types of signals are formed for the low-frequency luminance signal, a signal formed on the basis of the first interpolation signal and a signal formed on the basis of the second interpolation signal, and one color for the color signal. The signal Cb is alternately derived as one of the subtraction outputs. Further, the other color signals are similarly derived alternately. Therefore, both addition outputs are averaged in the addition and averaging circuit 36 to be derived as a low-frequency luminance signal, and both subtraction outputs are input to the Cb selection circuit 37 and the Cr selection circuit 38, and the Cb Cr signals are respectively the same selection output. It is derived from the side.

【００１８】（水平補間）差分信号、高域ノイズを除去
した垂直アパーチャ信号、高域ノイズを除去した高域輝
度信号、低域輝度信号、Ｃb 信号及びＣr 信号は、いず
れも水平補間回路５に入力される。この水平補間回路５
は、電子ズームによって特定される水平方向に限定され
た範囲のデータを補間処理によって所定数のデータに変
換する為に設けられており、データの間隔を８等分して
所望のデータ位置を近似して特定し比例配分によりその
位置のデータを補間するものである。従って、各入力信
号はラッチ回路にて１クロック分遅延され、遅延出力と
非遅延の出力を補間回路に入力して比例配分定数Ｋに従
い補間処理が為される。(Horizontal interpolation) The differential signal, the vertical aperture signal from which high band noise is removed, the high band luminance signal from which high band noise is removed, the low band luminance signal, the Cb signal and the Cr signal are all fed to the horizontal interpolation circuit 5. Is entered. This horizontal interpolation circuit 5
Is provided in order to convert the data in the range limited in the horizontal direction specified by the electronic zoom into a predetermined number of data by interpolation processing, and divides the data interval into eight equal parts to approximate the desired data position. Then, the data at that position is interpolated by proportional distribution. Therefore, each input signal is delayed by one clock in the latch circuit, the delayed output and the non-delayed output are input to the interpolation circuit, and the interpolation processing is performed according to the proportional distribution constant K.

【００１９】本実施例では差分信号と垂直アパーチャ信
号を利用して垂直エッジクロマ抑圧信号を形成してい
る。このエッジクロマ抑圧信号は輝度変化の大きい部分
における色のにじみを防止するために、輝度変化の大き
い部分の色信号成分を抑圧するものである。エッジクロ
マ抑圧の為には輝度変化の大きい部分に発生するアパー
チャ信号を絶対値化して利用すれば済むはずであるが、
本実施例では撮像素子の撮像原理に起因する障害を克服
するために差分信号も併せて利用している。図１０と図
１１は、差分信号が必要となる理由を説明する為の説明
図であり、図１０は奇数フィールド、図１１は偶数フィ
ールドに於けるエッジクロマ抑圧原理を示す。まず両図
に於て、丸印は撮像素子の垂直方向の画素を摸式的に示
しており、黒丸は低輝度検出状態をまた白丸は高輝度検
出状態を示す。単板式の撮像素子は連続する２ライン分
の受光出力（画素出力）を加算導出しており、奇数フィ
ールドと偶数フィールドではその組み合わせを異にして
いる。従って奇数フィールドと偶数フィールドでは撮像
出力の輝度の変化部分に違いが生ずる。即ち、図１１の
撮像出力は中間値が介在することになる。この現象は単
板式の撮像素子に不可避の現象である。問題は、この中
間値にある。即ち、垂直アパーチャ信号を絶対値化した
場合、奇数フィールドでは絶対値化出力がこの輝度変化
部分をカバーするが、偶数フィールドでは中間値部分の
絶対値化出力が欠落する。そこで、前のラインとの差の
絶対値と後のラインとの差の絶対値とを加算した差分信
号が必要となる。この差分信号と絶対値化した垂直アパ
ーチャ信号を加算平均すれば両方のフィールドで漏れな
く輝度変化部分をカバーすることが出来る。そこで、垂
直アパーチャ信号の補間出力は絶対値化回路５０に於て
絶対値化され、差分信号の補間出力と共に平均化回路５
１に供給されてエッジクロマ抑圧信号として導出され
る。In this embodiment, the vertical edge chroma suppression signal is formed by using the differential signal and the vertical aperture signal. This edge chroma suppression signal suppresses a color signal component in a portion having a large luminance change in order to prevent color bleeding in a portion having a large luminance change. In order to suppress edge chroma, it should be possible to use the aperture signal generated in the part where the luminance change is large by converting it to an absolute value.
In this embodiment, the differential signal is also used in order to overcome the obstacle caused by the image pickup principle of the image pickup device. 10 and 11 are explanatory diagrams for explaining the reason why the differential signal is necessary. FIG. 10 shows the edge chroma suppressing principle in the odd field and FIG. 11 in the even field. First, in both figures, the circles schematically show the pixels in the vertical direction of the image sensor, the black circles show the low luminance detection state, and the white circles show the high luminance detection state. In the single-plate type image pickup element, the light receiving outputs (pixel outputs) for two consecutive lines are added and derived, and the combinations are different between the odd field and the even field. Therefore, the odd-numbered field and the even-numbered field have a difference in the luminance change portion of the image pickup output. That is, the imaging output of FIG. 11 has an intermediate value. This phenomenon is an unavoidable phenomenon in a single-plate type image sensor. The problem lies in this intermediate value. That is, when the vertical aperture signal is converted into an absolute value, the absolute value output in the odd field covers this luminance change portion, but the absolute value output in the intermediate value portion is missing in the even field. Therefore, a difference signal obtained by adding the absolute value of the difference from the previous line and the absolute value of the difference from the subsequent line is required. By averaging the difference signal and the absolute-valued vertical aperture signal, both fields can cover the luminance change portion without omission. Therefore, the interpolation output of the vertical aperture signal is converted into an absolute value in the absolute value conversion circuit 50, and the averaging circuit 5 is executed together with the interpolation output of the differential signal.
1 and is derived as an edge chroma suppression signal.

【００２０】また、高域輝度信号の補間出力は、先に高
域ノイズ成分を除去されておりオフセット解除回路５２
に於てクランプ回路１で為されたオフセットが解除さ
れ、その後クリップ回路５３で負の信号がクリップされ
る。更に、低域輝度信号の補間出力はローパスフィルタ
５４にて高域成分を除去されてオフセット解除回路５５
にてオフセット解除され、その後クリップ回路５６で負
の信号がクリップされる。更にＣb 信号の補間出力とＣ
r 信号の補間出力は、加重平均処理による高域除去特性
を補完するローパスフィルタ５７・５８を介して導出さ
れる。The interpolated output of the high-frequency luminance signal has the high-frequency noise component removed first, and the offset canceling circuit 52
At that time, the offset made by the clamp circuit 1 is released, and then the clip circuit 53 clips the negative signal. Further, the low-pass filter 54 removes high-frequency components from the interpolated output of the low-frequency luminance signal, and the offset canceling circuit 55.
The offset is canceled at, and then the negative signal is clipped at the clipping circuit 56. Furthermore, the interpolation output of Cb signal and C
The interpolated output of the r signal is derived through the low-pass filters 57 and 58 that complement the high-frequency removal characteristics by the weighted average processing.

【００２１】（アパーチャ付加）補間済の垂直アパーチ
ャ信号と、補間済の高域輝度信号はアパーチャ付加回路
６に供給される。高域輝度信号は水平アパーチャ信号形
成の為にまず低輝度抑圧回路６０に入力されノイズを含
めて低輝度成分を除去される。低輝度成分除去後にバン
ドパスフィルタ６１にてアパーチャ成分を分離する。更
にバンドパス成分をスライス回路６２に入力し所定レベ
ル以上のアパーチャ成分を水平アパーチャ信号として垂
直アパーチャ信号と共に加算回路６３にて加算される。
加算出力は、ニー処理回路６４に於て高レベル部分を抑
圧され、アパーチャ信号として加算回路６５に於て高域
輝度信号に加算される。加算出力は、クリップ回路６６
に於て上限と下限をクリップされ、輪郭強調済の輝度信
号として導出される。(Aperture Addition) The interpolated vertical aperture signal and the interpolated high frequency luminance signal are supplied to the aperture adding circuit 6. In order to form the horizontal aperture signal, the high-frequency luminance signal is first input to the low-luminance suppression circuit 60 and the low-luminance component including noise is removed. After removing the low-luminance component, the aperture component is separated by the bandpass filter 61. Further, the band pass component is input to the slicing circuit 62, and an aperture component having a predetermined level or more is added as a horizontal aperture signal together with a vertical aperture signal by an adding circuit 63.
The high level portion of the added output is suppressed in the knee processing circuit 64, and is added to the high frequency luminance signal in the adding circuit 65 as an aperture signal. The addition output is the clip circuit 66.
At this point, the upper and lower limits are clipped and derived as a contour enhanced luminance signal.

【００２２】（ＲＧＢ合成）また、補間済の低域輝度信
号とＣb Ｃr 信号は、ＲＧＢ合成回路７（３原色信号合
成回路）に入力される。このＲＧＢ合成回路７に於て、
低域輝度信号とＣbＣr 信号は、それぞれラッチ回路Ｌ
に入力されて、３クロックに１回の割合で発生するラッ
チパルスにて同一タイミングでデータラッチ処理が為さ
れる。その結果、各データは１／３に間引かれて以降処
理される。まず、各ラッチデータは乗算回路７１〜７３
にそれぞれ入力される。定数発生回路７４〜７６は、各
ラッチデータにホワイトバランス制御に基づいて設定さ
れた３種類の係数をそれぞれ記憶しており、順次ＧＲＢ
の三原色に対応する係数を発生し、乗算回路７４〜７６
に供給している。従って、各乗算回路７１〜７３は、ラ
ッチの度にラッチデータにまずＲ信号形成に必要な係数
を乗算し、次にＧ信号形成に必要な係数を乗算し、更に
Ｂ信号形成に必要な係数を乗算する。各乗算出力は乗算
の度に加算回路７７に供給され、点順次でＧ、Ｒ、Ｂ、
の各色信号が導出される。加算出力は、クリップ回路７
８でクリップされ点順次色信号として導出される。(RGB Synthesis) The interpolated low-frequency luminance signal and Cb Cr signal are input to the RGB synthesis circuit 7 (three primary color signal synthesis circuit). In this RGB synthesis circuit 7,
The low-frequency luminance signal and the CbCr signal are respectively fed to the latch circuit L.
The data latch processing is carried out at the same timing by the latch pulse input to the input terminal at every 3 clocks. As a result, each data is thinned out to 1/3 and processed thereafter. First, each latch data is multiplied by the multiplication circuits 71 to 73.
Are input respectively. The constant generation circuits 74 to 76 respectively store three types of coefficients set in each latch data based on the white balance control, and sequentially store the GRB in GRB.
The coefficients corresponding to the three primary colors of
Is being supplied to. Therefore, each of the multiplication circuits 71 to 73 multiplies the latched data by a coefficient necessary for forming the R signal, then a coefficient necessary for forming the G signal, and a coefficient necessary for forming the B signal at each latch. Is multiplied by. Each multiplication output is supplied to the addition circuit 77 at each multiplication, and G, R, B, and
Each color signal of is derived. The addition output is the clipping circuit 7
It is clipped at 8 and derived as a dot sequential color signal.

【００２３】（γ補正）撮像出力は、光入力に対し、線
形である。ブラウン管の入力電圧対発光比の関係が非線
形であるため、ビデオカメラではその補正を行う必要が
ある。そこで、輝度信号及び三原色信号は、γ補正回路
９に入力され前述する非直線処理が為される。但し、こ
のγ補正特性は低域を強調し過ぎるため、輝度信号につ
いては小レベルノイズが強調される。そこで、本実施例
では輝度信号についてのみγ補正回路９の前段に低輝度
抑圧回路８を設けて小レベル信号と小レベルノイズを抑
圧している。従って、γ補正回路９からは、正規に近い
輝度信号と色信号が導出される。(Γ correction) The image pickup output is linear with respect to the optical input. Since the relationship between the input voltage and the light emission ratio of the cathode ray tube is non-linear, it is necessary to correct it in the video camera. Therefore, the luminance signal and the three primary color signals are input to the γ correction circuit 9 and subjected to the above-described non-linear processing. However, since this γ correction characteristic emphasizes the low range too much, small level noise is emphasized in the luminance signal. Therefore, in the present embodiment, the low luminance suppression circuit 8 is provided in front of the γ correction circuit 9 only for the luminance signal to suppress the small level signal and the small level noise. Therefore, the γ correction circuit 9 derives a luminance signal and a chrominance signal that are close to normal.

【００２４】（エッジクロマ抑圧）γ補正された点順次
色信号はエッジクロマ抑圧回路１０に供給される。この
エッジクロマ抑圧回路１０は、輝度信号の変化量にほぼ
比例する垂直方向のエッジクロマ抑圧信号レベルに基づ
いて色ゲイン調整係数を設定する機能を持っている。こ
の色ゲイン調整係数は、輝度変化の大きいところで小さ
く設定され、輝度変化の小さいところで標準値に設定さ
れる。エッジクロマ抑圧回路１０は、色ゲイン調整係数
と入力される三原色色信号を乗算処理してエッジクロマ
抑圧を実行しており、垂直方向の輝度変化の大きい部分
で色信号レベルを抑圧して、垂直方向の色偽信号を抑圧
している。(Edge Chroma Suppression) The γ-corrected dot sequential color signal is supplied to the edge chroma suppression circuit 10. The edge chroma suppression circuit 10 has a function of setting the color gain adjustment coefficient based on the edge chroma suppression signal level in the vertical direction which is substantially proportional to the amount of change in the luminance signal. This color gain adjustment coefficient is set small when the change in brightness is large, and set to a standard value when the change in brightness is small. The edge chroma suppression circuit 10 performs edge chroma suppression by multiplying the color gain adjustment coefficient and the input three primary color signals, and suppresses the color signal level in the portion where the luminance change in the vertical direction is large, and the edge chroma suppression circuit 10 The color false signal is suppressed.

【００２５】（高低輝度クロマ抑圧）色信号は、高輝度
部分で各受光出力レベルが飽和すると、撮像出力に変化
がなくなり減算により得られるＣb Ｃr 信号が減少し、
結果的にＧ信号が相対的に強調されて、本来白い部分が
緑を帯びる所謂ハイライトグリーン現象を来す。また、
低輝度部分では本来の色成分も小さくノイズが目立つこ
とになる。低輝度部分の輝度信号についてはγ補正の前
段で抑圧したが、色信号については抑圧していない。そ
こで、本実施例では低輝度部分と高輝度部分のクロマ抑
圧を同時に実行する為、クロマエッジ抑圧信号を更に高
低輝度クロマ抑圧回路１１に入力している。この、高低
輝度クロマ抑圧回路１１は、アパーチャ付加前の輝度信
号を入力しておりその信号レベルに対する乗算係数を図
１４に図示する様に設定し、高輝度と低輝度部分の係数
を小さく設定している。この様に設定した乗算係数とク
ロマエッジ抑圧信号を乗算処理することにより、高輝度
部分と低輝度部分の色信号レベルを抑圧している。(High and low luminance chroma suppression) For the color signal, when each light receiving output level is saturated in the high luminance portion, there is no change in the imaging output and the Cb Cr signal obtained by subtraction decreases,
As a result, the G signal is relatively emphasized, which causes a so-called highlight green phenomenon in which an originally white portion is greenish. Also,
In the low-brightness area, the original color component is small and the noise becomes noticeable. The luminance signal in the low luminance portion was suppressed before the γ correction, but the color signal was not suppressed. Therefore, in the present embodiment, the chroma edge suppression signal is further input to the high and low luminance chroma suppressing circuit 11 in order to simultaneously execute the chroma suppression of the low luminance portion and the high luminance portion. The high / low luminance chroma suppression circuit 11 inputs the luminance signal before adding the aperture, sets the multiplication coefficient for the signal level as shown in FIG. 14, and sets the high luminance and low luminance parts to small coefficients. ing. By multiplying the multiplication coefficient set in this way and the chroma edge suppression signal, the color signal levels of the high-luminance portion and the low-luminance portion are suppressed.

【００２６】（映像選択）カメラより出力すべき映像
は、撮像による映像信号のみならず、必要に応じて調整
カラー信号も出力しなければならない。そこで、本実施
例では、映像選択回路１２を設け、撮像によって得られ
るγ補正済みの輝度信号と高低輝度クロマ抑圧済の点順
次３原色信号を入力してそのまま導出するか、または内
蔵するテストパターン信号を導出するかの選択を行って
いる。(Video Selection) The video to be output from the camera must output not only a video signal obtained by image pickup but also an adjusted color signal as necessary. Therefore, in the present embodiment, the video selection circuit 12 is provided, and the γ-corrected luminance signal obtained by imaging and the high-low luminance chroma-suppressed dot-sequential three-primary-color signal are input and derived as they are, or a built-in test pattern. Selection of whether to derive the signal is made.

【００２７】（輝度信号処理）映像選択回路より導出さ
れる輝度信号は、アナログ化される前にカラー信号との
タイミング合わせが必要であり、遅延回路１３に入力さ
れて遅延処理される。更に、遅延出力の黒レベルは、映
像信号に於て特定のレベルに規定されねばならずセット
アップ付加回路１４に於て、映像期間のみ一定レベルを
加算される。セットアップ付加出力には同期信号がな
い。そこで、セットアップ出力を入力する同期付加回路
１５は、ブランキング期間にペデスタル部分を含む負極
の同期信号を付加している。同期信号を付加された輝度
信号は、ＤＡ変換回路２３に供給され、アナログ化され
る。このアナログ化された輝度信号がＩＣの出力として
導出される。(Luminance Signal Processing) The luminance signal derived from the video selection circuit needs timing adjustment with the color signal before being analogized, and is input to the delay circuit 13 and subjected to delay processing. Further, the black level of the delayed output must be specified to a specific level in the video signal, and the setup addition circuit 14 adds a constant level only during the video period. There is no sync signal in the setup addition output. Therefore, the synchronization adding circuit 15 that inputs the setup output adds a negative synchronization signal including the pedestal portion during the blanking period. The luminance signal to which the synchronization signal is added is supplied to the DA conversion circuit 23 and converted into an analog signal. This analogized luminance signal is derived as the output of the IC.

【００２８】（ＲＧＢ色差マトリクス）選択回路を経た
点順次３原色信号は色差信号に変換するためにＲＧＢ色
差マトリクス回路１６に入力される。このマトリクス回
路１６は、標準状態で Ｒ−Ｙ＝ ０．７（Ｒ−Ｇ）−０．１（Ｂ−Ｇ） Ｂ−Ｙ＝−０．３（Ｒ−Ｇ）＋０．９（Ｂ−Ｇ） なる関係に色差信号を形成しており、変換に際しては、
まず（Ｒ−Ｙ）と（Ｂ−Ｙ）の演算処理を実行して、続
いて固有の係数を乗算している。この固有の係数は、色
信号レベル調整の為に相似的な変更が為される。この変
更をする場合、係数に１以上を許すと回路規模が大きく
なる。従って、（Ｂ−Ｙ）形成時の係数０．９は大き過
ぎる。そこで、本実施例では回路に工夫をして（Ｂ−
Ｙ）信号を作成する回路のみ（Ｇ−Ｂ）の係数を半分に
して乗算出力を２回加算している。The dot-sequential three-primary-color signals that have passed through the (RGB color difference matrix) selection circuit are input to the RGB color difference matrix circuit 16 for conversion into color difference signals. In the standard state, the matrix circuit 16 has RY = 0.7 (RG) -0.1 (BG) BY = -0.3 (RG) +0.9 (BG). ), The color difference signal is formed in the relation
First, the calculation processing of (RY) and (BY) is executed, and subsequently, the unique coefficient is multiplied. This unique coefficient is similarly modified for adjusting the color signal level. When this change is made, allowing 1 or more for the coefficient increases the circuit scale. Therefore, the coefficient 0.9 when forming (BY) is too large. Therefore, in this embodiment, a circuit is devised (B-
Y) Only in the circuit that creates the signal, the coefficient of (GB) is halved and the multiplication outputs are added twice.

【００２９】以下、図１７に図示する本実施例の回路動
作について図１５と図１６の信号形成原理説明図と共に
説明をする。まず、第１ステップをＧの入力状態、第２
ステップをＲの入力状態、第３ステップをＢの入力状
態、第４ステップを次のＧの入力状態とする。そこで
（Ｒ−Ｇ）信号と（Ｂ−Ｇ）信号の形成の為、先行して
入力されるＧ成分が第１ラッチ回路１６０に、第１ステ
ップでラッチされる。減算回路１６１は、第２ステップ
で（Ｒ−Ｇ）第３ステップで（Ｂ−Ｇ）を演算導出す
る。（Ｒ−Ｙ）信号の形成の為に第１乗算回路１６２
は、第２ステップで（Ｒ−Ｇ）信号に対して第１定数発
生回路１６３が発生するＫrr＝０．７を乗算する。ま
た、第３ステップで（Ｂ−Ｇ）に対して第１定数発生回
路１６３が発生するＫbr＝−０．１を乗算する。第２ラ
ッチ回路１６４は、第２ステップでＫrr（Ｒ−Ｇ）をラ
ッチし、第２加算回路１６５は第３ステップで所望の
（Ｒ−Ｙ）成分を形成し、その演算結果を第１出力ラッ
チ回路１６６にてラッチする。また、（Ｂ−Ｙ）信号の
形成の為に第３ラッチ回路１６７は第３ステップで減算
出力をラッチする。第２乗算回路１６２は、第２ステッ
プで（Ｒ−Ｇ）信号に対して第２定数発生回路１６９が
発生するＫrb＝−０．３を乗算する。また、第３ステッ
プで（Ｂ−Ｇ）に対して第２定数発生回路１６９が発生
するＫbb＝−０．４５を乗算し、同様にラッチした（Ｂ
−Ｇ）に対して第４ステップで第２定数発生回路１６９
が発生するＫbb＝−０．４５を再度乗算する。第４ラッ
チ回路１７１は、第２／第３ステップで第３加算回路１
７０の出力をラッチしており、前記第３加算回路１７０
は、乗算データとフィードバックされる第４ラッチデー
タを加算している。従って、第３加算回路は、第２ステ
ップでＫrb（Ｒ−Ｇ）を出力し、第３ステップでＫrb
（Ｒ−Ｇ）＋Ｋbb（Ｒ−Ｙ）を出力し、第４ステップで
Ｋrb（Ｒ−Ｇ）＋２Ｋbb（Ｒ−Ｙ）を出力する。第２出
力ラッチ回路１７２は第４ステップで所望の出力をラッ
チする。よって、図示省略した第５ステップで両方の色
差信号が形成される。The circuit operation of this embodiment shown in FIG. 17 will be described below with reference to FIGS. 15 and 16 for explaining the signal forming principle. First, the first step is the input state of G, the second
It is assumed that the step is the R input state, the third step is the B input state, and the fourth step is the next G input state. Therefore, in order to form the (R−G) signal and the (B−G) signal, the G component input in advance is latched in the first latch circuit 160 in the first step. The subtraction circuit 161 calculates and derives (RG) in the second step and (BG) in the third step. The first multiplication circuit 162 for forming the (RY) signal
In the second step, the (RG) signal is multiplied by Krr = 0.7 generated by the first constant generation circuit 163. Further, in the third step, (B−G) is multiplied by Kbr = −0.1 generated by the first constant generating circuit 163. The second latch circuit 164 latches Krr (R−G) in the second step, the second addition circuit 165 forms a desired (R−Y) component in the third step, and the calculation result is output to the first output. It is latched by the latch circuit 166. Further, the third latch circuit 167 latches the subtraction output in the third step in order to form the (BY) signal. The second multiplication circuit 162 multiplies the (RG) signal by Krb = -0.3 generated by the second constant generation circuit 169 in the second step. Also, in the third step, (B−G) is multiplied by Kbb = −0.45 generated by the second constant generating circuit 169 and latched in the same manner (B−G).
-G), the second constant generating circuit 169 is used in the fourth step.
Then, Kbb = −0.45 is multiplied again. The fourth latch circuit 171 uses the third adder circuit 1 in the second / third step.
The output of 70 is latched, and the third adder circuit 170 is latched.
Adds the multiplication data and the feedback fourth latch data. Therefore, the third adder circuit outputs Krb (RG) in the second step and outputs Krb (RG) in the third step.
(R−G) + Kbb (R−Y) is output, and Krb (R−G) + 2Kbb (R−Y) is output in the fourth step. The second output latch circuit 172 latches the desired output in the fourth step. Therefore, both color difference signals are formed in the fifth step (not shown).

【００３０】（低彩度クロマ抑圧）カラー信号は好みに
応じて低彩度部分を抑圧する必要が生ずる。この低彩度
は図１８に示す様に、各色差信号を直行ベクトルとした
ときの合力の長さに等しいことが知られている。そこで
彩度は、各色差信号のレベルをそれぞれ二乗して加算し
た上で全体を１／２乗すれば正確に求められる。しか
し、この演算は複雑となる為に回路規模が大きくなる。
そこで、選択された色差信号を入力する本実施例の低彩
度抑圧回路１７では、近似的に彩度を求める為に、例え
ば図１８の第１次象現を格子状に分割し各格子の目に対
応する彩度を予め記憶しておき絶対値化した各色差信号
を格子の目に近似して対応する彩度を求める方法や、図
１８のエリアを適当に分割しエリア毎に設定した簡単な
１次元演算によって彩度を近似的に求める方法を採用し
ている。次に、求めた彩度に応じた抑圧係数を特定し、
その抑圧係数を各色差信号にそれぞれ乗算し、低彩度部
分に於ける彩度の抑圧を可能にしている。(Low chroma chroma suppression) In the color signal, it is necessary to suppress the low chroma part according to preference. It is known that this low saturation is equal to the length of the resultant force when the color difference signals are orthogonal vectors, as shown in FIG. Therefore, the saturation can be accurately obtained by squaring the levels of the respective color difference signals, adding the levels, and then multiplying the sum by 1/2. However, since this calculation is complicated, the circuit scale becomes large.
Therefore, in the low saturation suppression circuit 17 of the present embodiment, which inputs the selected color difference signal, for example, in order to approximately obtain the saturation, the first quadrant of FIG. The saturation corresponding to the eyes is stored in advance, and the absolute value of each color difference signal is approximated to the eyes of the grid to obtain the corresponding saturation, or the area of FIG. 18 is appropriately divided and set for each area. A method of approximating the saturation by a simple one-dimensional operation is adopted. Next, specify the suppression coefficient according to the obtained saturation,
By multiplying each color difference signal by the suppression coefficient, it is possible to suppress the saturation in the low saturation part.

【００３１】但し、上述する低彩度抑圧は好みの問題が
あり、外部操作によってその機能を停止状態に設定し得
るものとする。 （サンプリング変換）低彩度抑圧処理された色差信号
は、ローパスフィルタ１８にて高域を制限されて導出さ
れるが、この信号処理ＩＣはカラー信号の変調に際して
４倍のカラーサブキャリア周波数４ｆscに相当するデー
タを必要とする。そこで、駆動クロックの周波数が、８
／３ｆscの場合、色差信号のデータ密度を全て４ｆscに
合わせる為に、入力データを４ｆscでサンプリングして
いる。このサンプリング変換で、８／３ｆscのデータが
４ｆscに変換されると、４／３ｆscのノイズ成分を生じ
る。そこで、本実施例では、サンプリング変換後、４／
３ｆsc成分をトラップ処理している。However, the above-described low saturation suppression has a problem of preference and its function can be set to a stopped state by an external operation. (Sampling conversion) The low-saturation-suppressed color difference signal is derived with its high frequency band limited by the low-pass filter 18. This signal processing IC sets the color subcarrier frequency 4fsc to 4 times when the color signal is modulated. Requires corresponding data. Therefore, the frequency of the drive clock is 8
In the case of / 3 fsc, the input data is sampled at 4 fsc in order to match the data density of the color difference signals to 4 fsc. By this sampling conversion, when the data of 8 / 3fsc is converted into 4fsc, a noise component of 4 / 3fsc is generated. Therefore, in this embodiment, after sampling conversion, 4 /
The 3fsc component is being trapped.

【００３２】（バースト付加）撮像出力には、カラーバ
ースト信号に相当する基準信号は存在しない。そこで、
本実施例では、サンプリング出力をバースト付加回路２
０に入力して、サンプリング変換出力の水平帰線期間の
バースト信号多重部分に、バースト信号の標準レベルに
相当するバーストデータを多重している。(Burst added) There is no reference signal corresponding to the color burst signal in the image pickup output. Therefore,
In this embodiment, the sampling output is used as the burst addition circuit 2
0 is input, and burst data corresponding to the standard level of the burst signal is multiplexed in the burst signal multiplexing portion of the horizontal blanking period of the sampling conversion output.

【００３３】（エンコード）各色差信号は、直角位相変
調して１チャンネル化する必要がある。この直角位相変
調を、ディジタル的に実行する場合、４ｆscのデータは
非常に都合がよい。即ち、ＮＴＳＣの場合、色差信号を
（Ｂ−Ｙ）、（Ｒ−Ｙ）、−（Ｂ−Ｙ）、−（Ｒ−Ｙ）
の順に選択すれば直角位相変調データが形成される。こ
の選択処理は、色差信号の交互選択処理と符号反転処理
により容易に実行される。尚、ＰＡＬカラー方式への変
換も、符号反転順序と処理速度を変更すれば容易に変換
可能である。(Encoding) Each color difference signal must be quadrature-phase modulated to form one channel. When performing this quadrature modulation digitally, 4 fsc of data is very convenient. That is, in the case of NTSC, the color difference signals are (BY), (RY),-(BY),-(RY).
If selected in this order, quadrature modulation data is formed. This selection process is easily executed by the color difference signal alternate selection process and the sign inversion process. The conversion to the PAL color system can be easily performed by changing the sign inversion order and the processing speed.

【００３４】そこで、本実施例ではバーストデータの付
加された色差信号をエンコード回路２１に入力してデー
タ選択と符号反転処理をしている。 （ＤＡ変換）変調処理されたデータは、ＤＡ変換処理に
よりアナログ化する必要がある。しかし、通常のＤＡ変
換回路は、正の入力データのみをアナログ変換する能力
しかない。そこで本実施例では、ＤＡ変換回路２４の前
段に定数加算回路２２を設けてデータの値を全て正にし
た状態でＡＤ変換を実行し、ＩＣ出力として変調カラー
信号を発生している。Therefore, in this embodiment, the color difference signal to which the burst data is added is input to the encoding circuit 21 to perform data selection and sign inversion processing. (DA conversion) The data subjected to the modulation processing needs to be converted into an analog by the DA conversion processing. However, a normal DA conversion circuit has only the ability to convert only positive input data into an analog signal. Therefore, in the present embodiment, the constant addition circuit 22 is provided in the preceding stage of the DA conversion circuit 24, AD conversion is executed in a state where all the data values are positive, and a modulated color signal is generated as an IC output.

【００３５】（ディジタル出力）本実施例のＩＣは、ア
ナログ信号のみならずディジタルの状態で輝度信号や色
差信号を導出しており、輝度信号はＤＡ変換回路２３の
前段よりまた色差信号はサンプリング変換の前段より導
出される。(Digital Output) The IC of this embodiment derives a luminance signal and a color difference signal in a digital state as well as an analog signal. The luminance signal is sampled and converted from the preceding stage of the DA conversion circuit 23. It is derived from the previous stage of.

【００３６】上述する本実施例では、色情報の同時化処
理と垂直補間処理により垂直補間回路内に３個のライン
メモリを設けるだけで全ての補間処理が可能になる。 （第２の実施例）更に、上述する実施例では、水平補間
の後にＲＧＢ合成回路を設けているが、設計の都合で図
１９に図示する様にその関係を逆にして、ＲＧＢ合成回
路７の後段に水平補間回路５を設けて水平補間出力を点
順次化回路２５に供給しても良いことは云うまでもな
い。In the above-described embodiment, all the interpolation processing can be performed only by providing three line memories in the vertical interpolation circuit by the color information synchronization processing and the vertical interpolation processing. (Second Embodiment) Further, in the above-mentioned embodiment, the RGB synthesizing circuit is provided after the horizontal interpolation. However, for the sake of design, the relationship is reversed as shown in FIG. It goes without saying that the horizontal interpolation circuit 5 may be provided in the subsequent stage and the horizontal interpolation output may be supplied to the dot sequential circuit 25.

【００３７】（第３の実施例）更に、図２０は他の実施
例における信号処理回路のブロック図を示し、図１と同
一部分には同一符号を付し、説明を省略する。(Third Embodiment) FIG. 20 is a block diagram of a signal processing circuit according to another embodiment. The same parts as those in FIG. 1 are designated by the same reference numerals and the description thereof will be omitted.

【００３８】２６はクランプ回路１出力を図２１の如く
逆ニー補正する逆ニー補正回路である。この回路はＡＤ
変換前のアナログ輝度信号を、入力信号レベルに対する
出力信号レベルの関係が入力信号レベルの低い第１の範
囲では勾配が大きく、入力信号レベルがそれより高い第
２の範囲では勾配が小さくなるような入出力特性を有す
るニー補正回路で非線形処理した場合、デジタル処理前
に元の特性に戻す回路である。従って、前段でニー補正
処理が施されていない信号に対しては必要ないのでセレ
クタ２７によりこの回路の経由を選択可能としている。Reference numeral 26 is an inverse knee correction circuit for performing inverse knee correction on the output of the clamp circuit 1 as shown in FIG. This circuit is AD
The analog luminance signal before conversion has a large slope in the first range where the relationship between the output signal level and the input signal level is low, and is small in the second range where the input signal level is higher. This circuit restores the original characteristics before digital processing when nonlinear processing is performed by a knee correction circuit having input / output characteristics. Therefore, since it is not necessary for the signal that has not been subjected to the knee correction processing in the previous stage, the selector 27 can select the passage of this circuit.

【００３９】４０はアパーチャ付加回路６出力のペデス
タルレベルを設定するペデスタル設定回路、４１は同じ
くＲＧＢ合成回路７出力のペデスタルレベルを設定する
ペデスタル設定回路である。Reference numeral 40 is a pedestal setting circuit for setting the pedestal level of the output of the aperture adding circuit 6, and 41 is a pedestal setting circuit for setting the pedestal level of the output of the RGB synthesizing circuit 7 as well.

【００４０】４２はデジタルγ補正処理後の輝度信号の
ハイライト部分の変化を抑えるような入出力特性を有す
るニー補正回路であり、図２２に示すごとく、入力信号
レベルに対する出力信号レベルの関係が、入力信号レベ
ルの低い第１の範囲では勾配が大きく、入力信号レベル
がそれより高い第２の範囲では勾配が小さくなるよう設
定されている。Reference numeral 42 denotes a knee correction circuit having an input / output characteristic that suppresses a change in the highlight portion of the luminance signal after the digital γ correction processing. As shown in FIG. 22, the relationship between the output signal level and the input signal level is shown. The gradient is set to be large in the first range where the input signal level is low, and the gradient is set to be small in the second range where the input signal level is higher.

【００４１】尚、この処理はγ補正前に行う事も考えら
れるが、以下の理由によりγ補正後の方が望ましい。即
ち、ニー補正の変化点が少ない場合、変化点前後で大き
く特性が変化するため変化点前後での変化が目立つこと
になるが、γ補正後の出力は入力レベルが大きい程ゲイ
ンが小さくなるため、γ補正後にこの処理を行う方が変
化点での変化が目立ちにくくなるからである。Although this process may be performed before the γ correction, it is preferable that the γ correction is performed for the following reasons. That is, when there are few change points in the knee correction, the characteristics largely change before and after the change point, and the change before and after the change point becomes conspicuous, but the output after γ correction has a smaller gain as the input level increases. This is because the change at the change point is less noticeable when this process is performed after the γ correction.

【００４２】また、このニー補正回路は後段の映像選択
回路１２の前段に配置することにより、この映像選択回
路で選択された調整用信号に前記処理が施されないよう
にしている。The knee correction circuit is arranged before the video selection circuit 12 in the subsequent stage so that the adjustment signal selected by the video selection circuit is not subjected to the above processing.

【００４３】４３はネガポジ制御回路であり、ネガ表示
させたい場合、遅延回路１３出力を反転するように制御
する。４４はネガポジ制御回路４３に接続されたウイン
ドウ回路であり、フェード機能実行時、画面上で画像を
表示させる部分（ウインドウ）以外の表示部分の輝度を
一定のグレーレベルにするための回路である。Reference numeral 43 is a negative / positive control circuit, which controls so that the output of the delay circuit 13 is inverted when a negative display is desired. Reference numeral 44 denotes a window circuit connected to the negative / positive control circuit 43, which is a circuit for making the brightness of the display portion other than the portion (window) on the screen where the image is displayed constant gray level when the fade function is executed.

【００４４】４５はセットアップ回路１４に接続された
ブランキング回路であり、映像信号のブランキング部分
を所定の黒レベルにするための回路である。４６はブラ
ンキング回路４５に接続されたキャラクタ挿入回路であ
り、映像信号に文字信号を重ねて表示するための回路で
ある。Reference numeral 45 denotes a blanking circuit connected to the setup circuit 14, which is a circuit for setting the blanking portion of the video signal to a predetermined black level. Reference numeral 46 is a character insertion circuit connected to the blanking circuit 45, which is a circuit for displaying the character signal on the video signal in a superimposed manner.

【００４５】４７は同期付加回路１５出力あるいは外部
からの輝度データを選択的に出力するセレクタである。
またこの同期付加回路出力は外部出力端子へも供給され
る。一方、４８は色信号経路中のＬＰＦ１８の後段に挿
入されたウインドウ及びブランキング回路であり、ウイ
ンドウ以外の表示部分及びブランキング部分の色信号を
削除する回路である。Reference numeral 47 is a selector for selectively outputting the output of the synchronization adding circuit 15 or the luminance data from the outside.
The output of this synchronization addition circuit is also supplied to the external output terminal. On the other hand, reference numeral 48 is a window and blanking circuit inserted in the subsequent stage of the LPF 18 in the color signal path, and is a circuit for deleting the color signals of the display portion and blanking portion other than the window.

【００４６】４８はこのウインドウ及びブランキング回
路４８出力あるいは外部からの色差信号を選択的に出力
するセレクタである。また、このウインドウ及びブラン
キング回路出力は輝度信号同様、外部出力端子へも供給
される。Reference numeral 48 is a selector for selectively outputting the output of the window and blanking circuit 48 or the color difference signal from the outside. Also, the window and blanking circuit outputs are supplied to the external output terminal as well as the luminance signal.

【００４７】[0047]

【発明の効果】よって、本発明によれば、γ補正後にニ
ー補正を施しているためニー補正の変化点での変化が目
立ちにくくなる。As described above, according to the present invention, since the knee correction is performed after the γ correction, the change at the change point of the knee correction becomes inconspicuous.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の１実施例に係る信号処理回路ブロック
図である。FIG. 1 is a block diagram of a signal processing circuit according to an embodiment of the present invention.

【図２】撮像素子のカラーフィルタ配列と撮像出力の関
係を示す説明図である。FIG. 2 is an explanatory diagram showing a relationship between a color filter array of an image sensor and an imaging output.

【図３】垂直補間回路の具体的な回路ブロク図である。FIG. 3 is a specific circuit block diagram of a vertical interpolation circuit.

【図４】差分信号形成回路の具体的回路ブロック図であ
る。FIG. 4 is a specific circuit block diagram of a differential signal forming circuit.

【図５】差分信号の出力説明図である。FIG. 5 is an explanatory diagram of output of a differential signal.

【図６】垂直アパーチャ形成回路の演算係数説明図であ
る。FIG. 6 is an explanatory diagram of calculation coefficients of a vertical aperture forming circuit.

【図７】高輝度信号形成回路の演算係数説明図である。FIG. 7 is an explanatory diagram of calculation coefficients of a high brightness signal forming circuit.

【図８】ＹＣ分離回路の具体的な回路ブロック図であ
る。FIG. 8 is a specific circuit block diagram of a YC separation circuit.

【図９】水平補間回路の具体的な回路ブロック図であ
る。FIG. 9 is a specific circuit block diagram of a horizontal interpolation circuit.

【図１０】奇数フィールドのエッジクロマ抑圧原理説明
用の信号波形説明図である。FIG. 10 is an explanatory diagram of a signal waveform for explaining a principle of edge chroma suppression of an odd field.

【図１１】偶数フィールドのエッジクロマ抑圧原理説明
用の信号波形説明図である。FIG. 11 is an explanatory diagram of signal waveforms for explaining the principle of edge chroma suppression of even fields.

【図１２】アパーチャ付加回路の具体的な回路ブロック
図である。FIG. 12 is a specific circuit block diagram of an aperture adding circuit.

【図１３】ＲＧＢ合成回路の具体的な回路ブロック図で
ある。FIG. 13 is a specific circuit block diagram of an RGB synthesizing circuit.

【図１４】高・低輝度抑圧用の乗算係数特性説明図であ
る。FIG. 14 is an explanatory diagram of multiplication coefficient characteristics for high / low luminance suppression.

【図１５】Ｂ−Ｙ信号変換原理説明図である。FIG. 15 is an explanatory diagram of a BY signal conversion principle.

【図１６】Ｒ−Ｙ信号変換原理説明図である。FIG. 16 is an explanatory diagram of an RY signal conversion principle.

【図１７】ＲＧＢ色差マトリクスの具体的回路ブロック
図である。FIG. 17 is a specific circuit block diagram of an RGB color difference matrix.

【図１８】彩度算出原理説明図である。FIG. 18 is an explanatory diagram of a saturation calculation principle.

【図１９】第２の実施例の要部回路ブロック図である。FIG. 19 is a circuit block diagram of a main part of the second embodiment.

【図２０】第３の実施例の要部回路ブロック図である。FIG. 20 is a circuit block diagram of an essential part of a third embodiment.

【図２１】逆ニー補正回路の入出力特性図である。FIG. 21 is an input / output characteristic diagram of the inverse knee correction circuit.

【図２２】ニー補正回路の入出力特性図である。FIG. 22 is an input / output characteristic diagram of the knee correction circuit.

【符号の説明】[Explanation of symbols]

２ 垂直補間回路 ３ ＹＣ分離回路 ５ 水平補間回路 ７ ＲＧＢ合成回路 ９ γ補正回路 ４２ ニー補正回路 2 vertical interpolation circuit 3 YC separation circuit 5 horizontal interpolation circuit 7 RGB composition circuit 9 γ correction circuit 42 knee correction circuit

フロントページの続き (72)発明者 宅間 正男 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 川上 聖肇 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 山本 徹 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 朝枝 徹 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内Front page continuation (72) Inventor Masao Takuma 2-5-5 Keihan Hondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (72) Inventor Seizou Kawakami 2-5-5 Keihan-hondori, Moriguchi-shi, Osaka No. Sanyo Electric Co., Ltd. (72) Inventor Toru Yamamoto 2-5-5 Keihan Hondori, Moriguchi City, Osaka Prefecture Sanyo Electric Co., Ltd. (72) Toru Asaeda 2-5 Keihan Hondori, Moriguchi City, Osaka Prefecture No. 5 Sanyo Electric Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 撮像出力のＡＤ変換出力を入力してディ
ジタル的に信号処理を為し、輝度信号とカラー信号を形
成導出するカメラ用の映像信号処理回路において、 ＹＣ分離後のデジタル輝度信号をγ補正するγ補正回路
と、このγ補正回路の後段に設けられ、入力信号レベル
に対する出力信号レベルの関係が、入力信号レベルの低
い第１の範囲では第１の勾配を持ってリニアであり、入
力信号レベルがそれより高い第２の範囲では前記第１の
勾配よりも小さい第２の勾配を持ってリニアであるよう
な入出力特性を有するニー補正回路とを一つのＩＣ内に
収納してなる映像信号処理回路。1. A video signal processing circuit for a camera, which inputs an AD conversion output of an image pickup output and digitally performs signal processing to form and derive a luminance signal and a color signal, wherein a digital luminance signal after YC separation is generated. The γ correction circuit for γ correction and the relationship between the input signal level and the output signal level provided in the subsequent stage of the γ correction circuit are linear with a first gradient in the first range where the input signal level is low, A knee correction circuit having an input / output characteristic which is linear with a second gradient smaller than the first gradient in a second range where the input signal level is higher than that is housed in one IC. Video signal processing circuit.