JPH07253929A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH07253929A JPH07253929A JP4258194A JP4258194A JPH07253929A JP H07253929 A JPH07253929 A JP H07253929A JP 4258194 A JP4258194 A JP 4258194A JP 4258194 A JP4258194 A JP 4258194A JP H07253929 A JPH07253929 A JP H07253929A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- semiconductor memory
- flash memory
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
- G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/88—Monitoring involving counting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0662—Virtualisation aspects
- G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】３．５インチ、２．５インチ、１．８インチ型
ハードディスク装置と同程度に小型化することが可能な
半導体記憶装置を提供する。 【構成】揮発性のキャッシュメモリ３は、メインフラッ
シュメモリ２が記憶するデータを一時的に記憶し、メイ
ンフラッシュメモリ２よりも少ない記憶容量を有する。
データ制御回路４は、フラッシュメモリ２、キャッシュ
メモリ３、および外部の情報処理装置間のデータの入出
力を制御する。制御部４は、情報処理装置との間で、固
定長ブロックフォーマットに従って、データの入出力を
行う。交替フラッシュメモリ５は、フラッシュメモリ２
に障害が発生した場合、フラッシュメモリ２の代替とし
て、データを記憶する。
ハードディスク装置と同程度に小型化することが可能な
半導体記憶装置を提供する。 【構成】揮発性のキャッシュメモリ３は、メインフラッ
シュメモリ２が記憶するデータを一時的に記憶し、メイ
ンフラッシュメモリ２よりも少ない記憶容量を有する。
データ制御回路４は、フラッシュメモリ２、キャッシュ
メモリ３、および外部の情報処理装置間のデータの入出
力を制御する。制御部４は、情報処理装置との間で、固
定長ブロックフォーマットに従って、データの入出力を
行う。交替フラッシュメモリ５は、フラッシュメモリ２
に障害が発生した場合、フラッシュメモリ２の代替とし
て、データを記憶する。
Description
【０００１】
【産業上の利用分野】本発明は、従来の小型磁気ディス
ク装置の代替として利用可能な半導体記憶装置に関す
る。
ク装置の代替として利用可能な半導体記憶装置に関す
る。
【０００２】
【従来の技術】不揮発性半導体メモリ（例えば、フラッ
シュメモリ）と、揮発性メモリとを有する従来の装置と
しては、たとえば、特開平２−８１３９８号公報に記載
されたものがある。これは、不揮発性半導体メモリと、
揮発性メモリのメモリ容量を同一とし、通常は、書き込
み速度の早い揮発性メモリを使用し、タイミングを見
て、揮発性メモリから不揮発性メモリに転送して、電源
断時のデータの保存と、通常動作時の動作速度の高速化
とを図ったものである。
シュメモリ）と、揮発性メモリとを有する従来の装置と
しては、たとえば、特開平２−８１３９８号公報に記載
されたものがある。これは、不揮発性半導体メモリと、
揮発性メモリのメモリ容量を同一とし、通常は、書き込
み速度の早い揮発性メモリを使用し、タイミングを見
て、揮発性メモリから不揮発性メモリに転送して、電源
断時のデータの保存と、通常動作時の動作速度の高速化
とを図ったものである。
【０００３】
【発明が解決しようとする課題】上記従来技術は、大型
コンピュータの記憶装置を想定しており、小型化につい
ての配慮が充分されていない。すなわち、最近の小型ワ
ークステーション、パーソナルコンピュータ等では、
３．５インチ、２．５インチ、１．８インチ型ハードデ
ィスク装置が使われており、半導体記憶装置もこのよう
な小型サイズに対応することが求められている。上記従
来技術は、半導体記憶装置を、３．５インチ、２．５イ
ンチ、１．８インチ型ハードディスク装置のように小型
化することについて配慮されていない。また、上記従来
技術は、揮発性メモリとフラッシュメモリの容量は同一
としており、フラッシュメモリと同じ容量を揮発性メモ
リで実現するためには、フラッシュメモリの個数と同程
度の個数のキャッシュメモリが必要であり、従来技術を
そのまま適用した場合、装置サイズが大きくなり、小型
ハードディスク装置と同程度に小型化することは困難で
ある。本発明は、３．５インチ、２．５インチ、１．８
インチ型ハードディスク装置と同程度に小型化すること
が可能な半導体記憶装置を提供することを目的とする。
コンピュータの記憶装置を想定しており、小型化につい
ての配慮が充分されていない。すなわち、最近の小型ワ
ークステーション、パーソナルコンピュータ等では、
３．５インチ、２．５インチ、１．８インチ型ハードデ
ィスク装置が使われており、半導体記憶装置もこのよう
な小型サイズに対応することが求められている。上記従
来技術は、半導体記憶装置を、３．５インチ、２．５イ
ンチ、１．８インチ型ハードディスク装置のように小型
化することについて配慮されていない。また、上記従来
技術は、揮発性メモリとフラッシュメモリの容量は同一
としており、フラッシュメモリと同じ容量を揮発性メモ
リで実現するためには、フラッシュメモリの個数と同程
度の個数のキャッシュメモリが必要であり、従来技術を
そのまま適用した場合、装置サイズが大きくなり、小型
ハードディスク装置と同程度に小型化することは困難で
ある。本発明は、３．５インチ、２．５インチ、１．８
インチ型ハードディスク装置と同程度に小型化すること
が可能な半導体記憶装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明の半導体記憶装置
は、データを一時的に記憶し、不揮発性半導体メモリよ
りも少ない記憶容量を有するキャッシュ用揮発性メモリ
と、不揮発性半導体メモリ、キャッシュ用揮発性メモ
リ、および外部の情報処理装置間のデータの入出力を制
御する制御部とを設け、制御部により、外部の情報処理
装置との間で、固定長ブロックフォーマットに従って、
データの入出力を行うようにしたものである。また、半
導体記憶装置と、磁気ディスク装置と、情報処理装置と
を有する情報処理システムであって、アクセス頻度が高
いデータは、上記半導体記憶装置に配置され、アクセス
頻度が低いデータは、上記磁気ディスク装置に配置され
ることとしたものである。
は、データを一時的に記憶し、不揮発性半導体メモリよ
りも少ない記憶容量を有するキャッシュ用揮発性メモリ
と、不揮発性半導体メモリ、キャッシュ用揮発性メモ
リ、および外部の情報処理装置間のデータの入出力を制
御する制御部とを設け、制御部により、外部の情報処理
装置との間で、固定長ブロックフォーマットに従って、
データの入出力を行うようにしたものである。また、半
導体記憶装置と、磁気ディスク装置と、情報処理装置と
を有する情報処理システムであって、アクセス頻度が高
いデータは、上記半導体記憶装置に配置され、アクセス
頻度が低いデータは、上記磁気ディスク装置に配置され
ることとしたものである。
【０００５】
【作用】本発明に係る半導体記憶装置において、キャッ
シュ用揮発性メモリの記憶容量は、不揮発性半導体メモ
リよりも少ない、すなわち、揮発性メモリの個数が少な
いことにより小型化できる。また、３．５インチ、２．
５インチ、１．８インチ型ハードディスク装置と、デー
タ転送時のインタフェースについて互換性を持たせるた
めに、これらの装置において標準となっている固定長ブ
ロックフォーマット（ＦＢＡフォーマット）を採用す
る。また、磁気ディスク装置と半導体記憶装置をコンピ
ュータシステムに並列に接続し、上記情報処理装置より
並列にアクセス可能とし、アクセス頻度の高いデータを
小型記憶装置に配置し、アクセス頻度が低いデータを上
記磁気ディスク装置に配置する情報処理システムにおい
ては、半導体記憶装置は、磁気ディスク装置と比べた場
合、アクセス速度が高速になるため、システム全体とし
て記憶媒体にアクセスする平均速度が高速になる。たと
えば、大規模プログラムを実行中に主記憶上に存在する
プログラムコードを不揮発性記憶媒体に一時的に待避す
ること、および不揮発性記憶媒体より読みだすことを行
う場合、不揮発性記憶媒体を上記のように、小型記憶装
置と磁気ディスク装置で構成することにより、システム
プログラムの実行速度を高速化できる。
シュ用揮発性メモリの記憶容量は、不揮発性半導体メモ
リよりも少ない、すなわち、揮発性メモリの個数が少な
いことにより小型化できる。また、３．５インチ、２．
５インチ、１．８インチ型ハードディスク装置と、デー
タ転送時のインタフェースについて互換性を持たせるた
めに、これらの装置において標準となっている固定長ブ
ロックフォーマット（ＦＢＡフォーマット）を採用す
る。また、磁気ディスク装置と半導体記憶装置をコンピ
ュータシステムに並列に接続し、上記情報処理装置より
並列にアクセス可能とし、アクセス頻度の高いデータを
小型記憶装置に配置し、アクセス頻度が低いデータを上
記磁気ディスク装置に配置する情報処理システムにおい
ては、半導体記憶装置は、磁気ディスク装置と比べた場
合、アクセス速度が高速になるため、システム全体とし
て記憶媒体にアクセスする平均速度が高速になる。たと
えば、大規模プログラムを実行中に主記憶上に存在する
プログラムコードを不揮発性記憶媒体に一時的に待避す
ること、および不揮発性記憶媒体より読みだすことを行
う場合、不揮発性記憶媒体を上記のように、小型記憶装
置と磁気ディスク装置で構成することにより、システム
プログラムの実行速度を高速化できる。
【０００６】
【実施例】本発明の実施例について、図面を用いて以下
詳細に説明する。図１は、本発明に係る半導体記憶装置
である小型記憶装置１の概略機能ブロック図である。本
装置１は、メインフラッシュメモリ２と、キャッシュメ
モリ３と、データ制御回路４と、交替フラッシュメモリ
５と、バッテリ６と、電源部７と、ＣＰＵ９と、ＲＯＭ
１０とで構成される。電源が投入されると、電源部７
は、小型記憶装置の各部に電源供給を行うと同時にバッ
テリ６の充電を行う。メインフラッシュメモリ２と、交
替フラッシュメモリ５とは、本実施例では、一括消去型
ＥＥＰＲＯＭ（フラッシュメモリ）で構成されている
が、フラッシュメモリに限らず、ＥＥＰＲＯＭ（Ｅｌｅ
ｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄＰｒｏ
ｇｒａｍｍａｂｌｅ ＲＯＭ：消去及び書き込みが電気
的にできるＲＯＭ（読み出し専用記憶素子））であれば
良い。キャッシュメモリ３は揮発性メモリであり、ＤＲ
ＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）もしくは、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒ
ａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）で構成され
ている。上位装置からデータの読みだし命令があると、
データ制御回路４は、メインフラッシュメモリ２から、
指定されたアドレスの、ＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒ
ｅｃｔｉｏｎ Ｃｏｄｅ：誤り訂正符号）を付加された
データを読み、データに２ｂｉｔ以下の誤りがある場合
は、データの訂正を行う。その後、そのデータをキャッ
シュメモリ３に書き込み、さらに、上位装置（情報処理
装置）へそのデータを転送する。また、上位装置からデ
ータの書き込み命令があると、データ制御回路４を経由
してＥＣＣが付加されたデータをキャッシュメモリ３へ
書き込み、上位装置からみた小型記憶装置へのデータラ
イト動作を完了する。そして、キャッシュメモリ３に書
き込まれたデータは、可能な限りキャッシュメモリ３上
に格納しておく。キャッシュメモリ３がオーバーフロー
しそうになったとき、または、電源停止のときに、デー
タ制御回路４の指示によりキャッシュメモリ３のデータ
を該当するアドレスのメインフラッシュメモリ２のエリ
アに書き込み、データの不揮発化を図る。このキャッシ
ュメモリ３上に存在するデータに上位装置からアクセス
命令が発生した場合は、キャッシュメモリ３上の当該デ
ータにヒットするので、そのデータに対して読みだし、
書き込み処理を行うことになる。また、書き込みが終了
したデータについても、そのデータが格納されているキ
ャッシュメモリ３の領域に新たなデータの書き込みが無
い限り、キャッシュメモリ３上に置いておく。上位装置
より新たなリード要求が発生し、そのキャッシュメモリ
３領域が使用され、当該データがキャッシュメモリ３上
に存在しなくなった場合に限り、メインフラッシュメモ
リ２から読み出す。このようにメインフラッシュメモリ
アクセス、特にライトアクセスの回数を最低限に抑える
ことにより、フラッシュメモリの寿命を伸ばすことがで
きる。また、キャッシュメモリの容量が小さい場合、キ
ャッシュヒット率が低下し、フラッシュメモリのアクセ
ス回数が増加する。これに対する直接の対策として、キ
ャッシュメモリの容量を増やす方法があるが、上述のよ
うにできるだけ、フラッシュメモリへのライトアクセス
を抑えることも間接的な対策として採れる。交替フラッ
シュメモリ５は、メインフラッシュメモリ２から読みだ
したデータに２ビット以上のビット誤りが発見された時
（データ制御回路４中のＥＣＣ回路４１で検出する）
や、メインフラッシュメモリ２中のあるブロックの書き
換え回数が制限値（例えば１０万回）に達した時に、ビ
ット誤りが発見されたブロックのデータや、書き換え回
数が制限値に達したブロックのデータを、該ブロックの
代わりに記憶し、データの信頼性を維持する。この後、
交替したメインフラッシュメモリ２内のブロックのデー
タへのメモリアクセスは、交替フラッシュメモリ５への
メモリアクセスに、データ制御回路４のマイクロプログ
ラムにより変更される。バッテリ６は、装置をオフする
指示により電源部７が電源断となる時や、停電時に、キ
ャッシュメモリ３のデータをメインフラッシュメモリ２
へ書き込む間、電源の供給を行うことによってデータの
消失を防止する。ＣＰＵ９（中央演算装置）は、ＳＣＳ
Ｉ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉ
ｎｔｅｒｆａｃｅ）、ＰＣ／ＡＴ（ＩＳＡ，ＥＩＳＡ
（Ｅｘｔｅｎｄｅｄ Ｉｎｄｕｓｔｒｙ Ｓｔａｎｄａ
ｒｄ Ａｒｃｈｉｔｅｃｔｕｒｅ））、ＰＣＭＣＩＡ
（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ Ｍｅｍｏｒｙ
Ｃａｒｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ａｓｓｏｃ
ｉａｔｉｏｎ）のコマンドとして装置１に入力されるイ
ンタフェースに関する指示を、ＲＯＭ１０上に記憶され
た該コマンドに対応したプログラムを読みだし、実行す
ることにより実現する。ここでＳＣＳＩとはコンピュー
タ本体と周辺装置との間の標準インタフェースである。
ＰＣ／ＡＴ（ＩＳＡ，ＥＩＳＡ）はオープンアーキテク
チャとしてデザインされたインタフェースであり、ＩＢ
Ｍ社のＰＣ／ＡＴと互換性があるコンピュータで使われ
るコンピュータ内部のバスインタフェースである。ま
た、ＰＣＭＣＩＡとはパソコン等で使われるメモリカー
ドの国際標準インタフェースである。各インタフェース
共にＲＯＭ１０上にインタフェースハンドシェイクの手
順が格納されており、ＣＰＵ９はその手順を読みだしな
がら、手順の中でデータ転送等、フラッシュメモリ２，
５上のデータのリードライトが指定されていた場合、デ
ータ制御回路４を起動し、データ制御回路４によりデー
タ転送を行う。また、インタフェース手順の切り替え方
法はコマンドに対応したプログラムを置き換えることに
より実現する。すなわち、各インタフェース手順の切り
換えは、手順を記憶したＲＯＭの置き換えによって実現
される。すなわち、本装置はＲＯＭの置き換え後に、ハ
ードウェアリセットが行われると、ＣＰＵ９がＲＯＭ１
０上の情報に基づいて起動処理を行い、そのＲＯＭ１０
の有するインタフェース手順が有効となる。図２は、フ
ラッシュメモリ２，５内のブロックのデータフォーマッ
トを示した図である。図中のＥＣＣ７３は、１ブロック
を構成する複数のサブブロック７２内のデータ７４に対
するＥＣＣであるが、１ブロック全体のデータに対する
ＥＣＣとすることも可能である。また、ブロックの書き
替え回数７０のデータのみに付加するＥＣＣ７１を有す
る。また、上記１ブロックは、小型磁気ディスク装置が
ホストコンピュータとデータ交換を行う際の１ブロック
と同じデータ構造を有する。記憶装置の外部から見た外
部仕様は完全にＦＢＡ（Ｆｉｘｅｄ Ｂｌｏｃｋ Ａｒ
ｃｈｉｔｅｃｔｕｒｅ：固定長記録方式）フォーマット
の磁気ディスク装置とコマンドレベルで互換である。即
ち、固定長ブロックによりすべての記憶空間がブロック
に分けられ、すべてのブロックにブロック番号が割当て
られている。上位装置からのデータアクセスはすべてブ
ロック単位で行われる。このＦＢＡの１ブロックとフラ
ッシュメモリ２，５の管理単位であるブロックを対応づ
けることによりエミュレーション可能となる。ＦＢＡの
エミュレーションは、あらかじめ各インタフェースごと
にデータ格納の形式をＲＯＭ上に記憶しておき、キャッ
シュメモリ２，５と、上位の情報処理装置間のデータ転
送の際に、その格納形式にあったデータ転送をＣＰＵ９
がデータ制御回路４に指示することにより実現する。ま
た、メインフラッシュメモリ２，５には、パイロットラ
ンプ（ＰＬ）８が設置されており、正常動作時には点灯
させ、障害が発生したものに対して消灯させることによ
り保守性を向上させている。図３は、小型ワークステー
ションに、本発明に係る小型記憶装置８２を組み込んだ
例である。本小型記憶装置が２．５インチ、１．８イン
チ型磁気ディスク装置と同一のサイズであること、ま
た、上位インタフェースとして標準となるＳＣＳＩ、Ｐ
Ｃ／ＡＴバスインタフェース、ＰＣＭＣＩＡインタフェ
ースのいずれかをサポートしていることにより、従来の
小型磁気ディスク装置に置き換え可能となっている。
２．５インチ、１．８インチ型小型磁気ディスク装置の
サイズに対する明確な基準は無いが、 1.8″型磁気ディスク装置の場合 幅54.0mm 奥行85.5mm 高さ10.5,または12.5mm、 2.5″型磁気ディスク装置の場合 幅73.0mm 奥行101.6mm 高さ12.5,または12.5mmという寸
法である。本実施例では、従来の小型磁気ディスク装置
３３と小型記憶装置３２を並列に接続する。データベー
ス等の業務を行う場合、アクセス頻度の高いプログラム
コードおよびデータベースのディレクトリ情報をアクセ
ス速度の速い小型記憶装置に格納することにより平均の
データアクセス時間が高速化され、システム全体として
も高速なシステムが構築可能となる。データの分散のさ
せ方は、データベースを例にとると、利用頻度の高いデ
ィレクトリ部をファイル１、その検索の結果のデータ本
体を格納する部分をファイル２とし、アクセス頻度の高
いファイル１を小型記憶装置、アクセス頻度の低いファ
イル２を従来の磁気デイスクに配置する。尚、ネットワ
ーク接続装置を介して、小型磁気ディスク装置と小型記
憶装置とをネットワークに接続することにより、これら
の装置をネットワークサーバーとして使用することが可
能となる。また、より高速にするために記憶装置として
は、小型記憶装置のみを有することとして、磁気ディス
ク装置が無い構成をとることもできる。また、物理的な
機械部品の多い磁気ディスク装置は対衝撃性が非常に弱
く、取扱いによってはデータ損失を招く可能性がある。
これに対して半導体記憶装置は半導体部品により構成さ
れているため衝撃に対して強く、移動されることが多い
パーソナルコンピュータにおいて非常に有効である。以
上のように本実施例により、小型ワークステーション等
における業務の高速化と、小型パーソナルコンピュータ
の取扱いの容易化とに貢献する小型磁気ディスク装置を
提供できる。なお、本発明の好ましい実施態様によれ
ば、電源遮断時に、上記キャッシュ用揮発性メモリに記
憶されているデータを不揮発性半導体メモリに格納する
ための電力を供給するバッテリを有する。また、不揮発
性半導体メモリに障害が発生した場合、不揮発性半導体
メモリの代替として、データを記憶する、電気的に書き
換え可能な交替用不揮発性半導体メモリを有する。
詳細に説明する。図１は、本発明に係る半導体記憶装置
である小型記憶装置１の概略機能ブロック図である。本
装置１は、メインフラッシュメモリ２と、キャッシュメ
モリ３と、データ制御回路４と、交替フラッシュメモリ
５と、バッテリ６と、電源部７と、ＣＰＵ９と、ＲＯＭ
１０とで構成される。電源が投入されると、電源部７
は、小型記憶装置の各部に電源供給を行うと同時にバッ
テリ６の充電を行う。メインフラッシュメモリ２と、交
替フラッシュメモリ５とは、本実施例では、一括消去型
ＥＥＰＲＯＭ（フラッシュメモリ）で構成されている
が、フラッシュメモリに限らず、ＥＥＰＲＯＭ（Ｅｌｅ
ｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄＰｒｏ
ｇｒａｍｍａｂｌｅ ＲＯＭ：消去及び書き込みが電気
的にできるＲＯＭ（読み出し専用記憶素子））であれば
良い。キャッシュメモリ３は揮発性メモリであり、ＤＲ
ＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）もしくは、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒ
ａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）で構成され
ている。上位装置からデータの読みだし命令があると、
データ制御回路４は、メインフラッシュメモリ２から、
指定されたアドレスの、ＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒ
ｅｃｔｉｏｎ Ｃｏｄｅ：誤り訂正符号）を付加された
データを読み、データに２ｂｉｔ以下の誤りがある場合
は、データの訂正を行う。その後、そのデータをキャッ
シュメモリ３に書き込み、さらに、上位装置（情報処理
装置）へそのデータを転送する。また、上位装置からデ
ータの書き込み命令があると、データ制御回路４を経由
してＥＣＣが付加されたデータをキャッシュメモリ３へ
書き込み、上位装置からみた小型記憶装置へのデータラ
イト動作を完了する。そして、キャッシュメモリ３に書
き込まれたデータは、可能な限りキャッシュメモリ３上
に格納しておく。キャッシュメモリ３がオーバーフロー
しそうになったとき、または、電源停止のときに、デー
タ制御回路４の指示によりキャッシュメモリ３のデータ
を該当するアドレスのメインフラッシュメモリ２のエリ
アに書き込み、データの不揮発化を図る。このキャッシ
ュメモリ３上に存在するデータに上位装置からアクセス
命令が発生した場合は、キャッシュメモリ３上の当該デ
ータにヒットするので、そのデータに対して読みだし、
書き込み処理を行うことになる。また、書き込みが終了
したデータについても、そのデータが格納されているキ
ャッシュメモリ３の領域に新たなデータの書き込みが無
い限り、キャッシュメモリ３上に置いておく。上位装置
より新たなリード要求が発生し、そのキャッシュメモリ
３領域が使用され、当該データがキャッシュメモリ３上
に存在しなくなった場合に限り、メインフラッシュメモ
リ２から読み出す。このようにメインフラッシュメモリ
アクセス、特にライトアクセスの回数を最低限に抑える
ことにより、フラッシュメモリの寿命を伸ばすことがで
きる。また、キャッシュメモリの容量が小さい場合、キ
ャッシュヒット率が低下し、フラッシュメモリのアクセ
ス回数が増加する。これに対する直接の対策として、キ
ャッシュメモリの容量を増やす方法があるが、上述のよ
うにできるだけ、フラッシュメモリへのライトアクセス
を抑えることも間接的な対策として採れる。交替フラッ
シュメモリ５は、メインフラッシュメモリ２から読みだ
したデータに２ビット以上のビット誤りが発見された時
（データ制御回路４中のＥＣＣ回路４１で検出する）
や、メインフラッシュメモリ２中のあるブロックの書き
換え回数が制限値（例えば１０万回）に達した時に、ビ
ット誤りが発見されたブロックのデータや、書き換え回
数が制限値に達したブロックのデータを、該ブロックの
代わりに記憶し、データの信頼性を維持する。この後、
交替したメインフラッシュメモリ２内のブロックのデー
タへのメモリアクセスは、交替フラッシュメモリ５への
メモリアクセスに、データ制御回路４のマイクロプログ
ラムにより変更される。バッテリ６は、装置をオフする
指示により電源部７が電源断となる時や、停電時に、キ
ャッシュメモリ３のデータをメインフラッシュメモリ２
へ書き込む間、電源の供給を行うことによってデータの
消失を防止する。ＣＰＵ９（中央演算装置）は、ＳＣＳ
Ｉ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉ
ｎｔｅｒｆａｃｅ）、ＰＣ／ＡＴ（ＩＳＡ，ＥＩＳＡ
（Ｅｘｔｅｎｄｅｄ Ｉｎｄｕｓｔｒｙ Ｓｔａｎｄａ
ｒｄ Ａｒｃｈｉｔｅｃｔｕｒｅ））、ＰＣＭＣＩＡ
（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ Ｍｅｍｏｒｙ
Ｃａｒｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ａｓｓｏｃ
ｉａｔｉｏｎ）のコマンドとして装置１に入力されるイ
ンタフェースに関する指示を、ＲＯＭ１０上に記憶され
た該コマンドに対応したプログラムを読みだし、実行す
ることにより実現する。ここでＳＣＳＩとはコンピュー
タ本体と周辺装置との間の標準インタフェースである。
ＰＣ／ＡＴ（ＩＳＡ，ＥＩＳＡ）はオープンアーキテク
チャとしてデザインされたインタフェースであり、ＩＢ
Ｍ社のＰＣ／ＡＴと互換性があるコンピュータで使われ
るコンピュータ内部のバスインタフェースである。ま
た、ＰＣＭＣＩＡとはパソコン等で使われるメモリカー
ドの国際標準インタフェースである。各インタフェース
共にＲＯＭ１０上にインタフェースハンドシェイクの手
順が格納されており、ＣＰＵ９はその手順を読みだしな
がら、手順の中でデータ転送等、フラッシュメモリ２，
５上のデータのリードライトが指定されていた場合、デ
ータ制御回路４を起動し、データ制御回路４によりデー
タ転送を行う。また、インタフェース手順の切り替え方
法はコマンドに対応したプログラムを置き換えることに
より実現する。すなわち、各インタフェース手順の切り
換えは、手順を記憶したＲＯＭの置き換えによって実現
される。すなわち、本装置はＲＯＭの置き換え後に、ハ
ードウェアリセットが行われると、ＣＰＵ９がＲＯＭ１
０上の情報に基づいて起動処理を行い、そのＲＯＭ１０
の有するインタフェース手順が有効となる。図２は、フ
ラッシュメモリ２，５内のブロックのデータフォーマッ
トを示した図である。図中のＥＣＣ７３は、１ブロック
を構成する複数のサブブロック７２内のデータ７４に対
するＥＣＣであるが、１ブロック全体のデータに対する
ＥＣＣとすることも可能である。また、ブロックの書き
替え回数７０のデータのみに付加するＥＣＣ７１を有す
る。また、上記１ブロックは、小型磁気ディスク装置が
ホストコンピュータとデータ交換を行う際の１ブロック
と同じデータ構造を有する。記憶装置の外部から見た外
部仕様は完全にＦＢＡ（Ｆｉｘｅｄ Ｂｌｏｃｋ Ａｒ
ｃｈｉｔｅｃｔｕｒｅ：固定長記録方式）フォーマット
の磁気ディスク装置とコマンドレベルで互換である。即
ち、固定長ブロックによりすべての記憶空間がブロック
に分けられ、すべてのブロックにブロック番号が割当て
られている。上位装置からのデータアクセスはすべてブ
ロック単位で行われる。このＦＢＡの１ブロックとフラ
ッシュメモリ２，５の管理単位であるブロックを対応づ
けることによりエミュレーション可能となる。ＦＢＡの
エミュレーションは、あらかじめ各インタフェースごと
にデータ格納の形式をＲＯＭ上に記憶しておき、キャッ
シュメモリ２，５と、上位の情報処理装置間のデータ転
送の際に、その格納形式にあったデータ転送をＣＰＵ９
がデータ制御回路４に指示することにより実現する。ま
た、メインフラッシュメモリ２，５には、パイロットラ
ンプ（ＰＬ）８が設置されており、正常動作時には点灯
させ、障害が発生したものに対して消灯させることによ
り保守性を向上させている。図３は、小型ワークステー
ションに、本発明に係る小型記憶装置８２を組み込んだ
例である。本小型記憶装置が２．５インチ、１．８イン
チ型磁気ディスク装置と同一のサイズであること、ま
た、上位インタフェースとして標準となるＳＣＳＩ、Ｐ
Ｃ／ＡＴバスインタフェース、ＰＣＭＣＩＡインタフェ
ースのいずれかをサポートしていることにより、従来の
小型磁気ディスク装置に置き換え可能となっている。
２．５インチ、１．８インチ型小型磁気ディスク装置の
サイズに対する明確な基準は無いが、 1.8″型磁気ディスク装置の場合 幅54.0mm 奥行85.5mm 高さ10.5,または12.5mm、 2.5″型磁気ディスク装置の場合 幅73.0mm 奥行101.6mm 高さ12.5,または12.5mmという寸
法である。本実施例では、従来の小型磁気ディスク装置
３３と小型記憶装置３２を並列に接続する。データベー
ス等の業務を行う場合、アクセス頻度の高いプログラム
コードおよびデータベースのディレクトリ情報をアクセ
ス速度の速い小型記憶装置に格納することにより平均の
データアクセス時間が高速化され、システム全体として
も高速なシステムが構築可能となる。データの分散のさ
せ方は、データベースを例にとると、利用頻度の高いデ
ィレクトリ部をファイル１、その検索の結果のデータ本
体を格納する部分をファイル２とし、アクセス頻度の高
いファイル１を小型記憶装置、アクセス頻度の低いファ
イル２を従来の磁気デイスクに配置する。尚、ネットワ
ーク接続装置を介して、小型磁気ディスク装置と小型記
憶装置とをネットワークに接続することにより、これら
の装置をネットワークサーバーとして使用することが可
能となる。また、より高速にするために記憶装置として
は、小型記憶装置のみを有することとして、磁気ディス
ク装置が無い構成をとることもできる。また、物理的な
機械部品の多い磁気ディスク装置は対衝撃性が非常に弱
く、取扱いによってはデータ損失を招く可能性がある。
これに対して半導体記憶装置は半導体部品により構成さ
れているため衝撃に対して強く、移動されることが多い
パーソナルコンピュータにおいて非常に有効である。以
上のように本実施例により、小型ワークステーション等
における業務の高速化と、小型パーソナルコンピュータ
の取扱いの容易化とに貢献する小型磁気ディスク装置を
提供できる。なお、本発明の好ましい実施態様によれ
ば、電源遮断時に、上記キャッシュ用揮発性メモリに記
憶されているデータを不揮発性半導体メモリに格納する
ための電力を供給するバッテリを有する。また、不揮発
性半導体メモリに障害が発生した場合、不揮発性半導体
メモリの代替として、データを記憶する、電気的に書き
換え可能な交替用不揮発性半導体メモリを有する。
【０００７】
【発明の効果】本発明によれば、３．５インチ、２．５
インチ、１．８インチ型ハードディスク装置と同程度に
小型化することが可能な半導体記憶装置を提供できる。
また、従来の小型磁気ディスク装置のアクセス速度（数
１０ｍｓ）と比較して、１００倍程度速い数１００μｓ
のアクセス速度を達成することが可能となる。また、こ
の２つの装置を組合せて使用することにより、大容量、
高速のシステム構築が可能となる。また、不揮発性半導
体を使用することによって衝撃に強くなり、これをパー
ソナルコンピュータに組み込むことにより、取扱いが容
易なパーソナルコンピュータが実現できる。
インチ、１．８インチ型ハードディスク装置と同程度に
小型化することが可能な半導体記憶装置を提供できる。
また、従来の小型磁気ディスク装置のアクセス速度（数
１０ｍｓ）と比較して、１００倍程度速い数１００μｓ
のアクセス速度を達成することが可能となる。また、こ
の２つの装置を組合せて使用することにより、大容量、
高速のシステム構築が可能となる。また、不揮発性半導
体を使用することによって衝撃に強くなり、これをパー
ソナルコンピュータに組み込むことにより、取扱いが容
易なパーソナルコンピュータが実現できる。
【図１】本発明に係る小型記憶装置の機能ブロック図
【図２】フラッシュメモリのデータフォーマットの説明
図
図
【図３】小型ワークステーションに本発明に係る小型記
憶装置を組み込んだ例のブロック図
憶装置を組み込んだ例のブロック図
１…小型記憶装置、２…メインフラッシュメモリ、３…
キャッシュメモリ、４…データ制御回路、５…交替フラ
ッシュメモリ、６…バッテリ、７…電源部、８…パイロ
ットランプ
キャッシュメモリ、４…データ制御回路、５…交替フラ
ッシュメモリ、６…バッテリ、７…電源部、８…パイロ
ットランプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小貝 眞 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 (72)発明者 ▲高▼本 賢一 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内
Claims (3)
- 【請求項１】外部の情報処理装置との間でデータの入出
力を行い、 上記データを記憶するための、電気的に書き換え可能な
不揮発性半導体メモリを有する半導体記憶装置であっ
て、 上記データを一時的に記憶し、上記不揮発性半導体メモ
リよりも少ない記憶容量を有するキャッシュ用揮発性メ
モリと、 上記不揮発性半導体メモリ、上記キャッシュ用揮発性メ
モリ、および上記情報処理装置間のデータの入出力を制
御する制御部とを有し、 上記制御部は、上記情報処理装置との間で、固定長ブロ
ックフォーマットに従って、データの入出力を行うこと
を特徴とする半導体記憶装置。 - 【請求項２】請求項１記載の半導体記憶装置において、 上記制御部は、上記情報処理装置との間で行うデータの
入出力を、ＳＣＳＩ、ＰＣ／ＡＴバスインタフェース、
およびＰＣＭＣＩＡインタフェースのうちのいずれかの
インタフェースに従って行うことを特徴とする半導体記
憶装置。 - 【請求項３】上記１または２記載の半導体記憶装置と、
磁気ディスク装置と、上記情報処理装置とを有する情報
処理システムであって、 アクセス頻度が高いデータは、上記半導体記憶装置に配
置され、アクセス頻度が低いデータは上記磁気ディスク
装置に配置されることを特徴とする情報処理システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4258194A JPH07253929A (ja) | 1994-03-14 | 1994-03-14 | 半導体記憶装置 |
| US08/359,787 US5546348A (en) | 1994-03-14 | 1994-12-20 | Semiconductor disc storage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4258194A JPH07253929A (ja) | 1994-03-14 | 1994-03-14 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07253929A true JPH07253929A (ja) | 1995-10-03 |
Family
ID=12640045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4258194A Pending JPH07253929A (ja) | 1994-03-14 | 1994-03-14 | 半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5546348A (ja) |
| JP (1) | JPH07253929A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008102819A (ja) * | 2006-10-20 | 2008-05-01 | Hitachi Ltd | 記憶装置及び記憶方法 |
| JP2010033578A (ja) * | 2008-07-30 | 2010-02-12 | Samsung Electronics Co Ltd | データ管理方法、記録媒体及びデータ保存システム |
| US8639881B2 (en) | 2010-05-13 | 2014-01-28 | Kabushiki Kaisha Toshiba | Information processing apparatus and driver |
| USRE49818E1 (en) | 2010-05-13 | 2024-01-30 | Kioxia Corporation | Information processing method in a multi-level hierarchical memory system |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69034191T2 (de) * | 1989-04-13 | 2005-11-24 | Sandisk Corp., Sunnyvale | EEPROM-System mit aus mehreren Chips bestehender Blocklöschung |
| US7190617B1 (en) * | 1989-04-13 | 2007-03-13 | Sandisk Corporation | Flash EEprom system |
| DE19880311B3 (de) * | 1997-02-12 | 2017-06-22 | Hyundai Electronics America Inc. | Nichtflüchtige Speicherstruktur |
| US5805083A (en) * | 1997-04-28 | 1998-09-08 | Duncan Industries Parking Control Systems | Electronic parking meter operating system |
| US20090282185A1 (en) * | 2006-06-30 | 2009-11-12 | Nxp B.V. | Flash memory device and a method for using the same |
| JP2008117195A (ja) | 2006-11-06 | 2008-05-22 | Hitachi Ltd | 半導体記憶装置 |
| US8621271B2 (en) * | 2010-08-26 | 2013-12-31 | Cleversafe, Inc. | Reprovisioning a memory device into a dispersed storage network memory |
| US9569303B2 (en) * | 2014-08-08 | 2017-02-14 | Kabushiki Kaisha Toshiba | Information processing apparatus |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0440243A3 (en) * | 1990-01-31 | 1993-12-15 | Nec Corp | Memory controller for sub-memory unit such as disk drives |
-
1994
- 1994-03-14 JP JP4258194A patent/JPH07253929A/ja active Pending
- 1994-12-20 US US08/359,787 patent/US5546348A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008102819A (ja) * | 2006-10-20 | 2008-05-01 | Hitachi Ltd | 記憶装置及び記憶方法 |
| JP2010033578A (ja) * | 2008-07-30 | 2010-02-12 | Samsung Electronics Co Ltd | データ管理方法、記録媒体及びデータ保存システム |
| US8639881B2 (en) | 2010-05-13 | 2014-01-28 | Kabushiki Kaisha Toshiba | Information processing apparatus and driver |
| USRE48127E1 (en) | 2010-05-13 | 2020-07-28 | Toshiba Memory Corporation | Information processing apparatus and driver |
| USRE49818E1 (en) | 2010-05-13 | 2024-01-30 | Kioxia Corporation | Information processing method in a multi-level hierarchical memory system |
Also Published As
| Publication number | Publication date |
|---|---|
| US5546348A (en) | 1996-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5606529A (en) | Semiconductor disk storage | |
| US7715243B2 (en) | Storage device employing a flash memory | |
| US8037232B2 (en) | Data protection method for power failure and controller using the same | |
| US6341085B1 (en) | Storage device employing a flash memory | |
| US8327068B2 (en) | Memory module, memory controller, nonvolatile storage, nonvolatile storage system, and memory read/write method | |
| JPWO2008018258A1 (ja) | 記憶装置 | |
| JP2006252535A (ja) | 記憶装置 | |
| JPH07253929A (ja) | 半導体記憶装置 | |
| JP2003203016A (ja) | 記憶装置 | |
| US5479609A (en) | Solid state peripheral storage device having redundent mapping memory algorithm | |
| JP3609739B2 (ja) | 半導体記憶装置 | |
| JP4334331B2 (ja) | フラッシュメモリのアクセス制御方法 | |
| JP2011065313A (ja) | ストレージデバイス | |
| US11455246B2 (en) | Garbage collection method for data storage device | |
| JPH0620483A (ja) | フラッシュｅｅｐｒｏｍ制御回路、およびフラッシュメモリカード |