JPH07245252A - Formation of resist pattern and manufacture of semiconductor device using such resist pattern - Google Patents
Formation of resist pattern and manufacture of semiconductor device using such resist patternInfo
- Publication number
- JPH07245252A JPH07245252A JP3256694A JP3256694A JPH07245252A JP H07245252 A JPH07245252 A JP H07245252A JP 3256694 A JP3256694 A JP 3256694A JP 3256694 A JP3256694 A JP 3256694A JP H07245252 A JPH07245252 A JP H07245252A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resist
- resist layer
- developing
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は一般に半導体装置の製造
に関し、特に半導体集積回路の製造に使われるフォトリ
ソグラフィ技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates generally to the manufacture of semiconductor devices, and more particularly to photolithography techniques used in the manufacture of semiconductor integrated circuits.
【０００２】集積密度の大きな半導体集積回路を形成す
るに必要な高い解像度の露光を達成するため、遠紫外線
やＸ線、さらに電子ビームやイオンビーム等の短波長の
放射線の使用が研究されている。かかる短波長の放射線
を使う場合、対応した波長に感度を有するレジストが必
要になる。The use of far-ultraviolet rays, X-rays, and short-wavelength radiation such as electron beams and ion beams has been studied in order to achieve the high-resolution exposure necessary for forming semiconductor integrated circuits with high integration density. . When using such short-wavelength radiation, a resist sensitive to the corresponding wavelength is required.
【０００３】[0003]
【従来の技術】かかる短波長の放射線に対して感度を有
するレジストとして、光酸発生剤を含んだ化学増幅型の
レジストが提案されている。化学増幅型レジストにおい
ては、基板上にレジストを塗布した後プリエクスポージ
ャーベークと称する第１の加熱処理を行ない、このよう
にして処理されたレジストを、短波長放射線により露光
する。かかる露光の結果、レジストを構成する樹脂中に
はプロトン酸が発生する。そこで、露光の後レジストを
ポストエクスポージャーベークと称する第２の加熱処理
により処理することにより、かかるプロトン酸が触媒と
なって、樹脂のうちの被露光部がアルカリ可溶性に変化
する。そこで、レジストを露光後アルカリ現像液で現像
することにより、レジスト中の被露光部を選択的に溶解
・除去することが可能になる。かかる化学増幅型のレジ
ストは短波長の放射線に対して優れた感度を有する。2. Description of the Related Art As a resist sensitive to such short wavelength radiation, a chemically amplified resist containing a photo-acid generator has been proposed. In the case of a chemically amplified resist, a first heat treatment called pre-exposure bake is performed after coating the resist on the substrate, and the resist thus treated is exposed to short wavelength radiation. As a result of such exposure, a protonic acid is generated in the resin forming the resist. Therefore, by treating the resist after exposure with a second heat treatment called post exposure bake, the exposed portion of the resin becomes alkali-soluble by using the protonic acid as a catalyst. Therefore, it is possible to selectively dissolve and remove the exposed portion in the resist by developing the resist with an alkali developing solution after the exposure. Such a chemically amplified resist has excellent sensitivity to short wavelength radiation.
【０００４】[0004]
【発明が解決しようとする課題】しかし、従来の化学増
幅型レジストでは、基板上に半導体膜を形成した後に基
板を長期間にわたり放置した場合、基板上に形成された
半導体膜にアンモニアやアミン等の塩基性の不純物が付
着する機会が多くなり、かかる不純物がレジスト中に露
光の結果形成されたプロトン酸を中和してしてしまう問
題が生じる。その結果、レジスト上に形成されたパター
ンは、図１（Ａ），（Ｂ）に示したように、レジストを
現像して得られたパターンの基板あるいは半導体膜と接
する基底部においてアルカリ可溶化反応が十分に進行し
ないため、レジストの溶解が不完全になって裾引きが発
生してしまう。かかる裾引きが発生すると、形成された
露光パターンの解像度が劣化する。図１（Ａ），（Ｂ）
は、Ｓｉ基板上に成長されたＳｉＮ層上に形成された化
学増幅型レジストを、レジスト形成後約２カ月たってパ
ターニングした例を示す。ただし、図１（Ａ）は０．３
μｍのラインアンドスペースのパターンを露光した場合
を、また図１（Ｂ）は０．４μｍのラインアンドスペー
スのパターンを露光した場合を示す。かかるレジストパ
ターンの裾引きの結果、短波長の放射を使っても所望の
パターンが十分に解像されず、本来分離しているはずの
パターンが架橋部で接続されてしまうような問題が生じ
る。同様な問題点は、塩原他によって、ＢＰＳＧ上に形
成されたレジスト層についても報告されている（塩原英
志他、応用物理学会１９９２年秋期大会予稿集、講演番
号１７ｐ−ＺＭ−１０）。However, in the conventional chemically amplified resist, when a semiconductor film is formed on the substrate and then the substrate is left for a long period of time, ammonia, amine, etc. are formed on the semiconductor film formed on the substrate. However, there is a problem in that the basic impurities of (3) adhere to the resist, and the impurities neutralize the protonic acid formed in the resist as a result of exposure. As a result, as shown in FIGS. 1 (A) and 1 (B), the pattern formed on the resist has an alkali solubilization reaction at the base portion in contact with the substrate or semiconductor film of the pattern obtained by developing the resist. Does not proceed sufficiently, so that the resist is not completely dissolved and the tailing occurs. When such tailing occurs, the resolution of the formed exposure pattern deteriorates. 1 (A), (B)
Shows an example in which a chemically amplified resist formed on a SiN layer grown on a Si substrate was patterned about 2 months after the resist was formed. However, in FIG. 1 (A), 0.3
FIG. 1B shows a case where a line and space pattern of .mu.m is exposed, and FIG. 1B shows a case where a line and space pattern of 0.4 .mu.m is exposed. As a result of the tailing of the resist pattern, there is a problem that the desired pattern is not sufficiently resolved even when radiation of short wavelength is used, and the patterns which should be originally separated are connected by a bridge portion. Similar problems have been reported by Shiobara et al. In a resist layer formed on BPSG (Hideshi Shiobara et al., Proceedings of the 1992 Autumn Meeting of the Applied Physics Society, Lecture No. 17p-ZM-10).
【０００５】かかる、塩基性不純物に起因する化学増幅
型レジストの現像の不完全性の問題は、不純物がレジス
ト層の表面に堆積した場合にも生じる。すなわち、レジ
スト層表面に堆積した不純物がレジスト層中に発生した
プロトン酸を中和してしまうため、レジスト層表面に表
面難溶化層が形成される。かかる表面難溶化層の形成を
抑止するため、本発明者は、先にレジスト層表面にカバ
ー膜ないしオーバーコーティング層を形成することを提
案した（山東伸明他、応用物理学会１９９２年秋期大会
予稿集、講演番号１７ｐ−ＺＭー９）。しかし、かかる
オバーコーティング層をレジスト層と基板との間に形成
することは出来ないため、図１（Ａ），（Ｂ）に示すレ
ジストパターンの裾引きの問題点は、従来未解決であっ
た。また、このような、塩基性不純物に起因するレジス
トパターン形状の劣化は、上に説明したポジ型のレジス
トのみならず、ネガ型のレジストにおいても発生する。
この場合は、レジスト中、露光部の基板界面が不純物に
より不溶化せず、レジストパターンの底部にくい込みが
入ってしまう。The problem of incomplete development of the chemically amplified resist due to the basic impurities also occurs when impurities are deposited on the surface of the resist layer. That is, the impurities deposited on the surface of the resist layer neutralize the protonic acid generated in the resist layer, so that a surface-insoluble layer is formed on the surface of the resist layer. In order to prevent the formation of such a surface insolubilized layer, the present inventor previously proposed to form a cover film or an overcoating layer on the surface of the resist layer (Shinto Yamato et al., Proceedings of the 1992 Autumn Meeting of the Applied Physics Society of Japan). , Presentation number 17p-ZM-9). However, since such an overcoating layer cannot be formed between the resist layer and the substrate, the problem of the bottoming of the resist pattern shown in FIGS. 1A and 1B has not been solved. . Further, such deterioration of the resist pattern shape due to the basic impurities occurs not only in the positive resist described above but also in the negative resist.
In this case, in the resist, the substrate interface of the exposed portion is not insolubilized by impurities, and the bottom portion of the resist pattern is included.
【０００６】そこで、本発明は、上記の課題を解決し
た、新規で有用なレジストパターンの形成方法、および
かかるレジストパターンを使った半導体装置の製造方法
を提供することを概括的目的とする。Therefore, it is a general object of the present invention to provide a new and useful method for forming a resist pattern, which solves the above problems, and a method for manufacturing a semiconductor device using such a resist pattern.
【０００７】本発明のより具体的な目的は、化学増幅型
のレジストを露光して基板上にレジストパターンを形成
する際に、形成されたレジストパターン中に基板との界
面に対応して発生する裾引き等のパターン形状劣化を抑
制したレジストパターンの形成方法、およびかかるレジ
ストパターンを使った半導体装置の製造方法を提供する
ことにある。A more specific object of the present invention occurs when a chemically amplified resist is exposed to form a resist pattern on a substrate, corresponding to the interface with the substrate in the formed resist pattern. It is an object of the present invention to provide a method for forming a resist pattern that suppresses pattern shape deterioration such as skirting, and a method for manufacturing a semiconductor device using such a resist pattern.
【０００８】本発明の他のより具体的な目的は、かかる
レジストパターンの劣化を抑制すると同時に、高いスル
ープットを与えることのできる、レジストパターンの形
成方法および半導体装置の製造方法を提供することにあ
る。Another more specific object of the present invention is to provide a method for forming a resist pattern and a method for manufacturing a semiconductor device, which can suppress the deterioration of the resist pattern and give high throughput. .
【０００９】[0009]
【課題を解決するための手段】本発明は、複数の基板上
に、露光により酸を発生させる化学増幅型レジストより
なるレジストパターンを形成するレジストパターン形成
方法において、 （ａ） 第１の基板の表面を清浄化して不純物を除去す
る第１の清浄化工程と； （ｂ） 前記工程（ａ）の後で実行され、前記第１の基
板の表面に化学増幅型レジストよりなる第１のレジスト
層を形成する第１のレジスト工程と； （ｃ） 前記工程（ｂ）と実質的に同時に実行され、前
記第１の基板とは別の第２の基板の表面を清浄化して不
純物を除去する第２の清浄化工程と； （ｄ） 前記工程（ｃ）の後で実行され、前記第２の基
板表面に、化学増幅型レジストよりなる第２のレジスト
層を形成する第２のレジスト工程と； （ｅ） 別の基板を前記第１の基板として使い、前記工
程（ａ）を、前記工程（ｄ）と実質的に同時に実行する
工程と； （ｆ） 前記第１の基板表面上の第１のレジスト層を露
光する第１の露光工程と； （ｇ） 前記第２の基板表面上の第２のレジスト層を露
光する第２の露光工程と； （ｈ） 前記工程（ｆ）で露光された前記第１のレジス
ト層を現像液により現像し、前記第１の基板上に第１の
レジストパターンを形成する第１の現像工程と； （ｉ） 前記工程（ｇ）で露光された前記第２のレジス
ト層を現像液により現像し、前記第２の基板上に第２の
レジストパターンを形成する第２の現像工程とよりな
り、前記工程（ａ）〜（ｅ）は繰り返し実行されること
を特徴とするレジストパターン形成方法により、または
複数の基板上に、露光により酸を発生させる化学増幅型
レジストよりなるレジストパターンを形成する工程を含
む半導体装置の製造方法において、 （ａ） 第１の基板の表面を清浄化して不純物を除去す
る第１の清浄化工程と； （ｂ） 前記工程（ａ）の後で実行され、前記第１の基
板の表面に化学増幅型レジストよりなる第１のレジスト
層を形成する第１のレジスト工程と； （ｃ） 前記工程（ｂ）と実質的に同時に実行され、前
記第１の基板とは別の第２の基板の表面を清浄化して不
純物を除去する第２の清浄化工程と； （ｄ） 前記工程（ｃ）の後で実行され、前記第２の基
板表面に、化学増幅型レジストよりなる第２のレジスト
層を形成する第２のレジスト工程と； （ｅ） 別の基板を前記第１の基板として使い、前記工
程（ａ）を、前記工程（ｄ）と実質的に同時に実行する
工程と； （ｆ） 前記第１の基板表面上の第１のレジスト層を露
光する第１の露光工程と； （ｇ） 前記第２の基板表面上の第２のレジスト層を露
光する第２の露光工程と； （ｈ） 前記工程（ｆ）で露光された前記第１のレジス
ト層を現像液により現像し、前記第１の基板上に第１の
レジストパターンを形成する第１の現像工程と； （ｉ） 前記工程（ｇ）で露光された前記第２のレジス
ト層を現像液により現像し、前記第２の基板上に第２の
レジストパターンを形成する第２の現像工程とを含み、
前記工程（ａ）〜（ｅ）は繰り返し実行されることを特
徴とする半導体装置の製造方法により解決する。The present invention provides a resist pattern forming method for forming a resist pattern made of a chemically amplified resist that generates an acid on exposure on a plurality of substrates, comprising: (a) a first substrate; A first cleaning step of cleaning the surface to remove impurities; and (b) a first resist layer which is performed after the step (a) and is made of a chemically amplified resist on the surface of the first substrate. A first resist step for forming a film; and (c) a step of cleaning the surface of a second substrate, which is different from the first substrate, to remove impurities, substantially simultaneously with the step (b). And (d) a second resist step which is performed after the step (c) and forms a second resist layer made of a chemically amplified resist on the surface of the second substrate; (E) Another substrate is the first substrate And (f) a first exposure step of exposing the first resist layer on the surface of the first substrate, wherein the step (a) is performed substantially simultaneously with the step (d). (G) a second exposure step of exposing the second resist layer on the surface of the second substrate; (h) developing the first resist layer exposed in the step (f) with a developer. A first developing step of forming a first resist pattern on the first substrate; (i) developing the second resist layer exposed in the step (g) with a developing solution, A second developing step of forming a second resist pattern on a second substrate, wherein the steps (a) to (e) are repeatedly carried out, or by a plurality of resist pattern forming methods. On the substrate of the In a method of manufacturing a semiconductor device including a step of forming a resist pattern made of a strike, (a) a first cleaning step of cleaning the surface of the first substrate to remove impurities; (b) the step (a) ), And a first resist step of forming a first resist layer made of a chemically amplified resist on the surface of the first substrate; (c) substantially simultaneously with the step (b). A second cleaning step of cleaning the surface of the second substrate different from the first substrate to remove impurities; (d) the second cleaning step performed after the step (c); A second resist step of forming a second resist layer made of a chemically amplified resist on the surface of the substrate; (e) another substrate is used as the first substrate, and the step (a) is performed. (D) a step of performing substantially simultaneously with (d); A first exposure step of exposing the first resist layer on the surface of the first substrate; (g) a second exposure step of exposing the second resist layer on the surface of the second substrate; h) a first developing step of developing the first resist layer exposed in the step (f) with a developing solution to form a first resist pattern on the first substrate; (i) the above A second developing step of developing the second resist layer exposed in step (g) with a developing solution to form a second resist pattern on the second substrate,
The steps (a) to (e) are repeatedly performed, which is solved by a method for manufacturing a semiconductor device.
【００１０】[0010]
【作用】本発明によれば、第１および第２の基板のいず
れもが、レジスト層の形成の直前に、清浄化工程により
処理され、レジスト層の難溶化をもたらす不純物が除去
される。その際、清浄化処理およびレジスト層形成処理
は、連続的に流れ作業でおこなわれるため、清浄化処理
が終ってからレジスト層形成までに長い時間が経過する
ことがない。例えば第１の基板にレジスト層をスピンコ
ーティング法により形成している間に、第２の基板が清
浄化処理され、レジスト層形成に備える。同様に、第２
の基板にレジスト層をスピンコーティング法により形成
している間に、次の基板が第１の基板として、清浄化処
理される。また、かかる流れ作業を、処理室が基板搬送
路で接続された構成の製造装置において実行することに
より、半導体装置のスループットを向上させることがで
きる。また、多数の基板をまとめて処理する工程と比べ
ても、一枚一枚の基板の処理に要する時間が本発明の方
法によれば基板によらず一定になるため、基板上に形成
されるレジストパターンにばらつきが生じることがな
い。According to the present invention, both the first and second substrates are treated by the cleaning step immediately before the formation of the resist layer to remove impurities that cause the resist layer to become insoluble. At that time, since the cleaning process and the resist layer forming process are continuously performed in a flow operation, a long time does not elapse after the cleaning process is completed until the resist layer is formed. For example, while the resist layer is formed on the first substrate by the spin coating method, the second substrate is cleaned to prepare for the formation of the resist layer. Similarly, the second
While the resist layer is formed on the first substrate by the spin coating method, the next substrate is cleaned as the first substrate. In addition, the throughput of the semiconductor device can be improved by executing the flow work in the manufacturing apparatus having the structure in which the processing chambers are connected by the substrate transfer path. Further, even when compared with the step of collectively processing a large number of substrates, the time required to process each substrate is constant according to the method of the present invention irrespective of the substrate, so that it is formed on the substrate. There is no variation in the resist pattern.
【００１１】好ましい実施例によれば、前記清浄化工程
は硫酸、塩酸あるいは硝酸等の酸、あるいは過酸化水素
水等の酸化性物質を使って半導体基板表面を処理し、塩
基性不純物を溶解することで実行される。別の好ましい
実施例によれば、前記清浄化工程は、オゾンや酸素プラ
ズマ等の反応性雰囲気中で実行され、前記半導体基板表
面の不純物が分解・除去される。基板上にレジスト層を
形成する場合には、レジスト層と基板と間の密着性を向
上させるためにヘキサメチルジシラザン（ＨＭＤＳ）等
により密着化処理がなされるが、かかる密着化処理は清
浄化処理の前に行なっても後に行なってもよい。本発明
によるレジストパターン形成方法で形成されたレジスト
パターンをマスクとしてエッチングやイオン注入等の工
程を実行することにより、サブミクロンパターンを有す
る微細な半導体装置を製造することが可能になる。According to a preferred embodiment, in the cleaning step, the surface of the semiconductor substrate is treated with an acid such as sulfuric acid, hydrochloric acid or nitric acid, or an oxidizing substance such as hydrogen peroxide to dissolve the basic impurities. It will be executed. According to another preferred embodiment, the cleaning step is performed in a reactive atmosphere such as ozone or oxygen plasma to decompose and remove impurities on the surface of the semiconductor substrate. When forming a resist layer on a substrate, an adhesion treatment is performed with hexamethyldisilazane (HMDS) or the like in order to improve the adhesion between the resist layer and the substrate. It may be performed before or after the treatment. By performing steps such as etching and ion implantation using the resist pattern formed by the resist pattern forming method according to the present invention as a mask, a fine semiconductor device having a submicron pattern can be manufactured.
【００１２】本発明のその他の目的および特徴は、図面
を参照して行なう以下の詳細な説明よりあきらかとなろ
う。Other objects and features of the present invention will be apparent from the following detailed description with reference to the drawings.
【００１３】[0013]
【実施例】以下、本発明を好ましい実施例について説明
する。The preferred embodiments of the present invention will be described below.
【００１４】実験例１ 厚さが約１００ｎｍの窒化膜を形成されたシリコン基板
を、窒化膜形成後約２カ月が経過した後５０％の濃度の
硫酸中に６０秒間浸漬し、基板表面に存在する塩基性不
純物を溶解・除去し、さらに２０秒間乾燥させた。かか
る酸処理の後、基板を直ちに室温のＨＭＤＳ雰囲気中に
６０秒間暴露し、密着化処理を行なった。このように処
理した基板上の窒化膜上に、ポリビニルフェノールの水
酸基の４０％をｔ−ブトキシカルボニロキシ化した化合
物と、トリフェニルスルホニウムトリフレートと、乳酸
エチルとからなるポジ型化学増幅レジストを、約０．７
μｍの厚さに塗布し、ホットプレート上で１１０゜Ｃの
プリエクスポージャーベークを９０秒行なった。その
後、波長２４８ｎｍのエキシマレーザを使い、１６ｍＪ
／ｃｍ2 のドーズで０．３μｍおよび０．４μｍのライ
ンアンドスペースパターンを露光した。さらに、露光後
直ちにホットプレート上９０゜Ｃの温度で９０秒間加熱
処理を行ない、レジスト中の被露光部をアルカリに可溶
化した。さらに、このようにして得られた基板を２．３
８％のＴＭＡＨ（テトラメチルアンモニウムハイドロオ
キサイド）水溶液中に浸漬し、６０秒間現像を行なっ
た。その結果、図２（Ａ），（Ｂ）に示す断面形状のレ
ジストパターンが得られた。ただし、図２（Ａ）は０．
３μｍラインアンドスペースのパターンを、また図２
（Ｂ）は０．４μｍラインアンドスペースのパターンを
示す。明らかに、図２（Ａ）および図２（Ｂ）の結果で
は、パターン基底部の形状が図１（Ａ）および（Ｂ）に
示した結果に比べてシャープになっており、裾引きが解
消されているのがわかる。 Experimental Example 1 A silicon substrate on which a nitride film having a thickness of about 100 nm is formed is immersed in sulfuric acid having a concentration of 50% for 60 seconds after about two months have passed since the formation of the nitride film, and the silicon substrate is present on the surface of the substrate. The basic impurities were dissolved / removed and dried for 20 seconds. After such acid treatment, the substrate was immediately exposed to an HMDS atmosphere at room temperature for 60 seconds to perform adhesion treatment. On the nitride film on the substrate thus treated, a positive chemically amplified resist composed of a compound obtained by converting 40% of hydroxyl groups of polyvinylphenol into t-butoxycarbonyloxy, triphenylsulfonium triflate, and ethyl lactate was used. , About 0.7
It was applied to a thickness of μm and pre-exposure baked at 110 ° C. for 90 seconds on a hot plate. After that, using an excimer laser with a wavelength of 248 nm, 16 mJ
Line and space patterns of 0.3 μm and 0.4 μm were exposed with a dose of / cm 2 . Further, immediately after the exposure, a heat treatment was performed on a hot plate at a temperature of 90 ° C. for 90 seconds to solubilize the exposed portion in the resist with alkali. Furthermore, the substrate thus obtained is 2.3
It was immersed in an 8% TMAH (tetramethylammonium hydroxide) aqueous solution and developed for 60 seconds. As a result, a resist pattern having a cross-sectional shape shown in FIGS. 2A and 2B was obtained. However, in FIG.
The 3 μm line and space pattern is also shown in FIG.
(B) shows a 0.4 μm line and space pattern. Apparently, in the results of FIGS. 2A and 2B, the shape of the pattern base is sharper than that shown in FIGS. 1A and 1B, and the trailing is eliminated. You can see that it is done.
【００１５】実験例２ 厚さが約１００ｎｍの酸化膜を形成されたシリコン基板
を、酸化膜形成後約２カ月経過した後５０％の濃度の硫
酸中に６０秒間浸漬し、基板表面に存在する塩基性不純
物を溶解・除去し、続いて２０秒間乾燥させた。乾燥の
後、基板を直ちに室温のＨＭＤＳ雰囲気に６０秒間暴露
し、密着化処理を行なった。このように処理した基板上
の酸化膜上に、ポリビニルフェノールの水酸基の４０％
をｔ−ブトキシカルボニロキシ化した化合物と、トリフ
ェニルスルホニウムトリフレートと、乳酸エチルとから
なるポジ型化学増幅レジストを、約０．７μｍの厚さに
塗布し、ホットプレート上で１１０゜Ｃのプリエクスポ
ージャーベークを９０秒行なった。その後、波長２４８
ｎｍのエキシマレーザを使い、１６ｍＪ／ｃｍ2 のドー
ズで０．３μｍおよび０．４μｍのラインアンドスペー
スパターンを露光した。さらに、露光後直ちにホットプ
レート上９０゜Ｃの温度で９０秒間加熱処理を行ない、
レジスト中の被露光部をアルカリに可溶化した。さら
に、２．３８％のＴＭＡＨ水溶液中に基板を浸漬し、６
０秒間現像を行なった。このようにして得られたレジス
トパターンの断面形状を観察した結果、図２（Ａ），
（Ｂ）と同様な形状が得られており、レジスト層と基板
との界面におけるレジストパターンの裾引きが解消して
いるのが確認された。 Experimental Example 2 A silicon substrate on which an oxide film having a thickness of about 100 nm is formed is present on the surface of the substrate by immersing it in sulfuric acid having a concentration of 50% for 60 seconds after about two months have elapsed since the oxide film was formed. The basic impurities were dissolved and removed, and then dried for 20 seconds. After drying, the substrate was immediately exposed to an HMDS atmosphere at room temperature for 60 seconds to perform adhesion treatment. 40% of the hydroxyl groups of polyvinylphenol are deposited on the oxide film on the substrate thus treated.
A positive chemically amplified resist consisting of a compound obtained by t-butoxycarbonyloxylation, triphenylsulfonium triflate, and ethyl lactate was applied to a thickness of about 0.7 μm, and the temperature was increased to 110 ° C. on a hot plate. A pre-exposure bake was performed for 90 seconds. Then wavelength 248
nm excimer laser was used to expose 0.3 μm and 0.4 μm line and space patterns at a dose of 16 mJ / cm 2 . Further, immediately after the exposure, heat treatment is performed on the hot plate at a temperature of 90 ° C. for 90 seconds,
The exposed area in the resist was solubilized in alkali. Further, the substrate was immersed in a 2.38% TMAH aqueous solution,
Development was carried out for 0 seconds. As a result of observing the cross-sectional shape of the resist pattern thus obtained, as shown in FIG.
A shape similar to that of (B) was obtained, and it was confirmed that the bottoming of the resist pattern at the interface between the resist layer and the substrate was eliminated.
【００１６】実験例３ 厚さが約１００ｎｍの窒化膜を形成されたシリコン基板
を、窒化膜形成後約２カ月経過した後５０％の濃度の硫
酸中に６０秒間浸漬し、基板表面に存在する塩基性不純
物を溶解・除去し、続いて水洗し、さらに２０秒間乾燥
させた。その後、直ちに基板を室温のＨＭＤＳ雰囲気に
６０秒間暴露して密着化処理を行なった。このように処
理した基板上の窒化膜上に、ポリビニルフェノールの水
酸基の４０％をｔ−ブトキシカルボニロキシ化した化合
物と、トリフェニルスルホニウムトリフレートと、乳酸
エチルとからなるポジ型化学増幅レジストを、約０．７
μｍの厚さに塗布し、ホットプレート上で１１０゜Ｃの
プリベークを９０秒行なった。その後、波長２４８ｎｍ
のエキシマレーザを使い、１６ｍＪ／ｃｍ2 のドーズで
０．３μｍおよび０．４μｍのラインアンドスペースパ
ターンを露光した。さらに、露光後直ちにホットプレー
ト上９０゜Ｃの温度で９０秒間加熱処理を行ない、レジ
スト中の被露光部をアルカリに可溶化した。さらに、
２．３８％のＴＭＡＨ水溶液中に基板を浸漬し、６０秒
間現像を行なった。このようにして得られたレジストパ
ターンの断面形状を観察した結果、図２（Ａ），（Ｂ）
に示したのと同様な断面形状のパターンが形成されてい
るのが確認された。すなわち、本実験で得られたパター
ン基底部の形状は、図１（Ａ）および（Ｂ）に示した結
果に比べてシャープになっており、レジスト層と基板と
の界面におけるレジストパターンの裾引きが解消されて
いるのが確認された。 Experimental Example 3 A silicon substrate on which a nitride film having a thickness of about 100 nm is formed is present on the surface of the substrate by immersing it in sulfuric acid having a concentration of 50% for 60 seconds after about two months have passed since the nitride film was formed. The basic impurities were dissolved and removed, followed by washing with water and further drying for 20 seconds. Immediately thereafter, the substrate was exposed to an HMDS atmosphere at room temperature for 60 seconds to perform adhesion treatment. On the nitride film on the substrate thus treated, a positive chemically amplified resist composed of a compound obtained by converting 40% of hydroxyl groups of polyvinylphenol into t-butoxycarbonyloxy, triphenylsulfonium triflate, and ethyl lactate was used. , About 0.7
It was applied to a thickness of μm and prebaked at 110 ° C. for 90 seconds on a hot plate. After that, the wavelength is 248 nm
Excimer laser was used to expose 0.3 μm and 0.4 μm line and space patterns at a dose of 16 mJ / cm 2 . Further, immediately after the exposure, a heat treatment was performed on a hot plate at a temperature of 90 ° C. for 90 seconds to solubilize the exposed portion in the resist with alkali. further,
The substrate was immersed in a 2.38% TMAH aqueous solution and developed for 60 seconds. As a result of observing the cross-sectional shape of the resist pattern thus obtained, FIG. 2 (A), (B)
It was confirmed that a pattern having a cross-sectional shape similar to that shown in was formed. That is, the shape of the pattern base portion obtained in this experiment is sharper than the results shown in FIGS. 1A and 1B, and the bottom of the resist pattern at the interface between the resist layer and the substrate is trailed. Was confirmed to have been resolved.
【００１７】実験例４ 厚さが約１００ｎｍの酸化膜を形成されたシリコン基板
を、酸化膜形成後約２カ月経過した後５０％の濃度の硫
酸中に６０秒間浸漬し、基板表面に存在する塩基性不純
物を溶解・除去し、続いて水洗し、さらに２０秒間乾燥
させた。その後、基板を直ちに室温のＨＭＤＳ雰囲気に
６０秒間暴露して密着化処理を行なった。このように処
理した基板上の酸化膜上に、ポリビニルフェノールの水
酸基の４０％をｔ−ブトキシカルボニロキシ化した化合
物と、トリフェニルスルホニウムトリフレートと、乳酸
エチルとからなるポジ型化学増幅レジストを約０．７μ
ｍの厚さに塗布し、ホットプレート上で１１０゜Ｃのプ
リエクスポージャーベークを９０秒行なった。その後、
波長２４８ｎｍのエキシマレーザを使い、１６ｍＪ／ｃ
ｍ2 のドーズで、０．３μｍおよび０．４μｍのライン
アンドスペースパターンを露光した。さらに、露光後直
ちにホットプレート上において９０゜Ｃの温度で９０秒
間加熱処理を行ない、レジスト中の被露光部をアルカリ
に可溶化した。さらに、基板を２．３８％のＴＭＡＨ水
溶液に浸漬し、６０秒間現像を行なった。このようにし
て得られたレジストパターンの断面を観察した結果、図
２（Ａ），（Ｂ）に示したのと同様な断面形状のパター
ンが形成されているのが確認された。すなわち、本実験
で得られたパターン基底部の形状は、図１（Ａ）および
（Ｂ）に示した結果に比べてシャープになっており、レ
ジスト層と基板との界面におけるレジストパターンの裾
引きが解消されているのが確認された。 Experimental Example 4 A silicon substrate on which an oxide film having a thickness of about 100 nm is formed is present on the surface of the substrate by immersing it in sulfuric acid having a concentration of 50% for 60 seconds after about two months have elapsed since the oxide film was formed. The basic impurities were dissolved and removed, followed by washing with water and further drying for 20 seconds. Then, the substrate was immediately exposed to an HMDS atmosphere at room temperature for 60 seconds to perform adhesion treatment. On the oxide film on the substrate thus treated, a positive chemically amplified resist composed of a compound obtained by converting 40% of hydroxyl groups of polyvinylphenol into t-butoxycarbonyloxy, triphenylsulfonium triflate, and ethyl lactate was used. About 0.7μ
It was applied to a thickness of m and pre-exposure baked at 110 ° C for 90 seconds on a hot plate. afterwards,
16mJ / c using excimer laser with wavelength of 248nm
0.3 and 0.4 μm line and space patterns were exposed with a dose of m 2 . Further, immediately after the exposure, a heat treatment was performed on a hot plate at a temperature of 90 ° C. for 90 seconds to solubilize the exposed portion in the resist with an alkali. Further, the substrate was immersed in a 2.38% TMAH aqueous solution and developed for 60 seconds. As a result of observing the cross section of the resist pattern thus obtained, it was confirmed that a pattern having a cross-sectional shape similar to that shown in FIGS. 2A and 2B was formed. That is, the shape of the pattern base portion obtained in this experiment is sharper than the results shown in FIGS. 1A and 1B, and the bottom of the resist pattern at the interface between the resist layer and the substrate is trailed. Was confirmed to have been resolved.
【００１８】実験例５ 厚さが約１００ｎｍの窒化膜を形成されたシリコン基板
を、窒化膜形成後約２カ月経過した後１００゜Ｃに保持
された５０％の濃度の硫酸中に３０秒間浸漬し、基板表
面に存在する塩基性不純物を溶解・除去し、続いて水洗
し、さらに２０秒間乾燥させた。その後、基板を直ちに
室温のＨＭＤＳ雰囲気に６０秒間暴露して密着化処理を
行なった。このように処理した基板上の窒化膜上に、ポ
リビニルフェノールの水酸基の４０％をｔ−ブトキシカ
ルボニロキシ化した化合物と、トリフェニルスルホニウ
ムトリフレートと、乳酸エチルとからなるポジ型化学増
幅レジストを約０．７μｍの厚さに塗布し、ホットプレ
ート上で１１０゜Ｃのプリベークを９０秒行なった。そ
の後、波長２４８ｎｍのエキシマレーザを使い、１６ｍ
Ｊ／ｃｍ2 のドーズで、０．３μｍおよび０．４μｍの
ラインアンドスペースパターンを露光した。さらに、露
光後直ちにホットプレート上において９０゜Ｃの温度で
９０秒間加熱処理を行ない、レジスト中の被露光部をア
ルカリに可溶化した。さらに、基板を２．３８％のＴＭ
ＡＨ水溶液に浸漬し、６０秒間現像を行なった。このよ
うにて得られたレジストパターンの断面形状を観察した
結果、図２（Ａ），（Ｂ）に示したのと同様な断面形状
のパターンが形成されているのが確認された。すなわ
ち、本実験で得られたパターン基底部の形状は、図１
（Ａ）および（Ｂ）に示した結果に比べてシャープにな
っており、レジスト層と基板との界面におけるレジスト
パターンの裾引きが解消されているのが確認された。 Experimental Example 5 A silicon substrate on which a nitride film having a thickness of about 100 nm was formed was immersed for 30 seconds in 50% sulfuric acid maintained at 100 ° C. for about 2 months after the formation of the nitride film. Then, the basic impurities existing on the substrate surface were dissolved and removed, followed by washing with water and further drying for 20 seconds. Then, the substrate was immediately exposed to an HMDS atmosphere at room temperature for 60 seconds to perform adhesion treatment. On the nitride film on the substrate thus treated, a positive chemically amplified resist composed of a compound obtained by converting 40% of hydroxyl groups of polyvinylphenol into t-butoxycarbonyloxy, triphenylsulfonium triflate, and ethyl lactate was used. It was applied to a thickness of about 0.7 μm and prebaked at 110 ° C. for 90 seconds on a hot plate. Then, using an excimer laser with a wavelength of 248 nm,
Line and space patterns of 0.3 μm and 0.4 μm were exposed with a dose of J / cm 2 . Further, immediately after the exposure, a heat treatment was performed on a hot plate at a temperature of 90 ° C. for 90 seconds to solubilize the exposed portion in the resist with an alkali. Furthermore, the substrate is 2.38% TM
It was immersed in an AH aqueous solution and developed for 60 seconds. As a result of observing the cross-sectional shape of the resist pattern thus obtained, it was confirmed that a pattern having a cross-sectional shape similar to that shown in FIGS. 2A and 2B was formed. That is, the shape of the pattern base portion obtained in this experiment is as shown in FIG.
It was confirmed to be sharper than the results shown in (A) and (B), and it was confirmed that the tailing of the resist pattern at the interface between the resist layer and the substrate was eliminated.
【００１９】実験例６ 厚さが約１００ｎｍの酸化膜を形成されたシリコン基板
を、酸化膜形成後約２カ月経過した後１００゜Ｃに保持
された５０％の濃度の硫酸中に３０秒間浸漬し、基板表
面に存在する塩基性不純物を溶解・除去し、続いて水洗
し、さらに２０秒間乾燥させた。その後、基板を直ちに
室温のＨＭＤＳ雰囲気に６０秒間暴露して密着化処理を
行なった。このように処理した基板上の窒化膜上に、ポ
リビニルフェノールの水酸基の４０％をｔ−ブトキシカ
ルボニロキシ化した化合物と、トリフェニルスルホニウ
ムトリフレートと、乳酸エチルとからなるポジ型化学増
幅レジストを約０．７μｍの厚さに塗布し、ホットプレ
ート上で１１０゜Ｃのプリエクスポージャーベークを９
０秒行なった。その後、波長２４８ｎｍのエキシマレー
ザを使い、１６ｍＪ／ｃｍ2 のドーズで、０．３μｍお
よび０．４μｍのラインアンドスペースパターンを露光
した。さらに、露光後直ちにホットプレート上において
９０゜Ｃの温度で９０秒間加熱処理を行ない、レジスト
中の被露光部をアルカリに可溶化した。さらに、基板を
２．３８％のＴＭＡＨ水溶液に浸漬し、６０秒間現像を
行なった。このようにして得られたレジストパターンの
断面形状を観察した結果、図２（Ａ），（Ｂ）に示した
のと同様な断面形状のパターンが形成されているのが確
認された。すなわち、本実験で得られたパターン基底部
の形状は、図１（Ａ）および（Ｂ）に示した結果に比べ
てシャープになっており、レジスト層と基板との界面に
おけるレジストパターンの裾引きが解消されているのが
確認された。 Experimental Example 6 A silicon substrate on which an oxide film having a thickness of about 100 nm was formed was immersed for 30 seconds in 50% sulfuric acid maintained at 100 ° C. for about 2 months after the oxide film was formed. Then, the basic impurities existing on the substrate surface were dissolved and removed, followed by washing with water and further drying for 20 seconds. Then, the substrate was immediately exposed to an HMDS atmosphere at room temperature for 60 seconds to perform adhesion treatment. On the nitride film on the substrate thus treated, a positive chemically amplified resist composed of a compound obtained by converting 40% of hydroxyl groups of polyvinylphenol into t-butoxycarbonyloxy, triphenylsulfonium triflate, and ethyl lactate was used. Apply to a thickness of about 0.7 μm, and pre-bake 110 ° C on a hot plate for 9 days.
It was performed for 0 seconds. After that, an excimer laser having a wavelength of 248 nm was used to expose line and space patterns of 0.3 μm and 0.4 μm at a dose of 16 mJ / cm 2 . Further, immediately after the exposure, a heat treatment was performed on a hot plate at a temperature of 90 ° C. for 90 seconds to solubilize the exposed portion in the resist with an alkali. Further, the substrate was immersed in a 2.38% TMAH aqueous solution and developed for 60 seconds. As a result of observing the cross-sectional shape of the resist pattern thus obtained, it was confirmed that a pattern having a cross-sectional shape similar to that shown in FIGS. 2A and 2B was formed. That is, the shape of the pattern base portion obtained in this experiment is sharper than the results shown in FIGS. 1A and 1B, and the bottom of the resist pattern at the interface between the resist layer and the substrate is trailed. Was confirmed to have been resolved.
【００２０】実験例７ 厚さが約１００ｎｍの窒化膜を形成されたシリコン基板
を、窒化膜が形成されてから約２カ月が経過した後、ホ
ットプレートを備えた密閉チャンバ内において、基板温
度を９０゜Ｃに保持しながら硫化水素ガスに６０秒間暴
露し、窒化膜表面に堆積した塩基性不純物を除去した。
その後、直ちに基板を室温中においてＨＭＤＳ雰囲気に
６０秒間暴露し、密着化処理を行なった。つづいて、こ
のように処理した基板上の窒化膜上に、ポリビニルフェ
ノールの水酸基の４０％をｔ−ブトキシカルボニロキシ
化した化合物と、トリフェニルスルホニウムトリフレー
トと、乳酸エチルとからなるポジ型化学増幅レジストを
約０．７μｍの厚さに塗布し、ホットプレート上で１１
０゜Ｃのプリエクスポージャーベークを９０秒行なっ
た。その後、波長２４８ｎｍのエキシマレーザを使い、
１６ｍＪ／ｃｍ2 のドーズで、０．３μｍおよび０．４
μｍのラインアンドスペースパターンを露光した。さら
に、露光後直ちにホットプレート上において９０゜Ｃの
温度で９０秒間加熱処理を行ない、レジスト中の被露光
部をアルカリに可溶化した。さらに、基板を２．３８％
のＴＭＡＨ水溶液に浸漬し、６０秒間現像を行なった。
このようにして得られたレジストパターンの断面形状を
観察したの結果、図２（Ａ），（Ｂ）に示したのと同様
なパターンが形成されているのが確認された。すなわ
ち、本実験で得られたパターン基底部の形状は、図１
（Ａ）および（Ｂ）に示した結果に比べてシャープにな
っており、レジスト層と基板との界面におけるレジスト
パターンの裾引きが解消されているのが確認された。 Experimental Example 7 A silicon substrate formed with a nitride film having a thickness of about 100 nm was heated at a temperature of the substrate in a closed chamber equipped with a hot plate about two months after the nitride film was formed. While maintaining the temperature at 90 ° C, it was exposed to hydrogen sulfide gas for 60 seconds to remove the basic impurities deposited on the surface of the nitride film.
Immediately thereafter, the substrate was exposed to the HMDS atmosphere at room temperature for 60 seconds to perform the adhesion treatment. Then, on the nitride film on the substrate thus treated, a positive-type chemistry comprising a compound in which 40% of the hydroxyl groups of polyvinylphenol are t-butoxycarbonyloxylated, triphenylsulfonium triflate, and ethyl lactate. Apply amplification resist to a thickness of about 0.7 μm and
A pre-exposure bake at 0 ° C was performed for 90 seconds. After that, using an excimer laser with a wavelength of 248 nm,
0.3 μm and 0.4 at a dose of 16 mJ / cm 2.
A line and space pattern of μm was exposed. Further, immediately after the exposure, a heat treatment was performed on a hot plate at a temperature of 90 ° C. for 90 seconds to solubilize the exposed portion in the resist with alkali. Furthermore, the substrate is 2.38%
Was dipped in the TMAH aqueous solution and developed for 60 seconds.
As a result of observing the cross-sectional shape of the resist pattern thus obtained, it was confirmed that a pattern similar to that shown in FIGS. 2A and 2B was formed. That is, the shape of the pattern base portion obtained in this experiment is as shown in FIG.
The results are sharper than the results shown in (A) and (B), and it was confirmed that the skirting of the resist pattern at the interface between the resist layer and the substrate was eliminated.
【００２１】実験例８ 厚さが約１００ｎｍの酸化膜を形成されたシリコン基板
を、酸化膜が形成されてから約２カ月が経過した後、ホ
ットプレートを備えた密閉チャンバ内において、基板温
度を９０゜Ｃに保持しながら硫化水素ガスに６０秒間暴
露し、酸化膜表面に堆積した塩基性不純物を除去した。
その後、直ちに基板を室温中においてＨＭＤＳ雰囲気に
６０秒間暴露し、密着化処理を行なった。つづいて、こ
のように処理した基板上の酸化膜上に、ポリビニルフェ
ノールの水酸基の４０％をｔ−ブトキシカルボニロキシ
化した化合物と、トリフェニルスルホニウムトリフレー
トと、乳酸エチルとからなるポジ型化学増幅レジストを
約０．７μｍの厚さに塗布し、ホットプレート上で１１
０゜Ｃのプリエクスポージャーベークを９０秒行なっ
た。その後、波長２４８ｎｍのエキシマレーザを使い、
１６ｍＪ／ｃｍ2 のドーズで、０．３μｍおよび０．４
μｍのラインアンドスペースパターンを露光した。さら
に、露光後直ちにホットプレート上において９０゜Ｃの
温度で９０秒間加熱処理を行ない、レジスト中の被露光
部をアルカリに可溶化した。さらに、基板を２．３８％
のＴＭＡＨ水溶液に浸漬し、６０秒間現像を行なった。
このようにして得られたレジストパターンの断面形状を
観察した結果、図２（Ａ），（Ｂ）に示したのと同様な
断面形状のパターンが形成されているのが確認された。
すなわち、本実験で得られたパターン基底部の形状は、
図１（Ａ）および（Ｂ）に示した結果に比べてシャープ
になっており、レジスト層と基板との界面におけるレジ
ストパターンの裾引きが解消されているのが確認され
た。 Experimental Example 8 A silicon substrate having an oxide film with a thickness of about 100 nm was placed in a closed chamber equipped with a hot plate, and the temperature of the substrate was adjusted to about 2 months after the oxide film was formed. While maintaining the temperature at 90 ° C, it was exposed to hydrogen sulfide gas for 60 seconds to remove the basic impurities deposited on the oxide film surface.
Immediately thereafter, the substrate was exposed to the HMDS atmosphere at room temperature for 60 seconds to perform the adhesion treatment. Subsequently, on the oxide film on the substrate thus treated, a positive-type chemistry comprising a compound in which 40% of the hydroxyl groups of polyvinylphenol are t-butoxycarbonyloxylated, triphenylsulfonium triflate, and ethyl lactate. Apply amplification resist to a thickness of about 0.7 μm and
A pre-exposure bake at 0 ° C was performed for 90 seconds. After that, using an excimer laser with a wavelength of 248 nm,
0.3 μm and 0.4 at a dose of 16 mJ / cm 2.
A line and space pattern of μm was exposed. Further, immediately after the exposure, a heat treatment was performed on a hot plate at a temperature of 90 ° C. for 90 seconds to solubilize the exposed portion in the resist with an alkali. Furthermore, the substrate is 2.38%
Was dipped in the TMAH aqueous solution and developed for 60 seconds.
As a result of observing the cross-sectional shape of the resist pattern thus obtained, it was confirmed that a pattern having a cross-sectional shape similar to that shown in FIGS. 2A and 2B was formed.
That is, the shape of the pattern base obtained in this experiment is
It was confirmed to be sharper than the results shown in FIGS. 1A and 1B, and it was confirmed that the trailing of the resist pattern at the interface between the resist layer and the substrate was eliminated.
【００２２】実験例９ 厚さが約１００ｎｍの窒化膜を形成されたシリコン基板
を、窒化膜形成後約２ケ月経過した後、ダウンフロー型
ドライエェチャーにて、Ｏ2 ガスフロー９００ｓｃｃ
ｍ、圧力１．２Ｔｏｒｒ、マイクロ波パワー５００ｍＷ
でプラズマ処理を２００秒おこなった。その後、直ちに
基板を室温中においてＨＭＤＳ雰囲気に６０秒間暴露し
密着化処理を行なった。つづいて、このように処理した
基板上の窒化膜上に、ポリビニルフェノールの水酸基の
４０％をｔ−ブトキシカルボニロキシ化した化合物と、
トリフェニルスルホニウムトリフレートと、乳酸エチル
とからなるポジ型化学増幅レジストを約０．７μｍの厚
さに塗布し、ホットプレート上で１１０゜Ｃのプリエク
スポージャーベークを９０秒行なった。その後、波長２
４８ｎｍのエキシマレーザを使い、１６ｍＪ／ｃｍ2 の
ドーズで、０．３μｍおよび０．４μｍのラインアンド
スペースパターンを露光した。さらに、露光後直ちにホ
ットプレート上において９０゜Ｃの温度で９０秒間加熱
処理を行ない、レジスト中の被露光部をアルカリに可溶
化した。さらに、基板を２．３８％のＴＭＡＨ水溶液に
浸漬し、６０秒間現像を行なった。このようにして得ら
れたレジストパターンの断面形状を観察したの結果、図
２（Ａ），（Ｂ）に示したのと同様なパターンが形成さ
れているのが確認された。すなわち、本実験で得られた
パターン基底部の形状は、図１（Ａ）および（Ｂ）に示
した結果に比べてシャープになっており、レジスト層と
基板との界面におけるレジストパターンの裾引きが解消
されているのが確認された。 Experimental Example 9 A silicon substrate on which a nitride film having a thickness of about 100 nm was formed was used for about 2 months after the formation of the nitride film, and then an O 2 gas flow of 900 sccc was applied by a down-flow type dry etcher.
m, pressure 1.2 Torr, microwave power 500 mW
Plasma treatment was performed for 200 seconds. Immediately thereafter, the substrate was exposed to the HMDS atmosphere at room temperature for 60 seconds to perform the adhesion treatment. Then, on the nitride film on the substrate thus treated, a compound in which 40% of the hydroxyl groups of polyvinylphenol were t-butoxycarbonyloxylated,
A positive chemically amplified resist composed of triphenylsulfonium triflate and ethyl lactate was applied to a thickness of about 0.7 μm, and pre-exposure bake was performed at 110 ° C. for 90 seconds on a hot plate. Then wavelength 2
A 48 nm excimer laser was used to expose line and space patterns of 0.3 μm and 0.4 μm at a dose of 16 mJ / cm 2 . Further, immediately after the exposure, a heat treatment was performed on a hot plate at a temperature of 90 ° C. for 90 seconds to solubilize the exposed portion in the resist with an alkali. Further, the substrate was immersed in a 2.38% TMAH aqueous solution and developed for 60 seconds. As a result of observing the cross-sectional shape of the resist pattern thus obtained, it was confirmed that a pattern similar to that shown in FIGS. 2A and 2B was formed. That is, the shape of the pattern base portion obtained in this experiment is sharper than the results shown in FIGS. 1A and 1B, and the bottom of the resist pattern at the interface between the resist layer and the substrate is trailed. Was confirmed to have been resolved.
【００２３】実験例１０ 厚さが約１００ｎｍの酸化膜を形成されたシリコン基板
を、窒化膜形成後約２ケ月経過した後、ダウンフロー型
ドライエェチャーにて、Ｏ2 ガスフロー９００ｓｃｃ
ｍ、圧力１．２Ｔｏｒｒ、マイクロ波パワー５００ｍＷ
でプラズマ処理を２００秒おこなった。その後、直ちに
基板を室温中においてＨＭＤＳ雰囲気に６０秒暴露し、
密着化処理を行なった。つづいて、このように処理した
基板上の酸化膜上に、ポリビニルフェノールの水酸基の
４０％をｔ−ブトキシカルボニロキシ化した化合物と、
トリフェニルスルホニウムトリフレートと、乳酸エチル
とからなるポジ型化学増幅レジストを約０．７μｍの厚
さに塗布し、ホットプレート上で１１０゜Ｃのプリエク
スポージャーベークを９０秒行なった。その後、波長２
４８ｎｍのエキシマレーザを使い、１６ｍＪ／ｃｍ2 の
ドーズで、０．３μｍおよび０．４μｍのラインアンド
スペースパターンを露光した。さらに、露光後直ちにホ
ットプレート上において９０゜Ｃの温度で９０秒間加熱
処理を行ない、レジスト中の被露光部をアルカリに可溶
化した。さらに、基板を２．３８％のＴＭＡＨ水溶液に
浸漬し、６０秒間現像を行なった。このようにして得ら
れたレジストパターンの断面形状を観察した結果、図２
（Ａ），（Ｂ）に示したのと同様な断面形状のパターン
が形成されているのが確認された。すなわち、本実験で
得られたパターン基底部の形状は、図１（Ａ）および
（Ｂ）に示した結果に比べてシャープになっており、レ
ジスト層と基板との界面におけるレジストパターンの裾
引きが解消されているのが確認された。 Experimental Example 10 A silicon substrate on which an oxide film having a thickness of about 100 nm was formed was used for about two months after the formation of a nitride film, and then an O 2 gas flow of 900 sccc was applied by a down flow type dry etcher.
m, pressure 1.2 Torr, microwave power 500 mW
Plasma treatment was performed for 200 seconds. Immediately thereafter, the substrate was exposed to HMDS atmosphere at room temperature for 60 seconds,
Adhesion treatment was performed. Then, on the oxide film on the substrate thus treated, a compound in which 40% of the hydroxyl groups of polyvinylphenol were t-butoxycarbonyloxylated,
A positive chemically amplified resist composed of triphenylsulfonium triflate and ethyl lactate was applied to a thickness of about 0.7 μm, and pre-exposure bake was performed at 110 ° C. for 90 seconds on a hot plate. Then wavelength 2
A 48 nm excimer laser was used to expose line and space patterns of 0.3 μm and 0.4 μm at a dose of 16 mJ / cm 2 . Further, immediately after the exposure, a heat treatment was performed on a hot plate at a temperature of 90 ° C. for 90 seconds to solubilize the exposed portion in the resist with an alkali. Further, the substrate was immersed in a 2.38% TMAH aqueous solution and developed for 60 seconds. As a result of observing the cross-sectional shape of the resist pattern thus obtained, FIG.
It was confirmed that a pattern having a cross-sectional shape similar to that shown in (A) and (B) was formed. That is, the shape of the pattern base portion obtained in this experiment is sharper than the results shown in FIGS. 1A and 1B, and the bottom of the resist pattern at the interface between the resist layer and the substrate is trailed. Was confirmed to have been resolved.
【００２４】比較例１ 厚さが約１００ｎｍの窒化膜を形成されたシリコン基板
を、窒化膜形成後約２カ月が経過した後、酸処理するこ
となく直ちに室温のＨＭＤＳ雰囲気中に６０秒間暴露
し、密着化処理を行なった。このように処理した基板上
の窒化膜上に、ポリビニルフェノールの水酸基の４０％
をｔ−ブトキシカルボニロキシ化した化合物と、トリフ
ェニルスルホニウムトリフレートと、乳酸エチルとから
なるポジ型化学増幅レジストを、約０．７μｍの厚さに
塗布し、ホットプレート上で１１０゜Ｃのプリエクスポ
ージャーベークを９０秒行なった。その後、波長２４８
ｎｍのエキシマレーザを使い、１６ｍＪ／ｃｍ2 のドー
ズで０．３μｍおよび０．４μｍのラインアンドスペー
スパターンを露光した。さらに、露光後直ちにホットプ
レート上９０゜Ｃの温度で９０秒間加熱処理を行ない、
レジスト中の被露光部をアルカリに可溶化した。さら
に、このようにして得られた基板を２．３８％のＴＭＡ
Ｈ水溶液中に浸漬し、６０秒間現像を行なった。その結
果、先に説明した図１（Ａ），（Ｂ）に示す断面形状の
レジストパターンが得られた。このパターンでは、レジ
スト層と基板ないし基板上の層との間の界面でレジスト
パターンの裾引きが生じているのがわかる。 Comparative Example 1 A silicon substrate on which a nitride film having a thickness of about 100 nm was formed was exposed to an HMDS atmosphere at room temperature for 60 seconds immediately without acid treatment after about 2 months had elapsed since the formation of the nitride film. , And adhesion treatment was performed. On the nitride film on the substrate thus treated, 40% of the hydroxyl groups of polyvinylphenol
A positive chemically amplified resist consisting of a compound obtained by t-butoxycarbonyloxylation, triphenylsulfonium triflate, and ethyl lactate was applied to a thickness of about 0.7 μm, and the temperature was increased to 110 ° C. on a hot plate. A pre-exposure bake was performed for 90 seconds. Then wavelength 248
nm excimer laser was used to expose 0.3 μm and 0.4 μm line and space patterns at a dose of 16 mJ / cm 2 . Further, immediately after the exposure, heat treatment is performed on the hot plate at a temperature of 90 ° C. for 90 seconds,
The exposed area in the resist was solubilized in alkali. Further, the substrate thus obtained was treated with 2.38% TMA.
It was immersed in an aqueous solution of H and developed for 60 seconds. As a result, the resist pattern having the sectional shape shown in FIGS. 1A and 1B described above was obtained. In this pattern, it can be seen that the bottom of the resist pattern is generated at the interface between the resist layer and the substrate or the layer on the substrate.
【００２５】比較例２ 厚さが約１００ｎｍの酸化膜を形成されたシリコン基板
を、１００゜Ｃに保持された硫酸中に３０秒間浸漬した
後水洗し、さらに乾燥させた後クリーンルーム中に６０
分間放置した。その後、ＨＭＤＳ雰囲気中に室温で６０
秒間暴露し、さらにポリビニルフェノールの水酸基の４
０％をｔ−ブトキシカルボニロキシ化した化合物と、ト
リフェニルスルホニウムトリフレートと、乳酸エチルと
からなるポジ型化学増幅レジストを、約０．７μｍの厚
さに塗布し、ホットプレート上で１１０゜Ｃのプリエク
スポージャーベークを９０秒行なった。その後、波長２
４８ｎｍのエキシマレーザを使い、１６ｍＪ／ｃｍ2 の
ドーズで０．３μｍおよび０．４μｍのラインアンドス
ペースパターンを露光した。さらに、露光後直ちにホッ
トプレート上９０゜Ｃの温度で９０秒間加熱処理を行な
い、レジスト中の被露光部をアルカリに可溶化した。さ
らに、このようにして得られた基板を２．３８％のＴＭ
ＡＨ水溶液中に浸漬し、６０秒間現像を行なった。この
ようにして得られたレジストパターンの断面形状を観察
したところ、レジスト層と基板との界面においてレジス
トパターンのわずかな裾引きが発生しているのが確認さ
れた。 Comparative Example 2 A silicon substrate on which an oxide film having a thickness of about 100 nm was formed was immersed in sulfuric acid kept at 100 ° C. for 30 seconds, washed with water, further dried and then placed in a clean room at 60 ° C.
Let stand for a minute. Then 60 at room temperature in HMDS atmosphere
It is exposed for 2 seconds, and the hydroxyl group of polyvinylphenol is 4
A positive chemically amplified resist consisting of 0% t-butoxycarbonyloxylated compound, triphenylsulfonium triflate, and ethyl lactate was applied to a thickness of about 0.7 μm, and then 110 ° on a hot plate. The C pre-exposure bake was performed for 90 seconds. Then wavelength 2
A 48 nm excimer laser was used to expose 0.3 μm and 0.4 μm line and space patterns with a dose of 16 mJ / cm 2 . Further, immediately after the exposure, a heat treatment was performed on a hot plate at a temperature of 90 ° C. for 90 seconds to solubilize the exposed portion in the resist with alkali. In addition, the substrate thus obtained has a TM of 2.38%.
It was immersed in an AH aqueous solution and developed for 60 seconds. When the cross-sectional shape of the resist pattern thus obtained was observed, it was confirmed that a slight skirting of the resist pattern occurred at the interface between the resist layer and the substrate.
【００２６】また同様な効果は、窒化膜や酸化膜のみな
らず、ホウ珪酸ガラス等においても得られる。The same effect can be obtained not only with the nitride film and the oxide film but also with borosilicate glass and the like.
【００２７】次に、本発明によるレジスト形成方法およ
び半導体装置の製造方法の一実施例を、図３〜図１０を
参照しながら説明する。ただし、図３〜図１０は露光装
置１と共働する枚葉式の処理装置１０における枚葉処理
を示す。Next, one embodiment of the resist forming method and the semiconductor device manufacturing method according to the present invention will be described with reference to FIGS. However, FIGS. 3 to 10 show the single-wafer processing in the single-wafer processing apparatus 10 that cooperates with the exposure apparatus 1.
【００２８】図３を参照するに、処理装置１０は露光装
置１と連結した基板搬送路１１を備え、基板搬送路１１
には基板を出し入れするローダー／アンローダー室１２
と、ＨＭＤＳ雰囲気により密着処理を行なう密着室１３
と、先に説明した硫酸等の酸による基板表面の酸処理を
行なう酸処理室１４と、基板表面にレジスト塗布を行な
うレジスト室１５と、塗布されたレジストに対してプリ
エクスポージャーベークを行なう熱処理室１６と、露光
後のレジストに対してポストエクスポージャーベークを
行なう熱処理室１７と、ポストエクスポージャーベーク
を行なった露光済みレジストをアルカリ現像液により現
像する現像室１８とが結合されている。Referring to FIG. 3, the processing apparatus 10 includes a substrate transfer path 11 connected to the exposure apparatus 1, and the substrate transfer path 11 is provided.
Loader / Unloader chamber 12 for loading and unloading substrates
And a contact chamber 13 for performing contact processing in an HMDS atmosphere
And an acid treatment chamber 14 for performing acid treatment on the substrate surface with an acid such as sulfuric acid described above, a resist chamber 15 for applying resist on the substrate surface, and a heat treatment chamber for performing pre-exposure bake on the applied resist. 16, a heat treatment chamber 17 for performing a post-exposure bake on the resist after exposure, and a developing chamber 18 for developing the exposed resist after the post-exposure bake with an alkaline developing solution.
【００２９】図３の工程では、ローダー／アンローダー
室１２には、先に成膜工程で成膜された基板Ａが供給さ
れ、このようにして供給された基板Ａは図３に実線で示
すように密着処理室１３に搬送される。In the process of FIG. 3, the loader / unloader chamber 12 is supplied with the substrate A previously formed in the film forming process, and the substrate A thus supplied is shown by a solid line in FIG. Is conveyed to the close contact processing chamber 13.
【００３０】次に、図４の工程では、先に処理室１３に
供給されて密着処理が行なわれた基板Ａは酸処理室１４
に搬送され、同時にローダー／アンローダー室１２から
基板Ｂが密着処理室１３に搬送される。Next, in the process of FIG. 4, the substrate A, which has been previously supplied to the processing chamber 13 and subjected to the adhesion processing, is processed in the acid processing chamber 14
At the same time, the substrate B is transferred from the loader / unloader chamber 12 to the contact processing chamber 13.
【００３１】次に、図５の工程で、先に酸処理室１４に
供給されて酸処理が行なわれた基板Ａはレジスト室１５
に搬送され、同時に密着処理室１３から酸処理室１４に
基板Ｂが搬送される。さらにこれと同時に、ローダー／
アンローダー室１２から密着処理室１３に基板Ｃが搬送
される。Next, in the process of FIG. 5, the substrate A, which has been previously supplied to the acid treatment chamber 14 and subjected to the acid treatment, has a resist chamber 15 therein.
At the same time, the substrate B is transferred from the contact processing chamber 13 to the acid processing chamber 14. At the same time, loader /
The substrate C is transferred from the unloader chamber 12 to the contact processing chamber 13.
【００３２】次に、図６の工程で、先にレジスト室１５
でレジストを塗布された基板Ａは熱処理室１６に搬送さ
れてプリエクスポージャーベークが行なわれる。これと
同時に、酸処理室１４で酸処理された基板Ｂはレジスト
室１５に搬送され、密着処理室１３で処理された基板Ｃ
は酸処理室１４に搬送され、ローダー／アンローダー室
１２にあった基板Ｄが密着処理室１３に供給される。次
に、図７の工程で、先に熱処理室１６でプリエクスポー
ジャーベークを行なわれた基板Ａは露光装置１に搬送さ
れ、同時にレジスト室１５でレジストを塗布された基板
Ｂが熱処理室１６に搬送されてプリエクスポージャーベ
ークが行なわれる。これと同時に、酸処理室１４で酸処
理された基板Ｃがレジスト室１５に搬送され、密着処理
室１３で処理された基板Ｄが酸処理室１４に搬送され、
ローダー／アンローダー室１２にあった基板Ｅが密着処
理室１３に供給される。Next, in the process shown in FIG.
The substrate A coated with the resist is transferred to the heat treatment chamber 16 and pre-exposure baked. At the same time, the substrate B that has been subjected to the acid treatment in the acid treatment chamber 14 is transferred to the resist chamber 15, and the substrate C that has been treated in the contact treatment chamber 13
Is transferred to the acid treatment chamber 14, and the substrate D in the loader / unloader chamber 12 is supplied to the contact treatment chamber 13. Next, in the process of FIG. 7, the substrate A previously subjected to the pre-exposure bake in the heat treatment chamber 16 is transferred to the exposure apparatus 1, and at the same time, the substrate B coated with the resist in the resist chamber 15 is transferred to the heat treatment chamber 16. And a pre-exposure bake is performed. At the same time, the substrate C that has been acid-treated in the acid treatment chamber 14 is transferred to the resist chamber 15, and the substrate D that has been processed in the contact treatment chamber 13 is transferred to the acid treatment chamber 14.
The substrate E in the loader / unloader chamber 12 is supplied to the contact processing chamber 13.
【００３３】次に、図８の工程で、露光装置１において
露光された基板Ａは熱処理室１７に搬送され、先に熱処
理室１６でプリエクスポージャーベークを行なわれた基
板Ｂが露光装置１に搬送され、同時にレジスト室１５で
レジストを塗布された基板Ｃが熱処理室１６に搬送され
てプリエクスポージャーベークが行なわれる。これと同
時に、酸処理室１４で酸処理された基板Ｄがレジスト室
１５に搬送され、密着処理室１３で処理された基板Ｅが
酸処理室１４に搬送され、ローダー／アンローダー室１
２にあった基板Ｆが密着処理室１３に供給される。Next, in the process of FIG. 8, the substrate A exposed in the exposure apparatus 1 is transferred to the heat treatment chamber 17, and the substrate B previously subjected to pre-exposure bake in the heat treatment chamber 16 is transferred to the exposure apparatus 1. At the same time, the substrate C coated with the resist in the resist chamber 15 is transferred to the heat treatment chamber 16 and pre-exposure bake is performed. At the same time, the substrate D processed in the acid treatment chamber 14 is transferred to the resist chamber 15, and the substrate E processed in the contact treatment chamber 13 is transferred to the acid treatment chamber 14, and the loader / unloader chamber 1
Substrate F which was in 2 is supplied to the contact processing chamber 13.
【００３４】次に、図９の工程で、熱処理室１７におい
てポストエクスポージャーベーク（ＰＥＢ）を行なわれ
た基板Ａは現像室１８に搬送され、露光装置１において
露光された基板Ｂは熱処理室１７に搬送される。同時
に、先に熱処理室１６でプリエクスポージャーベークを
行なわれた基板Ｃが露光装置１に搬送され、同時にレジ
スト室１５でレジストを塗布された基板Ｄが熱処理室１
６に搬送されてプリエクスポージャーベークが行なわれ
る。これと同時に、酸処理室１４で酸処理された基板Ｅ
がレジスト室１５に搬送され、密着処理室１３で処理さ
れた基板Ｆが酸処理室１４に搬送され、ローダー／アン
ローダー室１２にあった基板Ｇが密着処理室１３に供給
される。Next, in the process shown in FIG. 9, the substrate A that has been post-exposure baked (PEB) in the heat treatment chamber 17 is transferred to the developing chamber 18, and the substrate B that has been exposed in the exposure apparatus 1 enters the heat treatment chamber 17. Be transported. At the same time, the substrate C previously subjected to the pre-exposure bake in the heat treatment chamber 16 is transferred to the exposure apparatus 1, and at the same time, the substrate D coated with the resist in the resist chamber 15 is the heat treatment chamber 1
Then, the pre-exposure bake is carried out. At the same time, the substrate E that has been subjected to the acid treatment in the acid treatment chamber 14
Is transferred to the resist chamber 15, the substrate F processed in the contact processing chamber 13 is transferred to the acid processing chamber 14, and the substrate G in the loader / unloader chamber 12 is supplied to the contact processing chamber 13.
【００３５】さらに、図１０の工程で、現像室１８で現
像された基板Ａはローダー／アンローダー質１２に戻り
熱処理室１７においてポストエクスポージャーベークを
行なわれた基板Ｂが現像室１８に搬送される。さらに、
露光装置１において露光された基板Ｃは熱処理室１７に
搬送され、同時に、先に熱処理室１６でプリエクスポー
ジャーベークを行なわれた基板Ｄは露光装置１に搬送さ
れる。さらに、レジスト室１５でレジストを塗布された
基板Ｅが熱処理室１６に搬送されてプリエクスポージャ
ーベークが行なわれ、これと同時に酸処理室１４で酸処
理された基板Ｆがレジスト室１５に搬送され、密着処理
室１３で処理された基板Ｇが酸処理室１４に搬送され、
ローダー／アンローダー室１２にあった基板Ｈが密着処
理室１３に供給される。Further, in the process of FIG. 10, the substrate A developed in the developing chamber 18 is returned to the loader / unloader 12 and the substrate B post-exposure baked in the heat treatment chamber 17 is transferred to the developing chamber 18. . further,
The substrate C exposed in the exposure apparatus 1 is transferred to the heat treatment chamber 17, and at the same time, the substrate D previously subjected to pre-exposure bake in the heat treatment chamber 16 is transferred to the exposure apparatus 1. Further, the substrate E coated with the resist in the resist chamber 15 is transferred to the heat treatment chamber 16 for pre-exposure bake, and at the same time, the substrate F which has been subjected to the acid treatment in the acid treatment chamber 14 is conveyed to the resist chamber 15. The substrate G processed in the contact processing chamber 13 is transferred to the acid processing chamber 14,
The substrate H in the loader / unloader chamber 12 is supplied to the contact processing chamber 13.
【００３６】さらに図３〜図１０の工程を繰り返すこと
により、基板が一枚ずつ順次処理される。By further repeating the steps of FIGS. 3 to 10, the substrates are sequentially processed one by one.
【００３７】図３〜図１０の工程では、処理室１４にお
ける酸処理工程と処理室１５におけるレジスト塗布工程
が流れ作業で順次実行されるため、レジスト塗布工程は
必然的に酸処理工程の直後に実行されることになり、レ
ジスト塗布に先だって基板表面から不純物が確実に除去
されるため、露光後のレジストパターンの裾引きの問題
は実質的に解決される。また、図３〜図１０の枚葉処理
工程では、流れ作業によるスループットの向上の他に、
レジストパターン形成工程途中に多数の基板を蓄積する
工程が存在しないため、基板毎の蓄積時間の差に起因す
る基板特性のばらつきを除去することが可能である。In the steps of FIGS. 3 to 10, the acid treatment step in the processing chamber 14 and the resist application step in the processing chamber 15 are sequentially performed in a flow operation, so the resist application step is necessarily performed immediately after the acid treatment step. Since the impurities are surely removed from the substrate surface prior to the resist coating, the problem of the hem of the resist pattern after exposure is substantially solved. In addition, in the single-wafer processing step of FIG. 3 to FIG.
Since there is no step of accumulating a large number of substrates in the course of the resist pattern forming step, it is possible to eliminate variations in substrate characteristics due to a difference in accumulation time for each substrate.
【００３８】図１１および図１２は図３〜図１０の工程
の変形例を示し、図１１の工程では、基板を先に酸処理
室１４で酸処理した後密着処理を処理室１３で実行す
る。また、図１２の工程では、基板を密着処理すること
なく直接に酸処理し、続いてレジスト塗布を行なう。こ
のようにしても、現像処理後におけるレジストパターン
の裾引きを除去することが可能である。11 and 12 show a modification of the steps of FIGS. 3 to 10. In the step of FIG. 11, the substrate is first subjected to the acid treatment in the acid treatment chamber 14 and then the adhesion treatment is performed in the treatment chamber 13. . Further, in the process of FIG. 12, the substrate is directly subjected to acid treatment without being subjected to adhesion treatment, and then resist coating is performed. Even in this case, it is possible to remove the trailing edge of the resist pattern after the development processing.
【００３９】図３〜図１０の工程は、また先にも説明し
たように、ポジ型の化学増幅レジストのみならずネガ型
の化学増幅レジストに対しても有用である。As described above, the steps of FIGS. 3 to 10 are useful not only for positive chemically amplified resists but also for negative chemically amplified resists.
【００４０】以上、本発明を好ましい実施例について説
明したが、本発明は請求項に記載の要旨内において様々
な変形・変更が可能である。Although the present invention has been described with reference to the preferred embodiments, the present invention can be variously modified and changed within the scope of the claims.
【００４１】[0041]
【発明の効果】本発明によれば、枚葉処理工程におい
て、レジスト塗布工程の直前に基板表面の塩基性不純物
を除去する工程を実行することにより、レジスト層と基
板の界面において、現像後のレジストパターンが裾を引
く現象を除去することができ、露光パターンの解像度を
大きく向上させることができる。また、本発明によれ
ば、枚葉処理を連続して行なうことにより、半導体装置
のスループットが向上すると同時に、多数の基板をスト
ックする工程を含む従来の半導体装置の製造工程に対し
て、基板毎の特性のばらつきが実質的に除去される。According to the present invention, in the single-wafer processing step, the step of removing the basic impurities on the surface of the substrate is executed immediately before the resist coating step, so that after the development, the interface between the resist layer and the substrate is removed. It is possible to eliminate the phenomenon that the resist pattern is trailing, and it is possible to greatly improve the resolution of the exposure pattern. Further, according to the present invention, by performing the single-wafer processing continuously, the throughput of the semiconductor device is improved, and at the same time, in comparison with the conventional semiconductor device manufacturing process including the process of stocking a large number of substrates, The variations in the characteristics of are substantially eliminated.
【図１】（Ａ），（Ｂ）は従来のレジスト工程により形
成された化学増幅型レジストを露光および現像した場合
に得られるレジストパターンの断面形状を示す図であ
る。1A and 1B are cross-sectional views of a resist pattern obtained when a chemically amplified resist formed by a conventional resist process is exposed and developed.
【図２】（Ａ），（Ｂ）は本発明によるレジスト工程に
より形成された化学増幅型レジストを露光および現像し
た場合に得られるレジストパターンの断面形状を示す図
である。FIGS. 2A and 2B are cross-sectional views of resist patterns obtained when a chemically amplified resist formed by a resist process according to the present invention is exposed and developed.
【図３】本発明の一実施例による半導体装置の製造工程
を示す図（その一）である。FIG. 3 is a view (No. 1) showing a process of manufacturing a semiconductor device according to an embodiment of the present invention.
【図４】本発明の一実施例による半導体装置の製造工程
を示す図（その二）である。FIG. 4 is a view (No. 2) showing the manufacturing process of the semiconductor device according to the embodiment of the present invention.
【図５】本発明の一実施例による半導体装置の製造工程
を示す図（その三）である。FIG. 5 is a view (No. 3) showing the manufacturing process of the semiconductor device according to the embodiment of the invention.
【図６】本発明の一実施例による半導体装置の製造工程
を示す図（その四）である。FIG. 6 is a view (No. 4) showing the manufacturing process of the semiconductor device according to the embodiment of the invention.
【図７】本発明の一実施例による半導体装置の製造工程
を示す図（その五）である。FIG. 7 is a view (No. 5) showing a process of manufacturing the semiconductor device according to the embodiment of the invention.
【図８】本発明の一実施例による半導体装置の製造工程
を示す図（その六）である。FIG. 8 is a view (No. 6) showing the manufacturing process of the semiconductor device according to the embodiment of the present invention.
【図９】本発明の一実施例による半導体装置の製造工程
を示す図（その七）である。FIG. 9 is a view (No. 7) showing the process of manufacturing the semiconductor device according to the embodiment of the invention.
【図１０】本発明の一実施例による半導体装置の製造工
程を示す図（その八）である。FIG. 10 is a view (No. 8) showing a process of manufacturing a semiconductor device according to an embodiment of the invention.
【図１１】本発明一実施例の変形例を示す図である。FIG. 11 is a diagram showing a modification of the embodiment of the present invention.
【図１２】本発明一実施例の別の変形例を示す図であ
る。FIG. 12 is a diagram showing another modification of the embodiment of the present invention.
１ 露光装置 １０ 処理装置 １１ 搬送路 １２ ローダー／アンローダー １３ 密着処理室 １４ 酸処理室 １５ レジスト塗布室 １６，１７ 熱処理室 １８ 現像室 Ａ〜Ｈ 基板 DESCRIPTION OF SYMBOLS 1 exposure apparatus 10 processing apparatus 11 conveyance path 12 loader / unloader 13 adhesion processing chamber 14 acid treatment chamber 15 resist coating chamber 16,17 heat treatment chamber 18 developing chamber A to H substrate
Claims (8)
せる化学増幅型レジストよりなるレジストパターンを形
成するレジストパターン形成方法において、 （ａ） 第１の基板の表面を清浄化して不純物を除去す
る第１の清浄化工程と； （ｂ） 前記工程（ａ）の後で実行され、前記第１の基
板の表面に化学増幅型レジストよりなる第１のレジスト
層を形成する第１のレジスト工程と； （ｃ） 前記工程（ｂ）と実質的に同時に実行され、前
記第１の基板とは別の第２の基板の表面を清浄化して不
純物を除去する第２の清浄化工程と； （ｄ） 前記工程（ｃ）の後で実行され、前記第２の基
板表面に、化学増幅型レジストよりなる第２のレジスト
層を形成する第２のレジスト工程と； （ｅ） 別の基板を前記第１の基板として使い、前記工
程（ａ）を、前記工程（ｄ）と実質的に同時に実行する
工程と； （ｆ） 前記第１の基板表面上の第１のレジスト層を露
光する第１の露光工程と； （ｇ） 前記第２の基板表面上の第２のレジスト層を露
光する第２の露光工程と； （ｈ） 前記工程（ｆ）で露光された前記第１のレジス
ト層を現像液により現像し、前記第１の基板上に第１の
レジストパターンを形成する第１の現像工程と； （ｉ） 前記工程（ｇ）で露光された前記第２のレジス
ト層を現像液により現像し、前記第２の基板上に第２の
レジストパターンを形成する第２の現像工程とよりな
り、 前記工程（ａ）〜（ｅ）は繰り返し実行されることを特
徴とするレジストパターン形成方法。1. A method of forming a resist pattern, which comprises a chemically amplified resist that generates an acid upon exposure on a plurality of substrates, comprising: (a) cleaning the surface of the first substrate to remove impurities. A first cleaning step including: (b) a first resist step which is performed after the step (a) and forms a first resist layer made of a chemically amplified resist on the surface of the first substrate. And (c) a second cleaning step which is performed substantially simultaneously with the step (b) and cleans a surface of a second substrate different from the first substrate to remove impurities. d) a second resist step which is performed after the step (c) and forms a second resist layer of a chemically amplified resist on the surface of the second substrate; and (e) another substrate It is used as a first substrate, and the above step (a (F) a first exposure step of exposing the first resist layer on the surface of the first substrate; and (g) the second step of: A second exposure step of exposing the second resist layer on the surface of the substrate; (h) developing the first resist layer exposed in the step (f) with a developing solution, A first developing step of forming a first resist pattern on the second substrate; (i) developing the second resist layer exposed in the step (g) with a developing solution to form a second resist on the second substrate; And a second developing step for forming the resist pattern, wherein the steps (a) to (e) are repeatedly performed.
記第１および第２の基板表面を、酸性物質により処理す
る工程よりなることを特徴とする請求項１記載の方法。2. The method according to claim 1, wherein the first and second cleaning steps include a step of treating the surfaces of the first and second substrates with an acidic substance.
記基板表面を、硫酸，塩酸，硝酸，フッ酸，過酸化水素
水よりなる群より選択される酸性物質により処理する工
程よりなることを特徴とする請求項１または２記載の方
法。3. The first and second cleaning steps comprise a step of treating the substrate surface with an acidic substance selected from the group consisting of sulfuric acid, hydrochloric acid, nitric acid, hydrofluoric acid, and hydrogen peroxide solution. The method according to claim 1 or 2, characterized in that:
記第１および第２の基板表面を、反応性雰囲気中で処理
する工程よりなることを特徴とする請求項１記載の方
法。4. The method of claim 1, wherein the first and second cleaning steps comprise the step of treating the first and second substrate surfaces in a reactive atmosphere.
前記第１および第２の基板表面を、オゾンまたは酸素プ
ラズマにより処理する工程を含むことを特徴とする請求
項４記載の方法。5. The step of treating in the reactive atmosphere comprises:
The method of claim 4, including the step of treating the surfaces of the first and second substrates with ozone or oxygen plasma.
１の基板との間の密着性を向上させる第１の密着化工程
と、前記第２のレジスト層と前記第２の基板との間の密
着性を向上させる第２の密着化工程とを含み、前記第１
の密着化工程は、前記工程（ａ）の前および後のいずれ
か一方において実行され、前記第２の密着化工程は、前
記工程（ｃ）前および後のいずれか一方において実行さ
れることを特徴とする請求項１記載の方法。6. A first adhesion step of improving adhesion between the first resist layer and the first substrate; and a step of combining the second resist layer and the second substrate. A second contacting step for improving the adhesiveness between
The contacting step of 1 is performed before or after the step (a), and the second contacting step is performed before or after the step (c). The method of claim 1 characterized.
理室において実行され、前記工程（ｂ）および（ｄ）は
前記第１の処理室に基板を搬送する搬送路で接続された
第２の処理室において実行されることを特徴とする請求
項１記載の方法。7. The steps (a) and (c) are executed in a first processing chamber, and the steps (b) and (d) are connected to the first processing chamber by a transfer path for transferring a substrate. The method of claim 1, wherein the method is performed in a second processing chamber.
せる化学増幅型レジストよりなるレジストパターンを形
成する工程を含む半導体装置の製造方法において、 （ａ） 第１の基板の表面を清浄化して不純物を除去す
る第１の清浄化工程と； （ｂ） 前記工程（ａ）の後で実行され、前記第１の基
板の表面に化学増幅型レジストよりなる第１のレジスト
層を形成する第１のレジスト工程と； （ｃ） 前記工程（ｂ）と実質的に同時に実行され、前
記第１の基板とは別の第２の基板の表面を清浄化して不
純物を除去する第２の清浄化工程と； （ｄ） 前記工程（ｃ）の後で実行され、前記第２の基
板表面に、化学増幅型レジストよりなる第２のレジスト
層を形成する第２のレジスト工程と； （ｅ） 別の基板を前記第１の基板として使い、前記工
程（ａ）を、前記工程（ｄ）と実質的に同時に実行する
工程と； （ｆ） 前記第１の基板表面上の第１のレジスト層を露
光する第１の露光工程と； （ｇ） 前記第２の基板表面上の第２のレジスト層を露
光する第２の露光工程と； （ｈ） 前記工程（ｆ）で露光された前記第１のレジス
ト層を現像液により現像し、前記第１の基板上に第１の
レジストパターンを形成する第１の現像工程と； （ｉ） 前記工程（ｇ）で露光された前記第２のレジス
ト層を現像液により現像し、前記第２の基板上に第２の
レジストパターンを形成する第２の現像工程とを含み、 前記工程（ａ）〜（ｅ）は繰り返し実行されることを特
徴とする半導体装置の製造方法。8. A method of manufacturing a semiconductor device, which comprises the step of forming a resist pattern made of a chemically amplified resist that generates an acid upon exposure on a plurality of substrates, comprising: (a) cleaning the surface of the first substrate. A first cleaning step of removing impurities by: (b) forming a first resist layer of a chemically amplified resist on the surface of the first substrate, which is performed after the step (a). 1) a resist step; and (c) a second cleaning step which is performed substantially simultaneously with the step (b) and cleans a surface of a second substrate different from the first substrate to remove impurities. And (d) a second resist step which is performed after the step (c) and forms a second resist layer made of a chemically amplified resist on the surface of the second substrate; Using the above substrate as the first substrate, (A) performing substantially the same time as step (d); (f) a first exposure step of exposing the first resist layer on the surface of the first substrate; (g) the above A second exposure step of exposing the second resist layer on the surface of the second substrate; (h) developing the first resist layer exposed in the step (f) with a developing solution, A first developing step of forming a first resist pattern on the substrate of (1); and (i) developing the second resist layer exposed in the step (g) with a developing solution to form a second resist on the second substrate. And a second developing step of forming a second resist pattern, wherein the steps (a) to (e) are repeatedly performed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3256694A JPH07245252A (en) | 1994-03-02 | 1994-03-02 | Formation of resist pattern and manufacture of semiconductor device using such resist pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3256694A JPH07245252A (en) | 1994-03-02 | 1994-03-02 | Formation of resist pattern and manufacture of semiconductor device using such resist pattern |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07245252A true JPH07245252A (en) | 1995-09-19 |
Family
ID=12362466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3256694A Withdrawn JPH07245252A (en) | 1994-03-02 | 1994-03-02 | Formation of resist pattern and manufacture of semiconductor device using such resist pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07245252A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003107676A (en) * | 2001-09-28 | 2003-04-09 | Hoya Corp | Mask blank, its manufacturing method and manufacturing method for mask |
-
1994
- 1994-03-02 JP JP3256694A patent/JPH07245252A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003107676A (en) * | 2001-09-28 | 2003-04-09 | Hoya Corp | Mask blank, its manufacturing method and manufacturing method for mask |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100375908B1 (en) | Dry microlithography | |
| US20060273071A1 (en) | Method of processing substrate and chemical used in the same | |
| JP2003507765A (en) | Exposure during rework for improved resist removal | |
| US7144673B2 (en) | Effective photoresist stripping process for high dosage and high energy ion implantation | |
| TWI389195B (en) | A substrate for processing a substrate, and a method of processing a substrate | |
| US20060093968A1 (en) | Method of processing substrate and chemical used in the same | |
| JPH07245252A (en) | Formation of resist pattern and manufacture of semiconductor device using such resist pattern | |
| US6371134B2 (en) | Ozone cleaning of wafers | |
| US20020187434A1 (en) | Process for device fabrication in which the size of lithographically produced features is subsequently reduced | |
| JP3392231B2 (en) | Pattern formation method | |
| JP2003307856A (en) | Production method for resist pattern | |
| JPH08220771A (en) | Formation of pattern | |
| JPH07253676A (en) | Resist pattern forming method | |
| JP2692059B2 (en) | Method for forming electron beam resist pattern | |
| US11769662B2 (en) | Method for reducing charging of semiconductor wafers | |
| JPH06110214A (en) | Formation of resist pattern | |
| JPH0943855A (en) | Formation of resist pattern | |
| KR100905598B1 (en) | Forming Method of Photoresist Pattern | |
| JP2000241990A (en) | Photoresist pattern forming method | |
| JPS61260242A (en) | Formation of resist pattern | |
| JPH1041212A (en) | Resist pattern forming method | |
| KR0130386B1 (en) | Patterning method of photoresist | |
| JP2001185473A (en) | Method for forming resist pattern | |
| JPS61121332A (en) | Pattern forming method | |
| JPS60106132A (en) | Formation of pattern |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |