JPH07240632A - ミューティング回路 - Google Patents
ミューティング回路Info
- Publication number
- JPH07240632A JPH07240632A JP6051056A JP5105694A JPH07240632A JP H07240632 A JPH07240632 A JP H07240632A JP 6051056 A JP6051056 A JP 6051056A JP 5105694 A JP5105694 A JP 5105694A JP H07240632 A JPH07240632 A JP H07240632A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- muting
- signal
- transistors
- mute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 バイポーラトランジスタをスイッチング素子
として用いたうえで、非ミュート時の信号歪を解消す
る。 【構成】 信号ライン１をグランドに接続しミューティ
ングを実行するため信号ラインとグランドの間に配され
るスイッチング部が、第１のトランジスタＱ1 と第２の
トランジスタＱ2 を互いに逆極性として直列に接続され
て構成されるようにする。また、複数の信号ラインにつ
いてミューティング回路を構成する場合は、それぞれの
信号ラインに対応して第１のトランジスタが各々接続さ
れるとともに、第２のトランジスタとしては複数の第１
のトランジスタに対して共通に直列接続されて共用され
るようにする。
として用いたうえで、非ミュート時の信号歪を解消す
る。 【構成】 信号ライン１をグランドに接続しミューティ
ングを実行するため信号ラインとグランドの間に配され
るスイッチング部が、第１のトランジスタＱ1 と第２の
トランジスタＱ2 を互いに逆極性として直列に接続され
て構成されるようにする。また、複数の信号ラインにつ
いてミューティング回路を構成する場合は、それぞれの
信号ラインに対応して第１のトランジスタが各々接続さ
れるとともに、第２のトランジスタとしては複数の第１
のトランジスタに対して共通に直列接続されて共用され
るようにする。
Description
【０００１】
【産業上の利用分野】本発明はオーディオ機器等に搭載
されるミューティング回路に関するものである。
されるミューティング回路に関するものである。
【０００２】
【従来の技術】例えばオーディオ機器等における音声信
号の出力ラインには、電源オン／オフ時や入力切換時な
どのノイズ出力を防止するため、さらにユーザー操作に
基づく音声ミュート機能のためなどに、ミューティング
回路が設けられている。
号の出力ラインには、電源オン／オフ時や入力切換時な
どのノイズ出力を防止するため、さらにユーザー操作に
基づく音声ミュート機能のためなどに、ミューティング
回路が設けられている。
【０００３】従来のミューティング回路としては例えば
図３のように構成される。図３において１，２は信号ラ
インであり、例えばＬ，Ｒステレオの音声信号ライン、
もしくは平衡型出力回路における正相ラインと逆相ライ
ンを示す。ここで、各信号ライン１，２に対するミュー
ティング素子としてトランジスタＱ21，Ｑ22が設けら
れ、さらにトランジスタＱ21，Ｑ22のオン／オフ制御の
ためのトランジスタＱ23が設けられている。
図３のように構成される。図３において１，２は信号ラ
インであり、例えばＬ，Ｒステレオの音声信号ライン、
もしくは平衡型出力回路における正相ラインと逆相ライ
ンを示す。ここで、各信号ライン１，２に対するミュー
ティング素子としてトランジスタＱ21，Ｑ22が設けら
れ、さらにトランジスタＱ21，Ｑ22のオン／オフ制御の
ためのトランジスタＱ23が設けられている。
【０００４】トランジスタＱ23は図示しない制御部から
ミュート信号ＳMUTEが供給されてオン／オフされ、トラ
ンジスタＱ23がオンとされると、直流電源ＶC からの電
流がトランジスタＱ21，Ｑ22のベースに印加されてトラ
ンジスタＱ21，Ｑ22がオンとされる。すると、信号ライ
ン１，２の信号はグランドに流れ、出力（ＯＵＴ端子出
力）はミュートされることになる。
ミュート信号ＳMUTEが供給されてオン／オフされ、トラ
ンジスタＱ23がオンとされると、直流電源ＶC からの電
流がトランジスタＱ21，Ｑ22のベースに印加されてトラ
ンジスタＱ21，Ｑ22がオンとされる。すると、信号ライ
ン１，２の信号はグランドに流れ、出力（ＯＵＴ端子出
力）はミュートされることになる。
【０００５】
【発明が解決しようとする課題】ところで、このような
ミューティング回路の場合、非ミュート期間、即ちトラ
ンジスタＱ21，Ｑ22がオフである期間は信号ライン１，
２への入力信号（ＩＮ端子入力）はそのまま出力されな
ければならないが、例えば業務用機器などのようにＯＵ
Ｔ端子に生ずる出力電圧が高い場合（例えば１０Ｖｐ−
ｐをこえるような場合）などは、トランジスタＱ21，Ｑ
22がオフであるにも関わらずコレクタ−エミッタ間にリ
ーク電流が流れ、これによって出力波形が歪んでしまう
ことがある。
ミューティング回路の場合、非ミュート期間、即ちトラ
ンジスタＱ21，Ｑ22がオフである期間は信号ライン１，
２への入力信号（ＩＮ端子入力）はそのまま出力されな
ければならないが、例えば業務用機器などのようにＯＵ
Ｔ端子に生ずる出力電圧が高い場合（例えば１０Ｖｐ−
ｐをこえるような場合）などは、トランジスタＱ21，Ｑ
22がオフであるにも関わらずコレクタ−エミッタ間にリ
ーク電流が流れ、これによって出力波形が歪んでしまう
ことがある。
【０００６】即ち、バイポーラトランジスタは、コレク
タ−エミッタ間の逆方向での耐圧は通常数〜１０数Ｖで
あるため、信号ライン１に−極性の大振幅が加えられる
と、トランジスタＱ21のコレクタ−エミッタ間にリーク
電流が生じ、例えば図４（ａ）に示すような入力波形に
対して、出力波形は図４（ｂ）のように歪んでしまう
（矢印部分）。
タ−エミッタ間の逆方向での耐圧は通常数〜１０数Ｖで
あるため、信号ライン１に−極性の大振幅が加えられる
と、トランジスタＱ21のコレクタ−エミッタ間にリーク
電流が生じ、例えば図４（ａ）に示すような入力波形に
対して、出力波形は図４（ｂ）のように歪んでしまう
（矢印部分）。
【０００７】これを解消するためには、ミューティング
のスイッチング素子としてバイポーラトランジスタに変
え、接合型ＦＥＴやＣ−ＭＯＳを用いることが考えられ
るが、この場合、ミュート実行時に問題が生ずる。つま
り、スイッチング素子のオン時の残留抵抗のために、確
実なミュート、つまり信号ラインの確実な接地に難があ
ることになる。
のスイッチング素子としてバイポーラトランジスタに変
え、接合型ＦＥＴやＣ−ＭＯＳを用いることが考えられ
るが、この場合、ミュート実行時に問題が生ずる。つま
り、スイッチング素子のオン時の残留抵抗のために、確
実なミュート、つまり信号ラインの確実な接地に難があ
ることになる。
【０００８】さらに、これらの半導体スイッチに代えて
リレーを用いれば以上の各種性能的な問題は解消される
わけであるが、トランジスタを用いた場合よりもコスト
アップを生ずるという問題があり、好適ではない。
リレーを用いれば以上の各種性能的な問題は解消される
わけであるが、トランジスタを用いた場合よりもコスト
アップを生ずるという問題があり、好適ではない。
【０００９】
【課題を解決するための手段】本発明はこのような問題
に鑑みて、バイポーラトランジスタをスイッチング素子
として用いたうえで、上記した非ミュート時の信号歪を
解消することを目的とする。
に鑑みて、バイポーラトランジスタをスイッチング素子
として用いたうえで、上記した非ミュート時の信号歪を
解消することを目的とする。
【００１０】このため、信号ラインをグランドに接続し
ミューティングを実行するため信号ラインとグランドの
間に配されるスイッチング部として、第１のトランジス
タと第２のトランジスタを互いに逆極性として直列に接
続されるようにする。
ミューティングを実行するため信号ラインとグランドの
間に配されるスイッチング部として、第１のトランジス
タと第２のトランジスタを互いに逆極性として直列に接
続されるようにする。
【００１１】また、複数の信号ラインについてミューテ
ィング回路を構成する場合は、それぞれの信号ラインに
対応して第１のトランジスタが各々接続されるととも
に、第２のトランジスタとしては複数の第１のトランジ
スタに対して共通に直列接続されて共用されるようにす
る。
ィング回路を構成する場合は、それぞれの信号ラインに
対応して第１のトランジスタが各々接続されるととも
に、第２のトランジスタとしては複数の第１のトランジ
スタに対して共通に直列接続されて共用されるようにす
る。
【００１２】
【作用】第１及び第２のトランジスタの逆方向の直列接
続回路を信号ラインとグランド間に挿入することにより
信号ライン電圧の正負にかかわらず、各半波に対して第
１のトランジスタと第２のトランジスタで耐圧機能を得
ることができる。また、複数ラインのミューティング回
路については、第２のトランジスタを共用することで、
トランジスタ素子数の増加を最小限に留めることができ
る。
続回路を信号ラインとグランド間に挿入することにより
信号ライン電圧の正負にかかわらず、各半波に対して第
１のトランジスタと第２のトランジスタで耐圧機能を得
ることができる。また、複数ラインのミューティング回
路については、第２のトランジスタを共用することで、
トランジスタ素子数の増加を最小限に留めることができ
る。
【００１３】
【実施例】図１は本発明のミューティング回路の第１の
実施例を示すものである。この場合、信号ライン１に対
してミューティング素子として第１のトランジスタＱ1
（ＮＰＮトランジスタ）のコレクタが接続され、さらに
このトランジスタＱ1 のエミッタとは第２のトランジス
タＱ2 （ＮＰＮトランジスタ）のエミッタが接続されて
いる。つまりトランジスタＱ1 とトランジスタＱ2 は、
互いに逆極性で直列に接続されている。そしてトランジ
スタＱ2 のコレクタが接地されている。
実施例を示すものである。この場合、信号ライン１に対
してミューティング素子として第１のトランジスタＱ1
（ＮＰＮトランジスタ）のコレクタが接続され、さらに
このトランジスタＱ1 のエミッタとは第２のトランジス
タＱ2 （ＮＰＮトランジスタ）のエミッタが接続されて
いる。つまりトランジスタＱ1 とトランジスタＱ2 は、
互いに逆極性で直列に接続されている。そしてトランジ
スタＱ2 のコレクタが接地されている。
【００１４】トランジスタＱ1 ，Ｑ2 の各ベースに対し
ては抵抗Ｒ2 ，Ｒ3 を介してミュート制御信号ＳMUTEが
印加されて、トランジスタＱ1 ，Ｑ2 がオン／オフされ
る。ミュート制御信号ＳMUTEとしては前段の増幅回路の
電源電圧と同じ電圧として＋ＶCC及び−ＶCCとされ、ミ
ュート制御信号ＳMUTEが＋ＶCCであるとき、トランジス
タＱ1 ，Ｑ2 がオンとされ、ミュート動作が実行され
る。即ち信号ライン１の信号がグランドに流される。こ
の場合トランジスタＱ2 については逆方向動作となる
が、特に支障はない。
ては抵抗Ｒ2 ，Ｒ3 を介してミュート制御信号ＳMUTEが
印加されて、トランジスタＱ1 ，Ｑ2 がオン／オフされ
る。ミュート制御信号ＳMUTEとしては前段の増幅回路の
電源電圧と同じ電圧として＋ＶCC及び−ＶCCとされ、ミ
ュート制御信号ＳMUTEが＋ＶCCであるとき、トランジス
タＱ1 ，Ｑ2 がオンとされ、ミュート動作が実行され
る。即ち信号ライン１の信号がグランドに流される。こ
の場合トランジスタＱ2 については逆方向動作となる
が、特に支障はない。
【００１５】また、非ミュート期間はミュート制御信号
ＳMUTEが−ＶCCとされ、トランジスタＱ1 ，Ｑ2 はオフ
とされる。
ＳMUTEが−ＶCCとされ、トランジスタＱ1 ，Ｑ2 はオフ
とされる。
【００１６】このように構成することで、非ミュート期
間においてＯＵＴ端子に交流電圧が加えられても、その
＋側の半波についてはトランジスタＱ1 で、また−側の
半波についてはトランジスタＱ2 で、それぞれ十分な耐
圧を得ることができ、例えば業務用機器で大振幅信号が
信号ライン１に印加されても歪の発生のないものとする
ことができる。また非ミュート期間は、ミュート制御信
号ＳMUTEが−ＶCCとされていることでコレクタ−ベース
間の順電流による信号歪の発生も防止される。
間においてＯＵＴ端子に交流電圧が加えられても、その
＋側の半波についてはトランジスタＱ1 で、また−側の
半波についてはトランジスタＱ2 で、それぞれ十分な耐
圧を得ることができ、例えば業務用機器で大振幅信号が
信号ライン１に印加されても歪の発生のないものとする
ことができる。また非ミュート期間は、ミュート制御信
号ＳMUTEが−ＶCCとされていることでコレクタ−ベース
間の順電流による信号歪の発生も防止される。
【００１７】図２は本発明の第２の実施例を示すもので
ある。これはステレオ信号や、正相出力と逆相出力を併
せて１系統の信号出力とする平衡型信号ライン等の複数
の信号ラインに対応するミューティング回路の実施例で
あり、ここでは平衡型信号ラインにおけるミューティン
グ回路をあげている。
ある。これはステレオ信号や、正相出力と逆相出力を併
せて１系統の信号出力とする平衡型信号ライン等の複数
の信号ラインに対応するミューティング回路の実施例で
あり、ここでは平衡型信号ラインにおけるミューティン
グ回路をあげている。
【００１８】Ａ1 、Ａ2 はそれぞれ信号ライン１，２に
おいてミューティング回路の前段の増幅回路を示す。そ
して、信号ライン１に対しては第１のトランジスタとし
てのトランジスタＱ11のコレクタが接続され、また信号
ライン１に対しては第１のトランジスタとしてトランジ
スタＱ12のコレクタが接続されている。
おいてミューティング回路の前段の増幅回路を示す。そ
して、信号ライン１に対しては第１のトランジスタとし
てのトランジスタＱ11のコレクタが接続され、また信号
ライン１に対しては第１のトランジスタとしてトランジ
スタＱ12のコレクタが接続されている。
【００１９】そして、トランジスタＱ11のエミッタは、
第２のトランジスタとしてのトランジスタＱ13のエミッ
タに接続され、そのトランジスタＱ13のコレクタは接地
されている。つまり信号ライン１に対してはトランジス
タＱ11，Ｑ13が互いに逆極性で直列に接続されてミュー
ティング動作のためのスイッチング部とされる。
第２のトランジスタとしてのトランジスタＱ13のエミッ
タに接続され、そのトランジスタＱ13のコレクタは接地
されている。つまり信号ライン１に対してはトランジス
タＱ11，Ｑ13が互いに逆極性で直列に接続されてミュー
ティング動作のためのスイッチング部とされる。
【００２０】また、トランジスタＱ12のエミッタも、第
２のトランジスタとしてのトランジスタＱ13のエミッタ
に接続され、つまり信号ライン２に対してはトランジス
タＱ12，Ｑ13が互いに逆極性で直列に接続されてミュー
ティング動作のためのスイッチング部とされる。
２のトランジスタとしてのトランジスタＱ13のエミッタ
に接続され、つまり信号ライン２に対してはトランジス
タＱ12，Ｑ13が互いに逆極性で直列に接続されてミュー
ティング動作のためのスイッチング部とされる。
【００２１】各トランジスタＱ11，Ｑ12，Ｑ13のベース
には、それぞれ抵抗Ｒ13，Ｒ14，Ｒ15を介してミュート
制御信号ＳMUTEが印加され、オン／オフ制御される。ミ
ュート制御信号ＳMUTEとしては上記第１の実施例と同様
にミュート期間は＋ＶCC、非ミュート期間は−ＶCCとさ
れる。
には、それぞれ抵抗Ｒ13，Ｒ14，Ｒ15を介してミュート
制御信号ＳMUTEが印加され、オン／オフ制御される。ミ
ュート制御信号ＳMUTEとしては上記第１の実施例と同様
にミュート期間は＋ＶCC、非ミュート期間は−ＶCCとさ
れる。
【００２２】即ち、この実施例では、各ライン１，２に
ついてそれぞれ上記第１の実施例と同様のミューティン
グ回路が構成され、同様の効果を得ることができるとと
もに、第２のトランジスタＱ13については共用されるた
め、トランジスタの部品点数の増加を生じないという利
点が生じ、複数ラインに対応するミューティング回路と
してのコストダウンに寄与できる。
ついてそれぞれ上記第１の実施例と同様のミューティン
グ回路が構成され、同様の効果を得ることができるとと
もに、第２のトランジスタＱ13については共用されるた
め、トランジスタの部品点数の増加を生じないという利
点が生じ、複数ラインに対応するミューティング回路と
してのコストダウンに寄与できる。
【００２３】
【発明の効果】以上説明したように本発明のミューティ
ング回路は、第１及び第２のトランジスタの逆方向の直
列接続回路を信号ラインとグランド間に挿入することに
より信号ライン電圧の正負にかかわらず、非ミュート期
間において各半波に対して第１のトランジスタと第２の
トランジスタで耐圧機能を得ることができ、リーク電流
の発生も防止されるため、信号歪も解消され、トランジ
スタを用いた安価なミューティング回路として例えば比
較的高い信号電圧が印加される業務用機器にも採用でき
るという効果がある。
ング回路は、第１及び第２のトランジスタの逆方向の直
列接続回路を信号ラインとグランド間に挿入することに
より信号ライン電圧の正負にかかわらず、非ミュート期
間において各半波に対して第１のトランジスタと第２の
トランジスタで耐圧機能を得ることができ、リーク電流
の発生も防止されるため、信号歪も解消され、トランジ
スタを用いた安価なミューティング回路として例えば比
較的高い信号電圧が印加される業務用機器にも採用でき
るという効果がある。
【００２４】また、複数ラインのミューティング回路に
ついては、第２のトランジスタを共用することで、トラ
ンジスタ素子数の増加を最小限に留めることができ、コ
ストダウンい寄与できるという効果もある。
ついては、第２のトランジスタを共用することで、トラ
ンジスタ素子数の増加を最小限に留めることができ、コ
ストダウンい寄与できるという効果もある。
【図１】本発明の第１の実施例の回路図である。
【図２】本発明の第２の実施例の回路図である。
【図３】従来のミューティング回路の回路図である。
【図４】従来のミューティング回路における非ミュート
期間の信号歪の説明図である。
期間の信号歪の説明図である。
１，２ 信号ライン Ｑ1 ，Ｑ11，Ｑ12 第１のトランジスタ Ｑ2 ，Ｑ13 第２のトランジスタ
Claims (2)
- 【請求項１】 信号ラインをグランドに接続しミューテ
ィングを実行するため信号ラインとグランドの間に配さ
れるスイッチング部が、第１のトランジスタと第２のト
ランジスタを互いに逆極性として直列に接続されて構成
されることを特徴とするミューティング回路。 - 【請求項２】 複数の信号ラインについてそれぞれ対応
して前記第１のトランジスタが接続されるとともに、前
記第２のトランジスタとしては複数個とされた第１のト
ランジスタに対して共通に直列接続されていることを特
徴とする請求項１に記載のミューティング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6051056A JPH07240632A (ja) | 1994-02-25 | 1994-02-25 | ミューティング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6051056A JPH07240632A (ja) | 1994-02-25 | 1994-02-25 | ミューティング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07240632A true JPH07240632A (ja) | 1995-09-12 |
Family
ID=12876155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6051056A Withdrawn JPH07240632A (ja) | 1994-02-25 | 1994-02-25 | ミューティング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07240632A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006238285A (ja) * | 2005-02-28 | 2006-09-07 | Matsushita Electric Ind Co Ltd | ミューティング回路 |
| JP2009159043A (ja) * | 2007-12-25 | 2009-07-16 | Rohm Co Ltd | ミュート回路およびそれを用いたオーディオ信号増幅回路ならびにミュートトランジスタの制御方法 |
| WO2012003113A3 (en) * | 2010-07-01 | 2012-02-23 | Conexant Systems, Inc., A Delaware Corporation | Grounding switch method and apparatus |
-
1994
- 1994-02-25 JP JP6051056A patent/JPH07240632A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006238285A (ja) * | 2005-02-28 | 2006-09-07 | Matsushita Electric Ind Co Ltd | ミューティング回路 |
| JP2009159043A (ja) * | 2007-12-25 | 2009-07-16 | Rohm Co Ltd | ミュート回路およびそれを用いたオーディオ信号増幅回路ならびにミュートトランジスタの制御方法 |
| WO2012003113A3 (en) * | 2010-07-01 | 2012-02-23 | Conexant Systems, Inc., A Delaware Corporation | Grounding switch method and apparatus |
| US8526635B2 (en) | 2010-07-01 | 2013-09-03 | Conexant Systems, Inc. | Grounding switch method and apparatus |
| US9515646B2 (en) | 2010-07-01 | 2016-12-06 | Conexant Systems, Inc. | Grounding switch method and apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS644375B2 (ja) | ||
| EP0185411B1 (en) | Switching device for suppressing a signal | |
| JPH07240632A (ja) | ミューティング回路 | |
| JPH01297909A (ja) | バッファ増幅器 | |
| JPH0580164B2 (ja) | ||
| KR100421077B1 (ko) | 오디오신호증폭회로 | |
| JPH0744443B2 (ja) | マルチプレクサ回路 | |
| JPH0528825Y2 (ja) | ||
| EP1638205A1 (en) | Driver circuit | |
| JPH046130B2 (ja) | ||
| JP4483010B2 (ja) | 電力増幅器用保護回路 | |
| JP3733188B2 (ja) | パワーアンプ | |
| JPH0374044B2 (ja) | ||
| KR800001108B1 (ko) | 앰프 | |
| JP2553676B2 (ja) | クランプ回路 | |
| JP2674518B2 (ja) | 切換回路 | |
| JPH0267005A (ja) | アナログスイッチ回路 | |
| JP2615033B2 (ja) | スイツチ回路 | |
| JPS6231523B2 (ja) | ||
| JP3605237B2 (ja) | モニタ出力回路 | |
| JP2732672B2 (ja) | 増幅回路 | |
| JPH0438569Y2 (ja) | ||
| JPS6329288Y2 (ja) | ||
| JPH0139014Y2 (ja) | ||
| JP3297993B2 (ja) | 入力切替回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |