JPH07240632A - ミューティング回路 - Google Patents
ミューティング回路Info
- Publication number
- JPH07240632A JPH07240632A JP6051056A JP5105694A JPH07240632A JP H07240632 A JPH07240632 A JP H07240632A JP 6051056 A JP6051056 A JP 6051056A JP 5105694 A JP5105694 A JP 5105694A JP H07240632 A JPH07240632 A JP H07240632A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- muting
- signal
- transistors
- mute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 バイポーラトランジスタをスイッチング素子
として用いたうえで、非ミュート時の信号歪を解消す
る。 【構成】 信号ライン1をグランドに接続しミューティ
ングを実行するため信号ラインとグランドの間に配され
るスイッチング部が、第1のトランジスタQ1 と第2の
トランジスタQ2 を互いに逆極性として直列に接続され
て構成されるようにする。また、複数の信号ラインにつ
いてミューティング回路を構成する場合は、それぞれの
信号ラインに対応して第1のトランジスタが各々接続さ
れるとともに、第2のトランジスタとしては複数の第1
のトランジスタに対して共通に直列接続されて共用され
るようにする。
として用いたうえで、非ミュート時の信号歪を解消す
る。 【構成】 信号ライン1をグランドに接続しミューティ
ングを実行するため信号ラインとグランドの間に配され
るスイッチング部が、第1のトランジスタQ1 と第2の
トランジスタQ2 を互いに逆極性として直列に接続され
て構成されるようにする。また、複数の信号ラインにつ
いてミューティング回路を構成する場合は、それぞれの
信号ラインに対応して第1のトランジスタが各々接続さ
れるとともに、第2のトランジスタとしては複数の第1
のトランジスタに対して共通に直列接続されて共用され
るようにする。
Description
【0001】
【産業上の利用分野】本発明はオーディオ機器等に搭載
されるミューティング回路に関するものである。
されるミューティング回路に関するものである。
【0002】
【従来の技術】例えばオーディオ機器等における音声信
号の出力ラインには、電源オン/オフ時や入力切換時な
どのノイズ出力を防止するため、さらにユーザー操作に
基づく音声ミュート機能のためなどに、ミューティング
回路が設けられている。
号の出力ラインには、電源オン/オフ時や入力切換時な
どのノイズ出力を防止するため、さらにユーザー操作に
基づく音声ミュート機能のためなどに、ミューティング
回路が設けられている。
【0003】従来のミューティング回路としては例えば
図3のように構成される。図3において1,2は信号ラ
インであり、例えばL,Rステレオの音声信号ライン、
もしくは平衡型出力回路における正相ラインと逆相ライ
ンを示す。ここで、各信号ライン1,2に対するミュー
ティング素子としてトランジスタQ21,Q22が設けら
れ、さらにトランジスタQ21,Q22のオン/オフ制御の
ためのトランジスタQ23が設けられている。
図3のように構成される。図3において1,2は信号ラ
インであり、例えばL,Rステレオの音声信号ライン、
もしくは平衡型出力回路における正相ラインと逆相ライ
ンを示す。ここで、各信号ライン1,2に対するミュー
ティング素子としてトランジスタQ21,Q22が設けら
れ、さらにトランジスタQ21,Q22のオン/オフ制御の
ためのトランジスタQ23が設けられている。
【0004】トランジスタQ23は図示しない制御部から
ミュート信号SMUTEが供給されてオン/オフされ、トラ
ンジスタQ23がオンとされると、直流電源VC からの電
流がトランジスタQ21,Q22のベースに印加されてトラ
ンジスタQ21,Q22がオンとされる。すると、信号ライ
ン1,2の信号はグランドに流れ、出力(OUT端子出
力)はミュートされることになる。
ミュート信号SMUTEが供給されてオン/オフされ、トラ
ンジスタQ23がオンとされると、直流電源VC からの電
流がトランジスタQ21,Q22のベースに印加されてトラ
ンジスタQ21,Q22がオンとされる。すると、信号ライ
ン1,2の信号はグランドに流れ、出力(OUT端子出
力)はミュートされることになる。
【0005】
【発明が解決しようとする課題】ところで、このような
ミューティング回路の場合、非ミュート期間、即ちトラ
ンジスタQ21,Q22がオフである期間は信号ライン1,
2への入力信号(IN端子入力)はそのまま出力されな
ければならないが、例えば業務用機器などのようにOU
T端子に生ずる出力電圧が高い場合(例えば10Vp−
pをこえるような場合)などは、トランジスタQ21,Q
22がオフであるにも関わらずコレクタ−エミッタ間にリ
ーク電流が流れ、これによって出力波形が歪んでしまう
ことがある。
ミューティング回路の場合、非ミュート期間、即ちトラ
ンジスタQ21,Q22がオフである期間は信号ライン1,
2への入力信号(IN端子入力)はそのまま出力されな
ければならないが、例えば業務用機器などのようにOU
T端子に生ずる出力電圧が高い場合(例えば10Vp−
pをこえるような場合)などは、トランジスタQ21,Q
22がオフであるにも関わらずコレクタ−エミッタ間にリ
ーク電流が流れ、これによって出力波形が歪んでしまう
ことがある。
【0006】即ち、バイポーラトランジスタは、コレク
タ−エミッタ間の逆方向での耐圧は通常数〜10数Vで
あるため、信号ライン1に−極性の大振幅が加えられる
と、トランジスタQ21のコレクタ−エミッタ間にリーク
電流が生じ、例えば図4(a)に示すような入力波形に
対して、出力波形は図4(b)のように歪んでしまう
(矢印部分)。
タ−エミッタ間の逆方向での耐圧は通常数〜10数Vで
あるため、信号ライン1に−極性の大振幅が加えられる
と、トランジスタQ21のコレクタ−エミッタ間にリーク
電流が生じ、例えば図4(a)に示すような入力波形に
対して、出力波形は図4(b)のように歪んでしまう
(矢印部分)。
【0007】これを解消するためには、ミューティング
のスイッチング素子としてバイポーラトランジスタに変
え、接合型FETやC−MOSを用いることが考えられ
るが、この場合、ミュート実行時に問題が生ずる。つま
り、スイッチング素子のオン時の残留抵抗のために、確
実なミュート、つまり信号ラインの確実な接地に難があ
ることになる。
のスイッチング素子としてバイポーラトランジスタに変
え、接合型FETやC−MOSを用いることが考えられ
るが、この場合、ミュート実行時に問題が生ずる。つま
り、スイッチング素子のオン時の残留抵抗のために、確
実なミュート、つまり信号ラインの確実な接地に難があ
ることになる。
【0008】さらに、これらの半導体スイッチに代えて
リレーを用いれば以上の各種性能的な問題は解消される
わけであるが、トランジスタを用いた場合よりもコスト
アップを生ずるという問題があり、好適ではない。
リレーを用いれば以上の各種性能的な問題は解消される
わけであるが、トランジスタを用いた場合よりもコスト
アップを生ずるという問題があり、好適ではない。
【0009】
【課題を解決するための手段】本発明はこのような問題
に鑑みて、バイポーラトランジスタをスイッチング素子
として用いたうえで、上記した非ミュート時の信号歪を
解消することを目的とする。
に鑑みて、バイポーラトランジスタをスイッチング素子
として用いたうえで、上記した非ミュート時の信号歪を
解消することを目的とする。
【0010】このため、信号ラインをグランドに接続し
ミューティングを実行するため信号ラインとグランドの
間に配されるスイッチング部として、第1のトランジス
タと第2のトランジスタを互いに逆極性として直列に接
続されるようにする。
ミューティングを実行するため信号ラインとグランドの
間に配されるスイッチング部として、第1のトランジス
タと第2のトランジスタを互いに逆極性として直列に接
続されるようにする。
【0011】また、複数の信号ラインについてミューテ
ィング回路を構成する場合は、それぞれの信号ラインに
対応して第1のトランジスタが各々接続されるととも
に、第2のトランジスタとしては複数の第1のトランジ
スタに対して共通に直列接続されて共用されるようにす
る。
ィング回路を構成する場合は、それぞれの信号ラインに
対応して第1のトランジスタが各々接続されるととも
に、第2のトランジスタとしては複数の第1のトランジ
スタに対して共通に直列接続されて共用されるようにす
る。
【0012】
【作用】第1及び第2のトランジスタの逆方向の直列接
続回路を信号ラインとグランド間に挿入することにより
信号ライン電圧の正負にかかわらず、各半波に対して第
1のトランジスタと第2のトランジスタで耐圧機能を得
ることができる。また、複数ラインのミューティング回
路については、第2のトランジスタを共用することで、
トランジスタ素子数の増加を最小限に留めることができ
る。
続回路を信号ラインとグランド間に挿入することにより
信号ライン電圧の正負にかかわらず、各半波に対して第
1のトランジスタと第2のトランジスタで耐圧機能を得
ることができる。また、複数ラインのミューティング回
路については、第2のトランジスタを共用することで、
トランジスタ素子数の増加を最小限に留めることができ
る。
【0013】
【実施例】図1は本発明のミューティング回路の第1の
実施例を示すものである。この場合、信号ライン1に対
してミューティング素子として第1のトランジスタQ1
(NPNトランジスタ)のコレクタが接続され、さらに
このトランジスタQ1 のエミッタとは第2のトランジス
タQ2 (NPNトランジスタ)のエミッタが接続されて
いる。つまりトランジスタQ1 とトランジスタQ2 は、
互いに逆極性で直列に接続されている。そしてトランジ
スタQ2 のコレクタが接地されている。
実施例を示すものである。この場合、信号ライン1に対
してミューティング素子として第1のトランジスタQ1
(NPNトランジスタ)のコレクタが接続され、さらに
このトランジスタQ1 のエミッタとは第2のトランジス
タQ2 (NPNトランジスタ)のエミッタが接続されて
いる。つまりトランジスタQ1 とトランジスタQ2 は、
互いに逆極性で直列に接続されている。そしてトランジ
スタQ2 のコレクタが接地されている。
【0014】トランジスタQ1 ,Q2 の各ベースに対し
ては抵抗R2 ,R3 を介してミュート制御信号SMUTEが
印加されて、トランジスタQ1 ,Q2 がオン/オフされ
る。ミュート制御信号SMUTEとしては前段の増幅回路の
電源電圧と同じ電圧として+VCC及び−VCCとされ、ミ
ュート制御信号SMUTEが+VCCであるとき、トランジス
タQ1 ,Q2 がオンとされ、ミュート動作が実行され
る。即ち信号ライン1の信号がグランドに流される。こ
の場合トランジスタQ2 については逆方向動作となる
が、特に支障はない。
ては抵抗R2 ,R3 を介してミュート制御信号SMUTEが
印加されて、トランジスタQ1 ,Q2 がオン/オフされ
る。ミュート制御信号SMUTEとしては前段の増幅回路の
電源電圧と同じ電圧として+VCC及び−VCCとされ、ミ
ュート制御信号SMUTEが+VCCであるとき、トランジス
タQ1 ,Q2 がオンとされ、ミュート動作が実行され
る。即ち信号ライン1の信号がグランドに流される。こ
の場合トランジスタQ2 については逆方向動作となる
が、特に支障はない。
【0015】また、非ミュート期間はミュート制御信号
SMUTEが−VCCとされ、トランジスタQ1 ,Q2 はオフ
とされる。
SMUTEが−VCCとされ、トランジスタQ1 ,Q2 はオフ
とされる。
【0016】このように構成することで、非ミュート期
間においてOUT端子に交流電圧が加えられても、その
+側の半波についてはトランジスタQ1 で、また−側の
半波についてはトランジスタQ2 で、それぞれ十分な耐
圧を得ることができ、例えば業務用機器で大振幅信号が
信号ライン1に印加されても歪の発生のないものとする
ことができる。また非ミュート期間は、ミュート制御信
号SMUTEが−VCCとされていることでコレクタ−ベース
間の順電流による信号歪の発生も防止される。
間においてOUT端子に交流電圧が加えられても、その
+側の半波についてはトランジスタQ1 で、また−側の
半波についてはトランジスタQ2 で、それぞれ十分な耐
圧を得ることができ、例えば業務用機器で大振幅信号が
信号ライン1に印加されても歪の発生のないものとする
ことができる。また非ミュート期間は、ミュート制御信
号SMUTEが−VCCとされていることでコレクタ−ベース
間の順電流による信号歪の発生も防止される。
【0017】図2は本発明の第2の実施例を示すもので
ある。これはステレオ信号や、正相出力と逆相出力を併
せて1系統の信号出力とする平衡型信号ライン等の複数
の信号ラインに対応するミューティング回路の実施例で
あり、ここでは平衡型信号ラインにおけるミューティン
グ回路をあげている。
ある。これはステレオ信号や、正相出力と逆相出力を併
せて1系統の信号出力とする平衡型信号ライン等の複数
の信号ラインに対応するミューティング回路の実施例で
あり、ここでは平衡型信号ラインにおけるミューティン
グ回路をあげている。
【0018】A1 、A2 はそれぞれ信号ライン1,2に
おいてミューティング回路の前段の増幅回路を示す。そ
して、信号ライン1に対しては第1のトランジスタとし
てのトランジスタQ11のコレクタが接続され、また信号
ライン1に対しては第1のトランジスタとしてトランジ
スタQ12のコレクタが接続されている。
おいてミューティング回路の前段の増幅回路を示す。そ
して、信号ライン1に対しては第1のトランジスタとし
てのトランジスタQ11のコレクタが接続され、また信号
ライン1に対しては第1のトランジスタとしてトランジ
スタQ12のコレクタが接続されている。
【0019】そして、トランジスタQ11のエミッタは、
第2のトランジスタとしてのトランジスタQ13のエミッ
タに接続され、そのトランジスタQ13のコレクタは接地
されている。つまり信号ライン1に対してはトランジス
タQ11,Q13が互いに逆極性で直列に接続されてミュー
ティング動作のためのスイッチング部とされる。
第2のトランジスタとしてのトランジスタQ13のエミッ
タに接続され、そのトランジスタQ13のコレクタは接地
されている。つまり信号ライン1に対してはトランジス
タQ11,Q13が互いに逆極性で直列に接続されてミュー
ティング動作のためのスイッチング部とされる。
【0020】また、トランジスタQ12のエミッタも、第
2のトランジスタとしてのトランジスタQ13のエミッタ
に接続され、つまり信号ライン2に対してはトランジス
タQ12,Q13が互いに逆極性で直列に接続されてミュー
ティング動作のためのスイッチング部とされる。
2のトランジスタとしてのトランジスタQ13のエミッタ
に接続され、つまり信号ライン2に対してはトランジス
タQ12,Q13が互いに逆極性で直列に接続されてミュー
ティング動作のためのスイッチング部とされる。
【0021】各トランジスタQ11,Q12,Q13のベース
には、それぞれ抵抗R13,R14,R15を介してミュート
制御信号SMUTEが印加され、オン/オフ制御される。ミ
ュート制御信号SMUTEとしては上記第1の実施例と同様
にミュート期間は+VCC、非ミュート期間は−VCCとさ
れる。
には、それぞれ抵抗R13,R14,R15を介してミュート
制御信号SMUTEが印加され、オン/オフ制御される。ミ
ュート制御信号SMUTEとしては上記第1の実施例と同様
にミュート期間は+VCC、非ミュート期間は−VCCとさ
れる。
【0022】即ち、この実施例では、各ライン1,2に
ついてそれぞれ上記第1の実施例と同様のミューティン
グ回路が構成され、同様の効果を得ることができるとと
もに、第2のトランジスタQ13については共用されるた
め、トランジスタの部品点数の増加を生じないという利
点が生じ、複数ラインに対応するミューティング回路と
してのコストダウンに寄与できる。
ついてそれぞれ上記第1の実施例と同様のミューティン
グ回路が構成され、同様の効果を得ることができるとと
もに、第2のトランジスタQ13については共用されるた
め、トランジスタの部品点数の増加を生じないという利
点が生じ、複数ラインに対応するミューティング回路と
してのコストダウンに寄与できる。
【0023】
【発明の効果】以上説明したように本発明のミューティ
ング回路は、第1及び第2のトランジスタの逆方向の直
列接続回路を信号ラインとグランド間に挿入することに
より信号ライン電圧の正負にかかわらず、非ミュート期
間において各半波に対して第1のトランジスタと第2の
トランジスタで耐圧機能を得ることができ、リーク電流
の発生も防止されるため、信号歪も解消され、トランジ
スタを用いた安価なミューティング回路として例えば比
較的高い信号電圧が印加される業務用機器にも採用でき
るという効果がある。
ング回路は、第1及び第2のトランジスタの逆方向の直
列接続回路を信号ラインとグランド間に挿入することに
より信号ライン電圧の正負にかかわらず、非ミュート期
間において各半波に対して第1のトランジスタと第2の
トランジスタで耐圧機能を得ることができ、リーク電流
の発生も防止されるため、信号歪も解消され、トランジ
スタを用いた安価なミューティング回路として例えば比
較的高い信号電圧が印加される業務用機器にも採用でき
るという効果がある。
【0024】また、複数ラインのミューティング回路に
ついては、第2のトランジスタを共用することで、トラ
ンジスタ素子数の増加を最小限に留めることができ、コ
ストダウンい寄与できるという効果もある。
ついては、第2のトランジスタを共用することで、トラ
ンジスタ素子数の増加を最小限に留めることができ、コ
ストダウンい寄与できるという効果もある。
【図1】本発明の第1の実施例の回路図である。
【図2】本発明の第2の実施例の回路図である。
【図3】従来のミューティング回路の回路図である。
【図4】従来のミューティング回路における非ミュート
期間の信号歪の説明図である。
期間の信号歪の説明図である。
1,2 信号ライン Q1 ,Q11,Q12 第1のトランジスタ Q2 ,Q13 第2のトランジスタ
Claims (2)
- 【請求項1】 信号ラインをグランドに接続しミューテ
ィングを実行するため信号ラインとグランドの間に配さ
れるスイッチング部が、第1のトランジスタと第2のト
ランジスタを互いに逆極性として直列に接続されて構成
されることを特徴とするミューティング回路。 - 【請求項2】 複数の信号ラインについてそれぞれ対応
して前記第1のトランジスタが接続されるとともに、前
記第2のトランジスタとしては複数個とされた第1のト
ランジスタに対して共通に直列接続されていることを特
徴とする請求項1に記載のミューティング回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6051056A JPH07240632A (ja) | 1994-02-25 | 1994-02-25 | ミューティング回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6051056A JPH07240632A (ja) | 1994-02-25 | 1994-02-25 | ミューティング回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07240632A true JPH07240632A (ja) | 1995-09-12 |
Family
ID=12876155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6051056A Withdrawn JPH07240632A (ja) | 1994-02-25 | 1994-02-25 | ミューティング回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07240632A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006238285A (ja) * | 2005-02-28 | 2006-09-07 | Matsushita Electric Ind Co Ltd | ミューティング回路 |
JP2009159043A (ja) * | 2007-12-25 | 2009-07-16 | Rohm Co Ltd | ミュート回路およびそれを用いたオーディオ信号増幅回路ならびにミュートトランジスタの制御方法 |
WO2012003113A3 (en) * | 2010-07-01 | 2012-02-23 | Conexant Systems, Inc., A Delaware Corporation | Grounding switch method and apparatus |
-
1994
- 1994-02-25 JP JP6051056A patent/JPH07240632A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006238285A (ja) * | 2005-02-28 | 2006-09-07 | Matsushita Electric Ind Co Ltd | ミューティング回路 |
JP2009159043A (ja) * | 2007-12-25 | 2009-07-16 | Rohm Co Ltd | ミュート回路およびそれを用いたオーディオ信号増幅回路ならびにミュートトランジスタの制御方法 |
WO2012003113A3 (en) * | 2010-07-01 | 2012-02-23 | Conexant Systems, Inc., A Delaware Corporation | Grounding switch method and apparatus |
US8526635B2 (en) | 2010-07-01 | 2013-09-03 | Conexant Systems, Inc. | Grounding switch method and apparatus |
US9515646B2 (en) | 2010-07-01 | 2016-12-06 | Conexant Systems, Inc. | Grounding switch method and apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS644375B2 (ja) | ||
EP0185411B1 (en) | Switching device for suppressing a signal | |
JPH07240632A (ja) | ミューティング回路 | |
JPH01297909A (ja) | バッファ増幅器 | |
JPH0580164B2 (ja) | ||
KR100421077B1 (ko) | 오디오신호증폭회로 | |
JPH0744443B2 (ja) | マルチプレクサ回路 | |
JPH0528825Y2 (ja) | ||
EP1638205A1 (en) | Driver circuit | |
JPH046130B2 (ja) | ||
JP4483010B2 (ja) | 電力増幅器用保護回路 | |
JP3733188B2 (ja) | パワーアンプ | |
JPH0374044B2 (ja) | ||
KR800001108B1 (ko) | 앰프 | |
JP2553676B2 (ja) | クランプ回路 | |
JP2674518B2 (ja) | 切換回路 | |
JPH0267005A (ja) | アナログスイッチ回路 | |
JP2615033B2 (ja) | スイツチ回路 | |
JPS6231523B2 (ja) | ||
JP3605237B2 (ja) | モニタ出力回路 | |
JP2732672B2 (ja) | 増幅回路 | |
JPH0438569Y2 (ja) | ||
JPS6329288Y2 (ja) | ||
JPH0139014Y2 (ja) | ||
JP3297993B2 (ja) | 入力切替回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |