JPH0723251A - Digital signal processing unit - Google Patents
Digital signal processing unitInfo
- Publication number
- JPH0723251A JPH0723251A JP16341393A JP16341393A JPH0723251A JP H0723251 A JPH0723251 A JP H0723251A JP 16341393 A JP16341393 A JP 16341393A JP 16341393 A JP16341393 A JP 16341393A JP H0723251 A JPH0723251 A JP H0723251A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock
- digital video
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Studio Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、キャラクタージェネレ
ータ信号をデジタル映像信号に重畳するデジタル信号処
理装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital signal processing device for superimposing a character generator signal on a digital video signal.
【０００２】[0002]
【従来の技術】従来のデジタル信号処理装置において
は、キャラクタージェネレータ回路の発振をデジタル信
号処理回路のクロックとは独立した自励発振により行っ
ていた。2. Description of the Related Art In a conventional digital signal processing device, a character generator circuit is oscillated by self-excited oscillation independent of a clock of the digital signal processing circuit.
【０００３】図３は従来のデジタル信号処理装置におけ
るキャラクタージェネレータ信号をデジタル映像信号に
重畳するブロック図を示し、図４はキャラクタージェネ
レータ信号のデジタル映像信号化のタイミングチャート
を示す。図３において３１はデジタル信号処理回路の基
準となるクロックを発生する発振器であり、３２は自励
発振用回路を備えキャラクターデータを出力するキャラ
クタージェネレータ回路であり、３３は発振器３１から
のクロックを基準とし、キャラクタージェネレータ回路
３２からのキャラクターデータを入力し、デジタル映像
信号に重畳して出力する重畳回路である。図４において
Ａは重畳回路３３から出力されるデジタル映像信号の垂
直基準信号であり、Ｂは重畳回路３３から出力されるデ
ジタル映像信号の水平基準信号であり、Ｃは発振器３１
から出力されるクロックタイミングであり、Ｇはキャラ
クタージェネレータ回路３２の自励発振のクロックタイ
ミングであり、Ｈはキャラクタージェネレータ回路３２
から出力されるキャラクターデータのタイミングであ
り、ＩはＨのキャラクターデータを重畳回路３３でデジ
タル映像信号に重畳した時のキャラクターデータのタイ
ミングを示したものである。FIG. 3 shows a block diagram in which a character generator signal in a conventional digital signal processing device is superimposed on a digital video signal, and FIG. 4 shows a timing chart for converting the character generator signal into a digital video signal. In FIG. 3, reference numeral 31 is an oscillator that generates a clock that serves as a reference for the digital signal processing circuit, 32 is a character generator circuit that includes a circuit for self-excited oscillation and that outputs character data, and 33 is a reference from the clock from the oscillator 31. The superimposing circuit receives the character data from the character generator circuit 32, superimposes it on the digital video signal, and outputs it. In FIG. 4, A is a vertical reference signal of the digital video signal output from the superposition circuit 33, B is a horizontal reference signal of the digital video signal output from the superposition circuit 33, and C is an oscillator 31.
Is a clock timing output from, G is a clock timing of self-excited oscillation of the character generator circuit 32, and H is a character generator circuit 32.
Is the timing of the character data output from I, and I is the timing of the character data when the superimposing circuit 33 superimposes the H character data on the digital video signal.
【０００４】以上のように構成されたデジタル信号処理
装置について、以下図３、図４を用いてその動作を説明
する。The operation of the digital signal processing apparatus configured as described above will be described below with reference to FIGS. 3 and 4.
【０００５】図３において、発振器３１からのクロック
を基準とする重畳回路３３が出力するデジタル映像信号
の垂直同期信号と水平同期信号により、自励発振による
クロックを基準とするキャラクタージェネレータ回路３
２がキャラクターデータを出力する。重畳回路３３がキ
ャラクタージェネレータ回路３２から出力されるキャラ
クターデータを入力しデジタル映像信号に置き換え、入
力されるデジタル映像信号に重畳して出力する。In FIG. 3, a character generator circuit 3 which uses a clock generated by self-excited oscillation as a reference by a vertical synchronizing signal and a horizontal synchronizing signal of a digital video signal output from a superimposing circuit 33 which uses a clock from an oscillator 31 as a reference.
2 outputs character data. The superposition circuit 33 inputs the character data output from the character generator circuit 32, replaces it with a digital video signal, superimposes it on the input digital video signal, and outputs it.
【０００６】図４においてＨのキャラクタージェネレー
タ回路３２が出力するキャラクタデータのタイミングは
Ｇのキャラクタージェネレータ回路３２の自励発振クロ
ックに同期しており、Ｉの重畳回路３３がキャラクタデ
ータをデジタル映像信号化するタイミングはＣの発振器
３１からのクロックに同期している。In FIG. 4, the timing of the character data output from the H character generator circuit 32 is synchronized with the self-excited oscillation clock of the G character generator circuit 32, and the I superposition circuit 33 converts the character data into a digital video signal. The timing of doing is synchronized with the clock from the oscillator 31 of C.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、従来の
方式ではキャラクタージェネレータ回路において自励発
振クロックに同期して作成されるキャラクターデータ
を、発振器からのクロックに同期して重畳回路がデジタ
ル映像信号化するため、キャラクタージェネレータ回路
のクロックと重畳回路のクロックのタイミングズレによ
りキャラクタージェネレータ回路で作成したキャラクタ
データが図４に示すようにＴ２≠Ｔ３となり忠実にはデ
ジタル映像信号化できないという問題点を有していた。However, in the conventional method, the character data generated in the character generator circuit in synchronization with the self-excited oscillation clock is converted into a digital video signal by the superposition circuit in synchronization with the clock from the oscillator. Therefore, there is a problem that the character data created by the character generator circuit becomes T2 ≠ T3 as shown in FIG. 4 due to the timing shift between the clock of the character generator circuit and the clock of the superimposing circuit, and it cannot be faithfully converted into a digital video signal. It was
【０００８】本発明は上記従来の問題点を解決するもの
で、キャラクタージェネレータ回路のクロックと重畳回
路のクロックとを同期を取ることにより、キャラクター
ジェネレーター回路で作成されたキャラクターデータを
忠実にデジタル映像信号化することを可能にするデジタ
ル信号処理装置を提供するものである。The present invention solves the above-mentioned conventional problems. By synchronizing the clock of the character generator circuit and the clock of the superimposing circuit, the character data created by the character generator circuit is faithfully reproduced as a digital video signal. The present invention provides a digital signal processing device that can be realized.
【０００９】[0009]
【課題を解決するための手段】上記問題点を解決するた
めに本発明のデジタル信号処理装置は、信号処理回路の
基準となるクロックを発生する発振器と、発振器からの
クロックを基準信号とし垂直同期信号と水平同期信号か
らキャラクターデータを発生させるキャラクタージェネ
レーター回路と、発振器からのクロックを基準信号とし
キャラクタージェネレーター回路から出力されるキャラ
クターデータをデジタル映像信号化し入力デジタル映像
信号に重畳し重畳された出力デジタル映像信号とデジタ
ル映像信号に同期した垂直同期信号と水平同期信号とを
出力する重畳回路とを備えたものである。In order to solve the above problems, a digital signal processing apparatus according to the present invention includes an oscillator for generating a clock as a reference of a signal processing circuit, and vertical synchronization using a clock from the oscillator as a reference signal. A character generator circuit that generates character data from the signal and the horizontal sync signal, and character data output from the character generator circuit using the clock from the oscillator as a reference signal is converted into a digital video signal and superimposed on the input digital video signal. It is provided with a superimposing circuit for outputting a vertical synchronizing signal and a horizontal synchronizing signal synchronized with the video signal and the digital video signal.
【００１０】[0010]
【作用】本発明は上記した構成により、発振器からのク
ロックを基準としてキャラクタージェネレータ回路から
出力されるキャラクターデータを、前記発振器からのク
ロックを基準とする重畳回路が入力しデジタル映像信号
化し、デジタル映像信号に重畳し出力する。According to the present invention, the character data output from the character generator circuit based on the clock from the oscillator is input to the superimposing circuit based on the clock from the oscillator and converted into a digital video signal by the above-described configuration, and a digital video signal is generated. Superimpose on the signal and output.
【００１１】キャラクタージェネレータ回路のクロック
と重畳回路のクロックに発振器からクロックを用いるこ
とにより、キャラクタージェネレータ回路と重畳回路を
同期を取り動作させることができ、キャラクタージェネ
レータ回路から出力されるキャラクターデータを忠実に
重畳回路に入力しデジタル映像信号化することが可能と
なる。By using the clock from the oscillator as the clock of the character generator circuit and the clock of the superimposing circuit, the character generator circuit and the superimposing circuit can be operated in synchronization, and the character data output from the character generator circuit can be faithfully reproduced. It becomes possible to input it to the superimposing circuit and convert it into a digital video signal.
【００１２】[0012]
【実施例】以下本発明の一実施例について図面を参照し
ながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【００１３】図１は本発明の実施例におけるキャラクタ
ーデータのデジタル映像信号化のブロック図、図２は本
実施例におけるキャラクターデータのデジタルデジタル
映像信号化のタイミングチャートを示す。図１において
１１はデジタル信号処理回路の基準となるクロックを発
生する発振器であり、１２は自励発振用回路を備えキャ
ラクターデータを出力するキャラクタージェネレータ回
路であり、１３は発振器１１からのクロックを基準と
し、キャラクタージェネレータ回路１２からのキャラク
ターデータを入力しデジタル映像信号化して入力するデ
ジタル映像信号に重畳して出力する重畳回路１３であ
る。図２においてＡは重畳回路１３から出力されるデジ
タル映像信号の垂直基準信号であり、Ｂは重畳回路１３
から出力されるデジタル映像信号の水平基準信号であ
り、Ｃは発振器１１から出力され重畳回路１３の基準と
なるクロックタイミングであり、Ｄは発振器１１から出
力されキャラクタージェネレータ回路１２に基準となる
クロックタイミングであり、Ｅはキャラクタージェネレ
ータ回路１２から出力されるキャラクターデータのタイ
ミングであり、ＦはＥのキャラクターデータを重畳回路
１３でデジタル映像信号に重畳した時のキャラクターデ
ータのタイミングを示したものである。FIG. 1 is a block diagram of converting character data into a digital video signal according to an embodiment of the present invention, and FIG. 2 is a timing chart of converting character data into a digital digital video signal according to this embodiment. In FIG. 1, reference numeral 11 is an oscillator that generates a clock that serves as a reference for the digital signal processing circuit, 12 is a character generator circuit that includes a self-excited oscillation circuit, and outputs character data, and 13 is a reference from the clock from the oscillator 11. The superimposing circuit 13 receives the character data from the character generator circuit 12, converts it into a digital video signal, and superimposes it on the input digital video signal to output it. In FIG. 2, A is the vertical reference signal of the digital video signal output from the superimposing circuit 13, and B is the superimposing circuit 13.
Is a horizontal reference signal of the digital video signal output from C, C is a clock timing that is output from the oscillator 11 and is a reference of the superposition circuit 13, and D is a clock timing that is output from the oscillator 11 and is a reference to the character generator circuit 12. Where E is the timing of the character data output from the character generator circuit 12, and F is the timing of the character data when the character data of E is superimposed on the digital video signal by the superimposing circuit 13.
【００１４】以上のように構成されたデジタル信号処理
装置について、以下図１、図２を用いてその動作を説明
する。The operation of the digital signal processing apparatus configured as described above will be described below with reference to FIGS. 1 and 2.
【００１５】図１において、発振器１１からのクロック
を基準とする重畳回路１３が出力するデジタル映像信号
の垂直同期信号と水平同期信号によりキャラクタージェ
ネレータ回路１２がキャラクターデータを出力する。重
畳回路１３がキャラクタージェネレータ回路１２から出
力されるキャラクターデータを入力しデジタル映像信号
に置き換え、入力されるデジタル映像信号に重畳して出
力する。In FIG. 1, the character generator circuit 12 outputs character data according to the vertical synchronizing signal and the horizontal synchronizing signal of the digital video signal output from the superimposing circuit 13 based on the clock from the oscillator 11. The superposition circuit 13 inputs the character data output from the character generator circuit 12, replaces it with a digital video signal, superimposes it on the input digital video signal, and outputs it.
【００１６】図２においてＥのキャラクタージェネレー
タ回路１２が出力するキャラクタデータのタイミングは
Ｄのキャラクタージェネレータ回路１２の基準である発
振器１１のクロックに同期しており、Ｆの重畳回路１３
がキャラクタデータをデジタル映像信号化するタイミン
グはＣの重畳回路１３の基準である発振器１１からのク
ロックに同期しており、Ｔ１に示すようにキャラクター
データはデジタル映像信号化の前後で常に同じになる。In FIG. 2, the timing of the character data output from the character generator circuit 12 of E is synchronized with the clock of the oscillator 11 which is the reference of the character generator circuit 12 of D, and the superimposing circuit 13 of F.
Is synchronized with the clock from the oscillator 11 which is the reference of the superimposing circuit 13 of C, and the character data is always the same before and after the digital video signal conversion as shown by T1. .
【００１７】以上のように本実施例によれば、キャラク
タージェネレータ回路の基準クロックと重畳回路の基準
クロックとを同期を取ることにより、キャラクタージェ
ネレータ回路で作成されたキャラクターデータを忠実に
デジタル映像信号化し入力されたデジタル映像信号と重
畳することを可能とする。As described above, according to the present embodiment, by synchronizing the reference clock of the character generator circuit and the reference clock of the superposition circuit, the character data created by the character generator circuit is faithfully converted into a digital video signal. It is possible to superimpose with the input digital video signal.
【００１８】[0018]
【発明の効果】以上のように本発明は、発振器とキャラ
クタージェネレータ回路と重畳回路を設け、キャラクタ
ージェネレータ回路と重畳回路を同期させ動作させるこ
とにより、キャラクタージェネレータ回路で作成させた
キャラクターデータを忠実にデジタル映像信号化し入力
されたデジタル映像信号と重畳することができるデジタ
ル信号処理装置を実現するものである。As described above, according to the present invention, the oscillator, the character generator circuit, and the superposition circuit are provided, and the character generator circuit and the superposition circuit are operated in synchronization with each other, so that the character data created by the character generator circuit is faithfully reproduced. The present invention realizes a digital signal processing device which can be converted into a digital video signal and superposed on the input digital video signal.
【図１】本発明の一実施例におけるキャラクタージェネ
レータ信号をデジタル映像信号に重畳する信号処理装置
のブロック図FIG. 1 is a block diagram of a signal processing device that superimposes a character generator signal on a digital video signal according to an embodiment of the present invention.
【図２】本発明の実施例におけるキャラクタージェネレ
ータ信号をデジタル映像信号に重畳する信号処理装置の
タイミングチャートFIG. 2 is a timing chart of a signal processing device that superimposes a character generator signal on a digital video signal according to an embodiment of the present invention.
【図３】従来のデジタル信号処理装置のブロック図FIG. 3 is a block diagram of a conventional digital signal processing device.
【図４】従来のデジタル信号処理装置におけるキャラク
タージェネレータ信号のデジタル映像信号化のタイミン
グチャートFIG. 4 is a timing chart of converting a character generator signal into a digital video signal in a conventional digital signal processing device.
１１ 発振器 １２ キャラクタージェネレータ回路 １３ 重畳回路 11 oscillator 12 character generator circuit 13 superposition circuit
Claims (6)
生する発振器と、前記発振器からのクロックを基準とし
垂直同期信号と水平同期信号からキャラクターデータを
発生させるキャラクタージェネレーター回路と、前記発
振器からのクロックを基準とし前記キャラクタージェネ
レーター回路から出力されるキャラクターデータをデジ
タル映像信号化し入力デジタル映像信号に重畳し重畳さ
れた出力デジタル映像信号と前記デジタル映像信号に同
期した垂直同期信号と水平同期信号とを出力する重畳回
路とを備えたことを特徴とするデジタル信号処理装置。1. An oscillator for generating a clock as a reference of a signal processing circuit, a character generator circuit for generating character data from a vertical synchronizing signal and a horizontal synchronizing signal with a clock from the oscillator as a reference, and a clock from the oscillator. The character data output from the character generator circuit is converted into a digital video signal, and the output digital video signal superimposed on the input digital video signal and the vertical sync signal and horizontal sync signal synchronized with the digital video signal are output. And a superimposing circuit for performing the digital signal processing.
生する発振器と、前記発振器からのクロックを分周する
分周回路と、前記分周回路からのクロックを基準とし垂
直同期信号と水平同期信号からキャラクターデータを発
生させるキャラクタージェネレーター回路と、前記発振
器からのクロックを基準とし前記キャラクタージェネレ
ーター回路から出力されるキャラクターデータをデジタ
ル映像信号化し入力デジタル映像信号に重畳し、重畳さ
れた出力デジタル映像信号と前記デジタル映像信号に同
期した垂直同期信号と水平同期信号とを出力する重畳回
路とを備えたことを特徴とする請求項１記載のデジタル
信号処理装置。2. An oscillator for generating a clock as a reference of a signal processing circuit, a frequency dividing circuit for dividing a clock from the oscillator, and a vertical synchronizing signal and a horizontal synchronizing signal with the clock from the frequency dividing circuit as a reference. A character generator circuit for generating character data from the character generator, and character data output from the character generator circuit based on the clock from the oscillator is converted into a digital video signal and superimposed on an input digital video signal, and the superimposed output digital video signal and The digital signal processing device according to claim 1, further comprising a superimposing circuit that outputs a vertical synchronizing signal and a horizontal synchronizing signal that are synchronized with the digital video signal.
生する発振器と、前記発振器からのクロックを遅延する
遅延回路と、前記遅延回路からのクロックを基準とし垂
直同期信号と水平同期信号からキャラクターデータを発
生させるキャラクタージェネレーター回路と、前記発振
器からのクロックを基準とし前記キャラクタージェネレ
ーター回路から出力されるキャラクターデータをデジタ
ル映像信号化し入力デジタル映像信号に重畳し重畳され
た出力デジタル映像信号と前記デジタル映像信号に同期
した垂直同期信号と水平同期信号とを出力する重畳回路
とを備えたことを特徴とする請求項１記載のデジタル信
号処理装置。3. An oscillator for generating a clock as a reference of a signal processing circuit, a delay circuit for delaying the clock from the oscillator, and character data from a vertical synchronizing signal and a horizontal synchronizing signal with the clock from the delay circuit as a reference. And a character generator circuit for generating a digital image signal of the character data output from the character generator circuit based on the clock from the oscillator, and the output digital video signal and the digital video signal superimposed on the input digital video signal. 2. The digital signal processing device according to claim 1, further comprising a superimposing circuit that outputs a vertical synchronizing signal and a horizontal synchronizing signal that are synchronized with each other.
生する発振器と、前記発振器からのクロックを反転する
反転回路と、前記反転回路からのクロックを基準とし垂
直同期信号と水平同期信号からキャラクターデータを発
生させるキャラクタージェネレーター回路と、前記発振
器からのクロックを基準とし前記キャラクタージェネレ
ーター回路から出力されるキャラクターデータをデジタ
ル映像信号化し入力デジタル映像信号に重畳し重畳され
た出力デジタル映像信号と前記デジタル映像信号に同期
した垂直同期信号と水平同期信号とを出力する重畳回路
とを備えたことを特徴とする請求項１記載のデジタル信
号処理装置。4. An oscillator for generating a clock as a reference of a signal processing circuit, an inverting circuit for inverting the clock from said oscillator, and character data from a vertical synchronizing signal and a horizontal synchronizing signal with the clock from said inverting circuit as a reference. And a character generator circuit for generating a digital image signal of the character data output from the character generator circuit based on the clock from the oscillator, and the output digital video signal and the digital video signal superimposed on the input digital video signal. 2. The digital signal processing device according to claim 1, further comprising a superimposing circuit that outputs a vertical synchronizing signal and a horizontal synchronizing signal that are synchronized with each other.
生する発振器と、前記発振器からのクロックを遅延する
遅延回路と、前記遅延回路からのクロックを分周する分
周回路と、前記分周回路からのクロックを基準とし垂直
同期信号と水平同期信号からキャラクターデータを発生
させるキャラクタージェネレーター回路と、前記発振器
からのクロックを基準とし前記キャラクタージェネレー
ター回路から出力されるキャラクターデータをデジタル
映像信号化し入力デジタル映像信号に重畳し重畳された
出力デジタル映像信号と前記デジタル映像信号に同期し
た垂直同期信号と水平同期信号とを出力する重畳回路と
を備えたことを特徴とする請求項１記載のデジタル信号
処理装置。5. An oscillator that generates a clock that serves as a reference for a signal processing circuit, a delay circuit that delays the clock from the oscillator, a divider circuit that divides the clock from the delay circuit, and the divider circuit. A character generator circuit that generates character data from a vertical synchronizing signal and a horizontal synchronizing signal based on the clock from the, and character data output from the character generator circuit based on the clock from the oscillator is converted into a digital video signal, and an input digital image is input. The digital signal processing device according to claim 1, further comprising: an output digital video signal which is superposed on the signal and superposed, and a superposition circuit which outputs a vertical synchronization signal and a horizontal synchronization signal which are synchronized with the digital video signal. .
生する発振器と、前記発振器からのクロックを反転する
反転回路と、前記反転回路からのクロックを分周する分
周回路と、前記分周回路からのクロックを基準とし垂直
同期信号と水平同期信号からキャラクターデータを発生
させるキャラクタージェネレーター回路と、前記発振器
からのクロックを基準とし前記キャラクタージェネレー
ター回路から出力されるキャラクターデータをデジタル
映像信号化し入力デジタル映像信号に重畳し重畳された
出力デジタル映像信号と前記デジタル映像信号に同期し
た垂直同期信号と水平同期信号とを出力する重畳回路と
を備えたことを特徴とする請求項１記載のデジタル信号
処理装置。6. An oscillator that generates a clock that serves as a reference of a signal processing circuit, an inverting circuit that inverts the clock from the oscillator, a frequency dividing circuit that divides the clock from the inverting circuit, and the frequency dividing circuit. A character generator circuit that generates character data from a vertical synchronizing signal and a horizontal synchronizing signal based on the clock from the, and character data output from the character generator circuit based on the clock from the oscillator is converted into a digital video signal, and an input digital image is input. The digital signal processing device according to claim 1, further comprising: an output digital video signal which is superposed on the signal and superposed, and a superposition circuit which outputs a vertical synchronization signal and a horizontal synchronization signal which are synchronized with the digital video signal. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16341393A JPH0723251A (en) | 1993-07-01 | 1993-07-01 | Digital signal processing unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16341393A JPH0723251A (en) | 1993-07-01 | 1993-07-01 | Digital signal processing unit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0723251A true JPH0723251A (en) | 1995-01-24 |
Family
ID=15773429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16341393A Pending JPH0723251A (en) | 1993-07-01 | 1993-07-01 | Digital signal processing unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0723251A (en) |
-
1993
- 1993-07-01 JP JP16341393A patent/JPH0723251A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0723251A (en) | Digital signal processing unit | |
| US8878993B2 (en) | Image data processing apparatus | |
| KR970703682A (en) | VIDEO SIGNAL PHASE SYNC-HRONIZING METHOD, CIRCUIT AND SYNTHESIZING APPARATUS | |
| KR970024558A (en) | Clock generator | |
| JPH0733500Y2 (en) | Television phone | |
| KR980013257A (en) | Video signal and sync signal processing device | |
| JP3219160B2 (en) | Television signal processor | |
| JP3405008B2 (en) | Vertical sync signal circuit | |
| KR950006818A (en) | Digital automatic frequency adjustment (AFC) method and device | |
| JPH06282349A (en) | Sampling clock generating circuit | |
| JPS6348971A (en) | Superimpose device | |
| JPH09233433A (en) | Scan converter | |
| JP4186673B2 (en) | Dual system video signal synchronization method and synchronization circuit | |
| JPS6038993A (en) | Picture signal transmission system | |
| JPH01177794A (en) | Digital video encoder | |
| JPH0265569A (en) | Video signal processing unit | |
| JPS62189894A (en) | Multiplexing and reproducing circuit for carrier wave signal | |
| JPH08125922A (en) | Television camera device | |
| JPH01101781A (en) | Superimposing device | |
| JP2000224553A (en) | Video/voice synchronizing signal generating device | |
| JPH03195275A (en) | Pedestal clamp circuit | |
| KR970019561A (en) | Horizontal Synchronization Signal Synchronizer | |
| JPH0541812A (en) | Synchronous signal generator | |
| JPS62222778A (en) | Picture input device | |
| KR970014310A (en) | Video signal converter of video conference system |