JPH07221431A - Formation of thin film wiring - Google Patents
Formation of thin film wiringInfo
- Publication number
- JPH07221431A JPH07221431A JP996294A JP996294A JPH07221431A JP H07221431 A JPH07221431 A JP H07221431A JP 996294 A JP996294 A JP 996294A JP 996294 A JP996294 A JP 996294A JP H07221431 A JPH07221431 A JP H07221431A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- wiring pattern
- etching
- film wiring
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、マルチ・チップ・モジ
ュール（ＭＣＭ）用の薄膜多層配線基板などの製造に適
する薄膜配線の形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming thin film wiring suitable for manufacturing a thin film multilayer wiring board for a multi-chip module (MCM).
【０００２】[0002]
【従来の技術】いわゆるマルチ・チップ・モジュールな
どの構成には、導電性の金属配線層および絶縁体層を交
互に積層した薄膜多層配線部を備えた配線基板（薄膜多
層配線基板）が使用されている。そして、この種の薄膜
多層配線基板は、一般的に次のようにして製造されてい
る。図２ (a)， (b)， (c)， (d)および (e)は、従来の
薄膜配線形成の実施態様を模式的に示したものである。
先ず、図２ (a)に要部を断面的に示すように、ベース基
板１、たとえばセラミックス板の主面に、たとえばCuな
どを真空蒸着法やスパッターリングすることによって、
導電性の金属薄膜２を被着形成する。次いで、図２ (b)
に要部を断面的に示すごとく、前記金属薄膜２面上に、
所望する配線パターンに対応して、選択的にエッチング
レジストパターン３を設ける。たとえば、フォトレジス
トを金属薄膜２面上に塗布し、選択的な露光および現像
処理を施してパターンニングを行う。その後、たとえば
過硫酸アンモニウム20％水溶液などのエッチング液を用
いて、いわゆるウエットエッチング処理を施し、図２
(c)および (d)にそれぞれ要部を断面的に示すように、
前記エッチングレジストパターン３を設けた部分の金属
薄膜２を残して、他の露出している金属薄膜２を選択的
にエッチング除去する。のような一連の操作もしくは工
程を経て、図２ (e)に要部を断面的に示すような、所望
の薄膜配線パターン４を備えた配線板が得られる。そし
て、薄膜多層配線の場合は、前記形成した配線パターン
（配線層）４面上に、層間接続用の領域を有する絶縁体
層を配置し、この絶縁体層（層間絶縁層）をベース基板
１面として、前記薄膜配線パターン形成工程を繰り返せ
ばよいことになる。2. Description of the Related Art A wiring board (thin-film multilayer wiring board) having a thin-film multilayer wiring section in which conductive metal wiring layers and insulating layers are alternately laminated is used for the construction of so-called multi-chip modules. ing. And, this kind of thin film multilayer wiring board is generally manufactured as follows. 2 (a), (b), (c), (d) and (e) schematically show an embodiment of conventional thin film wiring formation.
First, as shown in FIG. 2 (a) in a sectional view, the main surface of the base substrate 1, for example, a ceramics plate, is vacuum-deposited or sputtered with, for example, Cu.
A conductive thin metal film 2 is deposited. Then, Fig. 2 (b)
As shown in cross section in FIG.
An etching resist pattern 3 is selectively provided corresponding to a desired wiring pattern. For example, a photoresist is applied on the surface of the metal thin film 2, and a selective exposure and development process is performed to perform patterning. After that, a so-called wet etching process is performed using an etching solution such as a 20% aqueous solution of ammonium persulfate.
(c) and (d) show the main parts in cross section,
The exposed metal thin film 2 is selectively removed by etching while leaving the metal thin film 2 in the portion where the etching resist pattern 3 is provided. Through a series of operations or steps as described above, a wiring board having a desired thin film wiring pattern 4 as shown in FIG. In the case of thin-film multilayer wiring, an insulating layer having a region for interlayer connection is arranged on the surface of the formed wiring pattern (wiring layer) 4 and the insulating layer (interlayer insulating layer) is used as the base substrate 1. For the surface, the thin film wiring pattern forming step may be repeated.
【０００３】[0003]
【発明が解決しようとする課題】しかし、上記従来の薄
膜配線パターン形成方法の場合は、次のような不都合な
問題がある。すなわち、薄膜配線層の薄膜配線パター
ン、たとえば比較的幅の狭い薄膜配線が集中している領
域と、薄膜配線が集中していない領域（エッチング処理
で多くの金属薄膜を除去する領域）とが混在する薄膜配
線パターンの場合は、被エッチング領域によるエッチン
グ速度差が認められ、高精度の薄膜配線パターン４を形
成し得ないことがある。さらに詳述すると、前記図２
(c)に示すごとく、比較的狭ピッチで幅の狭い薄膜配線
を集中させた薄膜配線パターン領域に対して、たとえば
電子部品の実装領域となる非配線領域における金属薄膜
２のウエットエッチング速度が小さい傾向が認められ
る。したがって、薄膜配線パターン領域におけるエッチ
ング処理が終了しても、非配線領域のエッチング処理は
不十分な状態が起こる。一方、非配線領域のエッチング
処理を十分に行えば、薄膜配線パターン領域では、薄膜
配線パターンのサイドエッチングが進行し、前記図２
(e)に示すごとく、所定の薄膜配線幅を保持し得なくな
る。いずれにしても、この場合は、信頼性の高い微細な
薄膜配線パターンを備えた配線基板の形成が困難であ
る。 なお、前記薄膜配線パターンの分布によって、金
属薄膜２のエッチング速度差が認められるのは、次のよ
うな理由によると考えられる。つまり、残す金属薄膜が
多い領域（薄膜配線パターンの集中領域）では、必然的
にエッチング除去される金属が少なくなる。したがっ
て、薄膜配線パターンの集中領域に接する部分のエッチ
ング液は、溶解した金属濃度が余り上がらないので、エ
ッチング作用の低下も抑制される。これに対して、エッ
チング除去する金属薄膜の多い領域では、逆にエッチン
グ液中の溶解した金属濃度が高くなるので、エッチング
作用の低下を招来し易いと考えられる。However, the conventional thin film wiring pattern forming method described above has the following inconvenient problems. That is, a thin film wiring pattern of the thin film wiring layer, for example, a region where relatively narrow thin film wiring is concentrated and a region where thin film wiring is not concentrated (a region where many metal thin films are removed by etching) are mixed. In the case of the thin film wiring pattern to be formed, a difference in etching rate depending on the region to be etched is recognized, and it may not be possible to form the highly accurate thin film wiring pattern 4. More specifically, FIG.
As shown in (c), the wet etching rate of the metal thin film 2 is small in, for example, the non-wiring region that is the mounting region of the electronic component, with respect to the thin film wiring pattern region where the thin film wiring with a relatively narrow pitch is concentrated. There is a tendency. Therefore, even if the etching process in the thin film wiring pattern region is completed, the etching process in the non-wiring region becomes insufficient. On the other hand, if the non-wiring region is sufficiently etched, the side etching of the thin film wiring pattern proceeds in the thin film wiring pattern region, and
As shown in (e), the predetermined thin film wiring width cannot be maintained. In any case, in this case, it is difficult to form a wiring board provided with a highly reliable fine thin film wiring pattern. The difference in etching rate of the metal thin film 2 due to the distribution of the thin film wiring pattern is considered to be due to the following reason. That is, in a region where a large amount of metal thin film remains (concentrated region of the thin film wiring pattern), less metal is necessarily etched and removed. Therefore, since the dissolved metal concentration of the etching liquid in the portion in contact with the concentrated region of the thin film wiring pattern does not increase so much, the deterioration of the etching action is also suppressed. On the other hand, in the region where the metal thin film to be removed by etching is large, the concentration of the dissolved metal in the etching solution is high, and thus it is considered that the etching action is likely to be lowered.
【０００４】このことは、たとえば厚さ 3μm のCu薄膜
について、幅30μm ，ピッチ90μmの薄膜配線を複数本
形成する領域を、過硫酸アンモニウム20％水溶液（25
℃）でエッチング処理したとき、 6 minで所要のエッチ
ングが終了するのに対して、前記薄膜配線形成領域以外
のCu薄膜のエッチングが終了には11 minを要した。つま
り、薄膜配線部のエッチング速度は 0.5μm ／min なの
で、さらにそのまま、 5minエッチングが続行される
と、形成される薄膜配線のサイドは、片側 2.5μm、両
側で 5μm となり、設計値に対して配線幅が 5μm 低減
していることからも裏付けられる。This means that, for a Cu thin film having a thickness of 3 μm, a region in which a plurality of thin film wirings having a width of 30 μm and a pitch of 90 μm are to be formed is treated with a 20% ammonium persulfate aqueous solution (25
When the etching treatment was performed at (° C.), the required etching was completed in 6 minutes, whereas the etching of the Cu thin film other than the thin film wiring formation region took 11 minutes. In other words, since the etching rate of the thin film wiring is 0.5 μm / min, if the etching is continued for 5 min, the thin film wiring side will be 2.5 μm on one side and 5 μm on both sides. This is supported by the fact that the width is reduced by 5 μm.
【０００５】本発明は、上記事情に対処してなされたも
ので、薄膜配線パターンの如何に拘らず、常に所定の薄
膜配線パターンを高精度に形成し得る薄膜配線パターン
の形成方法の提供を目的とする。The present invention has been made in consideration of the above circumstances, and an object thereof is to provide a method for forming a thin film wiring pattern which can always form a predetermined thin film wiring pattern with high accuracy regardless of the thin film wiring pattern. And
【０００６】[0006]
【課題を解決するための手段】本発明に係る薄膜配線の
形成方法は、基板の主面に導電性金属薄膜を被着，形成
する工程と、前記導電性金属薄膜面に、所定の薄膜配線
パターン形成領域面および薄膜配線パターン形成領域か
ら離れた非配線パターン形成領域面を選択的にエッチン
グマスクする工程と、前記薄膜配線パターン形成領域の
露出する導電性金属薄膜を、ウエットエッチングにより
選択的に除去して薄膜配線パターンを形成する工程と、
前記エッチングマスクを除去する一方、形成された薄膜
配線パターンの側壁部を含む各露出側面部を再びエッチ
ングマスクする工程と、前記露出させた非配線パターン
形成領域の導電性金属薄膜をウエットエッチングにより
選択的に除去する工程と、前記薄膜配線パターンを被覆
しているエッチングマスクを除去する工程とを具備して
成ることを特徴とする。A method of forming a thin film wiring according to the present invention comprises a step of depositing and forming a conductive metal thin film on a main surface of a substrate, and a predetermined thin film wiring on the conductive metal thin film surface. A step of selectively etching the non-wiring pattern forming area surface away from the pattern forming area surface and the thin film wiring pattern forming area, and selectively exposing the exposed conductive metal thin film of the thin film wiring pattern forming area by wet etching. A step of removing and forming a thin film wiring pattern,
While removing the etching mask, a step of again etching masking each exposed side surface portion including a side wall portion of the formed thin film wiring pattern, and selecting the exposed conductive metal thin film in the non-wiring pattern formation region by wet etching And a step of removing the etching mask covering the thin film wiring pattern.
【０００７】なお、上記において、薄膜配線を形成する
基板は、たとえばセラミックス系基板そのものでもよい
し、また少なくとも一層の薄膜配線層を内蔵しているも
のであってもよい。In the above, the substrate on which the thin film wiring is formed may be, for example, a ceramics substrate itself, or may have at least one thin film wiring layer built therein.
【０００８】[0008]
【作用】本発明に係る薄膜配線の形成方法では、金属薄
膜に対する選択的なエッチング処理を分けて行う。つま
り、比較的速くエッチングが進行する領域について、先
ず選択的なエッチング処理を施し、この領域を選択的に
マスキングした後、比較的遅くエッチングが進行する領
域のエッチング処理を行うことを要点としている。した
がって、比較的速くエッチングが進行してサイドエッチ
ングされ易い領域が、換言すると、集中的に設置される
配線パターンが、過剰にエッチングされることも確実に
回避される。そして、このサイドエッチングの回避によ
り、高精度に、かつ信頼性の高い配線パターンが、容易
に形成されることになる。In the method of forming a thin film wiring according to the present invention, selective etching processing for the metal thin film is separately performed. That is, the point is that the region where the etching progresses relatively quickly is first subjected to the selective etching treatment, the region is selectively masked, and then the region where the etching progresses relatively slowly is performed. Therefore, the region where the etching progresses relatively quickly and side etching is likely to occur, in other words, the wiring pattern that is concentratedly installed is surely prevented from being excessively etched. By avoiding this side etching, a highly accurate and highly reliable wiring pattern can be easily formed.
【０００９】[0009]
【実施例】以下、図１ (a)， (b)， (c)， (d)， (e)お
よび (f)を参照して、本発明の実施例を説明する。Embodiments of the present invention will be described below with reference to FIGS. 1 (a), 1 (b), 1 (c), 1 (d), 1 (e) and 1 (f).
【００１０】図１ (a)， (b)， (c)， (d)， (e)および
(f)は、本発明の実施態様例を模式的に示す断面図であ
る。先ず、図１ (a)に示すごとく、ベース基板５、たと
えばセラミックス板の主面に、蒸着もしくはスパッター
によって導電性の金属薄膜６、たとえば厚さ 3μm のCu
層を着膜（成膜）し、この金属薄膜６面上にフォトレジ
ストから成るエッチングマスク7a，7bを設ける。ここ
で、エッチングマスク7a，7bは次のようにして形成し
た。たとえば室温での粘度が 100CPのフォトレジスト
を、たとえば2000 rpmで 30secスピンコートし、ホット
プレート上に載せて 110℃， 3 minベークして厚さ 3μ
m のフォトレジスト層（膜）を先ず作った。その後、露
光装置によって所定のマスクを介し、たとえば波長 405
nmの光線を 350mJ／cm2 のエネルギーで露光してから、
たとえばパドル現像を40 sec× 2回行って、所定のエッ
チングマスク7a，7bを設けた。1 (a), (b), (c), (d), (e) and
(f) is a sectional view schematically showing an embodiment of the present invention. First, as shown in FIG. 1 (a), a conductive metal thin film 6, for example, Cu having a thickness of 3 μm, is formed on the main surface of a base substrate 5, for example, a ceramic plate by vapor deposition or sputtering.
A layer is deposited (formed), and etching masks 7a and 7b made of photoresist are provided on the surface of the metal thin film 6. Here, the etching masks 7a and 7b were formed as follows. For example, a photoresist with a viscosity of 100CP at room temperature is spin coated at 2000 rpm for 30 seconds, placed on a hot plate and baked at 110 ° C for 3 min to a thickness of 3μ.
An m 2 photoresist layer (film) was first made. After that, the light is exposed through a predetermined mask by the exposure apparatus, for example, the wavelength 405
After exposing the nm ray with the energy of 350 mJ / cm 2 ,
For example, paddle development was performed twice for 40 sec, and predetermined etching masks 7a and 7b were provided.
【００１１】次いで、前記選択的にマスキングしたCu層
６について、たとえば過硫酸アンモニウム20％水溶液を
エッチング液（液温25℃）として、 6 min選択的なエッ
チング処理を行って、図１ (b)に示すごとく、露出して
いるCu層6aを選択的に除去して、所要の薄膜配線パター
ン6bを形成する。その後、たとえばアセトン中に 2 min
程度浸漬して、図１ (c)に示すように、前記エッチング
マスク7a，7bを溶解，剥離により除去する。Next, the selectively masked Cu layer 6 was subjected to a selective etching treatment for 6 min with an aqueous solution of 20% ammonium persulfate as an etching solution (solution temperature 25 ° C.), as shown in FIG. As shown, the exposed Cu layer 6a is selectively removed to form a required thin film wiring pattern 6b. Then, for example, in acetone for 2 min
After being immersed for a while, as shown in FIG. 1C, the etching masks 7a and 7b are removed by melting and peeling.
【００１２】上記により所定の薄膜配線パターン6bを形
成した後、前記エッチングマスクの形成方法に準じて、
図１ (d)に示すごとく、前記形成した薄膜配線パターン
6bの露出面（各薄膜配線パターン6bの上面および側面）
に、選択的にエッチングマスク7cを設ける。このマスキ
ングに当たっては、側面のマスク厚さを 1μm 程度に設
定すれば十分である。その後、たとえば過硫酸アンモニ
ウム20％水溶液をエッチング液（液温25℃）として、露
出しているCu層６に対し、10 min選択的なエッチング処
理を行うことによって、図１ (e)に示すごとく、露出し
ているＣｕ層６を除去する。このエッチング処理終了
後、たとえばアセトン中に、 2 min程度浸漬して、図１
(f)に示すように、前記エッチングマスク7cを溶解，剥
離することにより除去し、所要の薄膜配線パターン6bを
形成する。After forming the predetermined thin film wiring pattern 6b by the above, according to the method of forming the etching mask,
As shown in FIG. 1 (d), the thin film wiring pattern formed as described above.
6b exposed surface (top and side surfaces of each thin film wiring pattern 6b)
Then, an etching mask 7c is selectively provided. For this masking, it is enough to set the side mask thickness to about 1 μm. After that, for example, a 20% aqueous solution of ammonium persulfate is used as an etching solution (solution temperature 25 ° C.), and the exposed Cu layer 6 is selectively etched for 10 min, as shown in FIG. 1 (e). The exposed Cu layer 6 is removed. After completion of this etching process, dip it in acetone for about 2 min, and
As shown in (f), the etching mask 7c is removed by melting and peeling to form a required thin film wiring pattern 6b.
【００１３】なお、多層型の薄膜配線パターンを形成す
る場合は、前記所要の薄膜配線パターン6b形成面に、配
線パターン層間を接続する接続部を有する絶縁体層を、
たとえばセラミック系絶縁ペーストの塗布焼き付け、グ
リーンシートの積層，焼成などによって形成し、この絶
縁体層面上に、前記の工程を繰り返して行えばよい。上
記では、ベース基板がセラミックス板、導電性金属薄膜
がCu薄膜、溶液状のフォトレジストからのエッチングマ
スクの形成、過硫酸アンモニウム20％水溶液によるエッ
チング処理、アセトンによるエッチングマスクの除去を
例示したがが、これらに限定されないことは勿論であ
る。すなわち、ベース基板としては、たとえばアルミナ
などのセラミックス系に限らず、ガラス系，窒化アルミ
系，窒化ケイ素系、あるいはポリイミド樹脂フイルム，
ポリイミド−ガラスクロス系などの耐熱樹脂系でもよ
い。また、導電性の金属薄膜もCu薄膜の他、たとえばAl
薄膜，Ni薄膜，Ti−Ni積層型薄膜でもよい。さらに、エ
ッチングマスクは、フォトレジストドライフイルムや紫
外線照射硬化型の樹脂を素材としてもよく、エッチング
液も、前記金属薄膜の材質に対応して、たとえば混酸
（酢酸を主成分として硝酸およびリン酸を含む）…Al用
…，塩酸−硫酸銅−メタノー系混合液…Ni用…，過酸化
水素−アンモニア−エチレンジアミン四酢酸…Ti用…な
どが選ばれ、また、エッチングマスクの溶解，剥離液
も、アセトンの他たとえばジエチレングリコール−モノ
ブチルエーテルを主成分とする剥離液なども使用し得
る。When forming a multi-layer type thin film wiring pattern, an insulating layer having a connecting portion for connecting the wiring pattern layers is formed on the required thin film wiring pattern 6b forming surface.
For example, it may be formed by applying and baking a ceramic insulating paste, stacking green sheets, firing, etc., and repeating the above steps on the surface of the insulating layer. In the above, the base substrate is a ceramic plate, the conductive metal thin film is a Cu thin film, the formation of an etching mask from a photoresist in a solution state, the etching treatment with an ammonium persulfate 20% aqueous solution, and the removal of the etching mask with acetone has been exemplified. Of course, it is not limited to these. That is, the base substrate is not limited to ceramics such as alumina, but may be glass, aluminum nitride, silicon nitride, or polyimide resin film,
A heat resistant resin system such as a polyimide-glass cloth system may be used. In addition to the Cu thin film, the conductive metal thin film is, for example, Al.
It may be a thin film, a Ni thin film, or a Ti-Ni laminated thin film. Further, the etching mask may be made of a photoresist-based film or an ultraviolet irradiation-curable resin, and the etching solution may be mixed acid (for example, nitric acid and phosphoric acid containing acetic acid as a main component depending on the material of the metal thin film). Including ... Al, hydrochloric acid-copper sulfate-methanoe-based mixed liquid ... Ni, hydrogen peroxide-ammonia-ethylenediaminetetraacetic acid ... Ti, etc. are also selected. In addition to acetone, a stripping solution containing diethylene glycol-monobutyl ether as a main component may be used.
【００１４】[0014]
【発明の効果】上記説明から分かるように、本発明に係
る薄膜配線パターンの形成方法によれば、狭ピッチで、
かつ配線幅の狭い場合でも、いわゆるウエット方式の選
択的なエッチング処理を設計値に対応して精度よく行う
ことが可能となる。つまり、微細に薄膜配線パターンを
形成するときで、いわゆるサイドエッチングが回避され
るので、所定の狭ピッチで、かつ配線幅の薄膜配線パタ
ーンが常に形成されることになり、特性的に信頼性の高
い配線基板を歩留まりよく得られることになる。As can be seen from the above description, according to the method of forming a thin film wiring pattern of the present invention, a narrow pitch
In addition, even when the wiring width is narrow, it is possible to perform a so-called wet type selective etching process with high accuracy corresponding to the design value. That is, when finely forming a thin film wiring pattern, so-called side etching is avoided, so that a thin film wiring pattern having a predetermined narrow pitch and a wiring width is always formed, which is characteristically reliable. A high wiring board can be obtained with high yield.
【図１】本発明に係る薄膜配線パターンの形成方法の実
施態様例を模式的に示すもので、 (a)は導電性金属薄膜
面にエッチングマスクを設けた状態を示す断面図、 (b)
は薄膜配線パターン形成領域を選択エッチング処理した
後の状態を示す断面図、(c)はエッチングマスクを除去
した後の状態を示す断面図、 (d)は薄膜配線パターンに
選択的にエッチングマスクを設けた状態を示す断面図、
(e)は非配線パターン形成領域の金属薄膜を選択エッチ
ング処理した後の状態を示す断面図、 (f)は薄膜配線パ
ターンのエッチングマスクを除去した後の状態を示す断
面図。FIG. 1 schematically shows an embodiment example of a method for forming a thin film wiring pattern according to the present invention, in which (a) is a sectional view showing a state in which an etching mask is provided on the surface of a conductive metal thin film, (b)
Is a cross-sectional view showing a state after the thin film wiring pattern forming region is selectively etched, (c) is a cross-sectional view showing a state after the etching mask is removed, and (d) is an etching mask selectively for the thin film wiring pattern. A cross-sectional view showing the installed state,
(e) is a cross-sectional view showing a state after the metal thin film in the non-wiring pattern formation region is selectively etched, and (f) is a cross-sectional view showing a state after the etching mask of the thin-film wiring pattern is removed.
【図２】従来の薄膜配線パターンの形成方法の実施態様
を模式的に示すもので、 (a)はベース基板面に導電性金
属薄膜を設けた状態を示す断面図、 (b)は導電性金属薄
膜面にエッチングマスクを設けた状態を示す断面図、
(c)は薄膜配線パターン形成領域のを選択エッチング処
理が終了したときの状態を示す断面図、 (d)は非配線パ
ターン形成領域の金属薄膜の選択エッチング処理が終了
したときの状態を示す断面図、 (e)は薄膜配線パターン
のエッチングマスクを除去した後の状態を示す断面図。FIG. 2 schematically shows an embodiment of a conventional method for forming a thin film wiring pattern, where (a) is a cross-sectional view showing a state where a conductive metal thin film is provided on the surface of a base substrate, and (b) is conductive. Sectional view showing a state in which an etching mask is provided on the metal thin film surface,
(c) is a cross-sectional view showing the state when the selective etching process of the thin film wiring pattern forming region is completed, and (d) is a cross-sectional view showing the state when the selective etching process of the metal thin film of the non-wiring pattern forming region is completed. FIG. 1E is a sectional view showing a state after removing the etching mask of the thin film wiring pattern.
１，５…ベース基板 ２，６…導電性金属薄膜
３，7a，7b，7c…エッチ ンクマスク ４，6b…薄膜配線パターン 6a…導電
性金属薄膜の露出面1, 5 ... Base substrate 2, 6 ... Conductive metal thin film
3, 7a, 7b, 7c ... Etching mask 4, 6b ... Thin film wiring pattern 6a ... Exposed surface of conductive metal thin film
Claims (2)
成する工程と、 前記導電性金属薄膜面に、所定の薄膜配線パターン形成
領域面および薄膜配線パターン形成領域から離れた非配
線パターン形成領域面を選択的にエッチングマスクする
工程と、 前記薄膜配線パターン形成領域の露出する導電性金属薄
膜をウエットエッチングにより選択的に除去して薄膜配
線パターンを形成する工程と、 前記エッチングマスクを除去する一方、形成された薄膜
配線パターンの側壁部を含む各露出側面部を再びエッチ
ングマスクする工程と、 前記露出させた非配線パターン形成領域の導電性金属薄
膜をウエットエッチングにより選択的に除去する工程
と、 前記薄膜配線パターンを被覆しているエッチングマスク
を除去する工程とを具備して成ることを特徴とする薄膜
配線の形成方法。1. A step of depositing and forming a conductive metal thin film on a main surface of a substrate, and a predetermined thin film wiring pattern forming region surface and non-wiring separated from the thin film wiring pattern forming region on the conductive metal thin film surface. A step of selectively etching the surface of the pattern forming area, a step of selectively removing the conductive metal thin film exposed in the thin film wiring pattern forming area by wet etching to form a thin film wiring pattern, and the etching mask While removing, a step of again etching masking each exposed side surface portion including the side wall portion of the formed thin film wiring pattern, and selectively removing the exposed conductive metal thin film in the non-wiring pattern formation region by wet etching And a step of removing the etching mask covering the thin film wiring pattern. Method of forming a thin film wiring.
一層の薄膜配線層を内蔵していることを特徴とする請求
項１記載の薄膜配線の形成方法。2. The method for forming thin film wiring according to claim 1, wherein the substrate on which the thin film wiring is formed contains at least one thin film wiring layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP996294A JPH07221431A (en) | 1994-01-31 | 1994-01-31 | Formation of thin film wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP996294A JPH07221431A (en) | 1994-01-31 | 1994-01-31 | Formation of thin film wiring |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07221431A true JPH07221431A (en) | 1995-08-18 |
Family
ID=11734574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP996294A Withdrawn JPH07221431A (en) | 1994-01-31 | 1994-01-31 | Formation of thin film wiring |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07221431A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010232407A (en) * | 2009-03-27 | 2010-10-14 | Toppan Printing Co Ltd | Printed wiring board, and method of manufacturing the same |
-
1994
- 1994-01-31 JP JP996294A patent/JPH07221431A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010232407A (en) * | 2009-03-27 | 2010-10-14 | Toppan Printing Co Ltd | Printed wiring board, and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0457501B1 (en) | Method of manufacturing a multilayer wiring board | |
| EP0361752B1 (en) | Selective solder formation on printed circuit boards | |
| US4983250A (en) | Method of laser patterning an electrical interconnect | |
| JPH0744330B2 (en) | Interconnect structure and manufacturing method thereof | |
| US6020261A (en) | Process for forming high aspect ratio circuit features | |
| JPH04283992A (en) | Manufacture of printed circuit board | |
| US5200300A (en) | Methods for forming high density multi-chip carriers | |
| JPH07120647B2 (en) | Method for forming wiring on substrate and lift-off film | |
| JPH07307549A (en) | Method of forming thin film wiring pattern and manufacture of thin film wiring board | |
| JPH07221431A (en) | Formation of thin film wiring | |
| US20010012692A1 (en) | Thick-film etch-back process for use in manufacturing fine-line hybrid circuits | |
| US3811973A (en) | Technique for the fabrication of a bilevel thin film integrated circuit | |
| KR100230405B1 (en) | Method for forming double line of semiconductor device | |
| JPH07307550A (en) | Manufacture of electronic component | |
| JP3215542B2 (en) | Method of manufacturing multilayer thin film wiring board | |
| JPH08255981A (en) | Formation method of circuit board and circuit board | |
| JPH06244553A (en) | Manufacture of thin film multilayered wiring board | |
| JP3147835B2 (en) | Method for manufacturing semiconductor device | |
| JPH03108798A (en) | Multilayer wiring board and manufacture thereof | |
| JP2755019B2 (en) | Method for manufacturing multilayer wiring board | |
| JPH058856B2 (en) | ||
| JPH07130568A (en) | Manufacture of thin film coil | |
| JPH07202425A (en) | Production of mulrilayer wiring board | |
| JPH07297557A (en) | Manufacture of thick film-thin film hybrid substrate | |
| JPH0123944B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010403 |