JPH0721229A - 分配系付加回路自動発生処理方式 - Google Patents

分配系付加回路自動発生処理方式

Info

Publication number
JPH0721229A
JPH0721229A JP5153170A JP15317093A JPH0721229A JP H0721229 A JPH0721229 A JP H0721229A JP 5153170 A JP5153170 A JP 5153170A JP 15317093 A JP15317093 A JP 15317093A JP H0721229 A JPH0721229 A JP H0721229A
Authority
JP
Japan
Prior art keywords
circuit
distribution
distribution system
logic circuit
new
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5153170A
Other languages
English (en)
Inventor
Noriyuki Ito
則之 伊藤
Etsuko Mizukami
悦子 水上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5153170A priority Critical patent/JPH0721229A/ja
Priority to US08/226,867 priority patent/US5610830A/en
Publication of JPH0721229A publication Critical patent/JPH0721229A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】設計後の論理回路に自動的に分配系の回路を付
加する分配系付加回路自動発生処理方式に関し,設計変
更されたときに前に発生された分配系付加回路を活かし
て,再度自動発生される付加回路での変更個所ができる
だけ少なくなるようにすることを目的とする。 【構成】新・旧論理回路データからそれぞれ分配ポイン
トを抽出し,分配ポイント比較部14によって比較する。
一致する分配ポイントについては付加定型回路格納部22
から得られるデータをそのまま用い,一致しない部分に
ついてはファンアウト・グループの拡張・新規作成を行
って,分配ポイントのグループを決める。これをもとに
分配系付加回路を自動発生して新論理回路に付加する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,分配系付加回路が付加
された論理回路に設計変更があった場合に,論理回路に
施した修正部分だけ分配系付加回路を変更し,その分配
系付加回路を自動発生するようにした分配系付加回路自
動発生処理方式に関する。
【0002】
【従来の技術】論理回路設計支援システムでは,論理設
計,レイアウト設計をコンピュータを用いて行ってい
る。例えば,論理回路の初期化時にリセット信号を与え
るリセット回路や,論理回路の動作タイミングを与える
クロック回路や,スキャンイン/スキャンアウト等の診
断容易化回路等は,論理回路の基本部についての論理設
計およびレイアウト設計後に,自動的に発生させて付加
する。このような回路を,分配系付加回路という。
【0003】分配系付加回路の自動発生処理では,回路
を付加するポイントを決定した後,ネットの制限線長や
ファンアウト制限を満たすように,ポイントをグルーピ
ングし,それらの条件を満たすように接続を決定して回
路を発生させる。
【0004】ところで,論理回路の設計後に,部分的な
設計変更(EC:Engineering Change) が必要になるこ
とが頻繁にある。図10は,従来の設計変更技術説明図
である。
【0005】図10(A1)に示すような論理設計後
に,(B1)に示すように配置や配線といったレイアウ
ト設計を行う。一旦,レイアウト設計を行った後に,基
となる論理回路の一部に,例えば(A2)に示すような
修正があると,(B2)に示すように,その論理回路に
施した修正部分だけに対応する配置や配線のパターンを
変更する。これに伴い,自動的に発生する分配系付加回
路の変更も必要になるが,従来技術では,設計変更があ
った場合にこの分配系付加回路をまったく新たに発生す
るようにしていた。そのため,比較的短い時間で効率よ
く自動発生することができないという問題があった。
【0006】また,新たに分配系付加回路を発生するた
めに,分配する信号の遅延など,分配系の結果が違って
くることがあるという問題があった。すなわち,設計変
更により,回路を付加するポイントが変更,追加または
消去された場合に,ネットの制限線長やファンアウト制
限を満たすためのポイントのグルーピングを最初からや
り直すために,以前と同じポイントでも違うグループに
割り当てられることがあり,分配系の結果が違ってくる
ことがあった。
【0007】さらに,ポイントのグルーピングの後に分
配系付加回路を作成するときに,設計変更前の分配系で
のリピーター・ゲートの追加や削除した情報がクリアさ
れてしまうため,この点でも分配系の結果が違ってくる
ことがあった。
【0008】
【発明が解決しようとする課題】したがって,従来技術
では,設計変更されるたびに,実質的に同じLSIであ
っても最初から付加回路の自動発生処理プログラムを実
行して,その後にくる処理も必要に応じてやり直さなけ
れならず,設計工程が延びることになった。
【0009】本発明は上記問題点の解決を図り,設計変
更されたときに,前に発生された付加回路をそのまま活
用することにより,自動発生の変更個所が最小になるよ
うにすることを目的とする。
【0010】
【課題を解決するための手段】図1は本発明の原理ブロ
ック図である。新論理回路データ格納部10は,設計変
更後の新たな分配系付加回路が接続される前の論理回路
データを記憶する手段である。旧論理回路データ格納部
11は,設計変更前の論理回路データを記憶する手段で
ある。
【0011】新分配ポイント抽出部12は,新論理回路
データ格納部10から新論理回路データを読み出し,分
配系付加回路で与える信号を分配するポイントを抽出す
る手段である。旧分配ポイント抽出部13は,旧論理回
路データ格納部11から旧論理回路データを読み出し,
分配系付加回路で与える信号を分配するポイントを抽出
する手段である。分配ポイント比較部14は,新分配ポ
イント抽出部12により抽出した分配ポイントと,旧分
配ポイント抽出部13により抽出した分配ポイントとを
比較照合する手段である。
【0012】接続ポイント対応付け部15は,新論理回
路と旧論理回路との間で一致する分配ポイントについ
て,その旧論理回路の分配ポイントに対する分配系付加
回路の接続を,その新論理回路の分配ポイントに対する
分配系付加回路の接続に対応付ける手段である。
【0013】分配系付加回路変更部16は,新論理回路
において追加された分岐ポイントに対して信号を分配す
るように,旧論理回路における分配系付加回路の一部に
変更を加える手段である。旧論理回路の分配系付加回路
データは,付加定型回路として付加定型回路格納部22
に格納されている。
【0014】分配系付加回路変更部16は,拡張処理部
17と新グループ作成部18の手段を有する。拡張処理
部17は,新論理回路で追加された分配ポイントについ
て,旧論理回路における分配ポイントのファンアウト・
グループを拡張し,所定の接続制限を満たすファンアウ
ト・グループに取り込む手段である。あらかじめ拡張処
理の対象外として指定されたファンアウト・グループに
ついては,追加分配ポイントの新たな組み入れは行わな
い。新グループ作成部18は,拡張処理部17でどの分
配ポイントのファンアウト・グループにも取り込まれな
かった分配ポイントについて,所定の接続制限を満たす
新しいファンアウト・グループを作成し,そのグループ
に分配ポイントを割り当てる手段である。
【0015】分配系付加回路付加部19は,変更された
新たな分配系付加回路を新論理回路に付加し,付加回路
が付いた新論理回路データを生成して,付加回路付き新
論理回路データ格納部20に格納する手段である。
【0016】付加定型回路格納部22は,新論理回路に
付加する付加回路のひな型となる付加定型回路データを
記憶する手段である。付加定型回路格納部22は,必要
に応じて付加定型回路更新部21によって更新される。
付加定型回路更新部21は,旧論理回路データ格納部1
1から分配系付加回路の情報を抽出し,その抽出した情
報に基づいて付加定型回路格納部22が記憶する定型的
な分配系付加回路の情報を更新する手段である。
【0017】付加定型回路格納部22が記憶する付加定
型回路は,最大の分配系を想定して用意され,この付加
定型回路データは,設計された論理回路において使用さ
れない回路部分の情報を含んでいる。分配系付加回路変
更部16は,その冗長性のある未使用回路部分を利用し
て,新論理回路に付加する付加回路を生成する。
【0018】
【作用】本発明は,論理回路の設計変更があった場合
に,付加する分配系付加回路が設計変更前の付加回路と
できるだけ近くなるようにすることを次のように実現す
る。まず,新・旧論理回路での分配ポイントを比較し,
新・旧論理回路で同じ分配ポイントについては,旧論理
回路での付加回路と同じ接続をする。新論理回路で追加
された分配ポイントについては,旧論理回路での分配ポ
イントの各グループをファンアウト制限およびスタイナ
ー木(STEINER TREE)サイズ制限のもとで,拡張(EXPA
ND)処理して,各グループを拡張する。この拡張処理
で,どのグループにも取り込まれなかった分配ポイント
に対して,ファンアウト制限およびスタイナー木制限の
もとで新たなグループを作成する。
【0019】また,付加定型回路として,最大の分配系
を想定したものを用意しておき,それを回路トレース
し,必要部分を抽出する。新論理回路に付加する際,抽
出されなかった部分も普通には見えない形で付加してお
く。そして,設計者または別のプログラムが付加回路に
変更を加えた場合,普通には見えない形の部分を含めた
付加定型回路全体に変更が加わるようにする。これによ
り,付加定型回路が付加された論理回路から完全な形の
付加定型回路を抽出することができる。
【0020】特に,請求項1記載の発明では,設計変更
前と設計変更後の分配ポイントを比較し,同ポイントに
ついては,そのまま設計変更前の分配系付加回路部分を
流用し,異なるポイントに対してのみ付加回路の変更を
行うので,自動発生される分配系付加回路の変更部分が
少なくなる。
【0021】請求項2記載の発明では,分配系付加回路
の変更において既存のファンアウト・グループを考慮
し,接続条件が満たされるように分配ポイントの割り当
てを行うので,他の部分への影響を少なくし,付加回路
を効率よく自動発生させることができる。
【0022】また,請求項3記載の発明では,新たに追
加された分配ポイントに対して,ある特定のファンアウ
ト・グループへの接続を禁止することをあらかじめ指定
することができ,これにより分配系の変更部分が局所的
になるようにすることができる。
【0023】請求項4記載の発明では,一度発生された
分配系付加回路に,そのあとで設計者または別のプログ
ラムがリピーター・ゲートを追加または削除したような
場合でも,その情報が付加定型回路格納部22の付加定
型回路データに反映されるので,新論理回路データにつ
いて再度リピーター・ゲートを追加または削除する変更
を行う必要がなくなる。
【0024】請求項5記載の発明では,分配系の付加定
型回路が最大の分配系を想定して冗長性を持つように用
意されているので,リピーター・ゲートの追加等におい
ても,付加定型回路の未使用部分を利用し,他への影響
を少なくして簡単に対処できるようになる。
【0025】
【実施例】図2は,本発明の実施例におけるポイント情
報の例を示す。分配系が自動発生された設計変更前の旧
論理回路データから分配先のポイントの情報および分配
元のポイントの情報を取り出す。分配先のポイントの情
報は,例えば図2(A)に示すように,ポイントの識
別名,その配置位置,ファンアウト・グループ名,
ファンアウト・グループ内シーケンス番号,分配元
のポイントの識別名などである。分配元のポイントの情
報は,例えば図2(B)に示すように,その識別名,
配置位置などである。なお,識別名は識別のための番
号でもよい。
【0026】設計変更後の新論理回路データからも分配
先のポイントの情報を取り出し,各分配系について,設
計変更前と設計変更後での分配先のポイントを比較す
る。同ポイントと判定されたポイントについては,設計
変更前のファンアウト・グループ名を設計変更後のポイ
ントのファンアウト・グループ名とする。
【0027】次に,異なると判定されたポイントについ
て,グルーピングによりファンアウト・グループ名を決
定する。そのやり方は,まず異なるポイントについて,
既に存在するファンアウト・グループに入れることがで
きるかを,ファンアウト数およびスタイナーによる総配
線長などの接続条件の見地からトライアルを行ってい
く。この処理を拡張(EXPAND)処理と呼ぶ。次に,どの
既存のグループにもEXPANDされなかったポイント
について,新たなグループを作成し,グルーピングを行
っていく。
【0028】この拡張処理において,すでに存在するす
べてのファンアウト・グループをEXPANDの対象と
する代わりに,特定のファンアウト・グループだけをE
XPANDの対象とするようにしてもよい。特定のファ
ンアウト・グループをEXPANDの対象外とする場合
には,例えば設計変更後に再度分配系を発生させる際
に,EXPANDの対象外としたいファンアウト・グル
ープに何らかのマークを与え,拡張処理の際にはこのマ
ークのあるものを無視するようにする。こうすることに
より,分配系の変更部分を局所化することができるよう
になる。
【0029】図3は,本発明の実施例における付加定型
回路(標準回路)の例を示す。分配系の標準回路は,最
大の分配系を想定して用意しておく。図3はそのような
標準回路として用いる付加定型回路の例を示しており,
この例では,分配回路の最終段の最大(MAX)がnと
すると,最大4×nのポイントに信号を分配することが
できるようになっている。分配先ポイントを配置位置に
基づいてグルーピングした結果,付加定型回路の各最終
段出力と各グループが対応付けられ,各グループ内ポイ
ントには,対応付けられた最終段出力から信号が分配さ
れる。この際,どのグループとも対応付けられなかった
最終段出力は削除されて,最終の形の分配系が作成され
る。そして,これが目的の新論理回路に組み込まれる。
【0030】この様子を図4に示す。図4において,A
1〜A4,B1〜B4は分配ポイントを表す。点線の部
分が最終の分配系では必要のない部分である。本実施例
では,この点線の部分の回路についても,実際には存在
しない旨のマークを付加して最終の分配系を作成し,目
的の論理回路に組み込む。実際には存在しない旨のマー
クを持つ回路部分は,設計者等には見えないようにす
る。見えないようにするとは,例えば点線部分の回路デ
ータについては保存するが,回路の表示などでは省略す
ることである。
【0031】この回路での分配系でリピーター・ゲート
の追加・削除は許される。その後,この回路での設計変
更により,分配先ポイントに増減があった場合,分配系
を再度発生することになるが,このときの分配系の付加
定型回路(標準回路)は,設計変更前の回路から既に発
生済みの付加回路を実際には存在しない旨のマークが付
いた部分を含めて抽出し,これを新たな分配系付加回路
発生のための付加定型回路として使用する。
【0032】また,この付加定型回路は,2つの分配系
付加回路の比較により作成する方式を用いてメンテナン
スすることもできる。まず,図4に示す実線の部分のみ
を目的の論理回路に付加し,この回路でのリピーター・
ゲートの追加・削除を許す。その後,この回路での設計
変更により,分配先ポイントに増減があった場合,分配
系を再度発生することになるが,このときの分配系の付
加定型回路は,設計変更前の分配系付加回路発生に使用
された標準回路と,分配系を付加してさらにリピーター
・ゲートの追加・削除を行った後の回路から抽出した付
加回路の2つを比較して作成する。この比較により,リ
ピーター・ゲートの追加・削除を反映した新しい付加定
型回路を作成できることになる。
【0033】図5は,分配系付加回路の発生例を示す図
である。Fは分配系の信号を配るポイントを表してい
る。今,ポイントFからある決められたエリア内に散ら
ばるポイントに信号を配るのに,2段のゲートを経て分
配する場合を考える。最終段ゲートの駆動能力を考慮し
て決められたファンアウト数と,最終段ゲートも含んだ
ネットの総配線長の制限を守るグルーピングが点線で囲
まれたようになされたとする。同アルファベットは,同
グループを表している。
【0034】ここで,設計変更により,新たに4つのポ
イント(C3,D1,D2,D3)が加わったとする
と,A,B,Cの各グループに対して,ファンアウト
数,総配線長の制限条件を満たすポイントを抽出する。
この例では,ポイントC3がCグループに属する条件を
満たしているので,Cグループに含ませる処理を行って
いる。EXPANDされなかったポイントD1〜D3
は,ファンアウト数,総配線長の制限を考慮した新たな
グルーピングを試みる。この例では,図5(B)に示す
ように,新たにDグループが作成され,ポイントD1〜
D3の接続がなされている。
【0035】事前にEXPAND対象のファンアウト・
グループを制限する例を説明する。図5(A)に示す変
更前の回路において,各グループA,B,Cに対して,
EXPAND処理の対象にするかしないかのマークを与
えておく。この例で,もしCグループに対象外のマーク
が与えられている場合には,ポイントC3は,Cグルー
プに取り込まれず,別のグループに取り込まれる。この
ように対象外マークを指定してEXPANDされるグル
ープを限定することにより,分配系付加回路の変更を局
所化することができる。
【0036】図6は,付加定型回路の抽出例を示す。図
6(A)は,図4に示す回路において,リピーター・ゲ
ートを追加および削除した回路例を示している。分配系
付加回路が図4に示すように自動配線された後,余分な
リピーター・ゲートの削除または不足するリピーター・
ゲートの追加により,図6(A)示すように変更される
場合がある。さらに,この回路の分配先ポイントに設計
変更のための増減があった場合,分配系付加回路を再度
発生しなおす必要がある。
【0037】このとき,追加・削除があったリピーター
・ゲートを設計変更後の付加回路に反映させるために,
図6(B)に示すように,図6(A)の点線部分(未使
用部分)を含めた付加回路を抽出する。これを設計変更
後の分配系付加回路の発生において,付加定型回路とし
て使用する。
【0038】また,分配系の比較に基づいて付加定型回
路を作成する場合,まず,図6(A)に示すような回路
から分配系を取り出す。この取り出しの際には図示の点
線部分を取り出す必要はない。図6(C)は,この取り
出し後の分配系付加回路を示している。ここで,図3に
示す元の付加定型回路と,図6(C)に示す取り出し後
の分配系付加回路とを比較して,追加および削除された
リピーター・ゲートを認識する。図6(C)では,1つ
のリピーター・ゲートが追加されており,1つのリピー
ター・ゲートが削除されている。この差分を比較の元に
なった図3に示す回路に足すことにより,図6(B)に
示す付加回路が得られるので,これを設計変更後の分配
系付加回路の発生において,付加定型回路として使用す
る。
【0039】次に,本発明の実施例について,さらに詳
しく説明する。図7は本発明の実施例の処理説明図,図
8は本発明の実施例を説明するための論理回路の設計変
更の例を示す図,図9は本発明の実施例における拡張処
理説明図である。
【0040】例えば,図8(A)に示すような旧論理回
路データに対して,図8(B)に示すような論理変更が
あったとする。図8(A)においてA1,A2,A3,
B1,B2,B3,C1,C2は旧論理回路データでの
分配ポイントであり,同図に示される回路部分は,分配
ポイントに対して付加された回路である。
【0041】図8(B)に示す回路におけるA1,A
2,A3,B1,B2,B3,C1,C2は,新・旧論
理回路データで同じ分配ポイントを示し,N1,N2,
N3,N4は,新論理回路データで追加された新規分配
ポイントを示す。なお,図8(B)では,旧論理回路デ
ータでの分配ポイントに対して付加された回路部分のみ
を示しており,新論理回路データで追加された新規分配
ポイントに対する付加回路はまだ決定されていない状態
である。
【0042】図7に示すステップ70では,図8(A)
に示すような旧論理回路データを,図1に示す旧論理回
路データ格納部11から読み込む。そして,ステップ7
1により,分配ポイント情報(A1,A2,…,C2)
を抽出する。また,ステップ72により,図8(B)に
示すような新論理回路データを,図1に示す新論理回路
データ格納部10から読み込み,同様にステップ73に
より,分配ポイント情報を抽出する。
【0043】次に,ステップ74により新旧分配ポイン
ト情報を比較する。分配ポイントA1,A2,A3,B
1,B2,B3,C1,C2が一致し,分配ポイントN
1,N2,N3,N4が一致しない。ステップ75の判
定により,一致する分配ポイントについては,ステップ
76の処理によって旧分配ポイントを流用し,接続ポイ
ントの対応付けを行う。一致しない分配ポイントについ
ては,ステップ77により,既存のファンアウト・グル
ープへの組み入れが可能かを判定し,可能であれば,ス
テップ78による拡張処理を実施し,可能でなければ,
ステップ79により新グループの作成を行う。
【0044】ステップ80の判定により,すべての分配
ポイントに対する処理が終了するまで,ステップ74〜
79を繰り返す。終了したならば,ステップ81によ
り,図1に示す付加定型回路格納部22から得た付加定
型回路について,トレース開始ポイントを設定し,付加
回路の使用部分を決定するための回路トレースを行う。
そして,付加回路使用部分を抽出し,分配系付加回路デ
ータの変更を行い,ステップ82により付加回路付き新
論理回路データを作成する。その結果を図1に示す付加
回路付き新論理回路データ格納部20に格納する。
【0045】付加定型回路の変更は,例えば図7(B)
に示すステップ90により,旧論理回路データを読み込
み,ステップ91により付加定型回路を抽出し,ステッ
プ92により,前述した方法などを用いて付加定型回路
格納部22に記憶している付加定型回路データを更新す
ることによって行う。
【0046】図8の回路に対するステップ78の拡張処
理を中心とした処理を,図9に示す処理手続きに従って
説明する。図9に示す文(1) は,EXPAND処理の開
始を示す。文(2) は,設計変更前の分配先のポイントの
集合Oを定義する文であり,図8(A)の旧論理回路デ
ータでは,集合Oは次のように定義される。
【0047】O={A1,A2,A3,B1,B2,B
3,C1,C2} ところで,A1,A2,A3は,1つの分配ゲートから
分配を受けているので,同じグループに属している。こ
のグループの番号を0とし,同じようにB1,B2,B
3のグループの番号を1とし,C1,C2のグループの
番号を2とする。この集合Oの要素の名前をOj,g
し,jは集合O内の要素に順番に与えた番号,gはグル
ープの名前とする。これにより,集合Oは次のように一
般化されて表される。
【0048】O={O0,0 ,O1,0 ,O2,0 ,O3,1
4,1 ,O5,1 ,O6,2 ,O7,2 } この集合Oが,文(2) によって定義される集合である。
さらに,設計変更後の分配先のポイントの集合Sは,図
8(B)の新論理回路データでは,次のように定義され
る。
【0049】S={A1,A2,A3,B1,B2,B
3,C1,C2,N1,N2,N3,N4} この集合S内の要素の名前を変更して,次のように一般
化する。ここで,要素Sj,g,determ=pのjは,集合S内
の要素に0から順番に与えた番号であり,gは,分配グ
ループの名前である。まだどのグループにも属していな
い場合には,gをNULLとする。そして,gがNUL
Lのとき,determ=0とする。これはどのグルー
プにも属していないことを示す。gがNULL以外のと
きはdeterm=1とし,何らかのグループに属して
いることを示す。そこで,まずjの値だけを決めた集合
Sの初期状態は,次のようになる。
【0050】S={S0,NULL,determ=0 ,S
1,NULL,determ=0 ,S2,NULL,determ=0 ,S
3,NULL,determ=0 ,S4,NULL,determ=0 ,S
5,NULL,determ=0 ,S6,NULL,determ=0 ,S
7,NULL,determ=0 ,S8,NULL,determ=0 ,S
9,NULL,determ=0 ,S10,NULL,determ=0,S
11,NULL,determ=0 } この集合Sが図9の文(3) によって定義される。
【0051】文(4) 〜文(7) の処理は,新・旧分配ポイ
ントが一致するものを探し出し,対応付ける処理であ
る。文(4) 〜文(7) を実行した結果は,次のようにな
る。例えば分配ポイントA1は,集合Oでは要素O0,0
であり,集合Sでは要素S 0,NULL,determ=0 であるか
ら,集合Sでの分配ポイントA1は,S0,0,determ=0
変わる。
【0052】S={S0,0,determ=1,S1,0,determ=1
2,0,determ=1,S3,1,determ=1,S4,1,determ=1,S
5,1,determ=1,S6,2,determ=1,S7,2,determ=1,S
8,NULL,determ=0,9,NULL,determ=0 ,S
10,NULL,determ=0,S11,NULL,determ=0 } 文(8) 以降では,分配グループの決まっていない分配ポ
イントの処理を行っている。文(8) の集合{S
j,NULL,determ=0 ∈S}は,まだ分配グループが決まっ
ていない分配ポイントの集合を表している。この文(8)
のWHILEループは,分配グループが決まっていない
分配ポイントがある間,繰り返し実行されることを意味
している。
【0053】文(9) での集合{g|Sj,g,determ=0
S}は,上の例では{0,1,2}となる。したがっ
て,この例では,文(9) のforループは,x=0,x
=1,x=2と3回繰り返すループとなっている。
【0054】文(10)の集合Ax は,文(9) でのループ変
数xが例えば0のときは,A0 となり,次のようにな
る。 A0 ={S0,0,determ=1,S1,0,determ=1,S
2,0,determ=1} また,文(11)の集合Bは,次のようになる。
【0055】B ={S8,NULL,determ=0 ,S
9,NULL,determ=0,10,NULL,determ=0,S
11,NULL,determ=0 } この集合Bは,分配グループに属していない分配ポイン
トの集合である。
【0056】文(12)の|B|は,集合Bの要素の数を表
す。したがって,上の例では4である。すなわち,文(1
2)は,分配グループに属していない分配ポイント数だけ
forループで回ることになる。
【0057】文(13)の集合Tは,文(9) のxが0で,文
(12)のiが0の場合には,次のようになる。 T ={S8,NULL,determ=0 } こうなるのは,集合A0 ,すなわちA1,A2,A3の
グループに最も近い分配ポイントがN1であるからであ
る。
【0058】文(14)では,集合A0 の分配ポイントに分
配しているゲートが,集合Tの分配ポイントにも分配す
る場合にファンアウトの制限を越えないかをチェックす
る。もし,制限を越えていない場合には,次の文(16)で
集合A0 の分配ポイントに分配しているゲートが集合T
の分配ポイントにも分配する場合のスタイナー木を作成
し,木の大きさをrに代入する。このrと余裕分のαの
合計が線長制限値を越えない場合に, 集合Tの分配ポイ
ントを集合A0 に含めてしまうという処理を,文(18)〜
(20)で行う。
【0059】このような拡張処理は一例であり,もちろ
ん種々の変更による本発明の実施は可能である。
【0060】
【発明の効果】以上説明したように,本発明によれば,
論理回路が設計変更された場合に,自動発生される分配
系付加回路の変更部分をできるだけ少なくすることが可
能になる。また,分配系付加回路の変更部分を局所化す
ることが可能になる。さらにまた,一度発生された分配
系付加回路に,リピーター・ゲートの追加または削除等
があった場合でも,その後の一部設計変更に対して再度
分配系付加回路を自動発生するときには,前のリピータ
ー・ゲートの追加・削除等をそのまま反映させることが
可能になる。
【0061】したがって,設計変更が生じた場合に,前
の結果をあまり変えることなく,分配系付加回路を発生
させることができ,設計工程を大幅に短縮することがで
きるようになる。
【図面の簡単な説明】
【図1】本発明の原理ブロック図である。
【図2】本発明の実施例におけるポイント情報の例を示
す図である。
【図3】本発明の実施例における付加定型回路の例を示
す図である。
【図4】本発明の実施例における分配系を組み込んだ回
路の例を示す図である。
【図5】本発明の実施例における分配系付加回路の発生
例を示す図である。
【図6】本発明の実施例における付加定型回路の抽出例
を示す図である。
【図7】本発明の実施例の処理説明図である。
【図8】本発明の実施例を説明するための論理回路の設
計変更の例を示す図である。
【図9】本発明の実施例における拡張処理説明図であ
る。
【図10】従来の設計変更技術説明図である。
【符号の説明】
10 新論理回路データ格納部 11 旧論理回路データ格納部 12 新分配ポイント抽出部 13 旧分配ポイント抽出部 14 分配ポイント比較部 15 接続ポイント対応付け部 16 分配系付加回路変更部 17 拡張処理部 18 新グループ作成部 20 付加回路付き新論理回路データ格納部 21 付加定型回路更新部 22 付加定型回路格納部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 設計後の論理回路に自動的に分配系の回
    路を付加する論理回路設計支援システムにおける設計変
    更後の分配系付加回路自動発生処理方式において,設計
    変更後の新たな分配系付加回路が接続される前の新論理
    回路データから,分配系付加回路で与える信号を分配す
    るポイントを抽出する新分配ポイント抽出手段(12)と,
    設計変更前の旧論理回路データから,分配系付加回路で
    与える信号を分配するポイントを抽出する旧分配ポイン
    ト抽出手段(13)と,前記新論理回路における分配ポイン
    トと前記旧論理回路における分配ポイントとを照合する
    分配ポイント比較手段(14)と,前記新論理回路と前記旧
    論理回路との間で一致する分配ポイントについて,その
    旧論理回路の分配ポイントに対する分配系付加回路の接
    続を,その新論理回路の分配ポイントに対する分配系付
    加回路の接続に対応付ける接続ポイント対応付け手段(1
    5)と,前記新論理回路において追加された分岐ポイント
    に対して信号を分配するように,前記旧論理回路におけ
    る分配系付加回路の一部に変更を加える分配系付加回路
    変更手段(16)と,変更された分配系付加回路を前記新論
    理回路に付加し,付加回路付き新論理回路データを生成
    する分配系付加回路付加手段(19)とを備えたことを特徴
    とする分配系付加回路自動発生処理方式。
  2. 【請求項2】 請求項1記載の分配系付加回路自動発生
    処理方式において,前記分配系付加回路変更手段(16)
    は,前記新論理回路で追加された分配ポイントについ
    て,前記旧論理回路における分配ポイントのファンアウ
    ト・グループを拡張し,所定の接続制限を満たすファン
    アウト・グループに取り込む拡張処理手段(17)と,前記
    拡張処理手段(17)でどの分配ポイントのファンアウト・
    グループにも取り込まれなかった分配ポイントについ
    て,所定の接続制限を満たす新しいファンアウト・グル
    ープを作成し,そのグループに分配ポイントを割り当て
    る新グループ作成手段(18)とを備えたことを特徴とする
    分配系付加回路自動発生処理方式。
  3. 【請求項3】 請求項2記載の分配系付加回路自動発生
    処理方式において,前記拡張処理手段(17)は,あらかじ
    め拡張処理の対象外として指定されたファンアウト・グ
    ループについては,前記新論理回路で追加された分配ポ
    イントを組み入れないように抑止する手段を持つことを
    特徴とする分配系付加回路自動発生処理方式。
  4. 【請求項4】 請求項1,請求項2または請求項3記載
    の分配系付加回路自動発生処理方式において,設計され
    た論理回路に付加する定型的な分配系付加回路の情報を
    記憶する付加定型回路格納手段(22)と,設計前の旧論理
    回路データから,分配系付加回路の情報を抽出し,その
    抽出した情報に基づいて前記付加定型回路格納手段(22)
    が記憶する定型的な分配系付加回路の情報を更新する付
    加定型回路更新手段(21)とを備えたことを特徴とする分
    配系付加回路自動発生処理方式。
  5. 【請求項5】 請求項4記載の分配系付加回路自動発生
    処理方式において,前記付加定型回路格納手段(22)が記
    憶する定型的な分配系付加回路の情報は,設計された論
    理回路において使用されない回路部分の情報を含み,前
    記分配系付加回路変更手段(16)においてその未使用回路
    部分を利用可能にしたことを特徴とする分配系付加回路
    自動発生処理方式。
JP5153170A 1993-06-24 1993-06-24 分配系付加回路自動発生処理方式 Withdrawn JPH0721229A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5153170A JPH0721229A (ja) 1993-06-24 1993-06-24 分配系付加回路自動発生処理方式
US08/226,867 US5610830A (en) 1993-06-24 1994-04-13 Automatic generation system for an additional circuit provided in a logic circuit design support system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5153170A JPH0721229A (ja) 1993-06-24 1993-06-24 分配系付加回路自動発生処理方式

Publications (1)

Publication Number Publication Date
JPH0721229A true JPH0721229A (ja) 1995-01-24

Family

ID=15556589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5153170A Withdrawn JPH0721229A (ja) 1993-06-24 1993-06-24 分配系付加回路自動発生処理方式

Country Status (2)

Country Link
US (1) US5610830A (ja)
JP (1) JPH0721229A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8984926B2 (en) 2009-04-06 2015-03-24 Amida A/S Machine for the expansion of pipes

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6044209A (en) * 1997-09-15 2000-03-28 International Business Machines Corporation Method and system for segmenting wires prior to buffer insertion
US7036104B1 (en) 1999-12-06 2006-04-25 International Business Machines Corporation Method of and system for buffer insertion, layer assignment, and wire sizing using wire codes
JP4777834B2 (ja) * 2006-06-29 2011-09-21 富士通株式会社 論理図面表示方法、プログラム及び装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4635208A (en) * 1985-01-18 1987-01-06 Hewlett-Packard Company Computer-aided design of systems
US4754408A (en) * 1985-11-21 1988-06-28 International Business Machines Corporation Progressive insertion placement of elements on an integrated circuit
JPH02236779A (ja) * 1989-03-10 1990-09-19 Nec Corp スキャンパス接続方式
US5253181A (en) * 1989-04-27 1993-10-12 Kawasaki Steel Corporation Programmable one-board computer, and methods of verification of logic circuit and alteration to actual circuit using the programmable one-board computer
US5231590A (en) * 1989-10-13 1993-07-27 Zilog, Inc. Technique for modifying an integrated circuit layout
US5132974A (en) * 1989-10-24 1992-07-21 Silc Technologies, Inc. Method and apparatus for designing integrated circuits for testability
US5367468A (en) * 1990-02-21 1994-11-22 Kabushiki Kaisha Toshiba Design aid method and design aid apparatus for integrated circuits
JP2516703B2 (ja) * 1990-09-26 1996-07-24 株式会社日立製作所 論理自動生成方法および論理自動生成システム
JP2695078B2 (ja) * 1991-06-10 1997-12-24 株式会社東芝 データ処理装置クロック信号の分配方法
US5402356A (en) * 1992-04-02 1995-03-28 Vlsi Technology, Inc. Buffer circuit design using back track searching of site trees

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8984926B2 (en) 2009-04-06 2015-03-24 Amida A/S Machine for the expansion of pipes

Also Published As

Publication number Publication date
US5610830A (en) 1997-03-11

Similar Documents

Publication Publication Date Title
US7555739B1 (en) Method and apparatus for maintaining synchronization between layout clones
US6530073B2 (en) RTL annotation tool for layout induced netlist changes
US6298319B1 (en) Incremental compilation of electronic design for work group
US7111269B2 (en) Comparison of two hierarchical netlist to generate change orders for updating an integrated circuit layout
US5719783A (en) Method and apparatus for performing timing analysis on a circuit design
US7890909B2 (en) Automatic block composition tool for composing custom blocks having non-standard library cells in an integrated circuit design flow
US6957407B2 (en) Method and apparatus for detail routing using obstacle carving around terminals
US6334205B1 (en) Wavefront technology mapping
US5436849A (en) Incremental logic synthesis system for efficient revision of logic circuit designs
JPS60142771A (ja) 論理回路デ−タ作成方法
JP2002110797A (ja) クロック配線の設計方法
US5909374A (en) System and method for verifying logic circuit based on signal line set affecting internal signal
US6834379B2 (en) Timing path detailer
JPH0721229A (ja) 分配系付加回路自動発生処理方式
JP4015807B2 (ja) タイミングドリブンレイアウト手法
US7380231B2 (en) Wire spreading through geotopological layout
JP2001125937A (ja) 半導体集積回路装置のレイアウト設計システム、半導体集積回路装置のレイアウト設計方法、およびそのシステムにおける各手段をもしくはその方法における各工程をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
JP4365274B2 (ja) 集積回路設計システム、方法及びプログラム
US6434728B1 (en) Activation path simulation equipment and activation path simulation method
JPH07334532A (ja) 配線容量値抽出装置
JP2872216B1 (ja) マクロの設計方法
JP3080037B2 (ja) 論理シミュレーション用モデルの作成方法
US7188324B1 (en) Assertion morphing in functional verification of integrated circuit design
JP3129297B2 (ja) 半導体装置の回路設計方法及びそのプログラムを記憶した記憶媒体
CN117764024A (zh) 一种基于h树的时钟树综合优化方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000905