JPH07203556A - Multiplex transmitter - Google Patents
Multiplex transmitterInfo
- Publication number
- JPH07203556A JPH07203556A JP5354551A JP35455193A JPH07203556A JP H07203556 A JPH07203556 A JP H07203556A JP 5354551 A JP5354551 A JP 5354551A JP 35455193 A JP35455193 A JP 35455193A JP H07203556 A JPH07203556 A JP H07203556A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- buffer
- node
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、例えば車両などに用い
られる複数のノードを具備した多重伝送装置に関し、特
にノード内のバッファの数の削減に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multiplex transmission apparatus having a plurality of nodes used in, for example, a vehicle, and more particularly to reducing the number of buffers in a node.
【０００２】[0002]
【従来の技術】配線の簡素化のために、共通の通信線に
複数のノードを接続し、これらのノードの夫々に、コン
トローラや、スイッチ類や、ランプ類や、補器類などを
接続することが提案されている（例えば、特開平３−１
４８９３６）。2. Description of the Related Art To simplify wiring, a plurality of nodes are connected to a common communication line, and a controller, switches, lamps, auxiliary devices, etc. are connected to each of these nodes. Has been proposed (for example, Japanese Patent Laid-Open No. 3-1
48936).
【０００３】[0003]
【発明が解決しようとする課題】このような多重通信シ
ステムのノードでは、通信制御を行なう制御ユニットと
データ処理を専門に行なうデータ処理ユニット別個に設
け、更に、受信用のバッファと送信用のバッファを独立
して設け、データを受信するときは受信用バッファに、
送信するときは送信用バッファにデータを格納してい
た。これは、通信線からのデータの受信や、データ処理
ユニットからの送信データの発生が非同期に発生するた
めである。In a node of such a multiplex communication system, a control unit for controlling communication and a data processing unit for specialized data processing are separately provided, and further, a receiving buffer and a transmitting buffer are provided. Is provided independently, and when receiving data in the receiving buffer,
When sending, data was stored in the sending buffer. This is because reception of data from the communication line and generation of transmission data from the data processing unit occur asynchronously.
【０００４】このようにバッファを受信用と送信用に別
個に設けることは、ノードの数が多い場合にはコスト上
昇の要因になる。バッファの数を１つにすると、コスト
削減には寄与するものの、送信と受信の同期を取らなけ
ればならず、その調停時間によって、受信があるいは送
信が待たされてしまうこともある。The provision of separate buffers for reception and transmission as described above causes a cost increase when the number of nodes is large. Although the use of one buffer contributes to cost reduction, the transmission and the reception must be synchronized, and the arbitration time may cause the reception or the transmission to be delayed.
【０００５】[0005]
【課題を解決するための手段】そこで、本発明の目的
は、送信用と受信用バッファを兼用にしても、データの
破壊が起こらないような多重伝送装置を提案する。上記
課題を達成するための本発明の構成は、通信制御を行な
う通信制御ユニットと通信を介して授受されるデータを
処理するデータ処理ユニットとを各々具備してなるノー
ドを複数共通の通信線に接続してなる多重伝送装置にお
いて、ノード間において授受されるフレームは少なくと
も１つのフレームデータを含み、１つのフレームデータ
は前記複数のノードのなかの特定の１つのノードによっ
てのみ生成されるように設定された前記複数のノードを
有する多重伝送装置であって、前記ノードの各々の通信
制御ユニットは、前記フレームを前記通信線との間で送
受信するために各フレームデータ毎に区分されたバッフ
ァと、前記通信線からデータフレームを受信したとき
は、このバッファにそのフレームを書き込むように前記
バッファを制御し、前記データ処理ユニットが送信用フ
レームデータを生成したときは、この送信用フレームデ
ータを前記バッファ中のこの送信用フレームデータに割
り当てられた位置に書き込むように前記バッファを制御
する制御手段と、を備えたことを特徴とする。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to propose a multiplex transmission apparatus in which data destruction does not occur even if the transmission buffer and the reception buffer are both used. The configuration of the present invention to achieve the above-mentioned object is to provide a node having a communication control unit for performing communication control and a data processing unit for processing data exchanged via communication on a plurality of common communication lines. In a connected multiplex transmission device, a frame transmitted and received between nodes includes at least one frame data, and one frame data is set to be generated only by a specific one of the plurality of nodes. In the multiplex transmission device having the plurality of nodes, each communication control unit of the nodes, a buffer divided for each frame data for transmitting and receiving the frame to and from the communication line, When receiving a data frame from the communication line, control the buffer to write the frame to this buffer When the data processing unit generates the transmission frame data, the control means for controlling the buffer so as to write the transmission frame data in the position assigned to the transmission frame data in the buffer. It is characterized by having.
【０００６】本発明のノードは、ノード間において授受
されるフレームは少なくとも１つのフレームデータを含
み、１つのフレームデータは前記複数のノードのなかの
特定の１つのノードによってのみ生成されるように設定
されている。従って、フレームデータを生成するノード
のみが、そのデータを送受信バッファに書き込むとき
は、そのデータに対応する位置のみを更新するので、フ
レーム中の他のデータ部分は破壊されることはない。In the node of the present invention, the frame transmitted and received between the nodes includes at least one frame data, and one frame data is set to be generated only by a specific one of the plurality of nodes. Has been done. Therefore, when only the node that generates the frame data writes the data in the transmission / reception buffer, only the position corresponding to the data is updated, so that other data portions in the frame are not destroyed.
【０００７】[0007]
【実施例】以下、本発明の実施例について添付図面を参
照しながら詳細に説明する。この実施例は、本発明の多
重通信装置を自動車の多重通信システムにて起用したも
のである。 〈システム構成〉図１は、この多重通信システムに用い
られる伝送フレームのフォーマットを示すものである。
このフレームは、SOM(start of message)とEOM(end of
message)によって区切られる。PRはこのフレームの伝送
上の優先順序を規定するプライオリテイフィールド、TY
PEはこのフレームのタイプを示すフィールド、IDはこの
フレームの受信先を規定するフィールド、D0〜D3はデー
タの格納部分、CRCはエラーチェックコードを格納する
フィールド、ACK1〜ACKnは受信先からのacknowledgeビ
ットを格納するフィールドである。Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. In this embodiment, the multiplex communication device of the present invention is used in a multiplex communication system of an automobile. <System Configuration> FIG. 1 shows a format of a transmission frame used in this multiplex communication system.
This frame includes SOM (start of message) and EOM (end of message).
delimited by message). PR is a priority field, TY, which specifies the priority order of transmission of this frame.
PE is a field that indicates the type of this frame, ID is a field that defines the receiver of this frame, D 0 to D 3 are the data storage parts, CRC is a field that stores an error check code, and ACK 1 to ACK n are the reception This is a field for storing the acknowledge bit from the beginning.
【０００８】IDフィールドは所謂機能アドレスを意味す
る。即ち、１つの値によって複数のノードを受信先とし
て指定することができる。また、１つのフレームは４つ
までのデータ（Ｄ0〜Ｄ3）を送受信することができる。
図２は、本システムに用いられているノードの典型的な
構成を示す。即ち、ノード１００は、基本的にＣＳＭＡ
／ＣＤ方式の通信を行なう通信ＩＣ１０１と、ＩＣ１０
１が受け取ったデータの処理、あるいはＩＣ１０１が送
信すべきデータの準備を行なうＣＰＵ１０２と、バッテ
リ電源から直流電圧を生成する電源１０３とからなる。The ID field means a so-called functional address. That is, a single value can specify a plurality of nodes as recipients. Further, one frame can transmit / receive up to four data (D 0 to D 3 ).
FIG. 2 shows a typical configuration of a node used in this system. That is, the node 100 is basically a CSMA.
/ CD communication IC 101 and IC 10 for performing communication
1 includes a CPU 102 that processes data received by the IC 1 or prepares data to be transmitted by the IC 101, and a power supply 103 that generates a DC voltage from a battery power supply.
【０００９】本システムでは、あるノードが送信した１
つの送信フレームに対して、他の全てのノードのＩＣ１
０１は、そのフレームをエラー無しで受信したかぎりに
おいては、夫々ACKビットを返さねばならないものと決
められている。送信元のノードは、フレームを送信した
後に、全てのACKビットを調べ、返答していないノード
があればそのフレームを再送する。In this system, 1 sent by a node
IC1 of all other nodes for one transmission frame
01 is determined to have to return the ACK bit, respectively, as long as the frame is received without error. After transmitting the frame, the transmission source node checks all ACK bits, and retransmits the frame if there is a node that has not responded.
【００１０】ある特定ノードに対する再送回数が所定回
数をオーバすれば、その特定ノードは故障と判断され
る。図３は、実施例の多重通信ネットワークの構成を示
す。このネットワークの例では、Ａ，Ｂ，Ｃ，Ｄの４つ
のノードが一本の通信線に接続されている。ノードＡに
は２つのモータＭ2，Ｍ3とスイッチＳＷ1とが接続され
ている。ノードＡには２つのモータＭ2，Ｍ3とスイッチ
ＳＷ1とが接続されている。ノードＢにはモータＭ1とス
イッチＳＷ2とが接続されている。ノードＣにはモータ
Ｍ1とスイッチＳＷ3とが接続されている。ノードＤには
モータＭ1が接続されている。If the number of retransmissions to a particular node exceeds a predetermined number, it is determined that the particular node is out of order. FIG. 3 shows the configuration of the multiplex communication network of the embodiment. In the example of this network, four nodes A, B, C and D are connected to one communication line. Two motors M 2 and M 3 and a switch SW 1 are connected to the node A. Two motors M 2 and M 3 and a switch SW 1 are connected to the node A. The motor M 1 and the switch SW 2 are connected to the node B. A motor M 1 and a switch SW 3 are connected to the node C. The motor M 1 is connected to the node D.
【００１１】図４は、図３のシステムで用いられるデー
タフレームの例を示す。図４の例では、スイッチの状態
とモータをオンすべきか否かの指示が含まれる。ID=1の
フレームは、スイッチ１がオンされ、モータ１がオンさ
れることを指示する。ID=2のフレームは、スイッチ２が
オンされ、モータ２がオンされることを指示する。ID=3
のフレームは、スイッチ３がオンされ、モータ３がオン
されることを指示する。FIG. 4 shows an example of a data frame used in the system of FIG. In the example of FIG. 4, the state of the switch and an instruction as to whether or not the motor should be turned on are included. The frame of ID = 1 indicates that the switch 1 is turned on and the motor 1 is turned on. The frame of ID = 2 indicates that the switch 2 is turned on and the motor 2 is turned on. ID = 3
Frame indicates that the switch 3 is turned on and the motor 3 is turned on.
【００１２】また、ノードＡのＣＰＵは、ID=2またはID
=3のフレームを受信するように設定されている。ノード
ＢのＣＰＵは、ID=1のフレームを受信するように設定さ
れている。ノードＣのＣＰＵは、ID=1のフレームを受信
するように設定されている。ノードＤのＣＰＵは、ID=1
のフレームを受信するように設定されている。ノードＡ
のスイッチＳＷ１がオンされると、ノードＢ，ノード
Ｃ，ノードＤのモータが起動される。従って、スイッチ
ＳＷ１がオンされたことを報知するとともにモータ１を
オンすべきことを示すフレーム（ID=1）は、ノードＡか
らノードＢ，ノードＣ，ノードＤの夫々の通信ＩＣを介
して夫々のＣＰＵに渡される。Further, the CPU of the node A has ID = 2 or ID
It is set to receive = 3 frames. The CPU of node B is set to receive the frame with ID = 1. The CPU of node C is set to receive the frame with ID = 1. The CPU of node D has ID = 1
Is set to receive frames. Node A
When the switch SW1 of 1 is turned on, the motors of the nodes B, C and D are activated. Therefore, the frame (ID = 1) notifying that the switch SW1 is turned on and indicating that the motor 1 should be turned on is transmitted from the node A through the respective communication ICs of the node B, the node C, and the node D, respectively. Passed to the CPU.
【００１３】ノードＢのスイッチＳＷ２がオンされる
と、ノードＡのモータＭ２が起動される。従って、スイ
ッチＳＷ２がオンされたことを報知するとともにモータ
２がオンされるべきことを示すフレーム（ID=2）は、ノ
ードＢからノードＡの通信ＩＣを介してそのＣＰＵに渡
される。また、ノードＣのスイッチＳＷ３がオンされる
と、ノードＡのモータＭ３が起動される。従って、スイ
ッチＳＷ３がオンされたことを報知するとともにモータ
３がオンされるべきことを示すフレーム（ID=3）は、ノ
ードＣからノードＡの通信ＩＣを介してそのＣＰＵに渡
される。When the switch SW2 of the node B is turned on, the motor M2 of the node A is activated. Therefore, the frame (ID = 2) notifying that the switch SW2 is turned on and indicating that the motor 2 should be turned on is passed from the node B to the CPU via the communication IC of the node A. When the switch SW3 of the node C is turned on, the motor M3 of the node A is activated. Therefore, the frame (ID = 3) notifying that the switch SW3 is turned on and indicating that the motor 3 should be turned on is passed from the node C to the CPU via the communication IC of the node A.
【００１４】図１，図３，図４から明らかなように、フ
レーム中の１つのデータはその生成元のノードは必ず１
つである。このことは、あるノードのＣＰＵがデータを
生成しようとしているときは、それと同じデータが他の
ノードによって生成されて、このノードに送られてくる
ことはないことを意味する。換言すれば、あるデータを
生成するノードにおいては、そのデータについての競合
が発生することはないのである。このことは、ノードに
おいて送信バッファと受信バッファとを共有化できるこ
とを意味する。即ち、あるノードにおいて、そのノード
が生成元であるデータについて、そのノードのＣＰＵが
そのデータを更新しようとしたときにのみ、その部分の
データをバッファにおいて更新するようにすれば、デー
タの衝突は発生しないからである。As is clear from FIGS. 1, 3 and 4, one node in a frame always has one node as its origin.
Is one. This means that when the CPU of a node is trying to generate data, the same data will not be generated by another node and sent to this node. In other words, in a node that generates certain data, there will be no competition for that data. This means that the node can share the transmission buffer and the reception buffer. That is, in a certain node, with respect to the data that is the generation source of the node, if the CPU of the node updates the data of the part only in the case where the CPU of the node attempts to update the data, the data collision is prevented. This is because it does not occur.
【００１５】図５は、図２の通信用ＩＣを更に詳細に示
したものである。この通信ＩＣ１０１の特徴は、 ：IDの種類に応じた数の転送バッファ２０１を有す
る。転送バッファ２０１は、各ID毎に、４つのデータレ
ジスタ(DATA0〜DATA3)と、４つのフラグレジスタ(V/IV0
〜V/IV3)が設けられている。 ：IDの種類に応じた数のV/IV計算部２０２を有する。 ：IDの種類に応じた数の送受信バッファ２０３を有す
る。個々の送受信バッファ２０３は、図１に示したフォ
ーマットを有する、即ち、データ部分のほかに、プライ
オリテイフィルド、TYPEフィルド、IDフィルドを有す
る。しかしながら、V/IVフィールドは不要である。 ：ＦＩＦＯ型受信バッファ２０７を有する。FIG. 5 shows the communication IC of FIG. 2 in more detail. The communication IC 101 has the following features: It has a number of transfer buffers 201 according to the type of ID. The transfer buffer 201 includes four data registers (DATA0 to DATA3) and four flag registers (V / IV0) for each ID.
~ V / IV 3) are provided. : It has the number of V / IV calculation units 202 according to the type of ID. : It has the number of transmission / reception buffers 203 according to the type of ID. Each transmission / reception buffer 203 has the format shown in FIG. 1, that is, it has a priority field, a TYPE field, and an ID field in addition to the data part. However, the V / IV field is unnecessary. : It has a FIFO type reception buffer 207.
【００１６】転送バッファ２０１の動作を説明する。Ｃ
ＰＵ１０２が、あるIDの、例えばDATA２の変更を行なう
ときは、対応するDATA2のデータレジスタを変更すると
共に、対応するフラグレジスタV/IV2をデータが変更さ
れたことを示すべく１とする。図６，図７は、V/IV計算
部２０２の詳細な構成を示す。図６は送信時における転
送バッファ２０１からバッファ２０３への書き込み制御
を、図７は受信時におけるバスインタフェース２０８か
ら受信バッファ２０３への書き込み制御を示す。The operation of the transfer buffer 201 will be described. C
When the PU 102 changes a certain ID, for example, DATA2, it changes the corresponding data register of DATA2 and sets the corresponding flag register V / IV2 to 1 to indicate that the data has been changed. 6 and 7 show the detailed configuration of the V / IV calculation unit 202. 6 shows write control from the transfer buffer 201 to the buffer 203 during transmission, and FIG. 7 shows write control from the bus interface 208 to the receive buffer 203 during reception.
【００１７】図６において特徴的なことは、バッファ２
０３への書き込みは、フラグレジスタV/IVが１であるも
ののみがなされるということである。従って、もしＣＰ
Ｕ１０２が例えばDATA2を生成することがないものであ
るとすれば、V/IV2は１になることはないから、受信バ
ッファ２０３の対応するDATA2は変更されることはな
い。このDATA2は他のノードによって更新されるべきも
ので、このノードによって変更されてはならないので、
図６の制御回路は送信時におけるデータの保全を確実に
行なうことができる。A characteristic of FIG. 6 is that the buffer 2
Writing to 03 means that only those whose flag register V / IV is 1 are made. Therefore, if CP
If U102 does not generate DATA2, for example, V / IV2 never becomes 1, so that the corresponding DATA2 of the reception buffer 203 is not changed. This DATA2 should be updated by other nodes and should not be modified by this node,
The control circuit shown in FIG. 6 can ensure the data integrity during transmission.
【００１８】また図７において、受信インタフェース２
０８から受信バッファ２０３にデータが書き込まれるの
は、対応するIDが一致するもののみがなされるようにな
っている。対応するV/IVが０であるDATAとは、ＣＰＵ１
０２が変更することはないデータである。これによっ
て、受信時におけるデータの保全性が確保される。この
ように、受信時と送信時において、送受信バッファ２０
３への書き込みを制御すると、ノードがそのノード以外
の他のノードが生成するデータを破壊することがなくな
る。従って、図８に示すように、通信回線上に乗るデー
タは、常に真に更新すべきノードによって最新に更新さ
れたデータを反映するものとなる。Further, in FIG. 7, the reception interface 2
From 08, data is written to the reception buffer 203 only when the corresponding IDs match. DATA whose corresponding V / IV is 0 means CPU1
02 is data that does not change. This ensures the integrity of the data when it is received. In this way, the transmission / reception buffer 20 is used during reception and transmission.
Controlling the write to 3 prevents the node from destroying data generated by other nodes than that node. Therefore, as shown in FIG. 8, the data on the communication line always reflects the data updated most recently by the node that should be truly updated.
【００１９】ところで、図６，図７のように送受信バッ
ファ２０３を制御すると、一度に多くのフレームを受信
する必要があるときは、却って、バッファ２０３の数が
多くなってしまうことになる。一度に多くのフレームを
受信する必要があるときとは、ノードがリセットされた
場合などである。あるノードがリセットされると、その
ノードは他のノードが供給すべき情報を一切失うから、
それらの情報を他のノードから改めて送ってもらわなけ
ればならないからである。サイクリック型の頻繁に発生
するフレームには送受信バッファ２０３を、ＦＩＦＯ型
バッファ２０７はイベント型の信号受信に使用される。When the transmission / reception buffer 203 is controlled as shown in FIGS. 6 and 7, when a large number of frames need to be received at one time, the number of the buffers 203 will be increased. When it is necessary to receive many frames at one time, for example, when a node is reset. When a node is reset, it loses any information that other nodes should supply,
This is because that information must be sent again from other nodes. The transmission / reception buffer 203 is used for cyclic type frequently occurring frames, and the FIFO type buffer 207 is used for event type signal reception.
【００２０】ＦＩＦＯバッファ２０７は、送受信バッフ
ァ２０３と異なり、オーバライト（上書き）タイプでは
ないから、一旦受信されたデータはＣＰＵ１０２が処理
するまで消えることはない。図９は、図３のノードＡに
リセット状態が発生したときに、ネットワークの動作を
示すフローチャートである。即ち、ステップＳ１００に
おいて、ノードＡにリセットが発生したとする。ステッ
プＳ１０２では、リセットから回復したノードＡが、送
信要求フレームを他のノードに対して送出する。ここ
で、送信要求フレームとは、図１のIDフィールドに所定
の値が書き込まれ、DATAフィールドには目的の相手のノ
ードを指定する値が書き込まれる。Unlike the transmission / reception buffer 203, the FIFO buffer 207 is not an overwrite (overwrite) type, so that once received data is not erased until the CPU 102 processes it. FIG. 9 is a flowchart showing the operation of the network when the reset state occurs in the node A of FIG. That is, it is assumed that a reset occurs in the node A in step S100. In step S102, the node A recovered from the reset sends the transmission request frame to other nodes. Here, in the transmission request frame, a predetermined value is written in the ID field of FIG. 1, and a value designating a target partner node is written in the DATA field.
【００２１】このような送信要求フレームを受信したＡ
ノード以外のノードは、ステップＳ１０４において、Ａ
ノードに対して、自分のノードが験する各種情報を返
す。ＡノードはステップＳ１０６においてそれらのフレ
ームを受信し、ＡノードのＣＰＵは、これらのフレーム
から、図３の例では、スイッチ１〜３の最新の状態を知
ることができる。A receiving such a transmission request frame
Nodes other than the node A in step S104
Returns various information that the node tests to the node. The A node receives these frames in step S106, and the CPU of the A node can know the latest states of the switches 1 to 3 in the example of FIG. 3 from these frames.
【００２２】本発明はその趣旨を逸脱しない範囲で種々
変形が可能である。例えば、上記実施例では、自動車の
多重通信装置を例にして説明したが、本発明はこれに限
定されない。またフレームの形式も図１に限定されな
い。また、図５のV/IV計算部２０２は次の点で有用であ
る。即ち、全てのノードに対して、共通にV/IVレジスタ
を設けているので、ＩＣ１０１が汎用的に作成すること
ができる。しかも、ＣＰＵ１０２で生成されるデータの
種類が変更されても、その変更に柔軟に対応することが
できる。従って、変更がないならば、即ち、ノードにお
いて生成されるデータの種類が固定的に決まっているの
であれば、そのデータに対応するV/IVのみを設定すれば
よい。The present invention can be variously modified without departing from the spirit thereof. For example, although the above embodiment has been described by taking the multiplex communication device of an automobile as an example, the present invention is not limited to this. The frame format is not limited to that shown in FIG. Further, the V / IV calculation unit 202 of FIG. 5 is useful in the following points. That is, since the V / IV register is provided in common to all the nodes, the IC 101 can be created for general purposes. Moreover, even if the type of data generated by the CPU 102 is changed, the change can be flexibly dealt with. Therefore, if there is no change, that is, if the type of data generated in the node is fixedly determined, only the V / IV corresponding to that data needs to be set.
【００２３】尚、上記実施例の計算部２０２は個別回路
によって構成されていたが、ソフト的なまたはハード的
なスキャナを設け、そのスキャナがV/IVフラグの値を調
べ、フラグが１であるデータのみをバッファに格納する
ようにしてもよい。Although the calculation unit 202 in the above embodiment is composed of an individual circuit, a software or hardware scanner is provided, the scanner checks the value of the V / IV flag, and the flag is 1. Only the data may be stored in the buffer.
【００２４】[0024]
【発明の効果】以上説明した本発明によると、送信用と
受信用バッファを兼用にしても、データの破壊が起こら
ない。従って、バッファ数を低減することによりコスト
削減に寄与する。According to the present invention described above, even if the transmission buffer and the reception buffer are shared, data destruction does not occur. Therefore, reducing the number of buffers contributes to cost reduction.
【図１】実施例のシステムで用いられるフレームのフォ
ーマットの構造を示す図。FIG. 1 is a diagram showing a structure of a frame format used in a system of an embodiment.
【図２】ノードの典型的な構成を示す図。FIG. 2 is a diagram showing a typical configuration of a node.
【図３】実施例のネットワーク構成を示す図。FIG. 3 is a diagram showing a network configuration of an embodiment.
【図４】実施例のシステムで用いられるフレームのフォ
ーマット例を示す図。FIG. 4 is a diagram showing an example of a frame format used in the system of the embodiment.
【図５】実施例のノードの通信ＩＣ１０１の詳細な構成
を示す図。FIG. 5 is a diagram showing a detailed configuration of a communication IC 101 of a node according to the embodiment.
【図６】送信時におけるバッファ２０３の制御を示す
図。FIG. 6 is a diagram showing control of a buffer 203 during transmission.
【図７】受信時におけるバッファ２０３の制御を示す
図。FIG. 7 is a diagram showing control of a buffer 203 during reception.
【図８】実施例のネットワークにおけるデータの流れの
一例を示す図。FIG. 8 is a diagram showing an example of a data flow in the network of the embodiment.
【図９】Ａノードがリセットされた場合における、Ａノ
ードのデータ回復の手順を示すフローチャート。FIG. 9 is a flowchart showing a procedure for data recovery of the A node when the A node is reset.
Claims (4)
信を介して授受されるデータを処理するデータ処理ユニ
ットとを各々具備してなるノードを複数共通の通信線に
接続してなる多重伝送装置において、 ノード間において授受されるフレームは少なくとも１つ
のフレームデータを含み、１つのフレームデータは前記
複数のノードのなかの特定の１つのノードによってのみ
生成されるように設定された前記複数のノードを有する
多重伝送装置であって、 前記ノードの各々の通信制御ユニットは、 前記フレームを前記通信線との間で送受信するために各
フレームデータ毎に区分されたバッファと、 前記通信線からデータフレームを受信したときは、この
バッファにそのフレームを書き込むように前記バッファ
を制御し、前記データ処理ユニットが送信用フレームデ
ータを生成したときは、この送信用フレームデータを前
記バッファ中のこの送信用フレームデータに割り当てら
れた位置に書き込むように前記バッファを制御する制御
手段と、を備えたことを特徴とする多重伝送装置。1. A multiplex transmission apparatus comprising a plurality of nodes, each of which comprises a communication control unit for controlling communication and a data processing unit for processing data transmitted and received via communication, connected to a plurality of common communication lines. , The frame transmitted and received between the nodes includes at least one frame data, and the one frame data has the plurality of nodes set to be generated only by a specific one of the plurality of nodes. A multiplex transmission device, wherein each communication control unit of the nodes receives a data frame from the communication line, a buffer divided for each frame data for transmitting and receiving the frame to and from the communication line. If so, the buffer is controlled to write the frame to this buffer and the data processing unit is When the transmission frame data is generated, the control unit controls the buffer so that the transmission frame data is written to a position in the buffer assigned to the transmission frame data. And multiplex transmission equipment.
一時的保持する複数のデータレジスタと、 データ処理ユニットからの送信用フレームデータが前記
データ処理ユニットによって更新されたことを記憶する
ために、前記複数のデータレジスタに対応して設けられ
たフラグレジスタとを具備し、 この通信制御手段は、フラグレジスタが更新したことを
示すデータレジスタの内容のみを前記バッファに移すこ
とを特徴とする請求項１に記載の多重伝送装置。2. The communication control means comprises a plurality of data registers for temporarily holding frame data for transmission from the data processing unit, and frame data for transmission from the data processing unit updated by the data processing unit. A flag register provided to correspond to the plurality of data registers, and the communication control means transfers only the content of the data register indicating that the flag register has been updated to the buffer. The multiplex transmission device according to claim 1, wherein
組み合わせに応じて異なった識別子を付与され、 個々の制御ユニットは、識別子の数に応じたバッファを
有することを特徴とする請求項１に記載の多重伝送装
置。3. The frame is given different identifiers depending on the combination of the frame data therein, and each control unit has a buffer corresponding to the number of identifiers. Multiplex transmission equipment.
受信バッファを有し、 そのノードがリセットされたときは、他のノードからの
受信データをこのＦＩＦＯ型バッファに受信格納するこ
とを特徴とする請求項１に記載の多重伝送装置。4. Each communication control unit has a FIFO type reception buffer, and when the node is reset, the reception data from another node is received and stored in this FIFO type buffer. The multiplex transmission device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35455193A JP3388852B2 (en) | 1993-12-29 | 1993-12-29 | Multiplex transmission equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35455193A JP3388852B2 (en) | 1993-12-29 | 1993-12-29 | Multiplex transmission equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07203556A true JPH07203556A (en) | 1995-08-04 |
| JP3388852B2 JP3388852B2 (en) | 2003-03-24 |
Family
ID=18438317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35455193A Expired - Fee Related JP3388852B2 (en) | 1993-12-29 | 1993-12-29 | Multiplex transmission equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3388852B2 (en) |
-
1993
- 1993-12-29 JP JP35455193A patent/JP3388852B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3388852B2 (en) | 2003-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7231467B2 (en) | Method and apparatus for providing an inter integrated circuit interface with an expanded address range and efficient priority-based data throughput | |
| EP0893019B1 (en) | Multiplex communication interface circuit and method | |
| US5311510A (en) | Data storing system for a communication control circuit | |
| JPH1028150A (en) | Communication system | |
| JPH10257078A (en) | Vehicle multiple communication equipment | |
| JP3388852B2 (en) | Multiplex transmission equipment | |
| US20020052998A1 (en) | Asynchronous bus interface circuit, method of controlling the circuit, microcomputer, and device controlling method | |
| EP0793181B1 (en) | Data transmission system between master and slave and slave using the same | |
| JP3192009B2 (en) | Transfer control method | |
| JPH07203557A (en) | Multiplex transmission equipment | |
| JP3799741B2 (en) | Bus controller | |
| JPH0438618Y2 (en) | ||
| JP2829550B2 (en) | Communication control LSI | |
| JP2002073430A (en) | Device and method for transmitting error message | |
| JP2731878B2 (en) | Communication device | |
| JPWO2004107188A1 (en) | Data processing apparatus and data communication method | |
| JP3154626B2 (en) | Serial transmission device | |
| JPH06284140A (en) | Local communication system | |
| JPH0234518B2 (en) | ||
| JPS62232057A (en) | Pseudo dma system | |
| JPH10207829A (en) | Bus controller | |
| JPH11284643A (en) | Bus interface device for transmission and bus interface device for reception | |
| JP2001094438A (en) | Serial interface circuit | |
| JPH11298504A (en) | Communication control equipment | |
| JPH0522267B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021216 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |