JPH07193793A - Highly accurate wide aspect television decoder and television receiver - Google Patents

Highly accurate wide aspect television decoder and television receiver

Info

Publication number
JPH07193793A
JPH07193793A JP5348168A JP34816893A JPH07193793A JP H07193793 A JPH07193793 A JP H07193793A JP 5348168 A JP5348168 A JP 5348168A JP 34816893 A JP34816893 A JP 34816893A JP H07193793 A JPH07193793 A JP H07193793A
Authority
JP
Japan
Prior art keywords
signal
output
setup
definition wide
wide aspect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5348168A
Other languages
Japanese (ja)
Inventor
Tatsuyoshi Takaguchi
達至 高口
Sadafumi Kaneda
禎史 金田
Kenji Kubota
賢治 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP5348168A priority Critical patent/JPH07193793A/en
Publication of JPH07193793A publication Critical patent/JPH07193793A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Abstract

PURPOSE:To surely remove a set-up signal by this a highly accurate wide aspect television(TV) decoder. CONSTITUTION:A timing generating circuit 2 discriminates a main picture/no- picture part and outputs a main picture discrimination signal. An integrating filter 8 stores and obtains a set-up signal for the no-transmission period of a reinforcing signal in a no-picture part and outputs the stored set-up signal in the transmitted period of the reinforcing signal in the no-picture part. A switch 6 is connected to a terminal A for the transmitted period of the reinforcing signal in the no-picture part. A subtractor 4 subtracts a set-up value to be an output from the filter 8 from a digital signal outputted from an A/D converter 1 and inputs the subtracted result to a decoding circuit 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、現行NTSCカラーテ
レビジョン伝送方式と両立性を保ちながら、ワイドアス
ペクト画像の上下に所定のセットアップ信号に重畳され
た補強信号が伝送される無画部を設けてレターボックス
形式で伝送される高精細ワイドアスペクトテレビジョン
信号を受信する高精細ワイドアスペクトテレビジョンデ
コーダ及びテレビジョン受像機に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention provides a non-picture portion for transmitting a reinforcement signal superimposed on a predetermined setup signal above and below a wide aspect image while maintaining compatibility with the current NTSC color television transmission system. The present invention relates to a high-definition wide aspect television decoder and a television receiver for receiving a high-definition wide aspect television signal transmitted in a letterbox format.

【0002】[0002]

【従来の技術】高精細ワイドアスペクトテレビジョン信
号をNTSC信号と両立性を保ちながら伝送する場合、
原画像をNTSC方式にエンコードして伝送する。NT
SC信号の有効画面はワイドアスペクト映像をはめ込ん
だ主画面と、その上下に設けた補強信号が多重された無
画部とよりなるレターボックス形式となる。このレター
ボックス形式で伝送される高精細ワイドアスペクトテレ
ビジョン信号をNTSC方式の受像機で受信した場合
は、現行レベルの解像度で視聴することができ、専用
(高精細ワイドアスペクトテレビジョン信号対応)のデ
コーダあるいは受像機で受信した場合は、補強信号をデ
コードすることにより、信号源の高精細を活かした画像
を再現することができる。
2. Description of the Related Art When transmitting a high definition wide aspect television signal while maintaining compatibility with an NTSC signal,
The original image is encoded in the NTSC system and transmitted. NT
The effective screen of the SC signal is a letterbox type which is composed of a main screen in which a wide aspect image is fitted, and a non-image part which is provided above and below the main screen and in which reinforcing signals are multiplexed. When a high-definition wide aspect television signal transmitted in this letterbox format is received by an NTSC receiver, it can be viewed at the current level of resolution, and it can be viewed as a dedicated (high-definition wide aspect television signal compatible) When the signal is received by the decoder or the receiver, the enhancement signal is decoded to reproduce an image utilizing the high definition of the signal source.

【0003】ところで、上記した上下無画部で伝送され
る補強信号は所定のセットアップ信号に重畳されてお
り、高精細ワイドアスペクトテレビジョンデコーダある
いは高精細ワイドアスペクトテレビジョン信号対応のテ
レビジョン受像機においては、セットアップ信号を除去
した後に補強信号をデコードするデコード回路に入力
し、補強信号のデコード処理を行う。この上下無画部に
多重される補強信号は図4(A)に示すような波形であ
る。セットアップ信号のセットアップ値は予め所定の固
定値に設定されているか、あるいは、図4(B)に示す
ように、垂直帰線期間を用いて伝送される識別制御信号
(B0〜Bm)に重畳され、この重畳された値に応じて
セットアップ値が決定されるかのいずれかである。な
お、セットアップ値は黒レベルに対してどれくらいのレ
ベルを持っているかを表しているが、後段のデコード回
路における補強信号の演算を考慮すると、デジタルデー
タとしてどの値を持っているかも重要であり、例えばセ
ットアップ値が0の場合でもこれに相当するデジタルデ
ータがある値を持ち、入力のADコンバータのゲインと
クランプ電圧が変化すれば、この値が変化することにな
る。
By the way, the above-mentioned reinforcing signals transmitted in the upper and lower non-picture portions are superposed on a predetermined setup signal, and in a high-definition wide aspect television decoder or a television receiver compatible with the high-definition wide aspect television signal. Is input to a decoding circuit that decodes the reinforcement signal after removing the setup signal, and performs decoding processing of the reinforcement signal. The reinforcement signal multiplexed in the upper and lower non-image parts has a waveform as shown in FIG. The setup value of the setup signal is set to a predetermined fixed value in advance, or, as shown in FIG. 4B, it is superimposed on the identification control signal (B0 to Bm) transmitted using the vertical blanking period. , The setup value is determined according to the superimposed value. Although the setup value shows how much level it has with respect to the black level, considering the operation of the reinforcement signal in the decoding circuit in the subsequent stage, which value as digital data is also important, For example, even if the setup value is 0, digital data corresponding to this has a certain value, and if the gain and clamp voltage of the input AD converter change, this value changes.

【0004】図2及び図3は従来の高精細ワイドアスペ
クトテレビジョンデコーダ(テレビジョン受像機内蔵の
高精細ワイドアスペクトテレビジョンデコーダを含む)
を示すブロック図であり、ここではセットアップ信号を
除去する部分を中心に図示している。図2はセットアッ
プ信号のセットアップ値が予め所定の固定値に設定され
ている場合の例であり、図3は垂直帰線期間を用いて伝
送される識別制御信号に重畳された値(セットアップ基
準信号)に応じてセットアップ信号のセットアップ値が
決定される場合の例である。
2 and 3 show a conventional high-definition wide aspect television decoder (including a high-definition wide aspect television decoder with a built-in television receiver).
2 is a block diagram showing the above, and here, the portion for removing the setup signal is mainly shown. 2 shows an example in which the setup value of the setup signal is set to a predetermined fixed value in advance, and FIG. 3 shows a value (setup reference signal) superimposed on the identification control signal transmitted using the vertical blanking period. ) Is a case where the setup value of the setup signal is determined according to

【0005】まず、図2において、入来した高精細ワイ
ドアスペクトテレビジョン信号はADコンバータ1,タ
イミング発生回路2に入力される。ADコンバータ1は
入力したテレビジョン信号をデジタル信号に変換する。
このデジタル信号は識別制御信号判別回路3及び減算器
4に入力される。タイミング発生回路2は各部の回路で
用いられるクロック(CLK)や各種のコントロール信
号(CTRL)を発生すると共に、主画面と無画部とを
区別する主画面判別信号を発生してスイッチ6に供給す
る。識別制御信号判別回路3は垂直帰線期間中の適当な
走査線に重畳されている図4(B)に示すようなビット
列で伝送される識別制御信号を用い、デコード回路5を
制御するためのコントロール信号(CTRL)を発生す
ると共に、補強信号の有無を表す補強信号判別信号を発
生してスイッチ6に供給する。
First, in FIG. 2, an incoming high definition wide aspect television signal is input to the AD converter 1 and the timing generation circuit 2. The AD converter 1 converts the input television signal into a digital signal.
This digital signal is input to the discrimination control signal discrimination circuit 3 and the subtractor 4. The timing generation circuit 2 generates a clock (CLK) and various control signals (CTRL) used in the circuits of each part, and also generates a main screen discrimination signal for distinguishing the main screen from the non-image part and supplies it to the switch 6. To do. The discrimination control signal discriminating circuit 3 uses the discrimination control signal transmitted in a bit string as shown in FIG. 4B superimposed on an appropriate scanning line during the vertical blanking period to control the decoding circuit 5. A control signal (CTRL) is generated and a reinforcement signal determination signal indicating the presence or absence of the reinforcement signal is generated and supplied to the switch 6.

【0006】スイッチ6の端子AにはADコンバータ1
のクランプ電位に基づいたセットアップ値(固定値)が
入力され、端子Bには値0が入力されている。スイッチ
6は、表1に示すように、主画面判別信号が1の時(即
ち、主画面である時)は端子B側に接続し、主画面判別
信号が0(無画部)で補強信号判別信号が1(補強信号
が存在する)の時には端子Aを選択し、主画面判別信号
が0で補強信号判別信号も0(補強信号が存在しない)
の時には端子Bを選択する。
A terminal 1 of the switch 6 has an AD converter 1
A setup value (fixed value) based on the clamp potential of is input, and the value 0 is input to the terminal B. As shown in Table 1, the switch 6 is connected to the terminal B side when the main screen discrimination signal is 1 (that is, when it is the main screen), and the main screen discrimination signal is 0 (no image portion) and the reinforcement signal. When the discrimination signal is 1 (the reinforcement signal exists), the terminal A is selected, the main screen discrimination signal is 0, and the reinforcement signal discrimination signal is 0 (the reinforcement signal does not exist).
In case of, terminal B is selected.

【0007】[0007]

【表1】 [Table 1]

【0008】減算器4にはADコンバータ1より出力さ
れたデジタル信号に変換されたテレビジョン信号とスイ
ッチ6より出力された信号とが入力され、減算器4はA
Dコンバータ1の出力よりスイッチ6の出力を減算す
る。スイッチ6は上記のように切り換えられるので、上
下無画部で補強信号が伝送されていて上下無画部に相当
するタイミングでのみ入力信号からセットアップ値を減
算することになり、セットアップ信号が除去された補強
信号を得ることができる。
The television signal converted into the digital signal output from the AD converter 1 and the signal output from the switch 6 are input to the subtractor 4, and the subtractor 4 outputs A
The output of the switch 6 is subtracted from the output of the D converter 1. Since the switch 6 is switched as described above, the reinforcement signal is transmitted in the upper and lower non-picture portions, and the setup value is subtracted from the input signal only at the timing corresponding to the upper and lower non-picture portions, and the setup signal is removed. You can get the reinforcement signal.

【0009】このようにして上下無画部でセットアップ
が除去されたテレビジョン信号は補強信号をデコードす
るデコード回路5に入力され、垂直補強信号あるいは時
間垂直補強信号の復調、復調された補強信号と主画面と
の合成、垂直サイズ変換等を施し、R,G,B(Y,R
−Y,B−Y)の高精細ワイドアスペクトテレビジョン
信号として出力する。
In this way, the television signal from which the setup has been removed in the upper and lower non-picture portions is input to the decoding circuit 5 which decodes the reinforcement signal, and demodulates the vertical reinforcement signal or the time vertical reinforcement signal, and the demodulated reinforcement signal. By combining with the main screen, vertical size conversion, etc., R, G, B (Y, R
-Y, BY) as a high-definition wide aspect television signal.

【0010】次に、図3に示す構成及び動作を説明す
る。図3において図2と同一部分には同一符号を付して
おり、図2と異なる部分のみ説明することとする。AD
コンバータ1の出力はレジスタ7に入力される。タイミ
ング発生回路2は図4(B)に示すようにセットアップ
基準信号に相当するタイミングでセットアップゲートパ
ルスを発生し、レジスタ7に供給する。レジスタ7には
識別制御信号判別回路3より出力される補強信号判別信
号も入力され、レジスタ7は、表2に示すように、セッ
トアップゲートパルスが1で補強信号判別信号が1の時
にイネーブル状態となり、セットアップゲートパルスが
1で補強信号判別信号が0の時及びセットアップゲート
パルスが0の時にディスエーブル状態となる。
Next, the configuration and operation shown in FIG. 3 will be described. 3, the same parts as those in FIG. 2 are designated by the same reference numerals, and only the parts different from FIG. 2 will be described. AD
The output of the converter 1 is input to the register 7. As shown in FIG. 4B, the timing generation circuit 2 generates a setup gate pulse at a timing corresponding to the setup reference signal and supplies it to the register 7. The reinforcement signal discrimination signal output from the discrimination control signal discrimination circuit 3 is also input to the register 7, and the register 7 is enabled when the setup gate pulse is 1 and the reinforcement signal discrimination signal is 1 as shown in Table 2. , When the setup gate pulse is 1 and the reinforcement signal discrimination signal is 0, and when the setup gate pulse is 0, the state is disabled.

【0011】[0011]

【表2】 [Table 2]

【0012】これによってレジスタ7には識別制御信号
中のセットアップ値が保持され、識別制御信号の伝送の
度に更新されて出力される。このセットアップ値はスイ
ッチ6の端子Aに入力され、スイッチ6は表1のように
切り換えられるので、上下無画部で補強信号が伝送され
ていて上下無画部に相当するタイミングでのみ入力信号
からセットアップ値を減算することになり、セットアッ
プ信号が除去された補強信号を得ることができる。この
場合、セットアップ値が逐次更新されるので、A/Dコ
ンバータ1のクランプ値やパラメータが変更しても、セ
ットアップ値を再設定することが不要になる。
As a result, the setup value in the identification control signal is held in the register 7, and is updated and output each time the identification control signal is transmitted. This setup value is input to the terminal A of the switch 6, and the switch 6 is switched as shown in Table 1. Therefore, the reinforcement signal is transmitted in the upper and lower non-image parts, and the input signal is changed only at the timing corresponding to the upper and lower non-image parts. Since the setup value is subtracted, the reinforcement signal from which the setup signal is removed can be obtained. In this case, since the setup value is sequentially updated, it is not necessary to reset the setup value even if the clamp value or the parameter of the A / D converter 1 is changed.

【0013】[0013]

【発明が解決しようとする課題】以上説明した従来の高
精細ワイドアスペクトテレビジョンデコーダ(テレビジ
ョン受像機)において、図2に示す構成においては、予
め設定した固定値を減算するものであるので、ADコン
バータ1のゲインやクランプ電圧、伝送方式パラメータ
がわずかに変更されただけでもその減算する値を設定し
直さなければならない。さらに、入力信号に垂直方向の
サグ等が発生した場合には走査線によってセットアップ
値が変わってしまうことになり、後段のデコード回路5
における補強信号の演算に誤動作が生じるおそれがあ
る。図3に示す構成においては、識別制御信号が入力さ
れる毎にセットアップ値が更新されるので識別制御信号
の挿入間隔の単位で起きる変動には対処できるが、識別
制御信号を1フィールドに1回挿入したとしても垂直方
向のサグには対応できない。
In the conventional high-definition wide aspect television decoder (television receiver) described above, in the configuration shown in FIG. 2, the preset fixed value is subtracted. Even if the gain, clamp voltage, and transmission method parameter of the AD converter 1 are slightly changed, the value to be subtracted must be reset. Further, when a vertical sag or the like occurs in the input signal, the setup value changes depending on the scanning line, and the decoding circuit 5 in the subsequent stage
A malfunction may occur in the calculation of the reinforcement signal in. In the configuration shown in FIG. 3, since the setup value is updated every time the identification control signal is input, it is possible to cope with the variation occurring in the unit of the insertion interval of the identification control signal, but the identification control signal is once in one field. Even if it is inserted, it cannot support vertical sag.

【0014】本発明はこのような問題点に鑑みなされた
ものであり、レターボックス形式で伝送される高精細ワ
イドアスペクトテレビジョン信号におけるセットアップ
信号を確実に除去することができる高精細ワイドアスペ
クトテレビジョンデコーダ及びテレビジョン受像機を提
供することを目的とする。
The present invention has been made in view of the above problems, and a high definition wide aspect television capable of reliably removing a setup signal in a high definition wide aspect television signal transmitted in a letterbox format. It is an object to provide a decoder and a television receiver.

【0015】[0015]

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、NTSCカラーテレビジ
ョン伝送方式と両立性を有し、ワイドアスペクト画像を
主画面とすると共にその上下に所定のセットアップ信号
に重畳された補強信号が伝送される無画部を設けてレタ
ーボックス形式で伝送される高精細ワイドアスペクトテ
レビジョン信号を受信する高精細ワイドアスペクトテレ
ビジョンデコーダにおいて、前記高精細ワイドアスペク
トテレビジョン信号をデジタル信号に変換するA/Dコ
ンバータと、前記高精細ワイドアスペクトテレビジョン
信号における主画面/無画部を判別して第1の判別信号
を出力する第1の判別回路と、前記高精細ワイドアスペ
クトテレビジョン信号の上下無画部に伝送される前記補
強信号の有無を判別して第2の判別信号を出力する第2
の判別回路と、前記A/Dコンバータより出力されるデ
ジタル信号が入力され、前記セットアップ信号を蓄積し
てセットアップ値を出力する積分フィルタと、前記A/
Dコンバータより出力されるデジタル信号より前記積分
フィルタの出力である前記セットアップ値を減算する減
算器と、前記セットアップ値を前記減算器によって前記
A/Dコンバータより出力されるデジタル信号より減算
するか否かを選択するスイッチと、前記減算器より出力
されるデジタル信号をデコードして出力するデコード回
路とを設けて構成したことを特徴とする高精細ワイドア
スペクトテレビジョンデコーダを提供するものである。
In order to solve the above-mentioned problems of the prior art, the present invention is compatible with the NTSC color television transmission system and uses a wide aspect image as the main screen and at the top and bottom thereof. A high-definition wide-aspect television decoder for receiving a high-definition wide-aspect television signal transmitted in a letterbox format by providing a non-picture part for transmitting a reinforcement signal superimposed on a predetermined setup signal, An A / D converter for converting an aspect television signal into a digital signal; a first discriminating circuit for discriminating a main screen / non-image portion in the high-definition wide aspect television signal and outputting a first discrimination signal; The presence or absence of the reinforcement signal transmitted to the upper and lower non-picture portions of the high definition wide aspect television signal is determined. Second outputting a second determination signal by
Discriminating circuit, an integration filter for receiving the digital signal output from the A / D converter, accumulating the setup signal, and outputting a setup value;
A subtracter for subtracting the setup value, which is the output of the integration filter, from the digital signal output from the D converter; and whether the setup value is subtracted from the digital signal output from the A / D converter by the subtractor. The present invention provides a high-definition wide aspect television decoder characterized in that a switch for selecting whether or not and a decoding circuit for decoding and outputting a digital signal output from the subtractor are provided.

【0016】[0016]

【実施例】以下、本発明の高精細ワイドアスペクトテレ
ビジョンデコーダ及びテレビジョン受像機について、添
付図面を参照して説明する。図1は本発明の高精細ワイ
ドアスペクトテレビジョンデコーダ及びテレビジョン受
像機の一実施例を示すブロック図である。なお、図1に
おいて、図2及び図3と同一部分には同一符号が付して
ある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A high definition wide aspect television decoder and a television receiver of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a block diagram showing an embodiment of a high-definition wide aspect television decoder and a television receiver of the present invention. In FIG. 1, the same parts as those in FIGS. 2 and 3 are designated by the same reference numerals.

【0017】図1において、入来した高精細ワイドアス
ペクトテレビジョン信号はADコンバータ1,タイミン
グ発生回路2に入力される。ADコンバータ1は入力し
たテレビジョン信号をデジタル信号に変換する。このデ
ジタル信号は識別制御信号判別回路3及び減算器4に入
力される。タイミング発生回路2は各部の回路で用いら
れるクロック(CLK)や各種のコントロール信号(C
TRL)を発生すると共に、主画面と無画部とを区別す
る主画面判別信号(第1の判別信号)を発生してスイッ
チ6及び本発明により新たに加えられた積分フィルタ8
に供給する。識別制御信号判別回路3は垂直帰線期間中
の適当な走査線に重畳されている図4(B)に示すよう
なビット列で伝送される識別制御信号を用い、デコード
回路5を制御するためのコントロール信号(CTRL)
を発生すると共に、補強信号の有無を表す補強信号判別
信号(第2の判別信号)を発生してスイッチ6及び積分
フィルタ8に供給する。
In FIG. 1, an incoming high-definition wide aspect television signal is input to an AD converter 1 and a timing generation circuit 2. The AD converter 1 converts the input television signal into a digital signal. This digital signal is input to the discrimination control signal discrimination circuit 3 and the subtractor 4. The timing generation circuit 2 uses a clock (CLK) and various control signals (C) used in the circuits of each part.
TRL) and a main screen discriminating signal (first discriminating signal) for discriminating the main screen from the non-image part to generate a switch 6 and an integration filter 8 newly added by the present invention.
Supply to. The discrimination control signal discriminating circuit 3 uses the discrimination control signal transmitted in a bit string as shown in FIG. 4B superimposed on an appropriate scanning line during the vertical blanking period to control the decoding circuit 5. Control signal (CTRL)
And a reinforcement signal discrimination signal (second discrimination signal) indicating the presence or absence of the reinforcement signal, and supplies the reinforcement signal discrimination signal to the switch 6 and the integration filter 8.

【0018】ここで、本発明により新たに加えられた積
分フィルタ8について説明する。積分フィルタ8は乗算
器81,加算器82,メモリ83,乗算器84より構成
される。乗算器81にはADコンバータ1の出力が入力
され、乗算器81は入力信号を(1−k)倍して加算器
82に入力する。加算器82は乗算器81の出力と乗算
器84の出力とを加算してメモリ83に入力する。メモ
リ83の出力は乗算器84に入力され、乗算器84は入
力信号をk倍して加算器82に入力する。このように積
分フィルタ8はメモリ83の入力と出力とを一定の割合
(この場合、1−k:k)で混合し、再度メモリ83に
記憶するフィードバック型の積分フィルタを構成してい
る。ここで、1−k:kの割合は0<k≦1なる範囲で
任意に設定すればよい。
Now, the integration filter 8 newly added according to the present invention will be described. The integration filter 8 includes a multiplier 81, an adder 82, a memory 83, and a multiplier 84. The output of the AD converter 1 is input to the multiplier 81, and the multiplier 81 multiplies the input signal by (1-k) and inputs it to the adder 82. The adder 82 adds the output of the multiplier 81 and the output of the multiplier 84 and inputs them to the memory 83. The output of the memory 83 is input to the multiplier 84, which multiplies the input signal by k and inputs it to the adder 82. In this way, the integration filter 8 constitutes a feedback type integration filter that mixes the input and output of the memory 83 at a fixed ratio (in this case, 1-k: k) and stores them again in the memory 83. Here, the ratio of 1-k: k may be arbitrarily set within the range of 0 <k ≦ 1.

【0019】上記のように、積分フィルタ8には主画面
判別信号及び補強信号判別信号が入力されており、積分
フィルタ8中のメモリ83は、表3に示すように、主画
面判別信号が0(即ち、無画部)で補強信号判別信号も
0(補強信号が伝送されない)の時にはリード,ライト
共にイネーブル状態とされる。この時、積分フィルタ8
は入力信号のランダムノイズ分を除去しつつメモリ83
に画素毎のセットアップ値を蓄える。
As described above, the main screen discrimination signal and the reinforcement signal discrimination signal are input to the integration filter 8, and the memory 83 in the integration filter 8 has the main screen discrimination signal 0 as shown in Table 3. When the reinforcement signal determination signal is 0 (that is, the reinforcement signal is not transmitted) in the non-image portion (ie, the non-image portion), both read and write are enabled. At this time, the integration filter 8
Is a memory 83 while removing the random noise component of the input signal.
The setup value for each pixel is stored in.

【0020】[0020]

【表3】 [Table 3]

【0021】また、この時、補強信号は伝送されていな
いので入力されたテレビジョン信号よりセットアップ信
号を減算する必要はないので、スイッチ6は表1に示す
ように端子Bを選択し、値0を減算器4に入力する。
At this time, since the reinforcement signal is not transmitted, it is not necessary to subtract the setup signal from the input television signal. Therefore, the switch 6 selects the terminal B as shown in Table 1 and the value 0. Is input to the subtractor 4.

【0022】一方、主画面判別信号が0(無画部)で補
強信号判別信号が1(補強信号が伝送されている)の時
には、メモリ83はリードのみイネーブル状態とされ、
ランダムノイズ分を除去しつつ蓄えた画素毎のセットア
ップ値を出力する。この時、補強信号が伝送されている
ので、入力されたテレビジョン信号よりセットアップ信
号を減算する必要が生じる。そこで、スイッチ6は表1
に示すように端子Aを選択し、積分フィルタ8(メモリ
83)の出力を減算器4に入力する。また、主画面判別
信号が1の時(即ち、主画面である時)は補強信号の有
無にかかわらずメモリ83をディスエーブル状態とし、
スイッチ6は端子Bを選択して値0を減算器4に入力す
る。
On the other hand, when the main screen discrimination signal is 0 (non-picture portion) and the reinforcement signal discrimination signal is 1 (reinforcement signal is transmitted), the memory 83 is enabled only for read,
The setup value for each pixel is output while removing random noise. At this time, since the reinforcement signal is transmitted, it is necessary to subtract the setup signal from the input television signal. Therefore, the switch 6 is shown in Table 1.
The terminal A is selected as shown in, and the output of the integration filter 8 (memory 83) is input to the subtractor 4. When the main screen discrimination signal is 1 (that is, when it is the main screen), the memory 83 is disabled regardless of the presence or absence of the reinforcement signal,
The switch 6 selects the terminal B and inputs the value 0 to the subtractor 4.

【0023】これによって、減算器4は上下無画部に相
当するタイミングでのみADコンバータ1の出力よりラ
ンダムノイズ分を除去しつつ蓄えた画素毎のセットアッ
プ値を減算し、セットアップ信号が除去される。上下無
画部でセットアップが除去されたテレビジョン信号は補
強信号をデコードするデコード回路5に入力され、垂直
補強信号あるいは時間垂直補強信号の復調、復調された
補強信号と主画面との合成、垂直サイズ変換等を施し、
R,G,B(Y,R−Y,B−Y)の高精細ワイドアス
ペクトテレビジョン信号として出力する。
As a result, the subtractor 4 subtracts the stored setup value for each pixel while removing the random noise component from the output of the AD converter 1 only at the timing corresponding to the upper and lower non-image parts, and the setup signal is removed. . The television signal from which the setup has been removed in the upper and lower non-picture portions is input to the decoding circuit 5 which decodes the reinforcement signal, demodulates the vertical reinforcement signal or the time vertical reinforcement signal, combines the demodulated reinforcement signal with the main screen, and vertically Size conversion, etc.
It is output as a high-definition wide aspect television signal of R, G, B (Y, RY, BY).

【0024】そして、再び補強信号の伝送が停止された
と判定された場合には、メモリ83を積分フィルタ処理
に切り換え、さらなるノイズ低減処理を行う。また、こ
の時、メモリ83の内容を一旦消去して新たに積分を開
始すれば、各画素のセットアップ値が変更された場合で
もこれに応じたセットアップ値の蓄積が可能となる。
When it is determined that the transmission of the reinforcement signal is stopped again, the memory 83 is switched to the integral filter process, and the noise reduction process is further performed. Further, at this time, if the contents of the memory 83 are once erased and a new integration is started, even if the setup value of each pixel is changed, the setup value corresponding to this can be stored.

【0025】ところで、補強信号を予め決めておいた副
搬送波で変調して上下無画部に重畳することがある。こ
の場合にはセットアップ値はそのまま直流レベルとして
再生する必要がなくなるのでセットアップ値の減算は不
要となるが、この場合においてもセットアップ値が1走
査線内等では変化しない固定値を持っていることを前提
としており、補強信号以外の任意の波形をセットアップ
として用いることはできない。しかしながら、このよう
な場合であっても、本発明のように積分フィルタを用い
てランダムノイズ分を除去しつつ画素毎のセットアップ
値を蓄えて出力するように構成すれば、補強信号に任意
の波形を重畳して上下無画部に対する補強信号による妨
害の低減や新たな波形の伝送が可能となる。
By the way, the reinforcement signal may be modulated by a predetermined subcarrier and superimposed on the upper and lower non-image parts. In this case, the setup value does not need to be reproduced as a direct current level, so that it is not necessary to subtract the setup value. However, even in this case, the setup value has a fixed value that does not change within one scanning line. As a premise, any waveform other than the reinforcement signal cannot be used as a setup. However, even in such a case, if the configuration is such that the random noise component is removed using the integration filter and the setup value for each pixel is stored and output as in the present invention, an arbitrary waveform can be added to the reinforcement signal. By superimposing the above, it is possible to reduce the interference due to the reinforcement signal for the upper and lower non-image parts and to transmit a new waveform.

【0026】[0026]

【発明の効果】以上詳細に説明したように、本発明の高
精細ワイドアスペクトテレビジョンデコーダ及びテレビ
ジョン受像機は、主画面/無画部を判別して第1の判別
信号を出力する第1の判別回路と、上下無画部に伝送さ
れる補強信号の有無を判別して第2の判別信号を出力す
る第2の判別回路と、セットアップ信号を蓄積してセッ
トアップ値を出力する積分フィルタを設けて構成したの
で、積分フィルタは第1及び第2の判別信号によって決
定される無画部でかつ補強信号が伝送されない期間にセ
ットアップ信号を蓄積してセットアップ値を得、無画部
でかつ補強信号が伝送される期間には蓄積したセットア
ップ値を出力することができ、入力される高精細ワイド
アスペクトテレビジョン信号に含まれるセットアップ信
号が例えばフレーム単位で変更されたとしても、垂直方
向のサグが発生しても、セットアップ信号を確実に除去
することができる。また、積分フィルタはセットアップ
信号を蓄積して記憶する際、フレーム方向に積分するの
でノイズの影響を抑えることもできる。
As described in detail above, the high-definition wide aspect television decoder and the television receiver according to the present invention discriminate the main screen / non-picture portion and output the first discrimination signal. And a second discrimination circuit for discriminating the presence or absence of the reinforcement signal transmitted to the upper and lower non-image parts and outputting the second discrimination signal, and an integration filter for accumulating the setup signal and outputting the setup value. Since the integration filter is provided, the integration filter accumulates the setup signal in the non-image part determined by the first and second discrimination signals and during the period in which the reinforcement signal is not transmitted to obtain the setup value, and the integration filter The accumulated setup value can be output during the period in which the signal is transmitted, and the setup signal included in the input high-definition wide aspect television signal is, for example, a frame. Even if they are changed in units, even if a sag in the vertical direction is generated, it is possible to reliably remove the setup signal. Further, since the integration filter integrates in the frame direction when accumulating and storing the setup signal, it is possible to suppress the influence of noise.

【0027】さらに、本発明の高精細ワイドアスペクト
テレビジョンデコーダ及びテレビジョン受像機によれ
ば、セットアップ信号を一定値にする必要がないので、
補強信号に重畳するセットアップ信号として任意の波形
を用いることにより、上下無画部に対する補強信号によ
る妨害を低減でき、上下無画部において新たな波形の伝
送が可能になる等の効果がある。
Further, according to the high definition wide aspect television decoder and the television receiver of the present invention, it is not necessary to set the setup signal to a constant value.
By using an arbitrary waveform as the setup signal to be superimposed on the reinforcement signal, it is possible to reduce the interference of the reinforcement signal with respect to the upper and lower non-picture areas, and it is possible to transmit a new waveform in the upper and lower non-picture areas.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】従来例を示すブロック図である。FIG. 2 is a block diagram showing a conventional example.

【図3】従来例を示すブロック図である。FIG. 3 is a block diagram showing a conventional example.

【図4】補強信号とセットアップ信号を説明するための
図である。
FIG. 4 is a diagram for explaining a reinforcement signal and a setup signal.

【符号の説明】[Explanation of symbols]

1 ADコンバータ 2 タイミング発生回路(第1の判別回路) 3 識別制御信号判別回路(第2の判別回路) 4 減算器 5 デコード回路 6 スイッチ 8 積分フィルタ 81,84 乗算器 82 加算器 83 メモリ 1 AD Converter 2 Timing Generation Circuit (First Discrimination Circuit) 3 Discrimination Control Signal Discrimination Circuit (Second Discrimination Circuit) 4 Subtractor 5 Decoding Circuit 6 Switch 8 Integration Filter 81, 84 Multiplier 82 Adder 83 Memory

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】NTSCカラーテレビジョン伝送方式と両
立性を有し、ワイドアスペクト画像を主画面とすると共
にその上下に所定のセットアップ信号に重畳された補強
信号が伝送される無画部を設けてレターボックス形式で
伝送される高精細ワイドアスペクトテレビジョン信号を
受信する高精細ワイドアスペクトテレビジョンデコーダ
において、 前記高精細ワイドアスペクトテレビジョン信号をデジタ
ル信号に変換するA/Dコンバータと、 前記高精細ワイドアスペクトテレビジョン信号における
主画面/無画部を判別して第1の判別信号を出力する第
1の判別回路と、 前記高精細ワイドアスペクトテレビジョン信号の上下無
画部に伝送される前記補強信号の有無を判別して第2の
判別信号を出力する第2の判別回路と、 前記A/Dコンバータより出力されるデジタル信号が入
力され、前記セットアップ信号を蓄積してセットアップ
値を出力する積分フィルタと、 前記A/Dコンバータより出力されるデジタル信号より
前記積分フィルタの出力である前記セットアップ値を減
算する減算器と、 前記セットアップ値を前記減算器によって前記A/Dコ
ンバータより出力されるデジタル信号より減算するか否
かを選択するスイッチと、 前記減算器より出力されるデジタル信号をデコードして
出力するデコード回路とを設けて構成したことを特徴と
する高精細ワイドアスペクトテレビジョンデコーダ。
1. A non-image part compatible with the NTSC color television transmission system, having a wide aspect image as a main screen and having a reinforcement signal transmitted above and below a predetermined setup signal is provided above and below the main screen. A high-definition wide aspect television decoder for receiving a high-definition wide aspect television signal transmitted in a letterbox format, comprising: an A / D converter for converting the high-definition wide aspect television signal into a digital signal; A first discriminating circuit for discriminating a main screen / non-picture portion in an aspect television signal and outputting a first discrimination signal; and the reinforcing signal transmitted to the upper and lower non-picture portions of the high definition wide aspect television signal. A second discriminating circuit for discriminating the presence or absence of a signal and outputting a second discriminating signal; A digital signal output from the data input unit, an integration filter that accumulates the setup signal and outputs a setup value, and a setup value that is the output of the integration filter from the digital signal output from the A / D converter. A switch for selecting whether to subtract the setup value from the digital signal output from the A / D converter by the subtractor, and decoding the digital signal output from the subtractor. A high-definition wide-aspect television decoder characterized in that it is provided with a decoding circuit for outputting the output.
【請求項2】前記積分フィルタは、前記第1及び第2の
判別信号によって決定される無画部でかつ補強信号が伝
送されない期間に前記セットアップ信号を蓄積してセッ
トアップ値を得、前記第1及び第2の判別信号によって
決定される無画部でかつ補強信号が伝送される期間には
蓄積した前記セットアップ値を出力することを特徴とす
る請求項1記載の高精細ワイドアスペクトテレビジョン
デコーダ。
2. The integration filter accumulates the setup signal to obtain a setup value in a non-image part determined by the first and second discrimination signals and during a period in which a reinforcement signal is not transmitted, 2. The high-definition wide aspect television decoder according to claim 1, wherein the accumulated setup value is output in a non-picture part determined by the second discrimination signal and during a period in which the reinforcement signal is transmitted.
【請求項3】前記スイッチは、前記第1及び第2の判別
信号によって決定される無画部でかつ補強信号が伝送さ
れる期間のみ前記セットアップ値を前記減算器によって
前記A/Dコンバータより出力されるデジタル信号より
減算するよう選択することを特徴とする請求項1または
2のいずれかに記載の高精細ワイドアスペクトテレビジ
ョンデコーダ。
3. The switch outputs the setup value from the A / D converter by the subtractor only in a non-image part determined by the first and second discrimination signals and only during a period when a reinforcement signal is transmitted. 3. A high-definition wide-aspect television decoder according to claim 1, wherein the high-definition wide-aspect television decoder is selected to be subtracted from the digital signal.
【請求項4】前記積分フィルタは、前記A/Dコンバー
タより出力されるデジタル信号を(1−k)倍する第1
の乗算器と、前記第1の乗算器の出力と第2の乗算器の
出力とを加算する加算器と、前記加算器の出力を記憶す
るメモリと、前記メモリの出力をk倍(ただし、0<k
≦1)する前記第2の乗算器とより構成されることを特
徴とする請求項1ないし3のいずれかに記載の高精細ワ
イドアスペクトテレビジョンデコーダ。
4. The first integration filter multiplies the digital signal output from the A / D converter by (1-k).
Of the first multiplier, the adder for adding the output of the first multiplier and the output of the second multiplier, the memory for storing the output of the adder, and the output of the memory k times (however, 0 <k
4. The high definition wide aspect television decoder according to claim 1, wherein the high definition wide aspect television decoder is configured by the second multiplier that satisfies ≦ 1).
【請求項5】請求項1ないし4のいずれかに記載の高精
細ワイドアスペクトテレビジョンデコーダを内蔵したこ
とを特徴とするテレビジョン受像機。
5. A television receiver including the high-definition wide aspect television decoder according to any one of claims 1 to 4.
JP5348168A 1993-12-24 1993-12-24 Highly accurate wide aspect television decoder and television receiver Pending JPH07193793A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5348168A JPH07193793A (en) 1993-12-24 1993-12-24 Highly accurate wide aspect television decoder and television receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5348168A JPH07193793A (en) 1993-12-24 1993-12-24 Highly accurate wide aspect television decoder and television receiver

Publications (1)

Publication Number Publication Date
JPH07193793A true JPH07193793A (en) 1995-07-28

Family

ID=18395210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5348168A Pending JPH07193793A (en) 1993-12-24 1993-12-24 Highly accurate wide aspect television decoder and television receiver

Country Status (1)

Country Link
JP (1) JPH07193793A (en)

Similar Documents

Publication Publication Date Title
US6151079A (en) Image display apparatus having a circuit for magnifying and processing a picture image in accordance with the type of image signal
EP0462784B1 (en) Image processing apparatus and method
JPS63269690A (en) Improvement in television
JPH07193793A (en) Highly accurate wide aspect television decoder and television receiver
JP2630872B2 (en) Television receiver
EP0334351A2 (en) Video signal processing circuit and an insertion circuit utilized therein
JP2944173B2 (en) Television signal processor
JP2773848B2 (en) Television signal system
KR200246560Y1 (en) A line doubler equipment of video signals
JPH07135620A (en) Second generation edtv signal decoder
JPH04322574A (en) Television signal converter
JP2002010206A (en) Device and method for outputting image signal
JPH08275185A (en) Contour correction circuit
JP3185544B2 (en) High definition wide aspect television decoder and color demodulation circuit used therefor
JPH06233248A (en) Video signal processing circuit
JPH07115624A (en) Television signal demodulator
JPH02237283A (en) Television receiver
JPH0865641A (en) Luminance signal regenerating circuit
JPH0541856A (en) Television signal converter
JPH08186804A (en) Television receiver
JPH0817478B2 (en) Vertical filter circuit
JPH01264488A (en) Chrominance signal processing circuit for color picture receiver
JPH10243358A (en) Interline flicker reducing device, down converter device and video signal processor
JPH0646351A (en) Tv receiver and tv signal converter
JPH05191819A (en) Video camera