JPH07193260A - Zener diode - Google Patents
Zener diodeInfo
- Publication number
- JPH07193260A JPH07193260A JP33182793A JP33182793A JPH07193260A JP H07193260 A JPH07193260 A JP H07193260A JP 33182793 A JP33182793 A JP 33182793A JP 33182793 A JP33182793 A JP 33182793A JP H07193260 A JPH07193260 A JP H07193260A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- zener diode
- epitaxial growth
- zener
- growth layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はツェナーダイオードに関
する。さらに詳しくは、電流サージ破壊強度が大きいツ
ェナーダイオードに関する。FIELD OF THE INVENTION This invention relates to Zener diodes. More specifically, it relates to a Zener diode having a large current surge breakdown strength.
【０００２】[0002]
【従来の技術】ツェナーダイオードはｐｎ接合の逆方向
の電圧−電流特性を利用したダイオードであり、半導体
基板に直接ｐｎ接合が形成されたものと、低抵抗の半導
体基板上にエピタキシャル成長層を成長させ、該エピタ
キシャル成長層にｐｎ接合が形成されたものとがある。
図３は半導体基板に直接ｐｎ接合が形成されたツェナー
ダイオードの断面説明図であり、図４は半導体基板上の
エピタキシャル成長層にｐｎ接合が形成されたツェナー
ダイオードの断面説明図である。2. Description of the Related Art A Zener diode is a diode which utilizes the reverse voltage-current characteristics of a pn junction. It has a pn junction formed directly on a semiconductor substrate and an epitaxial growth layer is grown on a low resistance semiconductor substrate. , A pn junction is formed in the epitaxial growth layer.
3 is a cross-sectional explanatory view of a Zener diode in which a pn junction is directly formed on a semiconductor substrate, and FIG. 4 is a cross-sectional explanatory view of a Zener diode in which a pn junction is formed in an epitaxial growth layer on a semiconductor substrate.
【０００３】図３に示されるツェナーダイオードはつぎ
のように製造される。まず、比抵抗が数ｍΩ・ｃｍ〜数
百ｍΩ・ｃｍ程度のｎ型の半導体基板３１内にボロンな
どの不純物を拡散することによりｐ+ 型拡散領域３２を
設け、ｐｎ接合面３３を形成する。つぎに、半導体基板
３１の表面に酸化ケイ素などからなる絶縁膜３４を設
け、その一部にコンタクト孔３５を開口する。一方、半
導体基板３１の裏面にオーミックコンタクトをうるため
のｎ+ 型拡散層３６を形成する。そののち、スパッタ法
などによりアルミニウムなどの金属を半導体基板３１の
上部のｐ+ 拡散領域３２および下部のｎ+ 型拡散層３６
に付着することにより、上部電極３７および下部電極３
８を設ける。最後に半導体基板３１を各ダイオード素子
ごとにダイシングし、ツェナーダイオード３９をうる。
このツェナーダイオードのツェナー特性は半導体基板の
比抵抗、すなわち不純物濃度で定まる。しかし半導体基
板はインゴットからウェハ状にスライスされるもので、
インゴットの状態では不純物濃度にバラツキを生じるた
め、歩留りが低下しやすい。The Zener diode shown in FIG. 3 is manufactured as follows. First, a p + -type diffusion region 32 is provided by diffusing an impurity such as boron into an n-type semiconductor substrate 31 having a specific resistance of several mΩ · cm to several hundreds mΩ · cm, and a pn junction surface 33 is formed. . Next, an insulating film 34 made of silicon oxide or the like is provided on the surface of the semiconductor substrate 31, and a contact hole 35 is opened in a part thereof. On the other hand, an n + type diffusion layer 36 for obtaining ohmic contact is formed on the back surface of the semiconductor substrate 31. Then, a metal such as aluminum is added to the p + diffusion region 32 in the upper portion of the semiconductor substrate 31 and the n + type diffusion layer 36 in the lower portion by a sputtering method or the like.
By attaching to the upper electrode 37 and the lower electrode 3
8 is provided. Finally, the semiconductor substrate 31 is diced for each diode element to obtain the Zener diode 39.
The Zener characteristic of this Zener diode is determined by the specific resistance of the semiconductor substrate, that is, the impurity concentration. However, semiconductor substrates are sliced into wafers from ingots,
Since the impurity concentration varies in the ingot state, the yield tends to decrease.
【０００４】また、図４に示されるダイオードはつぎの
ように製造される。比抵抗が５〜１５ｍΩ・ｃｍ程度の
高不純物濃度（１０18原子／ｃｍ3 程度）のｎ型の半導
体基板４０を用い、その表面に目標のツェナー特性に対
応した比抵抗が数ｍΩ・ｃｍ〜数百ｍΩ・ｃｍ程度のｎ
型のエピタキシャル成長層を成長する。ついで図３のば
あいと同様にｐ+ 型拡散領域３２、絶縁膜３４および上
部電極３７を設ける。また、半導体基板４０の裏面に直
接金属を付着させて下部電極３８を設けることによりツ
ェナーダイオード４２がえられる。The diode shown in FIG. 4 is manufactured as follows. An n-type semiconductor substrate 40 having a high impurity concentration (about 10 18 atoms / cm 3 ) having a specific resistance of about 5 to 15 mΩ · cm is used, and the specific resistance corresponding to the target Zener characteristic is several mΩ · cm to the surface thereof. N of several hundred mΩ · cm
A type epitaxial growth layer is grown. Then, as in the case of FIG. 3, the p + type diffusion region 32, the insulating film 34 and the upper electrode 37 are provided. Further, the Zener diode 42 can be obtained by directly attaching a metal to the back surface of the semiconductor substrate 40 and providing the lower electrode 38.
【０００５】[0005]
【発明が解決しようとする課題】図３または図４に示さ
れるようなツェナーダイオードに逆方向電圧を印加し、
逆方向電流を増していったばあいの電圧ＶR と電流ＩR
の特性は図５に示されるようになる。すなわち、ツェナ
ーダイオードに逆方向電圧が印加され、そのツェナー降
伏電圧を超えると電流が流れ始める。この逆方向電圧に
より大電流が流れると、ダイオードの破壊耐量（許容損
失点Ｃ）であるＩ2 ×Ｖ2 の入力によりツェナーダイオ
ードは破壊する。したがって、サージ電流のような大き
いノイズが入るとダイオードが容易に破壊されるという
問題がある。A reverse voltage is applied to a Zener diode as shown in FIG. 3 or FIG.
Voltage V R and a current I R when went increased reverse current
The characteristics of are as shown in FIG. That is, a reverse voltage is applied to the Zener diode, and when the Zener breakdown voltage is exceeded, a current starts to flow. When a large current flows due to this reverse voltage, the Zener diode is destroyed by the input of I 2 × V 2 which is the breakdown withstand capacity (allowable loss point C) of the diode. Therefore, there is a problem that the diode is easily destroyed when a large noise such as a surge current enters.
【０００６】また、図３に示されるようなエピタキシャ
ル成長層を有しない半導体基板に直接ｐｎ接合が形成さ
れたツェナーダイオードは半導体基板の比抵抗のバラツ
キによりツェナー特性、とくにツェナー電圧のバラツキ
が発生し、品質が安定しない。このバラツキはツェナー
ダイオードの製造に使用する半導体ウェハの径が大きく
なればなるほど一層顕著になり、安定した特性のダイオ
ードがえられないという問題がある。In a Zener diode in which a pn junction is formed directly on a semiconductor substrate having no epitaxial growth layer as shown in FIG. 3, the Zener characteristics, particularly the Zener voltage, are varied due to the variation in the specific resistance of the semiconductor substrate. The quality is not stable. This variation becomes more remarkable as the diameter of the semiconductor wafer used for manufacturing the Zener diode becomes larger, and there is a problem that a diode having stable characteristics cannot be obtained.
【０００７】一方、図４に示されるようなエピタキシャ
ル成長層を有する半導体基板を用いて形成されたツェナ
ーダイオードはエピタキシャル層を厚くすると生産コス
トが上がり、薄くすると高抵抗部分が少ないため、サー
ジ電流が加わったときに発生する熱量が少なく２次降伏
が起こりにくい。そのため、電流サージ破壊強度が小さ
いという問題がある。On the other hand, in a Zener diode formed by using a semiconductor substrate having an epitaxial growth layer as shown in FIG. 4, a thick epitaxial layer increases the production cost, and a thin Zener diode has a high resistance portion, so that a surge current is added. The amount of heat generated at the time of firing is small and secondary yielding is unlikely to occur. Therefore, there is a problem that the current surge breakdown strength is small.
【０００８】本発明はこのような問題を解消し、安定し
た品質がえられ、かつ、少ない製造工数で電流サージ破
壊強度が大きいツェナーダイオードを提供することを目
的とする。An object of the present invention is to solve the above problems, to provide a Zener diode which can obtain stable quality and has a large current surge breakdown strength with a small number of manufacturing steps.
【０００９】[0009]
【課題を解決するための手段】本発明のツェナーダイオ
ードは、半導体基板上に第１導電型のエピタキシャル成
長層が設けられ、該エピタキシャル成長層内に第２導電
型領域が形成され、該第１導電型領域と第２導電型領域
とのあいだに形成されるｐｎ接合を利用したツェナーダ
イオードであって、前記半導体基板の比抵抗値が２０〜
１００ｍΩ・ｃｍになるように前記半導体基板が形成さ
れているものである。A Zener diode according to the present invention has a first conductivity type epitaxial growth layer provided on a semiconductor substrate, and a second conductivity type region is formed in the epitaxial growth layer. A zener diode using a pn junction formed between a region and a second conductivity type region, wherein the specific resistance value of the semiconductor substrate is 20 to
The semiconductor substrate is formed so as to have a resistance of 100 mΩ · cm.
【００１０】前記半導体基板の厚さは８０〜２００μｍ
であることが好ましい。The thickness of the semiconductor substrate is 80 to 200 μm.
Is preferred.
【００１１】[0011]
【作用】本発明によれば、半導体基板の比抵抗値が２０
〜１００ｍΩ・ｃｍと高比抵抗になっているため、サー
ジ電流が入力されたばあい半導体基板の抵抗損により発
熱し、温度が上昇する。According to the present invention, the specific resistance value of the semiconductor substrate is 20.
Since the resistivity is as high as -100 mΩ · cm, when a surge current is input, heat is generated due to resistance loss of the semiconductor substrate and the temperature rises.
【００１２】ツェナーダイオードはｐｎ接合部の温度が
３００℃程度になると２次降伏を起こし、図２に逆方向
の電圧ＶR と電流ＩR の特性を示すように、ツェナー降
伏電圧がＶ1 のところまで下がる。そのため、大きいサ
ージ電流のノイズが入力されると、ツェナー降伏電圧Ｖ
Z を越えて電流が流れはじめ、Ａの電力でｐｎ接合面の
温度が上がって２次降伏が起こり、Ａ1 まで降伏電圧が
下がる。その結果ダイオードに流れる電流がＩ1 まで流
れて、許容損失点Ｂ（Ｉ1 ×Ｖ1 ）が前述の許容損失点
Ｃ（Ｉ2 ×Ｖ2 ）（図５参照）と等しい破壊耐量の電力
となる。そのため、２次降伏によりたとえばツェナー降
伏電圧を一時的に１／１０にすることにより、許容電流
は１０倍となり、大きいサージ電流にも破壊されなくな
る。[0012] Zener diodes causes a secondary breakdown when the temperature of the pn junction is about 300 ° C., as shown the reverse characteristic of the voltage V R and a current I R in Figure 2, the Zener breakdown voltage is V 1 It goes down to that point. Therefore, if a large surge current noise is input, the Zener breakdown voltage V
A current starts to flow beyond Z , the power of A raises the temperature of the pn junction surface, and secondary breakdown occurs, and the breakdown voltage drops to A 1 . As a result, the current flowing in the diode flows up to I 1 , and the power dissipation point B (I 1 × V 1 ) is equal to the above-mentioned power dissipation point C (I 2 × V 2 ) (see FIG. 5) and the breakdown withstand power is equal to that. Become. Therefore, by temporarily reducing the Zener breakdown voltage to, for example, 1/10 by the secondary breakdown, the allowable current is increased by 10 times and is not destroyed even by a large surge current.
【００１３】その結果、本発明によればｐｎ接合部が２
次降伏を起こし、より大きなサージ電流に対してもダイ
オードが破壊しないで耐えることができる。As a result, according to the present invention, the pn junction is 2
The secondary breakdown occurs, and the diode can withstand a larger surge current without breaking.
【００１４】一方、順方向電圧に対しては通常低い電圧
で小さい電流で用いられるため、半導体基板での抵抗分
は比抵抗が２０〜１００ｍΩ・ｃｍ程度であれば特性に
何ら悪影響を及ぼさない。On the other hand, since it is usually used at a low voltage and a small current with respect to the forward voltage, the resistance of the semiconductor substrate does not adversely affect the characteristics as long as the specific resistance is about 20 to 100 mΩ · cm.
【００１５】[0015]
【実施例】つぎに、図面を参照しながら本発明のツェナ
ーダイオードについて説明する。図１は本発明のツェナ
ーダイオードの一実施例を示す断面説明図である。The Zener diode of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional explanatory view showing an embodiment of the Zener diode of the present invention.
【００１６】図１において、１は厚さが８０〜２００μ
ｍ程度の第１導電型（たとえばｎ型）の半導体基板で、
半導体基板１上に第１導電型で半導体基板１より低濃度
不純物のエピタキシャル成長層２が１０〜３０μｍの厚
さに設けられ、その表面に第２導電型（たとえばｐ型）
の拡散領域５が設けられ、エピタキシャル成長層２との
境界面にｐｎ接合面６が形成されている。エピタキシャ
ル成長層２の表面には酸化ケイ素またはチッ化ケイ素な
どからなる絶縁膜３が設けられ、拡散領域５および半導
体基板１の裏面側にそれぞれ上部電極７および下部電極
８が設けられ、ツェナーダイオード９が形成されてい
る。In FIG. 1, 1 has a thickness of 80 to 200 μm.
a first conductivity type (for example, n type) semiconductor substrate of about m,
An epitaxial growth layer 2 having a first conductivity type and a lower concentration of impurities than the semiconductor substrate 1 is provided on the semiconductor substrate 1 to a thickness of 10 to 30 μm, and a second conductivity type (for example, p type) is provided on the surface thereof.
Diffusion region 5 is provided, and a pn junction surface 6 is formed at the boundary surface with the epitaxial growth layer 2. An insulating film 3 made of silicon oxide or silicon nitride is provided on the surface of the epitaxial growth layer 2, an upper electrode 7 and a lower electrode 8 are provided on the diffusion region 5 and the back surface of the semiconductor substrate 1, respectively, and a Zener diode 9 is provided. Has been formed.
【００１７】半導体基板１はシリコンなどの半導体材料
にｎ型のばあいはたとえばリンやヒ素などの不純物が、
ｐ型のばあいはボロンなどの不純物がドープされ、比抵
抗が２０〜１００ｍΩ・ｃｍ程度になるように不純物量
をドープして製造されたウェハである。比抵抗が２０〜
１００ｍΩ・ｃｍになるようにするにはリンなどの不純
物のドープ量を減らすことによりえられる。通常の半導
体装置に使用するウェハはツェナーダイオードの順方向
特性を向上させるため、比抵抗が２〜１１ｍΩ・ｃｍに
なるように形成されているが、本発明では大きなサージ
電流が入力されたばあいに、ツェナーダイオードが２次
降伏を起させるため、比抵抗が２０〜１００ｍΩ・ｃｍ
になるように不純物がドープされていることに特徴があ
る。なお、第１導電型および第２導電型は、それぞれｎ
型またはｐ型のいずれかを示し、第１導電型がｎ型のば
あいは第２導電型がｐ型であり、第１導電型がｐ型のば
あいは第２導電型がｎ型であることを意味する。When the semiconductor substrate 1 is an n-type semiconductor material such as silicon, impurities such as phosphorus and arsenic,
In the case of p-type, it is a wafer manufactured by being doped with impurities such as boron and doped with an amount of impurities so that the specific resistance is about 20 to 100 mΩ · cm. Resistivity is 20 ~
In order to obtain 100 mΩ · cm, the doping amount of impurities such as phosphorus can be reduced. A wafer used for a normal semiconductor device is formed to have a specific resistance of 2 to 11 mΩ · cm in order to improve the forward characteristics of the Zener diode. However, in the present invention, when a large surge current is input. In addition, the Zener diode causes secondary breakdown, so that the specific resistance is 20 to 100 mΩ · cm.
It is characterized in that impurities are doped so that The first conductivity type and the second conductivity type are n
Type or p-type, the second conductivity type is p-type when the first conductivity type is n-type, and the second conductivity type is n-type when the first conductivity type is p-type. Means there is.
【００１８】エピタキシャル成長層２は半導体基板１と
同じ導電型で、ツェナーダイオードのツェナー特性（降
伏電圧）により定められた不純物濃度、たとえば５×１
０16〜１×１０19／ｃｍ3 （比抵抗が数ｍΩ・ｃｍ〜数
百ｍΩ・ｃｍ）になるように１０〜３０μｍの厚さだけ
エピタキシャル成長されたものである。すなわち、半導
体基板１はシードに成長させたインゴットからスライス
してウェハにすることにより形成されるもので、インゴ
ット内で不純物を均一に、しかも所望の値に形成するこ
とは非常に困難で、バラツキが大きく、しかもツェナー
特性を定める種々の不純物濃度を作り込むことができな
い。そこで、本発明ではツェナー特性に影響する部分の
不純物濃度を正確に形成するため、エピタキシャル成長
層２を設けているが、このエピタキシャル成長層２はツ
ェナー特性に影響する部分のみの最小限の厚さだけに形
成されているため、１０〜３０μｍ（４０Ｖのツェナー
特性に対しては２０μｍ）程度の厚さでよく、エピタキ
シャル成長する時間も３０〜４０分程度（昇温、冷却を
含めると３〜４時間）と短く済む。その結果エピタキシ
ャル成長による工数アップは殆どなく、正確なツェナー
特性を有するツェナーダイオードが安定にえられる。他
の第２導電型の拡散領域５や電極７、８などは従来と同
様に形成されるが、本発明では前述のように、ツェナー
特性と関係のない半導体基板１の不純物濃度が低く、比
抵抗が２０〜１００ｍΩ・ｃｍと大きく、厚さが８０〜
２００μｍ程度に形成されているため、抵抗成分として
は１０〜２０Ω程度となり、サージ電流が流れると高比
抵抗の半導体基板１で抵抗損が生じ半導体基板１の温度
が上昇する。その温度がｐｎ接合面６に伝わり、ｐｎ接
合面の温度が３００℃程度に上昇すると２次降伏が生
じ、図２に示すように降伏電圧がＡからＡ1 に移り低下
する。サージによるツェナーダイオードの破壊はサージ
の入力がツェナーダイオードの破壊耐量を超えると生じ
るが、大きな電流のサージに対して電圧が下がることに
より、破壊に至るまでに流れうる電流量が増大し、大き
なサージ電流に対しても耐えることができる。The epitaxial growth layer 2 has the same conductivity type as the semiconductor substrate 1, and has an impurity concentration determined by the Zener characteristic (breakdown voltage) of the Zener diode, for example, 5 × 1.
It was epitaxially grown by a thickness of 10 to 30 μm so that the specific resistance was 0 16 to 1 × 10 19 / cm 3 (specific resistance: several mΩ · cm to several hundred mΩ · cm). That is, the semiconductor substrate 1 is formed by slicing an ingot grown as a seed into a wafer, and it is very difficult to uniformly form impurities in the ingot to have a desired value, and variations occur. Is large, and various impurity concentrations that determine the Zener characteristics cannot be created. Therefore, in the present invention, the epitaxial growth layer 2 is provided in order to accurately form the impurity concentration in the portion that affects the Zener characteristics. However, the epitaxial growth layer 2 has a minimum thickness only in the portion that affects the Zener characteristics. Since it is formed, the thickness may be about 10 to 30 μm (20 μm for the 40V Zener characteristic), and the time for epitaxial growth is about 30 to 40 minutes (3 to 4 hours including heating and cooling). It's short. As a result, there is almost no increase in man-hours due to epitaxial growth, and a Zener diode having accurate Zener characteristics can be stably obtained. The other diffusion regions 5 of the second conductivity type and the electrodes 7 and 8 are formed in the same manner as in the conventional case. However, in the present invention, as described above, the impurity concentration of the semiconductor substrate 1 unrelated to the Zener characteristic is low and Resistance is as large as 20-100 mΩ · cm, and thickness is 80-
Since the resistance component is about 200 μm, the resistance component is about 10 to 20 Ω, and when a surge current flows, resistance loss occurs in the semiconductor substrate 1 having a high specific resistance, and the temperature of the semiconductor substrate 1 rises. The temperature is transmitted to the pn junction surface 6, and when the temperature of the pn junction surface rises to about 300 ° C., secondary breakdown occurs, and the breakdown voltage shifts from A to A 1 and decreases as shown in FIG. The breakdown of the Zener diode due to the surge occurs when the input of the surge exceeds the breakdown withstand capacity of the Zener diode, but the voltage drops in response to the large current surge, and the amount of current that can flow until the breakdown increases, causing a large surge. It can withstand an electric current.
【００１９】なお、半導体基板１の比抵抗が２０ｍΩ・
ｃｍ以下では、抵抗値が低くｐｎ接合面６が２次降伏を
起こすのに充分な温度上昇がえられず、１００ｍΩ・ｃ
ｍ以上では正常時のダイオード特性（順方向特性）が悪
化するという問題があるため、半導体基板１の比抵抗は
２０〜１００ｍΩ・ｃｍ、さらに好ましくは４０〜８０
ｍΩ・ｃｍの範囲であることが必要である。また、同様
の理由から半導体基板の厚さは８０〜２００μｍの厚さ
であることが好ましく、さらに好ましい厚さは１００〜
１４０μｍである。The specific resistance of the semiconductor substrate 1 is 20 mΩ.
If it is less than 100 cm, the resistance value is low, and the temperature rise is not sufficient to cause the secondary breakdown of the pn junction surface 6, and 100 mΩ · c
When m or more, there is a problem that the diode characteristic (forward characteristic) under normal conditions is deteriorated. Therefore, the specific resistance of the semiconductor substrate 1 is 20 to 100 mΩ · cm, and more preferably 40 to 80.
It must be in the range of mΩ · cm. For the same reason, the thickness of the semiconductor substrate is preferably 80 to 200 μm, more preferably 100 to 200 μm.
It is 140 μm.
【００２０】つぎに具体的な実施例によりさらに詳細に
説明する。Next, more detailed description will be given with reference to specific examples.
【００２１】シリコンからなる厚さ４００μｍ程度で、
リンの不純物が１．２×１０17／ｃｍ3 程度の濃度にド
ープされ、比抵抗が５０ｍΩ・ｃｍ程度のｎ型の半導体
基板１の上に厚さが２５μｍ程度で、比抵抗が１３０ｍ
Ω・ｃｍ程度（不純物濃度約６×１０16／ｃｍ3 ）にな
るようにリンがドープされたｎ- 型のエピタキシャル成
長層２が設けられている。エピタキシャル成長層２の表
面に酸化ケイ素などからなる絶縁膜３が設けられ、絶縁
膜３の一部に開口部４が設けられ、開口部４により露出
した下方のエピタキシャル成長層２にイオン注入などに
よりエピタキシャル成長層２と反対導電型であるｐ型の
半導体領域５が８〜９μｍ程度の厚さに設けられ、ｐｎ
接合面６が設けられている。前記開口部４および半導体
基板１の裏面にそれぞれ上部電極７、下部電極８が設け
られている。With a thickness of about 400 μm made of silicon,
The impurity of phosphorus is doped to a concentration of about 1.2 × 10 17 / cm 3 , and the thickness is about 25 μm and the specific resistance is 130 m on the n-type semiconductor substrate 1 having a specific resistance of about 50 mΩ · cm.
An n − type epitaxial growth layer 2 doped with phosphorus so as to have an Ω · cm (impurity concentration of about 6 × 10 16 / cm 3 ) is provided. An insulating film 3 made of silicon oxide or the like is provided on the surface of the epitaxial growth layer 2, an opening 4 is provided in a part of the insulating film 3, and the lower epitaxial growth layer 2 exposed by the opening 4 is epitaxially grown by ion implantation or the like. 2, a p-type semiconductor region 5 having a conductivity type opposite to that of 2 is provided in a thickness of about 8 to 9 μm, and pn
A joint surface 6 is provided. An upper electrode 7 and a lower electrode 8 are provided on the opening 4 and the back surface of the semiconductor substrate 1, respectively.
【００２２】このようにして製造されたツェナーダイオ
ードのツェナー電圧は約４０Ｖで、２次降伏の電圧（図
２のＶ1 ）は約４Ｖであり、電流サージ破壊耐量は５５
〜６０Ｗで、１５Ａ以上のサージ電流が流れると破損に
至った。従来の構造で、同じツェナー電圧４０Ｖ、破壊
耐量６０Ｗのツェナーダイオードでは、２次降伏が起ら
ないため、１．５Ａのサージ電流で破壊しており、本発
明により１０倍のサージ電流まで耐えうることが実証で
きた。The Zener diode thus manufactured has a Zener voltage of about 40 V, a secondary breakdown voltage (V 1 in FIG. 2) of about 4 V, and a current surge breakdown withstand capability of 55.
At ~ 60W, a surge current of 15A or more caused damage. With the conventional structure, a Zener diode having the same Zener voltage of 40 V and a breakdown withstand capacity of 60 W does not cause secondary breakdown, so that it is destroyed by a surge current of 1.5 A, and can withstand up to 10 times the surge current according to the present invention. I was able to prove that.
【００２３】[0023]
【発明の効果】本発明によれば、ｐｎ接合の２次降伏を
積極的に利用しているため、電流が大きいサージ入力に
対しても充分耐えることができる。According to the present invention, since the secondary breakdown of the pn junction is positively utilized, it is possible to sufficiently withstand a surge input having a large current.
【００２４】また、本発明は半導体基板の高比抵抗を利
用してｐｎ接合の２次降伏を起こしているので、エピタ
キシャル成長層を薄く形成することができるため、しか
もツェナー特性に必要な部分の比抵抗はエピタキシャル
成長により正確な濃度に形成されているため、低い生産
コストで高特性のツェナーダイオードをうることができ
る。Further, according to the present invention, since the secondary breakdown of the pn junction is caused by utilizing the high specific resistance of the semiconductor substrate, the epitaxial growth layer can be formed thin, and moreover, the ratio of the portion required for the Zener characteristic is required. Since the resistor is formed to have an accurate concentration by epitaxial growth, it is possible to obtain a Zener diode with high characteristics at a low production cost.
【００２５】さらに、本発明によれば半導体基板の不純
物濃度が小さいため、低い不純物濃度のエピタキシャル
成長層を必要とする高いツェナー電圧特性を有するツェ
ナーダイオードを製造する際に、基板からのオートドー
ブが少なくなり特性のバラツキがさらに少なくなる。Further, according to the present invention, since the semiconductor substrate has a low impurity concentration, when manufacturing a Zener diode having a high Zener voltage characteristic which requires an epitaxial growth layer having a low impurity concentration, the autodove from the substrate is reduced. The variation in characteristics is further reduced.
【図１】本発明のツェナーダイオードの一実施例の断面
説明図である。FIG. 1 is a sectional explanatory view of an embodiment of a Zener diode of the present invention.
【図２】本発明のツェナーダイオードの２次降伏を説明
する電流電圧特性を示す図である。FIG. 2 is a diagram showing current-voltage characteristics for explaining secondary breakdown of the Zener diode of the present invention.
【図３】従来のツェナーダイオードの一例を示す断面説
明図である。FIG. 3 is a cross-sectional explanatory view showing an example of a conventional Zener diode.
【図４】従来のツェナーダイオードの他の例を示す断面
説明図である。FIG. 4 is a cross-sectional explanatory view showing another example of a conventional Zener diode.
【図５】従来のツェナーダイオードの電流電圧特性を示
す図である。FIG. 5 is a diagram showing current-voltage characteristics of a conventional Zener diode.
１ 半導体基板 ２ エピタキシャル成長層 ６ ｐｎ接合面 ９ ツェナーダイオード 1 Semiconductor substrate 2 Epitaxial growth layer 6 pn junction surface 9 Zener diode
Claims (2)
ャル成長層が設けられ、該エピタキシャル成長層内に第
２導電型領域が形成され、該第１導電型領域と第２導電
型領域とのあいだに形成されるｐｎ接合を利用したツェ
ナーダイオードであって、前記半導体基板の比抵抗値が
２０〜１００ｍΩ・ｃｍになるように前記半導体基板が
形成されてなるツェナーダイオード。1. An epitaxial growth layer of a first conductivity type is provided on a semiconductor substrate, a second conductivity type region is formed in the epitaxial growth layer, and a region between the first conductivity type region and the second conductivity type region is formed. A zener diode using the formed pn junction, wherein the semiconductor substrate is formed such that the specific resistance value of the semiconductor substrate is 20 to 100 mΩ · cm.
ｍの厚さに形成されてなる請求項１記載のツェナーダイ
オード。2. The semiconductor substrate has a thickness of 80 to 200 μm.
The Zener diode according to claim 1, which is formed to have a thickness of m.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33182793A JP3432877B2 (en) | 1993-12-27 | 1993-12-27 | Zener diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33182793A JP3432877B2 (en) | 1993-12-27 | 1993-12-27 | Zener diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193260A true JPH07193260A (en) | 1995-07-28 |
| JP3432877B2 JP3432877B2 (en) | 2003-08-04 |
Family
ID=18248093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33182793A Expired - Fee Related JP3432877B2 (en) | 1993-12-27 | 1993-12-27 | Zener diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3432877B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101438382B1 (en) * | 2007-09-21 | 2014-09-05 | 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 | Multi-channel esd device and method therefor |
| KR101688776B1 (en) * | 2016-07-08 | 2016-12-21 | 광전자 주식회사 | Ignition preventing zener diode and manufacturing mehtod thereof |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101510247B1 (en) * | 2014-02-17 | 2015-04-08 | 주식회사 시지트로닉스 | Method of manufacturing zener diodes |
-
1993
- 1993-12-27 JP JP33182793A patent/JP3432877B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101438382B1 (en) * | 2007-09-21 | 2014-09-05 | 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 | Multi-channel esd device and method therefor |
| KR101688776B1 (en) * | 2016-07-08 | 2016-12-21 | 광전자 주식회사 | Ignition preventing zener diode and manufacturing mehtod thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3432877B2 (en) | 2003-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5132749A (en) | Semiconductor device | |
| JP4358622B2 (en) | Low-voltage punch-through bidirectional transient voltage suppressing element and manufacturing method thereof | |
| TWI362737B (en) | High energy esd structure | |
| JP5054255B2 (en) | Structure for increasing the maximum voltage of silicon carbide power transistors | |
| JPH0216591B2 (en) | ||
| US3982269A (en) | Semiconductor devices and method, including TGZM, of making same | |
| US4200877A (en) | Temperature-compensated voltage reference diode with intermediate polycrystalline layer | |
| US4476481A (en) | Low-loss P-i-n diode | |
| US3772577A (en) | Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same | |
| JP3269625B2 (en) | Fast recovery high temperature rectifier diode formed on silicon carbide | |
| JP3644697B2 (en) | Integrated structure current sensing resistor for power MOS devices | |
| US4009484A (en) | Integrated circuit isolation using gold-doped polysilicon | |
| US4302875A (en) | Complementary MOSFET device and method of manufacturing the same | |
| US5032534A (en) | Process for manufacturing a regulation and protection diode | |
| US5075757A (en) | Ohmic contact electrodes for semiconductor diamonds | |
| EP0086210B1 (en) | Diode for monolithic integrated circuit | |
| EP0064613B1 (en) | Semiconductor device having a plurality of element units operable in parallel | |
| EP2080222B1 (en) | Method of forming a semiconductor wafer suitable for forming a semiconductor p/n junction diode | |
| JP3432877B2 (en) | Zener diode | |
| EP0071276B1 (en) | High switching speed semiconductor device containing graded killer impurity | |
| US4141136A (en) | Method of fabricating semiconductor devices with a low thermal resistance and devices obtained by the method | |
| US3956024A (en) | Process for making a semiconductor varistor embodying a lamellar structure | |
| JPH07153975A (en) | Zener diode | |
| JP2854212B2 (en) | Surge absorbing diode | |
| JP3951677B2 (en) | Semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |