JPH07193080A - Bipolar-type semiconductor device - Google Patents
Bipolar-type semiconductor deviceInfo
- Publication number
- JPH07193080A JPH07193080A JP5329383A JP32938393A JPH07193080A JP H07193080 A JPH07193080 A JP H07193080A JP 5329383 A JP5329383 A JP 5329383A JP 32938393 A JP32938393 A JP 32938393A JP H07193080 A JPH07193080 A JP H07193080A
- Authority
- JP
- Japan
- Prior art keywords
- region
- minority carriers
- active region
- diode
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、例えばＰＩＮダイオー
ド、パワーバイポーラトランジスタ、電導度変調形電界
効果トランジスタ（ＩＧＢＴ）等のバイポーラ形半導体
装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bipolar semiconductor device such as a PIN diode, a power bipolar transistor, a conductivity modulation type field effect transistor (IGBT) or the like.
【０００２】[0002]
【従来の技術】従来のバイポーラ形半導体装置を、パワ
ーダイオードを例にとり図７を用いて説明する。高不純
物濃度Ｎ形基板１上にドリフト領域として機能する低不
純物濃度Ｎ形領域（以下、単にＮ形領域という）２が形
成され、このＮ形領域２内の所定箇所にＰ形領域３が形
成されている。このＰ形領域３とＮ形領域２間にできる
ＰＮ接合４によりダイオード構造が形成され、ＰＮ接合
４を介してＮ形領域２内に少数キャリアである正孔が注
入されるようになっている。５はＰ形ガードリングであ
り、Ｐ形領域３及びＰ形ガードリング５を含んで、Ｎ形
領域２上に能動領域１０が形成されている。ダイオード
が逆バイアス状態のとき、Ｎ形領域２内に空乏層が伸び
るが、Ｐ形ガードリング５によって空乏層がさらに伸
び、その結果、空乏層の曲率半径が大になって耐圧が向
上する。図中、破線Ａは空乏層の端を示している。一般
に、半導体装置の製造の際には、ウェーハ上に多数のチ
ップを形成し、スクライブ等の手段によって各チップが
分割される。このとき各チップの端６には多数の欠陥が
存在することになるので空乏層がチップの端６まで伸び
てしまうと電流が漏れてリーク電流が増大する。これを
防ぐためにチップの端６と能動領域１０間の距離Ｌは十
分な長さにとることが必要となっている。一般に機械的
な切り出し加工精度の制約より距離Ｌは数十〜百μｍ程
度になっている。2. Description of the Related Art A conventional bipolar semiconductor device will be described with reference to FIG. 7 by taking a power diode as an example. A low impurity concentration N-type region (hereinafter simply referred to as an N-type region) 2 which functions as a drift region is formed on a high impurity concentration N-type substrate 1, and a P-type region 3 is formed at a predetermined position in this N-type region 2. Has been done. A diode structure is formed by the PN junction 4 formed between the P-type region 3 and the N-type region 2 and holes, which are minority carriers, are injected into the N-type region 2 through the PN junction 4. . Reference numeral 5 denotes a P-type guard ring, which includes a P-type region 3 and a P-type guard ring 5, and an active region 10 is formed on the N-type region 2. When the diode is in the reverse bias state, the depletion layer extends in the N-type region 2, but the P-type guard ring 5 further extends the depletion layer, and as a result, the radius of curvature of the depletion layer increases and the breakdown voltage improves. In the figure, the broken line A indicates the edge of the depletion layer. Generally, when manufacturing a semiconductor device, a large number of chips are formed on a wafer and each chip is divided by means such as scribing. At this time, since many defects are present at the end 6 of each chip, if the depletion layer extends to the end 6 of the chip, current leaks and leak current increases. In order to prevent this, the distance L between the end 6 of the chip and the active region 10 needs to be sufficiently long. Generally, the distance L is about several tens to 100 μm due to the restriction of mechanical cutting accuracy.
【０００３】次に、ダイオードが順バイアスされて電流
が流れている場合を考える。このとき、ＰＮ接合４を介
してＮ形領域２内に少数キャリアが注入される。この少
数キャリアの注入によってＮ形領域２の抵抗が変調さ
れ、ダイオードに大きな電流を流すことが可能になる。
注入された少数キャリアはＮ形領域２内を拡散し、その
拡散距離は１００〜数百μｍ程度である。少数キャリア
の拡散によって破線Ａとチップの端６に挟れているＮ形
領域２の一部分Ｂ内にも少数キャリアが蓄積する。この
Ｂ内に蓄積している少数キャリアはダイオードを流れる
電流には影響を与えない。ここで、ダイオードを順バイ
アスから逆バイアスに切換えた場合を考える。Ｎ形領域
２内に蓄積している少数キャリアが再結合等に消滅する
までダイオードに電流が流れ続ける。蓄積されている少
数キャリアが多いほど逆バイアスに切換えてから流れる
逆回復電流が長い時間流れ続ける。Next, consider the case where the diode is forward biased and a current flows. At this time, minority carriers are injected into the N-type region 2 via the PN junction 4. The injection of the minority carriers modulates the resistance of the N-type region 2 and allows a large current to flow through the diode.
The injected minority carriers diffuse in the N-type region 2, and the diffusion distance is about 100 to several hundreds μm. Due to the diffusion of the minority carriers, the minority carriers also accumulate in a part B of the N-type region 2 sandwiched between the broken line A and the edge 6 of the chip. The minority carriers accumulated in B do not affect the current flowing through the diode. Here, consider the case where the diode is switched from forward bias to reverse bias. The current continues to flow in the diode until the minority carriers accumulated in the N-type region 2 disappear due to recombination or the like. The reverse recovery current flowing after switching to the reverse bias continues to flow for a long time as the number of accumulated minority carriers increases.
【０００４】[0004]
【発明が解決しようとする課題】従来のバイポーラ形半
導体装置にあっては、能動領域とチップの端間における
Ｎ形領域の一部分Ｂ内に少数キャリアが無駄に蓄積され
る結果、逆回復時間が長くなり、スイッチング速度が遅
く、またスイッチング損失が大きくなるという問題があ
った。In the conventional bipolar semiconductor device, minor recovery carriers are wastefully accumulated in the part B of the N-type region between the active region and the edge of the chip, resulting in reverse recovery time. There is a problem that it becomes long, the switching speed is slow, and the switching loss becomes large.
【０００５】本発明は、このような従来の問題に着目し
てなされたもので、逆バイアス時のリーク電流を増大さ
せることなく、順バイアス時に能動領域とチップの端間
における低不純物濃度領域部分に蓄積される少数キャリ
アを減らしてスイッチング速度を速め、またスイッチン
グ損失を減少させることのできるバイポーラ形半導体装
置を提供することを目的とする。The present invention has been made by paying attention to such a conventional problem, and a low impurity concentration region portion between the active region and the edge of the chip during forward biasing without increasing the leak current during reverse biasing. It is an object of the present invention to provide a bipolar semiconductor device capable of reducing the minority carriers accumulated in the memory to increase the switching speed and reduce the switching loss.
【０００６】[0006]
【課題を解決するための手段】上記課題を解決するため
に、本発明は、第１に、低不純物濃度領域上に形成さ
れ、当該低不純物濃度領域に少数キャリアを注入するＰ
Ｎ接合を備えた能動領域を有するバイポーラ形半導体装
置において、前記能動領域の周囲に所要間隔をおいて前
記少数キャリアを再結合させる多孔質領域を形成してな
ることを要旨とする。In order to solve the above-mentioned problems, the present invention is, firstly, P formed on a low impurity concentration region and injecting minority carriers into the low impurity concentration region.
In a bipolar semiconductor device having an active region having an N-junction, a porous region for recombining the minority carriers is formed around the active region at a required interval.
【０００７】第２に、低不純物濃度領域上に形成され、
当該低不純物濃度領域に少数キャリアを注入するＰＮ接
合を備えた能動領域を有するバイポーラ形半導体装置に
おいて、前記能動領域の周囲に所要間隔をおいて前記少
数キャリアの拡散を止める絶縁物領域を形成してなるこ
とを要旨とする。Secondly, it is formed on the low impurity concentration region,
In a bipolar semiconductor device having an active region having a PN junction for injecting minority carriers into the low impurity concentration region, an insulator region for stopping diffusion of the minority carriers is formed around the active region at a required interval. The main point is to become.
【０００８】[0008]
【作用】上記構成において、第１に、能動領域の周囲に
所要間隔をおいて多孔質領域が形成されることにより、
逆バイアス時には空乏層が多孔質領域まで伸びず、リー
ク電流が増大することがない。また順バイアス時には再
結合中心密度の高い多孔質領域の部分で少数キャリアが
再結合し、能動領域とチップの端間における低不純物濃
度領域部分に蓄積される少数キャリアが減少する。これ
によりスイッチング速度が速くなり、またスイッチング
損失が減少する。In the above structure, firstly, the porous region is formed around the active region with a required space,
At the time of reverse bias, the depletion layer does not extend to the porous region, and the leak current does not increase. In the forward bias, the minority carriers are recombined in the porous region where the recombination center density is high, and the minority carriers accumulated in the low impurity concentration region between the active region and the edge of the chip are reduced. This increases the switching speed and reduces the switching loss.
【０００９】第２に、能動領域の周囲に所要間隔をおい
て絶縁物領域が形成されることにより、逆バイアス時に
は空乏層が絶縁物領域まで伸びず、リーク電流が増大す
ることがない。また順バイアス時には絶縁物領域の部分
で少数キャリアの拡散が止められて能動領域とチップの
端間における低不純物濃度領域部分に蓄積される少数キ
ャリアが一層減少する。これによりスイッチング速度が
一層速くなるとともにスイッチング損失が減少する。Second, since the insulator region is formed around the active region with a required space, the depletion layer does not extend to the insulator region during reverse bias, and the leak current does not increase. Further, at the time of forward bias, the diffusion of minority carriers is stopped in the insulator region, and the minority carriers accumulated in the low impurity concentration region between the active region and the edge of the chip are further reduced. This further increases the switching speed and reduces the switching loss.
【００１０】[0010]
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１乃至図３は、本発明の第１実施例を示す図で
ある。本実施例はパワーダイオードに適用されている。
なお、図１及び後述の各実施例を示す図において前記図
７における部材及び部位と同一ないし均等のものは、前
記と同一符号を以って示し、重複した説明を省略する。Embodiments of the present invention will be described below with reference to the drawings. 1 to 3 are views showing a first embodiment of the present invention. This embodiment is applied to a power diode.
In FIG. 1 and the drawings showing the respective embodiments to be described later, the same or equivalent members and parts as those in FIG. 7 are designated by the same reference numerals as those used above, and a duplicated description will be omitted.
【００１１】まず、図１及び図２を用いて構成を説明す
ると、本実施例では、能動領域１０の周囲に所要間隔Ｌ
ａをおいてチップの端６部分まで多孔質領域７が設けら
れている。所要間隔Ｌａは、ダイオードの逆バイアス時
に空乏層が多孔質領域７まで伸びないようにするために
設けられており、フォトリソグラフィー技術を用いるこ
とによって数μｍ以下の精度で設定されている。First, the structure will be described with reference to FIGS. 1 and 2. In the present embodiment, a required space L is provided around the active region 10.
The porous region 7 is provided up to the end 6 of the chip at a. The required distance La is provided to prevent the depletion layer from extending to the porous region 7 when the diode is reversely biased, and is set with an accuracy of several μm or less by using the photolithography technique.
【００１２】次に、作用を説明する。ダイオードの逆バ
イアス時に空乏層が破線Ａのように伸びる。このとき、
能動領域１０と多孔質領域７との間には所要間隔Ｌａが
とられているので、空乏層は多孔質領域７まで伸びずリ
ーク電流が増大することはない。ダイオードが順バイア
スになるとＰＮ接合４を介して少数キャリアである正孔
がＮ形領域２内へ注入される。Ｎ形領域２内を拡散し、
多孔質領域７に達した少数キャリアは、多孔質領域７内
の再結合中心密度が高いことから再結合により消滅し、
能動領域１０とチップの端６間におけるＮ形領域２部分
に蓄積される少数キャリアは従来例に比べて格段に少な
くなる。このため、ダイオードが順バイアスから逆バイ
アスに切換えられた場合、逆回復時間が短かくなってス
イッチング速度が速くなり、またスイッチング損失が減
少する。図２から分るように、能動領域１０の面積が小
さい場合は無駄に少数キャリアが蓄積される領域の面積
は比較的大きくなる。従って能動領域１０の面積が小さ
い場合ほど本実施例の効果は大きい。Next, the operation will be described. The depletion layer extends as shown by the broken line A when the diode is reverse biased. At this time,
Since the required distance La is set between the active region 10 and the porous region 7, the depletion layer does not extend to the porous region 7 and the leak current does not increase. When the diode is forward-biased, holes which are minority carriers are injected into the N-type region 2 through the PN junction 4. Diffuse in the N-type region 2,
The minority carriers reaching the porous region 7 disappear due to the recombination because the recombination center density in the porous region 7 is high,
The number of minority carriers accumulated in the N-type region 2 between the active region 10 and the end 6 of the chip is significantly smaller than that in the conventional example. Therefore, when the diode is switched from the forward bias to the reverse bias, the reverse recovery time is shortened, the switching speed is increased, and the switching loss is reduced. As can be seen from FIG. 2, when the area of the active region 10 is small, the area of the region where the minority carriers are unnecessarily accumulated is relatively large. Therefore, the smaller the area of the active region 10, the greater the effect of this embodiment.
【００１３】次いで、製造工程の一例を図３の（ａ）〜
（ｄ）を用いて説明する。まず複数のチップがスクライ
ブ領域を隔てて同一のウェーハ上に形成される。ウェー
ハの表面部全面には窒化シリコンなどのパッシベーショ
ン膜１１が形成され、表面が保護されている（ａ）。リ
ソグラフィー技術等を用いて、パッシベーション膜１１
などの所定箇所に穴を開け、Ｎ形領域２の表面を露出さ
せる（ｂ）。必要ならば裏面を保護してからＨＦ等の中
で陽極処理を行い、表面が露出しているＮ形領域２の部
分を多孔質化する（ｃ）。最後にスクライブ技術などを
用いて各チップに分割する（ｄ）。Next, an example of the manufacturing process is shown in FIGS.
An explanation will be given using (d). First, a plurality of chips are formed on the same wafer with a scribe area therebetween. A passivation film 11 such as silicon nitride is formed on the entire surface of the wafer to protect the surface (a). The passivation film 11 is formed by using a lithography technique or the like.
A hole is made at a predetermined location such as to expose the surface of the N-type region 2 (b). If necessary, the back surface is protected and then anodized in HF or the like to make the exposed portion of the N-type region 2 porous (c). Finally, it is divided into chips by using a scribe technique or the like (d).
【００１４】上述の第１実施例では多孔質領域７がチッ
プの端６まで形成されているが、図４の第２実施例に示
すように、多孔質領域７は能動領域１０とチップの端６
の間の部分に位置するように形成しても上記第１実施例
と同様の作用効果を得ることができる。第２実施例も図
３の製造工程とほぼ同様の工程で製造することができ
る。In the above-described first embodiment, the porous region 7 is formed up to the end 6 of the chip. However, as shown in the second embodiment of FIG. 4, the porous region 7 includes the active region 10 and the end of the chip. 6
Even if it is formed so as to be located in the portion between them, it is possible to obtain the same effect as that of the first embodiment. The second embodiment can also be manufactured by a process substantially similar to the manufacturing process of FIG.
【００１５】図５には、本発明の第３実施例を示す。本
実施例は、上記第２実施例における多孔質領域の代り
に、絶縁物領域８が用いられている。絶縁物領域８は、
Ｎ形領域２の厚さ全体を貫通していて、少数キャリア
は、この絶縁物領域８で拡散が止められ、絶縁物領域８
を越えて拡散することができないようになっている。し
たがって能動領域１０とチップの端６間におけるＮ形領
域２部分に蓄積される少数キャリアは一層減少し、一層
スイッチング速度が速くなるとともにスイッチング損失
が減少する。FIG. 5 shows a third embodiment of the present invention. In this embodiment, the insulator region 8 is used instead of the porous region in the second embodiment. The insulator region 8 is
Minority carriers, which penetrate the entire thickness of the N-type region 2 and whose diffusion is stopped in this insulator region 8,
It is unable to spread beyond. Therefore, the minority carriers accumulated in the N-type region 2 portion between the active region 10 and the end 6 of the chip are further reduced, the switching speed is further increased and the switching loss is reduced.
【００１６】本実施例の半導体装置を製造するには、図
３に示した製造工程における多孔質化処理（ｃ）の後
に、熱酸化法等によって多孔質領域７を選択的に酸化
し、この多孔質領域７を絶縁物化するなどの方法があ
る。To manufacture the semiconductor device of this embodiment, after the porosification treatment (c) in the manufacturing process shown in FIG. 3, the porous region 7 is selectively oxidized by a thermal oxidation method or the like, There is a method of making the porous region 7 an insulator.
【００１７】上述の各実施例では、パワーダイオードへ
の適用例を述べてきたが、本発明は、少数キャリアの注
入が行われるパワーバイポーラトランジスタやＩＧＢＴ
などのバイポーラ形半導体装置に対しても適用すること
ができる。図６には、本発明の第４実施例としてＩＧＢ
Ｔへの適用例を示す。図中、１２はＩＧＢＴの素子領域
を示している。本実施例において少数キャリアをＮ形領
域２へ注入するためのＰＮ接合９はＮ形領域２と高不純
物濃度Ｐ形基板１３の間に形成されている。ＩＧＢＴの
場合においても多孔質領域７等により能動領域とチップ
の端６間におけるＮ形領域２部分に蓄積される少数キャ
リアを減少させてスイッチング速度を速め、またスイッ
チング損失を減少させることができる。In each of the above-described embodiments, an example of application to a power diode has been described, but the present invention is a power bipolar transistor or IGBT in which minority carriers are injected.
It can also be applied to bipolar semiconductor devices such as. FIG. 6 shows an IGBT according to a fourth embodiment of the present invention.
An example of application to T is shown. In the figure, 12 indicates an element region of the IGBT. In this embodiment, a PN junction 9 for injecting minority carriers into the N type region 2 is formed between the N type region 2 and the high impurity concentration P type substrate 13. Also in the case of IGBT, minority carriers accumulated in the N-type region 2 between the active region and the end 6 of the chip can be reduced by the porous region 7 etc. to accelerate the switching speed and also reduce the switching loss.
【００１８】[0018]
【発明の効果】以上説明したように、本発明によれば、
第１に、能動領域の周囲に所要間隔をおいて少数キャリ
アを再結合させる多孔質領域を形成したため、逆バイア
ス時のリーク電流を増大させることなく、順バイアス時
に能動領域とチップの端間における低不純物濃度領域部
分に蓄積される少数キャリアを減少させることができて
スイッチング速度を速め、またスイッチング損失を減少
させることができる。As described above, according to the present invention,
First, since a porous region for recombining minority carriers is formed around the active region at a required distance, the leak current at the time of reverse bias is not increased and the region between the active region and the edge of the chip is forward biased. It is possible to reduce the minority carriers accumulated in the low impurity concentration region portion, increase the switching speed, and reduce the switching loss.
【００１９】第２に、能動領域の周囲に所要間隔をおい
て少数キャリアの拡散を止める絶縁物領域を形成したた
め、逆バイアス時のリーク電流を増大させることなく、
順バイアス時に能動領域とチップの端間における低不純
物濃度領域部分に蓄積される少数キャリアを一層減少さ
せることができて、一層スイッチング速度を速め、また
スイッチング損失を減少させることができる。Secondly, since an insulator region for stopping the diffusion of minority carriers is formed around the active region at a required interval, the leak current at the time of reverse bias is not increased.
It is possible to further reduce the minority carriers accumulated in the low impurity concentration region portion between the active region and the edge of the chip at the time of forward bias, thereby further increasing the switching speed and reducing the switching loss.
【図１】本発明に係るバイポーラ形半導体装置の第１実
施例を示す縦断面図である。FIG. 1 is a vertical sectional view showing a first embodiment of a bipolar semiconductor device according to the present invention.
【図２】上記第１実施例の平面図である。FIG. 2 is a plan view of the first embodiment.
【図３】上記第１実施例の製造工程を示す工程図であ
る。FIG. 3 is a process drawing showing the manufacturing process of the first embodiment.
【図４】本発明の第２実施例を示す縦断面図である。FIG. 4 is a vertical sectional view showing a second embodiment of the present invention.
【図５】本発明の第３実施例を示す縦断面図である。FIG. 5 is a vertical cross-sectional view showing a third embodiment of the present invention.
【図６】本発明の第４実施例を示す縦断面図である。FIG. 6 is a vertical sectional view showing a fourth embodiment of the present invention.
【図７】従来のバイポーラ形半導体装置を示す縦断面図
である。FIG. 7 is a vertical sectional view showing a conventional bipolar semiconductor device.
２ 低不純物濃度Ｎ形領域 ３ Ｐ形領域 ４，９ ＰＮ接合 ６ チップの端 ７ 多孔質領域 ８ 絶縁物領域 １０ 能動領域 2 Low impurity concentration N-type region 3 P-type region 4,9 PN junction 6 Edge of chip 7 Porous region 8 Insulator region 10 Active region
Claims (2)
不純物濃度領域に少数キャリアを注入するＰＮ接合を備
えた能動領域を有するバイポーラ形半導体装置におい
て、前記能動領域の周囲に所要間隔をおいて前記少数キ
ャリアを再結合させる多孔質領域を形成してなることを
特徴とするバイポーラ形半導体装置。1. A bipolar semiconductor device having an active region formed on a low-impurity concentration region and having a PN junction for injecting minority carriers into the low-impurity concentration region, wherein a required space is provided around the active region. A bipolar semiconductor device is characterized in that a porous region for recombining the minority carriers is formed.
不純物濃度領域に少数キャリアを注入するＰＮ接合を備
えた能動領域を有するバイポーラ形半導体装置におい
て、前記能動領域の周囲に所要間隔をおいて前記少数キ
ャリアの拡散を止める絶縁物領域を形成してなることを
特徴とするバイポーラ形半導体装置。2. A bipolar semiconductor device having an active region formed on a low-impurity concentration region and having a PN junction for injecting minority carriers into the low-impurity concentration region, wherein a required space is provided around the active region. A bipolar semiconductor device, characterized in that an insulator region for stopping the diffusion of the minority carriers is formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32938393A JP3289455B2 (en) | 1993-12-27 | 1993-12-27 | Bipolar semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32938393A JP3289455B2 (en) | 1993-12-27 | 1993-12-27 | Bipolar semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193080A true JPH07193080A (en) | 1995-07-28 |
| JP3289455B2 JP3289455B2 (en) | 2002-06-04 |
Family
ID=18220832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32938393A Expired - Fee Related JP3289455B2 (en) | 1993-12-27 | 1993-12-27 | Bipolar semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3289455B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6358815B2 (en) | 1999-04-26 | 2002-03-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| JP2007250912A (en) * | 2006-03-16 | 2007-09-27 | Toyota Central Res & Dev Lab Inc | Semiconductor device |
| US9704946B2 (en) | 2008-05-23 | 2017-07-11 | Mitsubishi Electric Corporation | Semiconductor device including a diode and guard ring |
-
1993
- 1993-12-27 JP JP32938393A patent/JP3289455B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6358815B2 (en) | 1999-04-26 | 2002-03-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| JP2007250912A (en) * | 2006-03-16 | 2007-09-27 | Toyota Central Res & Dev Lab Inc | Semiconductor device |
| US9704946B2 (en) | 2008-05-23 | 2017-07-11 | Mitsubishi Electric Corporation | Semiconductor device including a diode and guard ring |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3289455B2 (en) | 2002-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10056450B2 (en) | Semiconductor device | |
| JPH03250670A (en) | Semiconductor device and its manufacture | |
| JPS6074677A (en) | Composite type thyristor | |
| JP3289455B2 (en) | Bipolar semiconductor device | |
| JP3072753B2 (en) | Semiconductor device and manufacturing method | |
| US20040012034A1 (en) | Planar diac | |
| JPS5921170B2 (en) | MOS type semiconductor device | |
| US20210036167A1 (en) | MERGED PiN SCHOTTKY (MPS) DIODE WITH PLASMA SPREADING LAYER AND MANUFACTURING METHOD THEREOF | |
| US7190006B2 (en) | Symmetrical planar diac | |
| JP3551154B2 (en) | Semiconductor element | |
| US11728439B2 (en) | Merged PiN Schottky (MPS) diode with plasma spreading layer and manufacturing method thereof | |
| JP2716152B2 (en) | Lateral transistor | |
| JP2583032B2 (en) | Light receiving element | |
| JP2785792B2 (en) | Power semiconductor device | |
| JPH09181335A (en) | Semiconductor device | |
| JPH09181336A (en) | Semiconductor device | |
| KR100249166B1 (en) | Esd protection circuit and manufacturing method thereof | |
| KR100222027B1 (en) | Manufacturing method of gate turn off thyristor | |
| JPS6263479A (en) | Input protective circuit | |
| JPH08274310A (en) | Insulated gate semiconductor device | |
| JPH05275719A (en) | Semiconductor element and its manufacture | |
| JPH07321305A (en) | Semiconductor device | |
| JPH0110938Y2 (en) | ||
| JPH036869A (en) | High breakdown strength light receiving element | |
| JPS61256767A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |