JPH071899B2 - 検出回路 - Google Patents
検出回路Info
- Publication number
- JPH071899B2 JPH071899B2 JP61278612A JP27861286A JPH071899B2 JP H071899 B2 JPH071899 B2 JP H071899B2 JP 61278612 A JP61278612 A JP 61278612A JP 27861286 A JP27861286 A JP 27861286A JP H071899 B2 JPH071899 B2 JP H071899B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- line
- transistor
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M19/00—Current supply arrangements for telephone systems
- H04M19/001—Current supply source at the exchanger providing current to substations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/26—Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
- H04M3/28—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor
- H04M3/30—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for subscriber's lines, for the local loop
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Devices For Supply Of Signal Current (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、構内交換器（プライベートブランチエクスチ
ェンジ:PBX）などに用いられる加入線インターフェース
回路に用いて特に有効な、地絡・電混検出回路に関す
る。
ェンジ:PBX）などに用いられる加入線インターフェース
回路に用いて特に有効な、地絡・電混検出回路に関す
る。
加入者端末（電話機）と交換局とを結ぶ２本の給電線
（電池線Ａと接地線Ｂ）中の電池線（−48Vの線で以下
Ａ線という）が障害によって大地に短絡された状態を地
絡という。
（電池線Ａと接地線Ｂ）中の電池線（−48Vの線で以下
Ａ線という）が障害によって大地に短絡された状態を地
絡という。
又、接地線（以下Ｂ線という）が何らかの理由（例えば
Ａ線が切れてＢ線とショートする）で電源（−48V）と
接続されることを電混という。これらの状態が生じた場
合は、これを検出して電話機への電流供給を停止せねば
ならない。
Ａ線が切れてＢ線とショートする）で電源（−48V）と
接続されることを電混という。これらの状態が生じた場
合は、これを検出して電話機への電流供給を停止せねば
ならない。
この地絡検出回路として従来知られた技術として、特公
昭59−186号公報に記載されたものがある。この回路はI
C化に適し確実に地絡検出ができるという特徴を有し、
基本的にループ電流検出を採用したものである。
昭59−186号公報に記載されたものがある。この回路はI
C化に適し確実に地絡検出ができるという特徴を有し、
基本的にループ電流検出を採用したものである。
本願発明者の詳細な検討により、上記技術をもってして
も、異常検出ができない２つの場合があることが明らか
となった。すなわち （１） 交換局から電話機への給電方式としては定抵抗
給電方式（日本で採用されている）と定電流給電方式
（アメリカ等で採用されている）とがある。上記技術で
は、定電流給電方式において地絡検出ができないモード
が発生する。
も、異常検出ができない２つの場合があることが明らか
となった。すなわち （１） 交換局から電話機への給電方式としては定抵抗
給電方式（日本で採用されている）と定電流給電方式
（アメリカ等で採用されている）とがある。上記技術で
は、定電流給電方式において地絡検出ができないモード
が発生する。
（２） 地絡あるいは電混のどちらか一方が単独で発生
した場合の検出はできるが、両者が同時発生した場合は
検出することができない。
した場合の検出はできるが、両者が同時発生した場合は
検出することができない。
上記２つの問題点は、本発明の効果を理解するうえで非
常に重要であるので、図面を用いてよりくわしく説明す
る。
常に重要であるので、図面を用いてよりくわしく説明す
る。
ｉ）定抵抗給電方式と定電流給電方式の定義 定抵抗給電とは第４図（ａ）に示すように、電源（−48
V）の内部抵抗REを一定として供電する方式である。図
中RLはラインインピーダンスである。
V）の内部抵抗REを一定として供電する方式である。図
中RLはラインインピーダンスである。
定電流給電とは第４図（ｂ）に示すようにラインインピ
ーダンスRLの大小にかかわらず、定電流を供給する方式
である。
ーダンスRLの大小にかかわらず、定電流を供給する方式
である。
ii）定電流給電方式における問題点 第５図（ａ）は、上記特公昭59−186号の技術をより簡
略化し、さらに定電流給電方式のものに適用した場合を
想定して本発明者が描いた回路図である。センス回路1
0,11のそれぞれの出力信号を比較するための比較回路12
が設けられている。上記技術は、地絡したときに、Ａ線
とＢ線を流れる電流にアンバランスが生じることを利用
して、その差が一定値以上になったときに異常検出信号
を発生させるものである。しかし図に示すように電話中
にＡ線が地絡したとしても、定電流給電方式では、セン
ス抵抗RS,RS′に流れる電流は変化せず異常検出ができ
ない。
略化し、さらに定電流給電方式のものに適用した場合を
想定して本発明者が描いた回路図である。センス回路1
0,11のそれぞれの出力信号を比較するための比較回路12
が設けられている。上記技術は、地絡したときに、Ａ線
とＢ線を流れる電流にアンバランスが生じることを利用
して、その差が一定値以上になったときに異常検出信号
を発生させるものである。しかし図に示すように電話中
にＡ線が地絡したとしても、定電流給電方式では、セン
ス抵抗RS,RS′に流れる電流は変化せず異常検出ができ
ない。
iii）電混・地絡同時発生時における問題点 第５図（ｂ）も同じく上記技術を簡略化して示すもので
あるが、同図に点線で示すようにＡ線が地絡,B線が電混
した場合、異常電流IE,IE′はセンス抵抗RS,RS′に同じ
ように流れ、結果的に電流のアンバランスが生じず異常
検出ができない。
あるが、同図に点線で示すようにＡ線が地絡,B線が電混
した場合、異常電流IE,IE′はセンス抵抗RS,RS′に同じ
ように流れ、結果的に電流のアンバランスが生じず異常
検出ができない。
本願において開示される発明のうち代表的なものの概要
は下記の通りである。
は下記の通りである。
すなわち、第６図に示すように、基本的にループ電圧検
出方式とする。すなわち、Ｂ線電位と接地電位とを比較
器13により比較し、Ａ線電位と電源電位とを比較器13′
により比較し、少なくともどちらかに電位異常があらわ
れた場合に、異常検出信号を発生させる。
出方式とする。すなわち、Ｂ線電位と接地電位とを比較
器13により比較し、Ａ線電位と電源電位とを比較器13′
により比較し、少なくともどちらかに電位異常があらわ
れた場合に、異常検出信号を発生させる。
電圧検出方式のために、定電流給電，定抵抗給電方式を
とわず異常検出が可能である。
とわず異常検出が可能である。
又、Ａ線電位が異常の場合、Ｂ線電位が異常の場合、お
よびＡ線とＢ線との電位が逆転した場合の３つの異常モ
ードを検出できるために、電混，地絡，電混・地絡同時
発生のいずれも検知可能である。
よびＡ線とＢ線との電位が逆転した場合の３つの異常モ
ードを検出できるために、電混，地絡，電混・地絡同時
発生のいずれも検知可能である。
以下、この発明の代表的な実施例を図面を参照しながら
説明する。
説明する。
なお、各図面において同一の回路動作をなす部分は同一
符号で示す。
符号で示す。
第３図は、この実施例で説明する技術を使用するのに好
適な、実際の電話通信システム例を示すものである。
適な、実際の電話通信システム例を示すものである。
本発明の検出回路は、加入線インターフェース回路（Ｓ
ubsciber Ｌine Ｉnterface Ｃircuit:以下SLICとい
う）IC内に内蔵されている。
ubsciber Ｌine Ｉnterface Ｃircuit:以下SLICとい
う）IC内に内蔵されている。
このSLICICの主な機能は以下の３つである。
ｉ）電話機に電流供給を行なう ii）２線−４線変換を行う iii）加入線の状態の監視 本発明は上記ｉ）とiii）の機能に関するので、ICのう
ちこの機能に関する部分の要部をぬきだして以下説明す
る。
ちこの機能に関する部分の要部をぬきだして以下説明す
る。
第１図は、本発明の実施例の要部を示すものである。前
述したとおりループ電圧検出を行うのであるが、加入者
線の電位が高いため、直接線路電圧を検出することは困
難である。ゆえにＢ線の対地電位VBGとＡ線の対電源電
位VA（VBB）とを、それぞれ電圧−電流変換抵抗RB,RAを
用いて、電流に変換した後、演算を行なって異常検出信
号V1を発生させる。第１図では特に図示しないが、この
異常検出信号V1は、定電流源14,15にフィードバックさ
れ、この定電流源14,15をオフさせる。
述したとおりループ電圧検出を行うのであるが、加入者
線の電位が高いため、直接線路電圧を検出することは困
難である。ゆえにＢ線の対地電位VBGとＡ線の対電源電
位VA（VBB）とを、それぞれ電圧−電流変換抵抗RB,RAを
用いて、電流に変換した後、演算を行なって異常検出信
号V1を発生させる。第１図では特に図示しないが、この
異常検出信号V1は、定電流源14,15にフィードバックさ
れ、この定電流源14,15をオフさせる。
この異常検出信号V1は、地絡，電混，地絡・電混同時発
生の３つの異常モードに対して、同レベルで得られる。
（後述）又、非常と判断するスレショホールド電圧Vref
1はリニア的に変化させることができる。
生の３つの異常モードに対して、同レベルで得られる。
（後述）又、非常と判断するスレショホールド電圧Vref
1はリニア的に変化させることができる。
第２図に第１図の回路をより具体的に示す。第２図中、
点線で囲まれる部分５は電話機に定電流を供給するため
の回路ブロックである。
点線で囲まれる部分５は電話機に定電流を供給するため
の回路ブロックである。
演算部16は、給電線A,Bに発生する上記３つの異常モー
ドを検出し、異常検出信号V1を発生するものである。演
算部16は、カレントミラーを使って構成された電流減算
部Ｉ、電流加算部II、ワイアードオアからなる電流加算
部III、電圧比較器６からなっている。
ドを検出し、異常検出信号V1を発生するものである。演
算部16は、カレントミラーを使って構成された電流減算
部Ｉ、電流加算部II、ワイアードオアからなる電流加算
部III、電圧比較器６からなっている。
上記演算部16は、異常モード発生時に下記の如く動作し
て異常検出信号V1を発生する。
て異常検出信号V1を発生する。
ｉ）Ａ線地絡の場合 この場合、Ｂ線は正常な接地電位に維持されているため
トランジスタQ8のエミッタとコレクタとはほぼ同電位に
なり、トランジスタQ8がオフになるのでトランジスタ
Q9,Q10もオフになる。従って、第２図に示す電流Ibは得
られず、抵抗RBによる電圧降下VBGも発生しない。
トランジスタQ8のエミッタとコレクタとはほぼ同電位に
なり、トランジスタQ8がオフになるのでトランジスタ
Q9,Q10もオフになる。従って、第２図に示す電流Ibは得
られず、抵抗RBによる電圧降下VBGも発生しない。
一方、Ａ線地絡によって、Ａ点の電圧レベルは正常動作
時に比較して上昇し、抵抗RAに電圧降下VAが発生し、ト
ランジスタQ5に電流IAが流れる。
時に比較して上昇し、抵抗RAに電圧降下VAが発生し、ト
ランジスタQ5に電流IAが流れる。
トランジスタQ5,Q6,Q17はカレントミラーに接続され、
トランジスタQ6は検出用の抵抗RX、電流加算部III、電
流減算部ＩのトランジスタQ11のコレクタ・エミッタ経
路を介して電流IAを吸い込むように動作する。電流減算
部ＩのトランジスタQ12に供給される電流IBはゼロであ
るから、出力電流IAは０−IA＝|IA|となる。かくして、
電流減算部Ｉは絶対値的に減算動作を実行する。
トランジスタQ6は検出用の抵抗RX、電流加算部III、電
流減算部ＩのトランジスタQ11のコレクタ・エミッタ経
路を介して電流IAを吸い込むように動作する。電流減算
部ＩのトランジスタQ12に供給される電流IBはゼロであ
るから、出力電流IAは０−IA＝|IA|となる。かくして、
電流減算部Ｉは絶対値的に減算動作を実行する。
また、電流加算部IIのトランジスタQ17は、抵抗RX、電
流加算部IIIを介して電流IAを吸い込むように動作す
る。従って、電流加算部IIIの出力電流IC、換言すれば
抵抗RXを流れる電流は2IAになり、2IB・RXで決定される
電圧VCが電圧比較器６の反転入力端子に印加されること
になる。電圧比較器６はレベル調整可能な基準電圧Vref
1との比較を行ない、異常検出信号V1を発生する。
流加算部IIIを介して電流IAを吸い込むように動作す
る。従って、電流加算部IIIの出力電流IC、換言すれば
抵抗RXを流れる電流は2IAになり、2IB・RXで決定される
電圧VCが電圧比較器６の反転入力端子に印加されること
になる。電圧比較器６はレベル調整可能な基準電圧Vref
1との比較を行ない、異常検出信号V1を発生する。
異常検出信号V1は、定電流源14,15を構成する負帰還増
幅器3,4を非動作になすので、トランジスタQ1,Q2がオフ
になり給電線A,Bに供給されていた電流ILを遮断する。
幅器3,4を非動作になすので、トランジスタQ1,Q2がオフ
になり給電線A,Bに供給されていた電流ILを遮断する。
ii）Ｂ線電混の場合 この場合、Ａ線は正常な電池電位（VBB）に維持されて
いるので抵抗RAに電流が流れず、トランジスタQ5はオフ
になり、トランジスタQ6,Q17はオフとなりトランジスタ
Q6,Q17による電流IAの吸い込み動作は行われない。
いるので抵抗RAに電流が流れず、トランジスタQ5はオフ
になり、トランジスタQ6,Q17はオフとなりトランジスタ
Q6,Q17による電流IAの吸い込み動作は行われない。
一方、Ｂ線電混によって、抵抗RBによって電圧降下VBG
が発生し、トランジスタQ8はオンとなり電流IBを流す。
トランジスタQ8,Q9,Q10はカレントミラーに接続され、
トランジスタQ9は電流減算部Ｉに電流IBを供給し、トラ
ンジスタQ10は電流加算部IIIに電流IBを供給する。
が発生し、トランジスタQ8はオンとなり電流IBを流す。
トランジスタQ8,Q9,Q10はカレントミラーに接続され、
トランジスタQ9は電流減算部Ｉに電流IBを供給し、トラ
ンジスタQ10は電流加算部IIIに電流IBを供給する。
電流減算部ＩのトランジスタQ12に電流IBが供給される
が、トランジスタQ6がオフであるからトランジスタQ12,
Q13のコレクタに流れる電流は実質的に零となる。従っ
て、トランジスタQ12,Q13は飽和状態になり、トランジ
スタQ12のエミッタに供給される電流IBはトランジスタQ
12,Q13の各エミッタ・ベース、ダイオードQ14,Q15を介
してバイアス電源Vref2に流れる。
が、トランジスタQ6がオフであるからトランジスタQ12,
Q13のコレクタに流れる電流は実質的に零となる。従っ
て、トランジスタQ12,Q13は飽和状態になり、トランジ
スタQ12のエミッタに供給される電流IBはトランジスタQ
12,Q13の各エミッタ・ベース、ダイオードQ14,Q15を介
してバイアス電源Vref2に流れる。
ダイオードQ15、トランジスタQ16はカレントミラーを構
成し、ダイオードQ15に電流IBが流れることにより、ト
ランジスタQ16は抵抗RX、電流加算部IIを介して電流IB
を吸い込むように動作する。この場合、電流IAは０であ
るから、電流IBはIB−０＝IBとなる。かくして、電流減
算部Ｉは減算動作を実行する。
成し、ダイオードQ15に電流IBが流れることにより、ト
ランジスタQ16は抵抗RX、電流加算部IIを介して電流IB
を吸い込むように動作する。この場合、電流IAは０であ
るから、電流IBはIB−０＝IBとなる。かくして、電流減
算部Ｉは減算動作を実行する。
一方、トランジスタQ10から得られる電流IBは、電流加
算部IIのトランジスタQ18,Q19,Q20で構成されたカレン
トミラーの入力電流となるので、このカレントミラーの
出力トランジスタQ18は、抵抗RX、電流加算部IIIを介し
て電流IBを吸い込むように動作する。従って、電流加算
部IIIの出力電流IC、換言すれば抵抗RXを流れる電流は2
IBになる。
算部IIのトランジスタQ18,Q19,Q20で構成されたカレン
トミラーの入力電流となるので、このカレントミラーの
出力トランジスタQ18は、抵抗RX、電流加算部IIIを介し
て電流IBを吸い込むように動作する。従って、電流加算
部IIIの出力電流IC、換言すれば抵抗RXを流れる電流は2
IBになる。
電流IA,IBの電流量はIA≒IBに設定されているので、抵
抗RXの電圧降下分VCは上記ｉ）の場合とほぼ同一電圧に
なり、電圧比較器６によって上記同様の比較動作が行わ
れる。この結果、異常検出信号V1が得られ、負帰還増幅
器3,4トランジスタQ1,Q2がオフになされ、電流ILが遮断
される。
抗RXの電圧降下分VCは上記ｉ）の場合とほぼ同一電圧に
なり、電圧比較器６によって上記同様の比較動作が行わ
れる。この結果、異常検出信号V1が得られ、負帰還増幅
器3,4トランジスタQ1,Q2がオフになされ、電流ILが遮断
される。
iii）地絡，電混が同時に発生した場合 この場合、トランジスタQ8がオン動作するので、トラン
ジスタQ9,Q10より電流減算部Ｉ、電流加算部IIIに電流I
Bが供給される。また、トランジスタQ5がオン動作する
ので、電流減算部Ｉ、電流加算部IIIに対し電流IAの吸
い込み動作を行う。
ジスタQ9,Q10より電流減算部Ｉ、電流加算部IIIに電流I
Bが供給される。また、トランジスタQ5がオン動作する
ので、電流減算部Ｉ、電流加算部IIIに対し電流IAの吸
い込み動作を行う。
トランジスタQ9から電流減算部Ｉに供給される電流I
Bは、トランジスタQ12,Q13のエミッタ・コレクタ間を介
してトランジスタQ6のコレクタに供給される。一方、ト
ランジスタQ6は電流IAの吸い込み動作を実行中であり、
かつIA≒IBであるので、トランジスタQ11はオフとな
り、トランジスタQ11のコレクタ電流は実質的に零とな
る。以上のように、トランジスタQ12のエミッタに供給
される電流IBは、殆んどトランジスタQ6によって吸い込
まれるので、ダイオードQ14,Q15に流れる電流はほぼ零
になり、トランジスタQ16はオフになる。従って、電流
減算部Ｉは、電流IA,IB減算IB−IA≒０を実行するの
で、その出力電流は実質的に零となる。
Bは、トランジスタQ12,Q13のエミッタ・コレクタ間を介
してトランジスタQ6のコレクタに供給される。一方、ト
ランジスタQ6は電流IAの吸い込み動作を実行中であり、
かつIA≒IBであるので、トランジスタQ11はオフとな
り、トランジスタQ11のコレクタ電流は実質的に零とな
る。以上のように、トランジスタQ12のエミッタに供給
される電流IBは、殆んどトランジスタQ6によって吸い込
まれるので、ダイオードQ14,Q15に流れる電流はほぼ零
になり、トランジスタQ16はオフになる。従って、電流
減算部Ｉは、電流IA,IB減算IB−IA≒０を実行するの
で、その出力電流は実質的に零となる。
一方、上記のようにトランジスタQ5,Q8がオンとなって
いるので電流加算部IIIは、トランジスタQ17によって電
流IAの吸い込み動作を行ない、トランジスタQ18によっ
て電流IBの吸い込み動作を行う。トランジスタQ17,Q18
の各コレクタは、電流加算部IIIに共通接続されている
ので、電流加算部IIIの出力電流IC、換言すれば抵抗RX
を流れる電流はIA＋IBで決定される電流量になる。
いるので電流加算部IIIは、トランジスタQ17によって電
流IAの吸い込み動作を行ない、トランジスタQ18によっ
て電流IBの吸い込み動作を行う。トランジスタQ17,Q18
の各コレクタは、電流加算部IIIに共通接続されている
ので、電流加算部IIIの出力電流IC、換言すれば抵抗RX
を流れる電流はIA＋IBで決定される電流量になる。
電流IA,IBはIA≒IBの関係に設定されているので、抵抗R
Xの電圧降下分は上記ｉ）ii）の場合とほぼ同一の電圧
になる。電圧比較器６によって上記同様の比較動作が行
われ、異常検出信号V1が得られる。異常検出信号V1によ
って、負帰還増幅器3,4、トランジスタQ1,Q2がオフにな
され、電流ILが遮断される。
Xの電圧降下分は上記ｉ）ii）の場合とほぼ同一の電圧
になる。電圧比較器６によって上記同様の比較動作が行
われ、異常検出信号V1が得られる。異常検出信号V1によ
って、負帰還増幅器3,4、トランジスタQ1,Q2がオフにな
され、電流ILが遮断される。
上記検出回路は次のような効果を有するものである。
（１） 給電線の地絡，電混，更に両者の同時発生に対
応して供給される電流IB,電流IAの吸い込みにもとずき
絶対値の電流減算を行う電流減算部Ｉ、上記電流IA,IB
の加算を行う電流加算部II、上記電流減算部Ｉ、電流加
算部IIの出力電流を加算する電流加算部III、上記電流
加算部IIIの出力電流に対応した電圧と基準電圧とを比
較し、異常検出信号V1を得る電圧比較器６とを設け、異
常検出時において上記異常検出信号によって給電線への
給電を遮断するようにしたものであるから、地絡，電
混，更にこれらが同時発生した場合の異常検出を確実に
行ない、異常時の給電を遮断することができる。
応して供給される電流IB,電流IAの吸い込みにもとずき
絶対値の電流減算を行う電流減算部Ｉ、上記電流IA,IB
の加算を行う電流加算部II、上記電流減算部Ｉ、電流加
算部IIの出力電流を加算する電流加算部III、上記電流
加算部IIIの出力電流に対応した電圧と基準電圧とを比
較し、異常検出信号V1を得る電圧比較器６とを設け、異
常検出時において上記異常検出信号によって給電線への
給電を遮断するようにしたものであるから、地絡，電
混，更にこれらが同時発生した場合の異常検出を確実に
行ない、異常時の給電を遮断することができる。
（２） 上記（１）により、給電線を利用する電話器の
機能を向上させることができる。
機能を向上させることができる。
以上に、本発明者によってなされた発明を実施例にもと
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。例えば、異常検出
信号V1によって電流供給源14,15を非動作になすととも
に、パイロットランプの点灯、或いはブザーの鳴動等を
行ない、アラームを発生するようにしてよい。
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。例えば、異常検出
信号V1によって電流供給源14,15を非動作になすととも
に、パイロットランプの点灯、或いはブザーの鳴動等を
行ない、アラームを発生するようにしてよい。
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野である電話機用給電線の
異常検出に適用した場合について説明したが、それに限
定されるものではなく、例えばインターホン等の通信回
線に広く利用することができる。
明をその背景となった利用分野である電話機用給電線の
異常検出に適用した場合について説明したが、それに限
定されるものではなく、例えばインターホン等の通信回
線に広く利用することができる。
本発明は少なくとも、電子化電話機に広く利用すること
ができる。
ができる。
第１図は、本発明の実施例である電混・地絡検出回路の
要部を示す回路図であり、 第２図は、第１図に示される電混・地絡検出回路の構成
をさらに詳細に示す回路図であり、 第３図は、本発明を適用するのに好適な電話通信システ
ムの一例を示し、 第４図（ａ）は、定抵抗給電方式の構成を示す回路図で
あり、 第４図（ｂ）は、定電流給電方式の構成を示す回路図で
あり、 第５図（ａ），（ｂ）は、従来技術の問題点を説明する
ための回路図であり、 第６図は、本発明の基本概念を説明するための回路図で
ある。 3,4……負帰還増幅器、８……信号処理回路、14,15……
定電流源、16……演算部。
要部を示す回路図であり、 第２図は、第１図に示される電混・地絡検出回路の構成
をさらに詳細に示す回路図であり、 第３図は、本発明を適用するのに好適な電話通信システ
ムの一例を示し、 第４図（ａ）は、定抵抗給電方式の構成を示す回路図で
あり、 第４図（ｂ）は、定電流給電方式の構成を示す回路図で
あり、 第５図（ａ），（ｂ）は、従来技術の問題点を説明する
ための回路図であり、 第６図は、本発明の基本概念を説明するための回路図で
ある。 3,4……負帰還増幅器、８……信号処理回路、14,15……
定電流源、16……演算部。
Claims (2)
- 【請求項１】第１のラインと第２のラインとの電気的状
態を検出する検出回路であって、 （１） 上記第１のラインの第１の電気量と上記第２の
ラインの第２の電気量とを加算する第１の手段、 （２） 上記第１のラインの第１の電気量と上記第２の
ラインの第２の電気量とを減算する第２の手段及び （３） 上記第１の手段の出力信号と上記第２の手段の
出力信号とを加算する第３の手段 を含むことを特徴とする検出回路。 - 【請求項２】（１） 上記第１のラインの電圧を電流量
としての上記第１の電気量に変換する第１変換手段及び （２） 上記第２のラインの電圧を電流量としての上記
第２の電気量に変換する第２変換手段 を含むことを特徴とする特許請求の範囲第１項記載の検
出回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1008386 | 1986-01-22 | ||
| JP61-10083 | 1986-01-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62253254A JPS62253254A (ja) | 1987-11-05 |
| JPH071899B2 true JPH071899B2 (ja) | 1995-01-11 |
Family
ID=11740452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61278612A Expired - Lifetime JPH071899B2 (ja) | 1986-01-22 | 1986-11-25 | 検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4748652A (ja) |
| JP (1) | JPH071899B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01166657A (ja) * | 1987-12-22 | 1989-06-30 | Fujitsu Ltd | ループ・地絡監視回路 |
| CA2025014C (en) * | 1989-01-19 | 1994-11-22 | Kazumi Kinoshita | Ground fault detector |
| JP3064724B2 (ja) * | 1993-02-10 | 2000-07-12 | 富士通株式会社 | 海底ケーブル通信システムの海中機器および障害点標定方法 |
| US5488306A (en) * | 1994-05-31 | 1996-01-30 | International Business Machines Corp. | Open and short fault detector for a differential interface |
| US5990699A (en) * | 1996-01-16 | 1999-11-23 | Intel Corporation | Method for detecting opens through time variant current measurement |
| EP0831632A3 (de) * | 1996-09-24 | 2003-03-19 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Fehlerindikation bei analogen Teilnehmerleitungen von Notruftelefonen digitaler Zeitmultiplex-Fernsprechvermittlungsanlagen |
| US6130795A (en) * | 1998-05-05 | 2000-10-10 | International Business Machines Corporation | Method and apparatus to sense and report connection integrity of a differential ECL transmission line having proper parallel termination |
| FR2873258B1 (fr) * | 2004-07-19 | 2006-10-27 | Legrand Sa | Systeme de distribution de la telephonie |
| US8223958B2 (en) * | 2005-10-27 | 2012-07-17 | Hewlett-Packard Development Company, L.P. | Determining an active line |
| US10797695B2 (en) | 2018-04-17 | 2020-10-06 | Semiconductor Components Industries, Llc | Current subtraction circuitry |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6022571B2 (ja) * | 1979-12-05 | 1985-06-03 | 株式会社日立製作所 | 地絡保護方式 |
| US4424479A (en) * | 1981-10-05 | 1984-01-03 | Bell Telephone Laboratories, Incorporated | Loop fault location |
-
1986
- 1986-11-25 JP JP61278612A patent/JPH071899B2/ja not_active Expired - Lifetime
-
1987
- 1987-01-22 US US07/005,953 patent/US4748652A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4748652A (en) | 1988-05-31 |
| JPS62253254A (ja) | 1987-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1111587A (en) | Circuit for supplying direct current to telephone station sets | |
| JPH071899B2 (ja) | 検出回路 | |
| JPS63169865A (ja) | 有効インピーダンス・ライン・フイード回路 | |
| US4473719A (en) | Switchhook status detector | |
| JPH0695715B2 (ja) | Ｄｃ電圧供給回路 | |
| US4322586A (en) | Transformerless line interface circuit | |
| US4862309A (en) | Protection circuit for battery feed circuit | |
| EP0182475B1 (en) | Signal amplifier and telephone line feed circuit | |
| US4485341A (en) | Current limiter circuit | |
| US4358645A (en) | Loop sensing circuit for use with a subscriber loop interface circuit | |
| US5337354A (en) | Tip-ring voltage correction circuit | |
| US4631362A (en) | Low resistance origination scan circuit | |
| CA1139470A (en) | Transformerless line interface circuit | |
| JPS6317394B2 (ja) | ||
| JP3047975B2 (ja) | 半導体集積回路 | |
| JP2974586B2 (ja) | 加入者回線監視回路 | |
| JPH0578248B2 (ja) | ||
| JPH0272790A (ja) | ループ検出回路 | |
| JP2891782B2 (ja) | 電話インタフェース回路用出力段 | |
| JPH0566059B2 (ja) | ||
| JPH0560708B2 (ja) | ||
| JPS61288548A (ja) | 地絡、混触、保護機能を有する電流供給回路 | |
| JPS62233968A (ja) | 電流供給回路 | |
| EP0880844A2 (en) | Current distribution circuit having an additional parallel dc-current sinking branch | |
| JPH0415657B2 (ja) |