JPH0718480U - Interlayer misregistration detection structure for multilayer printed wiring boards - Google Patents

Interlayer misregistration detection structure for multilayer printed wiring boards

Info

Publication number
JPH0718480U
JPH0718480U JP5469593U JP5469593U JPH0718480U JP H0718480 U JPH0718480 U JP H0718480U JP 5469593 U JP5469593 U JP 5469593U JP 5469593 U JP5469593 U JP 5469593U JP H0718480 U JPH0718480 U JP H0718480U
Authority
JP
Japan
Prior art keywords
hole
pattern
lands
multilayer printed
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5469593U
Other languages
Japanese (ja)
Inventor
徹 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP5469593U priority Critical patent/JPH0718480U/en
Publication of JPH0718480U publication Critical patent/JPH0718480U/en
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 高密度な多層プリント基板になる程、スルー
ホールと隣接パターン間のクリヤランスの維持管理が一
層重要となってきている。そこで、本考案は、プリント
板完成後に各層間の位置ずれを検出する手段を講じて良
否判別をすることで、より一層高品質な多層プリント基
板を提供することを目的とする。 【構成】 位置ずれ検出用に、外部取り出し用のランド
12、14を外層に設け、当該ランドにスルーホール1
1、13を設ける。そして、内層の一方のスルーホール
13に当該スルーホール13との導通用ランド17を設
けてリング・パターン16と接続する。そして、当該リ
ング・パターンとスルーホール11の間に位置ずれ検出
距離であるクリヤランス15の絶縁距離を与える。この
パターン構造により、両外部取り出し用のランド12、
14間は、許容位置ずれ範囲を越えた時に導通するパタ
ーン構造としている。
(57) [Abstract] [Purpose] As the density of multi-layer printed circuit boards increases, maintenance of the clearance between through holes and adjacent patterns becomes more important. Therefore, an object of the present invention is to provide a multilayer printed circuit board of higher quality by providing a means for detecting the positional deviation between the respective layers after the completion of the printed board to judge the quality. [Structure] Lands 12 and 14 for taking out to the outside are provided in an outer layer for detecting a positional deviation, and the through hole 1 is provided in the land.
1 and 13 are provided. Then, a land 17 for conduction with the through hole 13 is provided in one of the through holes 13 in the inner layer to connect with the ring pattern 16. Then, an insulation distance of the clearance 15 which is a displacement detection distance is provided between the ring pattern and the through hole 11. With this pattern structure, the lands 12 for taking out to the outside,
A pattern structure is provided between 14 so as to be conductive when exceeding the allowable positional deviation range.

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial applications]

この考案は、スルーホールと、内層の隣接パターン間の導体間隙(クリヤラン ス)が接近している高密度多層プリント板の製造品質を、より一層高める為に、 各層間の位置ずれを容易に検出する構造に関する。 In order to further improve the manufacturing quality of high-density multi-layer printed circuit boards where the through holes and the conductor gap (clearance) between adjacent patterns on the inner layer are close to each other, this device easily detects the positional deviation between the layers. Related to the structure.

【0002】[0002]

【従来の技術】[Prior art]

一般に、多層プリント板を製造後、各層間の位置ずれ検査することは行われて いない。その代わりに通常には、最終的に、CAD配線データ(ガーバー・ファ イル等)に基づいてボード試験器等で回路パターンの導通試験と、隣接パターン との非導通試験を実施してプリント板の検査をし、良品判定をしている。 In general, after manufacturing a multilayer printed board, a positional deviation inspection between layers is not performed. Instead, in the end, normally, the continuity test of the circuit pattern and the non-continuity test with the adjacent pattern are performed by the board tester based on the CAD wiring data (Gerber file, etc.) and the printed board is tested. Inspected and judged as non-defective.

【0003】 まず、図4の多層プリント板の断面図の一例を示して説明する。 最近の高密度実装基板では、0.1インチの間に5本の信号パターンを走らせ るプリント基板も多く、また、スルーホール31の孔径も例えば0.2mm以下 に小さくなっている。これは、表面実装部品の小型化により回路密度が高まり、 この為、多層板化、高密度パターン化が進んできた為である。これに伴いスルー ホール31が多数設けられるようになってきた。そして、スルーホールと内層の 隣接パターン32とのクリヤランス33が数十ミクロン単位で接近している為、 各層間の位置合わせの精度要求が厳しくなってきた。これは、各層間のわずかな 位置合わせのずれによって、内層の隣接パターンとスルーホールが導通する危険 性が大きくなってきたからである。First, an example of a cross-sectional view of the multilayer printed board shown in FIG. 4 will be described. In recent high-density mounting boards, many printed boards run five signal patterns within 0.1 inch, and the hole diameter of the through hole 31 is also reduced to, for example, 0.2 mm or less. This is because the circuit density has increased due to the miniaturization of surface mount components, which has led to the progress of multilayer boards and high-density patterning. Along with this, many through holes 31 have been provided. Further, since the clearance 33 between the through hole and the adjacent pattern 32 on the inner layer is close to the unit of several tens of microns, the accuracy requirement for the alignment between the layers has become strict. This is because a slight misalignment between the layers increases the risk that the adjacent pattern in the inner layer will be electrically connected to the through hole.

【0004】 また、プリント板の検査を合格して出荷された中には、各層間の位置ずれによ り、スルーホール31と内層の隣接パターン32のクリヤランスが極めて狭くな っているものもある。これが、プリント基板の検査時は良品であっても使用によ り不良発生となるケースが発生している。例えば、ハンダ・ディップ時の温度ス トレスや、機械的なネジ締め力や振動や実装のたわみ力が加わったり、また、電 源印加による温度上昇で局部的に湾曲ストレスが加わったりして、プリント板の 隣接パターン32とスルーホール31間での絶縁距離が低下して導通してしまう 不良現象である。In some cases, when the printed board has passed the inspection and is shipped, the clearance between the through hole 31 and the adjacent pattern 32 in the inner layer is extremely narrow due to the positional deviation between the layers. . However, when inspecting a printed circuit board, there are cases in which even if it is a good product, a defect occurs due to use. For example, temperature stress during solder dip, mechanical screw tightening force, vibration and bending force of mounting may be applied, or bending stress may be locally applied due to temperature rise due to power supply application This is a defective phenomenon in which the insulation distance between the adjacent pattern 32 of the plate and the through hole 31 is reduced and electrical continuity occurs.

【0005】[0005]

【考案が解決しようとする課題】[Problems to be solved by the device]

上記説明のように、高密度な多層プリント基板になる程、スルーホールと隣接 パターン間のクリヤランスが安定して維持されていることが一層重要となってき ている。 そこで、本考案が解決しようとする課題は、より一層高品質な多層プリント基 板を提供する為に、プリント板完成後に各層間の位置ずれを容易に検出する手段 を講じて良否判別を容易にすることである。 As described above, as the density of a multilayer printed circuit board increases, it is becoming more important that the clearance between the through hole and the adjacent pattern is stably maintained. Therefore, the problem to be solved by the present invention is to provide a high quality multilayer printed circuit board, and to provide a high quality multilayer printed circuit board, a means for easily detecting the positional deviation between the layers after the printed circuit board is completed is used to facilitate the pass / fail judgment. It is to be.

【0006】[0006]

【課題を解決する為の手段】[Means for solving the problem]

(図1の解決手段) 上記課題を解決するために、本考案の構成では、外部取り出し用のランド12 、14を外層に設け、当該ランドにスルーホール11、13を設ける。そして、 内層の一方のスルーホール13に当該スルーホール13との導通用ランド17を 設けてリング・パターン16と接続する。 そして、当該リング・パターンとスルーホール11の間に位置ずれ検出距離で あるクリヤランス15の絶縁距離を設ける。このようにして、両外部取り出し用 のランド12、14間は、許容位置ずれ範囲を越えた時に導通するパターン構造 としている。 (Means for Solving FIG. 1) In order to solve the above problems, in the structure of the present invention, lands 12 and 14 for external extraction are provided in an outer layer, and through holes 11 and 13 are provided in the lands. Then, one of the through holes 13 in the inner layer is provided with a land 17 for conduction with the through hole 13 and connected to the ring pattern 16. Then, an insulation distance of the clearance 15 which is a displacement detection distance is provided between the ring pattern and the through hole 11. In this way, a pattern structure is formed between the lands 12 and 14 for taking out to the outside so that the lands 12 and 14 are electrically connected to each other when the allowable positional deviation range is exceeded.

【0007】 (図2の解決手段) また、上記構造に図2のようなパターン構造とした手段がある。 このパターン構造では、当該リング・パターンの代わりに、上下に平行な検出 パターン21a、21bを設ける。そして、各検出パターン毎に、外部取り出し 用のランド22a、22bを設けて、上下のいずれの方向の位置ずれかを導通に より検出するパターン構造としている。(Means for Solving FIG. 2) Further, there is a means for forming the pattern structure as shown in FIG. 2 in the above structure. In this pattern structure, instead of the ring pattern, detection patterns 21a and 21b that are parallel to each other in the vertical direction are provided. Then, lands 22a and 22b for external extraction are provided for each of the detection patterns, and a pattern structure for detecting which of the upper and lower directions the positional deviation is due to conduction is provided.

【0008】[0008]

【作用】[Action]

内層に環状のリング・パターン16で、スルーホール11をとり囲む輪の形状 パターン構造にし、かつ、位置ずれ検出距離に応じたクリヤランス15の絶縁距 離を与えておく。この結果、全方向の指定距離以上の位置ずれを導通の有無で検 出する作用がある。 また、単一内層毎にチェックランドを設ける構造とする場合は、各内層毎に独 立して位置ずれを検出する機能が得られる。 また、図3の複数のチェックランド29を設け、かつ、各クリヤランス15値 を、例えば0.02mm毎に変えておく。これにより、0.02mm単位毎に位 置ずれを検出できるので、測定機能として利用できる。 An annular ring pattern 16 is formed on the inner layer to form a ring-shaped pattern structure surrounding the through hole 11, and an insulation distance of the clearance 15 is provided according to the position shift detection distance. As a result, there is an effect of detecting a positional deviation of a specified distance or more in all directions depending on the presence or absence of conduction. Further, when the check land is provided for each single inner layer, the function for independently detecting the positional deviation can be obtained for each inner layer. Further, a plurality of check lands 29 shown in FIG. 3 are provided, and each clearance 15 value is changed, for example, every 0.02 mm. As a result, the displacement can be detected in units of 0.02 mm, which can be used as a measurement function.

【0009】[0009]

【実施例】【Example】

(実施例1) 本考案の実施例1について、図1のリング・パターン時の、(a)多層プリン ト板の断面図の一例と、(b)第1層のZ軸方向矢視図と、(c)内層のZ軸方 向矢視図、を示す図と図3のプリント基板上のチェックランドの配置例の図を参 照して説明する。 (Embodiment 1) Regarding Embodiment 1 of the present invention, (a) an example of a cross-sectional view of the multilayer print plate at the time of the ring pattern of FIG. 1, and (b) a Z-axis direction arrow view of the first layer. , (C) a Z-axis direction arrow view of the inner layer, and FIG. 3 showing an example of the arrangement of check lands on the printed circuit board.

【0010】 本実施例の、実施概要を説明する。本実施例は、まず、上下の外層(第1層、 第n層)は、ランド12、14を設けスルーホール11、13と導通させる。そ して内層(第2層〜第n−1層)では、一方のスルーホール11にはランドを設 けない。代わりに、位置ずれの有無の検出用に当該スルーホールの円周上をとり 囲むようにリング・パターン16を設けてその導体を他方のスルーホール13の ランド17に接続する。そして当該リング・パターンとスルーホール11とのク リヤランス15は、製造するプリント基板毎に要求される許容範囲の寸法(例え ば0.05mm)に設定する。そして製造後の良否判定は、チェックランド12 と14間で導通しているか否かで全部の層でかつ全方向(X、Y方向)に対して 許容範囲内か否かが判定できることとなる。An outline of implementation of this embodiment will be described. In this embodiment, first, the upper and lower outer layers (first layer and n-th layer) are provided with lands 12 and 14 and are electrically connected to the through holes 11 and 13. Further, in the inner layer (second layer to (n-1) th layer), no land is provided in one through hole 11. Instead, a ring pattern 16 is provided so as to surround the circumference of the through hole for detecting the presence or absence of displacement, and the conductor is connected to the land 17 of the other through hole 13. The clearance 15 between the ring pattern and the through hole 11 is set to a size (for example, 0.05 mm) within an allowable range required for each printed circuit board to be manufactured. Then, the quality judgment after manufacturing can be judged by whether or not there is conduction between the check lands 12 and 14 and whether it is within the allowable range in all layers and in all directions (X and Y directions).

【0011】 さらに、クリヤランスの良否判定用検出ランド(以後チェックランドと称す) は、通常図3に示すように、プリント基板の対角線上に2箇所(27、28)に 設ける。これによりプリント基板全体にわたって位置ずれを検出できる。これに 対し、より精細なプリント基板の場合は4角に設けても良い。このようにチェッ クランドを配置し、完成した多層プリント基板のチェックランドの2端子間で導 通があるか否かを調べることで容易に良品か否かが判定できることとなる。Further, as shown in FIG. 3, detection lands for determining pass / fail of clearance (hereinafter referred to as check lands) are usually provided at two locations (27, 28) on the diagonal line of the printed circuit board. As a result, the positional deviation can be detected over the entire printed circuit board. On the other hand, in the case of a finer printed circuit board, it may be provided in four corners. By arranging the check lands in this way and checking whether or not there is conduction between the two terminals of the check lands of the completed multilayer printed circuit board, it is possible to easily determine whether the product is a non-defective product.

【0012】 まず最初に、各層のパターン構造について説明する。外層(第1層、第n層) にはチェックランド12、14を設けてスルーホール11、13と導通させて、 検出用端子とする。次に、内層(第2層〜第n−1層)は、一方のスルーホール 13にのみ図1(c)のように導通用ランド17を設ける。そしてこのランド1 7とリング・パターン16を導通させる。そして、環状のリング・パターンは、 クリヤランス15の絶縁距離を与えてスルーホール11をとり囲む円形のパター ン形状にする。他方、スルーホール11は、内層とはどこも接続しないで、外層 のチェックランド12とのみ接続する構造としておく。First, the pattern structure of each layer will be described. Check lands 12 and 14 are provided on the outer layers (first layer and n-th layer) and are electrically connected to the through holes 11 and 13 to serve as detection terminals. Next, the inner layer (second layer to (n-1) th layer) is provided with the conduction land 17 only in one through hole 13 as shown in FIG. Then, the land 17 and the ring pattern 16 are brought into conduction. The annular ring pattern provides the insulation distance of the clearance 15 to form a circular pattern surrounding the through hole 11. On the other hand, the through hole 11 has a structure in which it is not connected to the inner layer at all, but is connected only to the check land 12 in the outer layer.

【0013】 上記のパターン構造により、もしも、何れかの内層でクリヤランス15以上の ずれが生じたままで接着(熱プレス)後、NCドリルマシンでスルーホールの孔 明け、スルーホールのめっき処理をした時、このめっき処理によりスルーホール 11と、ずれの生じた内層のリング・パターン16どうしが導通接続されること となる。結果として、出来上がった多層プリント基板のチェックランドの両端で 導通が確認される。このことから、何れかの内層で、層間の位置ずれがあったか が容易に検出できる。According to the above-mentioned pattern structure, if any inner layer is bonded (hot press) with a clearance of 15 or more being cleared, then a through hole is drilled by an NC drill machine and a through hole is plated. As a result of this plating treatment, the through hole 11 and the ring pattern 16 of the inner layer in which the displacement has occurred are electrically connected. As a result, continuity is confirmed at both ends of the check lands of the completed multilayer printed circuit board. From this, it is possible to easily detect whether any of the inner layers has a positional shift between the layers.

【0014】 また、プリント板製造時の位置ずれ要因としては、フィルム原版のずれや、露 光時のずれや、位置決め用のガイド孔明けのずれや、熱プレス時のずれ等がある が、何れで発生した位置ずれでも、又、これらのずれが積算された位置ずれでも 、最終的に本チェックランドを設けることにより容易に検出実現できる。[0014] Further, as factors of positional deviation during manufacturing of the printed board, there are deviations of the film original plate, deviations at the time of exposure, deviations of guide holes for positioning, deviations at the time of hot pressing, and the like. Even if the positional deviation that occurs in step 1 or the positional deviation that is obtained by accumulating these positional deviations can be easily detected and realized by finally providing the check land.

【0015】 また、位置ずれ限界距離については、図1(c)のクリヤランス15を、各プ リント基板の必要精度や種類(低密度、高密度パターン配線)に応じて所要の限 界距離を設定してリング・パターン16の内径の大きさを決め製造用フィルムに 焼き込んでおけば良い。 ここで、スルーホール11自体の孔加工精度ばらつきや、スルーホールのめっ き処理による誤差や、リング・パターン自体のエッチング精度のばらつきが、例 えば20ミクロン程度あるが、ここではこれら加工精度の誤差については問題点 とはしないことにする。As for the positional displacement limit distance, the clearance 15 shown in FIG. 1C is used to set the required limit distance according to the required accuracy and type (low density, high density pattern wiring) of each printed board. Then, the inner diameter of the ring pattern 16 is determined, and the ring pattern 16 is baked on the manufacturing film. Here, there are, for example, about 20 μm in the hole processing accuracy variation of the through hole 11 itself, the error due to the plating processing of the through hole, and the variation of the etching accuracy of the ring pattern itself. Will not be a problem.

【0016】 また上記説明では、内層の全ての層について設けると説明したが、他の検出構 造として、各内層毎に独立にチェックランド設ける方法にしても良い。この場合 は、内層と第1層(外層)毎に独立に設けることにより、どの内層がずれていた かが個別に判別できることとなり、統計データ取りして、歩留まり向上、製造品 質向上に使用しても良い。Further, in the above description, it is described that all the inner layers are provided, but as another detection structure, a method of providing check lands independently for each inner layer may be used. In this case, by providing the inner layer and the first layer (outer layer) independently, it is possible to individually determine which inner layer is displaced, and collect statistical data to use for improving yield and manufacturing quality. May be.

【0017】 ところで、上記説明では許容範囲以上のずれを検出していたが、同様の方法で 位置ずれの距離の測定を実現することも可能である。 その為には、図3のように複数のチェックランド29を設ける。そして、各ク リヤランス15値を、例えば0.05、0.07mm、0.09mm、0.11 mmのように、例えば0.02mm毎に変えておく。その後、これにより製造さ れたプリント基板の各々のチェックランドの導通を測定することで、ここの例で は0.02mm単位毎に位置ずれの量を測定することが実現できる。By the way, in the above description, the deviation exceeding the allowable range is detected, but it is also possible to realize the measurement of the distance of the positional deviation by the same method. For that purpose, a plurality of check lands 29 are provided as shown in FIG. Then, each clearance 15 value is changed every 0.02 mm, such as 0.05, 0.07 mm, 0.09 mm, and 0.11 mm. After that, by measuring the continuity of each check land of the printed circuit board thus manufactured, it is possible to measure the amount of positional deviation in units of 0.02 mm in this example.

【0018】 (実施例2) 本考案の実施例2について、図2のY軸方向独立、及びY軸の上下方向独立の 検出パターン時の、(a)第1層のZ軸方向矢視図と、(b)内層のZ軸方向矢 視図、を示す図を参照して説明する。(Embodiment 2) Regarding Embodiment 2 of the present invention, (a) a Z-axis direction arrow view of the first layer at the time of the Y-axis direction independent and the Y-axis vertical direction independent detection pattern of FIG. And (b) a Z-axis direction arrow view of the inner layer.

【0019】 図2は、指定方向のクリヤランスの検査を可能とするチェックランドのパター ン構造の例である。この場合は、各層間のずれがY軸上(又はX軸上)でかつ上 下(又は左右)いずれの方向に位置ずれが発生したか、をチェックする時のパタ ーン構造の例である。図2の例では、Y方向の寸法ずれを測定する為に、内層の スルーホール11の上下に検出パターン21a、21bを横方向に平行に引いて それぞれランド22a、22bと接続し、第1層でチェックランド20a、20 bに接続しておき、他方、スルーホール11は第1層でチェックランド20cに 接続したパターン構造としている。FIG. 2 is an example of a check land pattern structure that enables inspection of a clearance in a designated direction. In this case, it is an example of the pattern structure when checking whether the displacement between the layers is on the Y-axis (or the X-axis) and on the upper / lower (or left / right) direction. . In the example of FIG. 2, in order to measure the dimensional deviation in the Y direction, the detection patterns 21a and 21b are drawn in parallel in the horizontal direction above and below the through hole 11 in the inner layer and connected to the lands 22a and 22b respectively, and the first layer Is connected to the check lands 20a and 20b in advance, while the through hole 11 has a pattern structure in which it is connected to the check lands 20c in the first layer.

【0020】 この結果、許容範囲内で製造された正常なプリント基板は、チェックランド2 0cと両端子(20a、20b)間のいずれでも導通がない。また逆に許容範囲 を越えてY方向の位置ずれがあった場合は、両端子(20a、20b)の何れか と20c間で導通がある。これにより上方向か、下方向かの位置ずれを検出でき ることとなる。As a result, a normal printed circuit board manufactured within the allowable range has no conduction between the check land 20c and both terminals (20a, 20b). On the other hand, if there is a displacement in the Y direction beyond the allowable range, there is conduction between either of the terminals (20a, 20b) and 20c. As a result, it is possible to detect the positional deviation between the upward direction and the downward direction.

【0021】[0021]

【考案の効果】[Effect of device]

本考案は、以上説明したように構成されているので、下記に記載されるような 効果を奏する。 多層プリント基板の位置ずれの検査がチェックランドの導通検査で容易に確認 できる為、より品質の高いプリント基板を供給できる利点が得られる。 プリント基板の検査時は良品で出荷されても、ハンダ・ディップ時や、通電使 用による温度ストレス等により、スルーホール間と隣接内層パターンで導通して しまうという、不良現象の発生が防止できる効果が得られる。 Since the present invention is configured as described above, it has the following effects. Since the inspection of the displacement of the multilayer printed circuit board can be easily confirmed by the continuity test of the check land, there is an advantage that a higher quality printed circuit board can be supplied. Even when the printed circuit board is inspected as a non-defective product, it is possible to prevent the occurrence of defective phenomena such as electrical continuity between the through-holes and the adjacent inner layer pattern due to temperature stress caused by solder dipping or the use of electricity. Is obtained.

【0022】 複数のチェックランド29を設け、かつ、各クリヤランス15値を、例えば0 .02mm毎に変えておく。これにより例えば0.02mm単位毎に位置ずれを 測定でき、製造にフィードバックしてより一層の品質向上をはかることができる 利点が得られる。A plurality of check lands 29 are provided, and each clearance 15 value is set to 0. Change every 02 mm. As a result, the positional deviation can be measured, for example, in units of 0.02 mm, and there is an advantage that the quality can be fed back to the manufacturing to further improve the quality.

【0023】[0023]

【図面の簡単な説明】[Brief description of drawings]

【図1】本考案のリング・パターン時の、(a)多層プ
リント板の断面図の一例と、(b)第1層のZ軸方向矢
視図と、(c)内層のZ軸方向矢視図を示す図である。
FIG. 1 (a) is an example of a cross-sectional view of a multilayer printed board in the ring pattern of the present invention, (b) is a Z-axis direction arrow view of a first layer, and (c) is a Z-axis direction arrow of an inner layer. It is a figure which shows a perspective view.

【図2】本考案のY軸方向独立及びY軸の上下方向独立
検出パターン時の、(a)第1層のZ軸方向矢視図と、
(b)内層のZ軸方向矢視図を示す図である。
FIG. 2 (a) is a Z-axis direction arrow view of the first layer in the Y-axis direction independent and Y-axis vertical direction independent detection pattern of the present invention;
(B) It is a figure which shows the Z-axis direction arrow view of an inner layer.

【図3】本考案のプリント基板上のチェックランドの配
置例の図である。
FIG. 3 is a diagram showing an arrangement example of check lands on a printed circuit board of the present invention.

【図4】高密度多層プリント板の断面図の一例を示す図
である。
FIG. 4 is a diagram showing an example of a cross-sectional view of a high-density multilayer printed board.

【符号の説明】[Explanation of symbols]

11、13 スルーホール 12、14 チェックランド 15、23 クリヤランス(導体間隙) 16 リング・パターン 17、22a、22b ランド 20a、20b、20c チェックランド 21a、21b 検出パターン 11, 13 Through hole 12, 14 Check land 15, 23 Clearance (conductor gap) 16 Ring pattern 17, 22a, 22b Land 20a, 20b, 20c Check land 21a, 21b Detection pattern

Claims (2)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 多層プリント配線板の位置ずれ検出構造
において、 外部取り出し用のランド(12、14)を外層に設け、 当該ランドにスルーホール(11、13)を設け、 内層で、一方のスルーホール(13)に導通用ランド
(17)を設けてリング・パターン(16)と接続し、 当該リング・パターンと、他方のスルーホール(11)
の間に位置ずれ検出距離であるクリヤランス(15)を
とり、 以上を具備していることを特徴とした多層プリント配線
板の層間パターン位置不良検出構造。
1. A structure for detecting displacement of a multilayer printed wiring board, wherein lands (12, 14) for external extraction are provided in an outer layer, and through holes (11, 13) are provided in the lands, and one of the through holes is provided in the inner layer. A conduction land (17) is provided in the hole (13) to connect to the ring pattern (16), and the ring pattern and the other through hole (11)
A clearance (15), which is a misregistration detection distance, is provided between the two, and the above structure is provided, and an interlayer pattern position defect detection structure of a multilayer printed wiring board is provided.
【請求項2】 当該リング・パターンの代わりに、スル
ーホール(11)の上下に平行な検出パターン(21
a、21b)を設け、 各検出パターン毎に、外部取り出し用のランド(22
a、22b)を設けて上下のいずれの方向の位置ずれか
を検出する構造とし、 以上を具備していることを特徴とした、請求項1記載の
多層プリント配線板の層間位置ずれ検出構造。
2. A detection pattern (21) parallel to the top and bottom of the through hole (11) instead of the ring pattern.
a, 21b) are provided, and a land (22) for external extraction is provided for each detection pattern.
a) and 22b) are provided so as to detect whether the positional shift is in any of the upper and lower directions, and the above structure is provided, and the interlayer positional shift detection structure of the multilayer printed wiring board according to claim 1.
JP5469593U 1993-09-13 1993-09-13 Interlayer misregistration detection structure for multilayer printed wiring boards Withdrawn JPH0718480U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5469593U JPH0718480U (en) 1993-09-13 1993-09-13 Interlayer misregistration detection structure for multilayer printed wiring boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5469593U JPH0718480U (en) 1993-09-13 1993-09-13 Interlayer misregistration detection structure for multilayer printed wiring boards

Publications (1)

Publication Number Publication Date
JPH0718480U true JPH0718480U (en) 1995-03-31

Family

ID=12977943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5469593U Withdrawn JPH0718480U (en) 1993-09-13 1993-09-13 Interlayer misregistration detection structure for multilayer printed wiring boards

Country Status (1)

Country Link
JP (1) JPH0718480U (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147397A (en) * 2007-02-01 2009-07-02 Panasonic Corp Inspection mark structure, substrate sheet laminate, multilayer circuit board, method of inspecting lamination matching precision of multilayer circuit board, and method of designing substrate sheet laminate
KR101492192B1 (en) * 2013-10-07 2015-02-10 (주)에이티씨 Multi-Layer Printed Circuit Board And Its Manufacturing Method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147397A (en) * 2007-02-01 2009-07-02 Panasonic Corp Inspection mark structure, substrate sheet laminate, multilayer circuit board, method of inspecting lamination matching precision of multilayer circuit board, and method of designing substrate sheet laminate
KR101492192B1 (en) * 2013-10-07 2015-02-10 (주)에이티씨 Multi-Layer Printed Circuit Board And Its Manufacturing Method

Similar Documents

Publication Publication Date Title
US7096748B2 (en) Embedded strain gauge in printed circuit boards
US20080149382A1 (en) Method of inspecting printed wiring board and printed wiring board
WO2010052783A1 (en) Multilayer printed circuit board, method for examining multilayer printed circuit board, system for examining multilayer printed circuit board, and method for manufacturing multilayer printed circuit board
JPH0718480U (en) Interlayer misregistration detection structure for multilayer printed wiring boards
KR100797690B1 (en) Printed circuit board
JPH09205281A (en) Method for inspecting inner-layer circuit pattern deviation of multilayer printed wiring board
JP2000294935A (en) Multilayer board and inspection method for the multilayer board
JP3651539B2 (en) Evaluation method for manufacturing process of multilayer wiring board
US20080017508A1 (en) Non-contact type single side probe structure
JP2000223840A (en) Manufacture of buildup multilayer wiring board
JP3206635B2 (en) Multilayer printed wiring board
JPH05235557A (en) Measuring system for amount of positional deviation
JP3191205B2 (en) Printed circuit board inspection equipment
JPH02125490A (en) Printed circuit board
JP2002100845A (en) Circuit pattern for inspecting blind via hole misregistration
CN117979587B (en) Alignment checking method for multilayer circuit board
JP2011023613A (en) Printed wiring board, method of manufacturing the same, and method of detecting misalignment
JPH07243985A (en) Accuracy confirming method for printed wiring board
KR101454924B1 (en) PCB sample for evaluating quality
CN116075054A (en) Method for designing detection circuit of thickness of medium between any layers
KR200325089Y1 (en) Non-contact sensor for test an open in a microcircuit board
CN112378322A (en) Radian detection method and system of substrate
CN112004306A (en) Detection method for high-multilayer board circuit and electric milling precision
JPH0621180A (en) Inspecting method for misregistration of solder-resist layer of printed wiring board
JPH0338897A (en) Inspecting method for positional slippage of innerlayer conductor of printed board

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980305