JPH07181227A - 集積回路 - Google Patents

Abstract

(57)【要約】 【目的】 双方向バッファを、集積回路外部からより容
易にテストする。 【構成】 入力バッファＩＢ及びトライステート出力バ
ッファＯＴＢとで構成される双方向バッファＢ１０のテ
ストは、テストモード信号ＴＭＤをアクティブ状態とす
ることで行う。このようにアクティブ状態とすること
で、入力ピンＰ１１から入力する信号で、前記双方向バ
ッファＢ１０の信号入出力方向を切替えることができ
る。又、双方向バッファＢ１０の前記入力バッファＩＢ
又前記トライステート出力バッファＯＴＢは、入力ピン
Ｐ１２や出力ピンＰ１５又入出力ピンＰ１６から直接ア
クセスでき、より少ないテストパターンでテストでき
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、そのパッケージに設け
られた入力ピン、出力ピンあるいは入出力ピンを介して
外部回路に接続され、機能する内部回路が作り込まれた
集積回路に係り、特に、外部回路との信号の入力と共に
出力にも用いられる双方向バッファにあって、該双方向
バッファが有する入力バッファ及び出力バッファのテス
トを、比較的簡単で比較的短いテストパターンを用いて
行うことができる集積回路に関する。

【０００２】

【従来の技術】製造された集積回路に作り込まれている
論理回路の動作をテストする、集積回路の内部回路のテ
スト方法には、その集積回路の入力へと外部から、テス
トパターンと称するものを入力し、これに伴って当該集
積回路から出力される出力信号を観測することで行うも
のがある。又、集積回路の特にその外部との信号の入出
力を行う、特に入力回路や出力回路については、その集
積回路の内部回路のテストとは独立して、例えば、その
電気的特性を調べることを目的とし、その集積回路の入
力ピンや出力ピンあるいは入出力ピンを介して外部から
行うことが従来から行われている。

【０００３】例えば、集積回路のその入力回路のテスト
や電気的特性の測定に際しては、実施対象となる入力回
路へと信号を入力しながら、これに伴ったその入力回路
が出力する論理状態を観測する。該論理状態の観測は、
他の入力ピンへとテストパターンを入力等しながら、テ
スト対象となっている集積回路の出力ピンから出力され
る論理状態を観測することによって行う。

【０００４】一方、例えば、集積回路の外部へ信号を出
力する出力回路のテストや電気的特性の測定に際して
は、対象となる出力回路へと所望の論理状態を入力し、
これに伴ったその出力回路の出力特性を観測する。この
出力回路への論理状態の入力は、対象となる集積回路の
入力ピンへとテストパターンを入力しながら行うもので
ある。又、このようにテストや電気的特性の測定に際し
て所定の論理状態が入力された出力回路が出力する論理
状態やその出力特性は、該出力回路の出力が接続される
出力ピンから観測できる。

【０００５】このように、集積回路の入力回路や出力回
路のテスト等にあっては、テスト結果の論理状態を読み
出したり、テストするにあたって入力する論理状態を設
定するために、多くのテストパターンを必要とする。特
に、近年、集積回路の集積度が向上され、その内部回路
が複雑になり、又、入力ピン、出力ピンあるいは入出力
ピンの数も増大する傾向があり、必要とされるテストパ
ターンは膨大なものとなってしまう。

【０００６】このような集積回路の入力回路や出力回路
のテストの容易化を図る技術として、例えば特開昭６２
−５０６７４では、集積回路の入力バッファ出力を一方
の入力とし、集積回路内部で処理され、外部に取り出さ
れる信号を他方の入力とする。又、いずれか一方がテス
ト信号により選択される選択回路を内蔵する。更に、上
記選択回路出力を集積回路の出力バッファに接続するこ
とにより、入力バッファの入力特性と出力バッファの出
力特性をテストするという技術が開示されている。この
技術は、入力バッファ等の入力回路や出力バッファ等の
出力回路のテストにあっては、これに際して特別なモー
ド、即ちテストモードとし、これによって、テスト対象
となる入力回路や出力回路を、その集積回路外部から直
接アクセスできるようにするというものである。このた
め、該特開昭６２−５０６７４によれば、テスト指定の
ような簡単なテストパターンにて集積回路の入力回路や
出力回路をテストすることができる。

【０００７】又、特開平１−１１１３６５では、複数の
入力端子及び出力端子と、論理回路により構成される内
部回路と、前記複数の入力端子と内部回路との間に、各
々直列に接続される複数の入力バッファと、前記複数の
出力端子と内部回路との間に各々直列に接続される複数
の出力バッファとを有する半導体集積回路に関して、前
記特開昭６２−５０６７４と同様に、その集積回路の入
力回路や出力回路のテストを容易化するという技術が開
示されている。この技術においては、まず、テスト端子
と、このテスト端子にテスト信号が入力された場合に、
前記入力バッファの出力端と前記出力バッファの入力端
とを導通させて、前記入力端子に入力された入力信号を
前記内部回路を経ることなく、前記出力バッファを介し
て前記出力端子に出力させるという技術が開示されてい
る。この技術についても、前記特開昭６２−５０６７４
と同様に、テスト信号が入力されるテストモードにあっ
ては、テスト対象となる入力回路や出力回路はその集積
回路の外部から直接アクセスできるようにしている。特
に、この特開平１−１１１３６５では、テスト対象とな
る入力回路と出力回路とを直列接続することで、集積回
路外部から入力回路及び出力回路を直接アクセスできる
ようにしている。この特開平１−１１１３６５に開示さ
れている技術においても、前記特開昭６２−５０６７４
と同様に、比較的短い又簡単なテストパターンを用い
て、その集積回路の入力回路や出力回路のテストを行う
ことができる。

【０００８】

【発明が達成しようとする課題】しかしながら、前記特
開昭６２−５０６７４で開示されている技術について
も、又、前記特開平１−１１１３６５で開示されている
技術についても、テスト対象とされているものは、集積
回路の入力回路や出力回路のみとなっている。

【０００９】集積回路にあっては、ある１つの入力ピン
から信号を入力するのに用いる入力回路と、ある１つの
出力ピンへと信号を出力するために用いる出力回路に加
え、１つの入出力ピンを用いて信号を入力すると共に、
更に信号の出力をも行う、双方向の入出力回路もある。
この双方向の入出力回路は、単に前述のような入力回路
と前述のような出力回路とを組合せたものではなく、そ
の信号の入出力方向の制御等、制御の付加的な機能を有
している。

【００１０】従って、従来開示されている技術、例えば
前記特開昭６２−５０６７４や前記特開平１−１１１３
６５で開示されている技術を単純に適用して、このよう
な双方向の入出力回路をテストすることはできない。

【００１１】本発明は、前記従来の問題点を解決するべ
くなされたもので、外部回路との信号の入出力に、双方
向のバッファを有する双方向の入出力回路をも用いた集
積回路にあって、該双方向バッファが有する入力バッフ
ァ及び出力バッファのテストを、比較的簡単で又比較的
短いテストパターンを用いて行うことができる集積回路
を提供することを目的とする。

【００１２】

【課題を達成するための手段】本発明は、そのパッケー
ジに設けられた入力ピン、出力ピンあるいは入出力ピン
を介して外部回路に接続され、機能する内部回路が作り
込まれた集積回路において、双方向バッファ用入出力ピ
ンＰ１６とされた、同一の前記入出力ピンへと、その入
力が接続された入力バッファＩＢ、及び、その出力が接
続されたトライステート出力バッファＯＴＢで構成され
る双方向バッファＢ１０と、テスト用バッファ方向切替
信号ＴＤＲの入力に用いられる方向切替信号用入力ピン
Ｐ１１と、前記双方向バッファが有する前記トライステ
ート出力バッファのテストに用いられるテスト信号ＴＳ
a の入力に用いる双方向バッファ出力テスト用入力ピン
Ｐ１２と、テストモード信号ＴＭＤの入力に用いるテス
トモード入力ピンＰ１３と、前記双方向バッファＢ１０
が有する前記入力バッファのテスト信号ＴＳb の出力に
も、又、内部回路出力信号ＯＳb の出力にも用いる双方
向バッファ入力テスト用出力ピンＰ１５と、前記テスト
モード信号ＴＭＤに従って、前記テスト信号ＴＳa と、
前記内部回路から出力される内部回路出力信号ＯＳa と
を択一選択し、選択されたものを前記双方向バッファＢ
１０が有する前記出力バッファＯＴＢへと出力する双方
向バッファ入力信号マルチプレクサＳ１２と、前記テス
トモード信号ＴＭＤに従って、前記テスト信号ＴＳb
と、前記内部回路から出力される内部回路出力信号ＯＳ
b とを択一選択し、選択されたものを前記双方向バッフ
ァ入力テスト用出力ピンＰ１５へと出力する双方向バッ
ファ出力信号マルチプレクサＳ１１と、前記テストモー
ド信号ＴＭＤに従って、前記テスト用バッファ方向切替
信号ＴＤＲと、前記内部回路から出力される内部回路方
向切替信号ＯＤＲとを択一選択し、選択されたものを前
記双方向バッファＢ１０が有する前記トライステート出
力バッファＯＴＢの制御入力へ出力する双方向バッファ
制御信号マルチプレクサＳ１３とを備えたことにより、
前記課題を達成したものである。

【００１３】更に、前記集積回路において、前記方向切
替信号用入力ピンＰ１１が、テスト用バッファ方向切替
信号ＴＤＲの入力に用いられると共に、更に、内部回路
用入力信号ＩＳa の入力にも用いられるものであり、
又、前記双方向バッファ出力テスト用入力ピンＰ１２
が、前記テスト信号ＴＳa の入力に用いられると共に、
更に、内部回路用入力信号ＩＳb の入力にも用いられる
ものであることにより、前記課題を達成すると共に、特
にテスト専用に備えられた入力ピン、出力ピンあるいは
入出力ピン等の本数を低減するようにしたものである。

【００１４】

【作用】集積回路にあって外部回路に接続されるピンに
は、双方向の入出力ピンがあり、これは、信号の入力だ
けでなく、信号の出力をも行うものである。例えば、デ
ータバス線に接続される入出力ピン等である。このよう
な入出力ピンについては、その集積回路内部へと、双方
向バッファを有する、双方向の入出力回路が備えられて
いるものである。

【００１５】この双方向の入出力回路は、その双方向バ
ッファにあって、単に入力バッファ及び出力バッファを
組合せたというものではない。例えば、このような双方
向の入力回路に用いられる出力バッファは、トライステ
ート出力となっている。

【００１６】これは、当該双方向の入出力回路が有する
当該出力バッファが出力する信号と、外部回路から入力
される信号とが、このような双方向の入出力ピンにて衝
突してしまうことを防止するためである。

【００１７】外部回路から信号が入力される場合には、
これに対する集積回路内部側の双方向バッファの出力バ
ッファのその出力は、ハイインピーダンス状態とする必
要がある。従って、このような双方向バッファはトライ
ステート出力である必要がある。又、このようなトライ
ステート出力の出力バッファを有する双方向バッファに
あっては、その信号の方向切替制御も行うことが必要で
あり、又これに用いる方向切替制御回路をも備えるもの
である。

【００１８】このように、双方向の入出力回路は、単に
入力回路と出力回路とを組合せたものではなく、付加的
な回路を備え、又付加的な機能を有するものである。従
って、このような双方向の入出力回路をテストするため
には、これにあたって、信号の方向切替制御を行う必要
があり、又このような方向切替制御に用いられる回路に
ついてもテストする必要がある。本発明は、このような
点に着目しなされたものである。

【００１９】図１は、本発明の要旨を示す論理回路図で
ある。

【００２０】この図１に示される如く、本発明の集積回
路にあっては、テスト対象となる双方向の入出力回路に
関して、双方向バッファＢ１０と、方向切替制御用入力
ピンＰ１１と、双方向バッファ出力テスト用入力ピンＰ
１２と、テストモード入力ピンＰ１３と、双方向バッフ
ァ入力テスト用出力ピンＰ１５と、双方向バッファ用入
出力ピンＰ１６と、双方向バッファ入力信号マルチプレ
クサＳ１２と、双方向バッファ出力信号マルチプレクサ
Ｓ１１と、双方向バッファ制御信号マルチプレクサＳ１
３とを備える。又、前記双方向バッファＢ１０について
は、入力バッファＩＢと出力バッファＯＢとを備える。

【００２１】前記双方向バッファＢ１０は前記双方向バ
ッファ用入出力ピンＰ１６に接続されている。即ち、該
双方向バッファＢ１０が有する前記入力バッファＩＢの
その入力が前記双方向バッファ用入出力ピンＰ１６へと
接続されていると共に、更に、該双方向バッファＢ１０
が有する前記トライステート出力バッファＯＴＢのその
出力についても、前記双方向バッファ用入出力ピンＰ１
６へと接続されている。前記入力バッファＩＢは、前記
双方向バッファ用入出力ピンＰ１６から入力される信号
に従って、内部回路への信号ＩＳc を出力する。一方、
前記トライステート出力バッファＯＴＢについては、内
部回路からの出力信号ＯＳa を前記双方向バッファ用入
出力ピンＰ１６へと出力するものである。該トライステ
ート出力バッファＯＴＢは、通常、内部回路からの方向
切替信号ＯＤＲによって制御される。

【００２２】又、この双方向バッファＢ１０は、前記テ
ストモード信号ＴＭＤのアクティブ状態の入力時には、
まずその前記入力バッファＩＢについては、該入力バッ
ファＩＢが出力する信号を、詳しく後述する前記双方向
バッファ出力信号マルチプレクサＳ１１等を経て、前記
双方向バッファ入力テスト用出力ピンＰ１５から出力す
ることができる。従って、この双方向バッファＢ１０の
該入力バッファＩＢの動作や前記双方向バッファ入力テ
スト用出力ピンＰ１５に接続される前記出力バッファＯ
Ｂ等の動作を、該双方向バッファ入力テスト用出力ピン
Ｐ１５から出力される信号によってテストすることがで
きる。

【００２３】又、前記双方向バッファＢ１０の前記トラ
イステート出力バッファＯＴＢについては、前記双方向
バッファ出力テスト用入力ピンＰ１２や詳しく後述する
前記双方向バッファ入力信号マルチプレクサＳ１２等を
経て集積回路外部から入力される信号によってテストす
ることができる。即ち、このトライステート出力バッフ
ァＯＴＢの動作に加え、前記双方向バッファ出力テスト
用入力ピンＰ１２に接続される入力バッファＩＢ等の動
作は、前記双方向バッファ用入出力ピンＰ１６から出力
される信号を観測することによってテストすることがで
きる。

【００２４】なお、前記テストモード信号ＴＭＤは、前
記双方向バッファＢ１０を中心として、前記双方向バッ
ファ入力信号マルチプレクサＳ１２、前記双方向バッフ
ァ出力信号マルチプレクサＳ１１、前記双方向バッファ
制御信号マルチプレクサＳ１３又これらに関する他の入
力バッファＩＢや出力バッファＯＢ等について、その集
積回路の内部に作り込まれた回路に関する、通常の動作
を行わせるか、あるいはテストモードに従った動作を行
わせるかを選択することで、前記双方向バッファＢ１０
等を中心としたテストを行うよう切替える制御信号であ
る。例えば、このようにテストモードを選択すること
で、前記双方向バッファＢ１０のテストだけでなく、こ
の付近に設けられた前記入力バッファＩＢや前記出力バ
ッファＯＢ等のテストを行うことも可能となっている。

【００２５】なお、前記テストモード入力ピンＰ１３へ
と入力される前記テストモード信号ＴＭＤによってこの
ようなテストが行われる際、前記方向切替信号用入力ピ
ンＰ１１、及び詳しく後述する前記双方向バッファ制御
信号マルチプレクサＳ１３等を経て入力されるテスト用
バッファ方向切替信号ＴＤＲによって、前記双方向バッ
ファ用入出力ピンＰ１６から入出力される信号の、その
入力出力方向を制御するものである。

【００２６】前記双方向バッファ入力信号マルチプレク
サＳ１２は、前記テストモード信号ＴＭＤに従って、前
記テスト信号ＴＳa と、前記内部回路から出力される内
部回路出力信号ＯＳa とを択一選択し、選択されたもの
を前記双方向バッファＢ１０が有する前記出力バッファ
ＯＴＢへと出力するものである。なお、前記出力バッフ
ァＯＴＢから前記双方向バッファ用入出力ピンＰ１６へ
と信号を出力するためには、前記双方向バッファ制御信
号マルチプレクサＳ１３から出力される方向切替信号Ｄ
Ｒがアクティブ状態（Ｈ状態）となっている必要があ
る。

【００２７】又、前記双方向バッファ出力信号マルチプ
レクサＳ１１は、前記テストモード信号ＴＭＤに従っ
て、前記テスト信号ＴＳb と、前記内部回路から出力さ
れる内部回路出力信号ＯＳb とを択一選択し、選択され
たものを前記双方向バッファ入力テスト用出力ピンＰ１
５へと出力する。従って、該双方向バッファ出力信号マ
ルチプレクサＳ１１は、通常動作時には、前記内部回路
出力信号ＯＳb を出力する一方、テストモード時には、
前記双方向バッファＢ１０が有する前記入力バッファＩ
Ｂをテストすべく、該入力バッファＩＢの出力する信号
を出力する。

【００２８】前記双方向バッファ制御信号マルチプレク
サＳ１３は、前記テストモード信号ＴＭＤに従って、前
記テスト用バッファ方向切替信号ＴＤＲと、前記内部回
路から出力される内部回路方向切替信号ＯＤＲとを択一
選択し、選択されたものを前記方向切替信号ＤＲとし
て、前記双方向バッファＢ１０が有する前記トライステ
ート出力バッファＯＴＤの制御入力へ出力する。即ち、
該双方向バッファ制御信号マルチプレクサＳ１３は、通
常動作時には、集積回路に作り込まれる内部回路が生成
する前記内部回路方向切替信号ＯＤＲによって、前記双
方向バッファＢ１０の信号の入出力方向を制御させる。
一方、テストモード時には、該双方向バッファ制御信号
マルチプレクサＳ１３は、前記方向切替信号用入力ピン
Ｐ１１を経て集積回路外部から入力される前記テスト用
バッファ方向切替信号ＴＤＲによって、前記双方向バッ
ファＢ１０の信号の入出力方向を制御させるものであ
る。

【００２９】以上説明したとおり、外部回路との信号の
入出力に用いられる双方向のもの、即ち、同一の入出力
ピンに対して信号の出力にも信号の入力にも用いる双方
向の入出力回路についても、本発明によれば、その入出
力回路のテストをより容易に行うことができる。即ち、
その入出力回路が備える双方向バッファが有する入力バ
ッファや出力バッファのテストを、比較的簡単で又比較
的短いテストパターンを用いて行うことができる。

【００３０】前記図１を用いて前述したとおり、本発明
においては、前記テストモード入力ピンＰ１３に入力さ
れる前記テストモード信号ＴＭＤをアクティブ状態とす
ることで、前記双方向バッファＢ１０の信号の入出力方
向を、前記方向切替信号用入力ピンＰ１１から入力させ
る前記テスト用バッファ方向切替信号ＴＤＲによって、
その集積回路外部から切替えることができる。又、この
ような切替えを行いながら、前記双方向バッファＢ１０
が有する前記入力バッファＩＢの動作や前記トライステ
ート出力バッファＯＴＢの動作をテストすることができ
る。例えば、このようなテストの際、このような前記テ
ストモード信号ＴＭＤの入力や前記テスト用バッファ方
向切替信号ＴＤＲの入力、又これらの入力の後に行うテ
ストの際の前記双方向バッファ出力テスト用入力ピンＰ
１２の信号入力、又前記双方向バッファ用入出力ピンＰ
１６への信号の入力あるいは出力、前記双方向バッファ
入力テスト用出力ピンＰ１５から出力される信号の観測
については、比較的短い、又比較的簡単なテストパター
ンを用いて行うことができる。

【００３１】なお、本発明はこれに限定されるものでは
ないが、前記図１にも示される前記方向切替信号用入力
ピンＰ１１や前記双方向バッファ出力テスト用入力ピン
Ｐ１２等に関して、テスト対象となるその集積回路に備
えられたピンの活用の効率化をも図ることも可能であ
る。

【００３２】具体的には、前記図１に示す如く、前記方
向切替信号用入力ピンＰ１１を、前記テスト用バッファ
方向切替信号ＴＤＲの入力に用いると共に、更に、他の
内部回路用入力信号ＩＳa の入力にも用いるというもの
である。又、前記双方向バッファ出力テスト用入力ピン
Ｐ１２を、前記テスト信号ＴＳa の入力に用いると共
に、更に、その集積回路の内部回路用入力信号ＩＳb の
入力にも用いるというものである。

【００３３】これは、前記テストモード信号ＴＭＤの入
力がアクティブ状態であるか、あるいは非アクティブ状
態であるかによって、これら方向切替信号用入力ピンＰ
１１や双方向バッファ出力テスト用入力ピンＰ１２の用
途を変更するというものである。

【００３４】このようにすることによって、少なくとも
前記方向切替信号用入力ピンＰ１１や前記双方向バッフ
ァ出力テスト用入力ピンＰ１２を新設することなく、従
来からの内部回路用のものと併用することが可能であ
る。つまり、この図１においては、新設されるものは前
記テストモード入力ピンＰ１３のみであり、１ピンの付
加のみで、入力バッファや出力バッファ、又入出力バッ
ファの電気的特性が測定可能である。特に、集積回路を
封止されるパッケージの大きさ等によって限られてしま
うその集積回路のパッケージ上の入力ピン、出力ピン又
入出力ピン等の本数は限られたものとなっているもので
あるが、このような場合にも、本発明のようなテスト機
能をより効果的に作り込むことが可能である。

【００３５】なお、前述の如く、前記方向切替信号用入
力ピンＰ１１や前記双方向バッファ出力テスト用入力ピ
ンＰ１２等を、前記入力信号ＩＳa やＩＳb と併用する
場合であっても、前記テストモード入力ピンＰ１３につ
いては、これを新設とし、通常モードでの入力信号とは
併用しない方が好ましい。何故なら、該テストモード入
力ピンＰ１３から入力される前記テストモード信号ＴＭ
Ｄによって、テストモードと通常モードとを切替えるも
のであるからである。

【００３６】

【実施例】以下、図を用いて本発明の実施例を詳細に説
明する。

【００３７】図２は、本発明が適用された第１実施例の
集積回路の双方向バッファが用いられる入出力回路を含
む論理回路図である。

【００３８】この図２に示される如く、本第１実施例の
集積回路においては、入力ピンＰ２１〜Ｐ２６に対し
て、それぞれ、入力回路、即ち入力バッファＩＢが設け
られている。又、出力ピンＰ２７〜Ｐ２９、Ｐ３１及び
Ｐ３２に対しては、出力回路、即ち出力バッファＢ１３
が設けられている。Ｐ３０及びＰ３３の入出力ピンに対
しては、双方向バッファを用いた入出力回路Ｂ１２が設
けられている。特に、前記入出力回路Ｂ１２について
は、図３を用いて詳しく示すように、前記図１に示した
前記双方向バッファＢ１０を有するものである。

【００３９】又、本第１実施例の特徴は、２つの前記入
出力回路Ｂ１２に対して、１つの前記双方向バッファ制
御信号マルチプレクサＳ１３を備えるようにした点であ
る。これは、前記入出力回路Ｂ１２のそれぞれの前記双
方向バッファ用入出力ピンＰ３０あるいはＰ３３に対す
る信号の入出力方向の切替えが、同時に、方向切替信号
ＤＲによって行われるためである。

【００４０】又、本実施例の別の特徴は、本発明を適用
した双方向の入出力回路Ｂ１２のテスト、又該入出力回
路Ｂ１２に関して用いられている例えば前記入力ピンＰ
２３やＰ２４等に接続された前記入力バッファＩＢのテ
ストだけでなく、例えば前記入力ピンＰ２１や前記入力
ピンＰ２４、又前記出力ピンＰ２７や前記出力ピンＰ３
１等について、これらに用いられる入力回路や出力回路
のテストをも、比較的短く又比較的簡単なテストパター
ンを用いてテストできるようにした点である。

【００４１】なお、本第１実施例の前記図２に示される
符号ＩＳ１０〜ＩＳ１４、又後述する第２実施例におけ
る図５の符号ＩＳ２１〜ＩＳ２３、後述する第３実施例
の図６のＩＳ３１〜ＩＳ３４は、その集積回路に作り込
まれる内部回路へ接続されるものであり、それぞれの入
力ピンからの信号を、前記テストモード時ではない通常
時に、その内部回路の動作に対する入力信号として用い
るものである。

【００４２】図３は、本第１実施例で用いられる前記入
出力回路の回路図である。

【００４３】この図３においては、前記第１実施例で用
いられ、又後述する第２実施例や第３実施例でも用いら
れる、前記入出力回路Ｂ１２のその内部回路が示されて
いる。この図３に示す如く、前記入出力回路Ｂ１２は、
入力バッファＩＢとトライステート出力バッファＯＴＢ
と、双方向バッファ入力信号マルチプレクサＳ１２とを
有する。

【００４４】この図３に示される前記入力バッファＩＢ
又前記トライステート出力バッファＯＴＢについては、
前記図１に示した前記双方向バッファＢ１０が備える前
記入力バッファＩＢ又前記トライステート出力バッファ
ＯＴＢに相当するものである。即ち、この図３に示され
るこれら入力バッファＩＢ及びトライステート出力バッ
ファＯＴＢによって、双方向バッファが構成されてい
る。

【００４５】図４は、本第１実施例で用いられる出力回
路の回路図である。

【００４６】この図４においては、本第１実施例で用い
られると共に、後述する第２実施例や第３実施例でも用
いられる出力回路Ｂ１３の回路が示されている。この図
４に示される如く、前記出力回路Ｂ１３は、マルチプレ
クサＳ２１と出力バッファＯＢとにより構成されてい
る。

【００４７】前記マルチプレクサＳ２１は、前記テスト
モード信号ＴＭＤに従って、テスト信号ＴＳn と、内部
回路から出力される内部回路出力信号ＯＳn とを択一選
択し、選択されたものを前記出力バッファＯＢを経て、
出力ピン（例えば前記図２での符号Ｐ２７〜Ｐ２９等）
へと出力するものである。前記テスト信号ＴＳn につい
ては、例えば前記図２での前記入力ピンＰ２１及びこれ
に接続される前記入力バッファＩＢを経て入力される前
記テスト信号ＴＳ１０の如く、その集積回路外部から直
接入力可能なものである。従って、前記テストモード信
号ＴＭＤをアクティブ状態として当該出力回路Ｂ１３の
前記出力バッファＯＢの入力として前記テスト信号ＴＳ
n を選択することで、該テスト信号ＴＳn を出力する前
記入力ピンに接続された前記入力バッファのテストや、
前記マルチプレクサＳ２１の出力の次段に接続された出
力バッファＯＢのテストを、比較的短く又簡単なテスト
パターンにてテストすることが可能である。

【００４８】なお、本第１実施例においては、又、後述
する第２実施例においても、１つの前記双方向バッファ
制御信号マルチプレクサＳ１３に対して、又これから出
力される１つの前記方向切替信号ＤＲに対して、合計２
個の前記入出力回路Ｂ１２が設けられている。しかしな
がら、このようなものだけでなく、例えば１つの前記双
方向バッファ制御信号マルチプレクサＳ１３、又これか
ら出力される１つの前記方向切替信号ＤＲに対して、３
つあるいはそれ以上の個数の前記入出力回路Ｂ１２を設
けることも可能である。即ち、通常動作時に同時に、そ
の入出力回路Ｂ１３それぞれが有する双方向バッファの
信号入出力方向の制御が行われるものであれば、共通の
このような１つの前記双方向バッファ制御信号マルチプ
レクサＳ１３や、１つの前記方向切替信号ＤＲを用いる
ことが可能である。

【００４９】図５は、本発明が適用された第２実施例の
集積回路の入力回路や出力回路や入出力回路部分の回路
図である。

【００５０】本第２実施例においては、前記第１実施例
と同様に、１つの前記双方向バッファ制御信号マルチプ
レクサＳ１３を２つの前記入出力回路Ｂ１２にて共用す
るようにしている。更に、本第２実施例においては、こ
れら２つの入出力回路Ｂ１２それぞれへと入力される前
記テスト信号ＴＳa についても、１つのもので共用され
ている。即ち、入出力ピンＰ４８又Ｐ５０それぞれに接
続されるこれら２つの入出力回路Ｂ１２それぞれのテス
ト信号ＴＳa １又ＴＳa ２に対して、入力ピンＰ４３又
該入力ピンＰ４３に接続される入力バッファＩＢを経
て、テストモード時に集積回路外部から入力される１つ
のテスト信号が入力されるようになっている。

【００５１】このように、本第２実施例においては、複
数の前記入出力バッファＢ１２に対して、テストモード
時に外部から入力されるテスト信号ＴＳa のその入力に
用いる入力ピンを共通化し、その本数を削減することが
可能となっている。

【００５２】図６は、本発明が適用された第３実施例の
集積回路の特に入力回路や出力回路や入出力回路部分の
回路図である。

【００５３】本第３実施例においては、この図６に示さ
れる如く、１つの前記入出力回路Ｂ１２の前記テスト信
号ＴＳa に対して、入力ピンＰ６３又Ｐ６４それぞれに
接続される入力バッファＩＢの出力が入力可能となって
いる。これによって、前記テストモード信号ＴＭＤをア
クティブ状態にし、入力回路や出力回路又入出力回路の
テストを行う際には、前記入出力回路Ｂ１２が有する入
力回路や出力回路だけでなく、前記入力ピンＰ６３及び
前記入力ピンＰ６４それぞれに接続される前記入力バッ
ファＩＢのテストをも行うことが可能である。

【００５４】本第３実施例は、特にこのように２以上の
入力ピン又この入力ピンに接続される入力バッファのテ
ストをも行うことが可能である。従って、出力ピンの本
数や入出力ピンの本数に比べて、その入力ピンの本数が
多い集積回路において適用した場合、出力ピンを増加さ
せることなく、又入出力ピンを増加させることなく、よ
り多い入力ピンに接続される入力バッファ等のテストを
より効果的に行うことが可能である。

【００５５】なお、本第３実施例において、これら入力
ピンＰ６３及びＰ６４、又これらそれぞれの入力バッフ
ァＩＢを経て入力される入力信号ＴＳa １又はＴＳa ２
に対して、前記テスト信号ＴＳa を得るべく、ＡＮＤ論
理ゲートＧ１が設けられている。従って、前記テストモ
ード時に、前記入力ピンＰ６３に接続される前記入力バ
ッファＩＢのテストをする際には、他方の前記入力ピン
Ｐ６４及び前記入力バッファＩＢを経て入力される信号
をＨ状態としておけばよい。一方、前記入力ピンＰ６４
に接続される前記入力バッファＩＢをテストする際に
は、前記入力ピンＰ６３及びこれに接続される入力バッ
ファＩＢを経て入力される信号をＨ状態としておけばよ
い。

【００５６】なお、このＡＮＤ論理ゲートＧ１に代え
て、例えばＯＲ論理ゲートを用いることも可能である。
この場合、一方の入力ピンＰ６３又はＰ６４に接続され
るその前記入力バッファＩＢをテストする際には、他方
の入力ピンＰ６３又はＰ６４へは、Ｌ状態を入力すれば
よい。

【００５７】なお、この図６において、前記ＡＮＤ論理
ゲートＧ１は２入力となっている。しかしながら、この
ようなものだけでなく、例えば、３入力、あるいはそれ
以上の入力のＡＮＤ論理ゲートあるいはＯＲ論理ゲート
等を用いることも可能である。この場合、１つの前記入
出力回路Ｂ１２を用いながら、より多くの入力ピンに接
続される入力バッファのテストを可能とすることができ
る。

【００５８】

【発明の効果】以上説明したとおり、本発明によれば、
外部回路と信号の入出力に双方向バッファを有する双方
向の入出力回路をも用いた集積回路にあって、該双方向
バッファが有する入力バッファ及び出力バッファのテス
トを、比較的簡単で又比較的短いテストパターンを用い
て行うことができる集積回路を提供することができると
いう優れた効果を得ることができる。

【図面の簡単な説明】

【図１】本発明の要旨を示す論理回路図

【図２】本発明が適用された第１実施例の集積回路の入
力回路や出力回路や入出力回路部分の回路図

【図３】前記第１実施例に用いられる入出力回路の回路
図

【図４】前記第１実施例に用いられる出力回路の回路図

【図５】本発明が適用された第２実施例の集積回路の入
力回路や出力回路や入出力回路部分の回路図

【図６】本発明が適用された第３実施例の集積回路の入
力回路や出力回路や入出力回路部分の回路図

【符号の簡単な説明】

Ｐ１１〜Ｐ１３、Ｐ２１〜Ｐ２６、Ｐ４１〜Ｐ４４、Ｐ
６１〜Ｐ６５…入力ピン Ｐ１４、Ｐ２７〜Ｐ２９、Ｐ３１、Ｐ３２、Ｐ４５〜Ｐ
４７、Ｐ４９、Ｐ６６〜Ｐ６８…出力ピン Ｐ１６、Ｐ３０、Ｐ３３、Ｐ４８、Ｐ５０、Ｐ６９…入
出力ピン Ｓ１１…双方向バッファ出力信号マルチプレクサ Ｓ１２…双方向バッファ入力信号マルチプレクサ Ｓ１３…双方向バッファ制御信号マルチプレクサ Ｓ２１…マルチプレクサ Ｇ１…ＡＮＤ論理ゲート ＩＢ…入力バッファ ＯＢ…出力バッファ ＯＴＢ…トライステート出力バッファ ＩＳa 、ＩＳb 、ＩＳ１０〜ＩＳ１４、ＩＳ２１〜ＩＳ
２３、ＩＳ３１〜ＩＳ３４…入力信号（内部回路へ入力
されるもの） ＴＤＲ…テスト用バッファ方向切替信号 ＯＤＲ…内部回路方向切替信号 ＤＲ…方向切替信号 ＴＭＤ…テストモード信号 ＯＳa 、ＯＳb 、ＯＳ１０〜ＯＳ１６、ＯＳ２１〜ＯＳ
２６、ＯＳ３１〜ＯＳ３４…出力信号（内部回路から出
力されるもの） ＴＳa 、ＴＳa １、ＴＳa ２、ＴＳb 、ＴＳb １、ＴＳ
b ２…テスト信号

Claims (2)

【特許請求の範囲】
1. 【請求項１】そのパッケージに設けられた入力ピン、出
   力ピンあるいは入出力ピンを介して外部回路に接続さ
   れ、機能する内部回路が作り込まれた集積回路におい
   て、 双方向バッファ用入出力ピンＰ１６とされた、同一の前
   記入出力ピンへと、その入力が接続された入力バッファ
   ＩＢ、及び、その出力が接続されたトライステート出力
   バッファＯＴＢで構成される双方向バッファＢ１０と、 テスト用バッファ方向切替信号ＴＤＲの入力に用いられ
   る方向切替信号用入力ピンＰ１１と、 前記双方向バッファが有する前記トライステート出力バ
   ッファのテストに用いられるテスト信号ＴＳa の入力に
   用いる双方向バッファ出力テスト用入力ピンＰ１２と、 テストモード信号ＴＭＤの入力に用いるテストモード入
   力ピンＰ１３と、 前記双方向バッファＢ１０が有する前記入力バッファの
   テスト信号ＴＳb の出力にも、又、内部回路出力信号Ｏ
   Ｓb の出力にも用いる双方向バッファ入力テスト用出力
   ピンＰ１５と、 前記テストモード信号ＴＭＤに従って、前記テスト信号
   ＴＳa と、前記内部回路から出力される内部回路出力信
   号ＯＳa とを択一選択し、選択されたものを前記双方向
   バッファＢ１０が有する前記出力バッファＯＴＢへと出
   力する双方向バッファ入力信号マルチプレクサＳ１２
   と、 前記テストモード信号ＴＭＤに従って、前記テスト信号
   ＴＳb と、前記内部回路から出力される内部回路出力信
   号ＯＳb とを択一選択し、選択されたものを前記双方向
   バッファ入力テスト用出力ピンＰ１５へと出力する双方
   向バッファ出力信号マルチプレクサＳ１１と、 前記テストモード信号ＴＭＤに従って、前記テスト用バ
   ッファ方向切替信号ＴＤＲと、前記内部回路から出力さ
   れる内部回路方向切替信号ＯＤＲとを択一選択し、選択
   されたものを前記双方向バッファＢ１０が有する前記ト
   ライステート出力バッファＯＴＢの制御入力へ出力する
   双方向バッファ制御信号マルチプレクサＳ１３とを備え
   たことを特徴とする集積回路。
2. 【請求項２】請求項１において、 前記方向切替信号用入力ピンＰ１１が、テスト用バッフ
   ァ方向切替信号ＴＤＲの入力に用いられると共に、更
   に、内部回路用入力信号ＩＳa の入力にも用いられるも
   のであり、 又、前記双方向バッファ出力テスト用入力ピンＰ１２
   が、前記テスト信号ＴＳa の入力に用いられると共に、
   更に、内部回路用入力信号ＩＳb の入力にも用いられる
   ものであることを特徴とする集積回路。