JPH07177155A - Inter-processor communication system for atm exchange - Google Patents
Inter-processor communication system for atm exchangeInfo
- Publication number
- JPH07177155A JPH07177155A JP32250893A JP32250893A JPH07177155A JP H07177155 A JPH07177155 A JP H07177155A JP 32250893 A JP32250893 A JP 32250893A JP 32250893 A JP32250893 A JP 32250893A JP H07177155 A JPH07177155 A JP H07177155A
- Authority
- JP
- Japan
- Prior art keywords
- atm
- atm cell
- line
- processor
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はＡＴＭ（Ａｓｙｎｃｈｒ
ｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ、非同期転送
モード）交換機のプロセッサ間通信方式に関し、特にデ
ータ転送方式に関する。The present invention relates to an ATM (Asynchr)
The present invention relates to an inter-processor communication system of an exchange, particularly a data transfer system.
【０００２】[0002]
【従来の技術】従来のＡＴＭ交換機のプロセッサ間通信
方式は、図３に示すように、呼接続制御装置３とＡＴＭ
セル交換装置２と回線終端装置１のそれぞれにパケット
バス終端装置３３，２４，１６を配備し、通話路とは別
のパケットバス７を用いて、呼接続制御装置３内の主プ
ロセッサ（プロセッサ３１）とＡＴＭセル交換装置２内
のスイッチ制御プロセッサ（プロセッサ２１）及び回線
終端装置１内の回線終端制御プロセッサ（プロセッサ１
１）の間で送受信される呼接続制御信号やトラヒック情
報などの全てのデータをパケットに変換して送受するも
のであった。2. Description of the Related Art As shown in FIG. 3, a conventional inter-processor communication system of an ATM switching system has a call connection controller 3 and an ATM.
A packet bus termination device 33, 24, 16 is provided in each of the cell switching device 2 and the line termination device 1, and a packet bus 7 different from the communication path is used to use the main processor (processor 31 ) And a switch control processor (processor 21) in the ATM cell switching apparatus 2 and a line termination control processor (processor 1) in the line termination apparatus 1.
All data such as call connection control signals and traffic information transmitted / received between 1) are converted into packets and transmitted / received.
【０００３】回線終端装置１のプロセッサ１１が呼接続
制御装置３のプロセッサ３１にデータを転送する場合を
例にとって説明する。A case where the processor 11 of the line terminating device 1 transfers data to the processor 31 of the call connection control device 3 will be described as an example.
【０００４】回線終端装置１のプロセッサ１１は、図４
に示すパケットのフォーマットのごとく転送データの先
頭バイトに転送先のアドレスと転送バイト数を付与して
パケットを組み立ててパケットバス終端装置１６に転送
指示を行なう。パケットバス終端装置１６は、この指示
によりパケットバス使用権調停装置３４に対して、バス
使用権の獲得を要求する。このパケットバス使用権調停
装置３４は、通常、呼接続制御装置３内に配備される。
使用権を得たパケットバス終端装置１６はパケットバス
７上にパケットを送出する。パケットバス終端装置１６
以外の他のすべてのパケットバス終端装置２４，３３
は、受信したパケットの先頭アドレスを自装置のアドレ
スと比較し、一致したときにのみ当該パケットを受け取
る。この時、受信したパケットバス終端装置３３はパケ
ットの転送バイト数を確認して、正常に受信した場合に
のみ応答信号をパケットバス７上に送出する。パケット
送出したパケットバス終端装置１６は最終的に、この応
答信号を受け取り、装置内のプロセッサ１１に対してデ
ータ転送の完了を通知する。また、受信したパケットバ
ス終端装置３３は、データ受信の通知をその装置内のプ
ロセッサ３１に対して行なう。The processor 11 of the line terminating device 1 is shown in FIG.
As shown in the packet format shown in FIG. 5, the transfer destination address and the transfer byte number are added to the first byte of the transfer data to assemble the packet, and the transfer instruction is given to the packet bus terminating device 16. The packet bus terminating device 16 requests the packet bus usage right arbitration device 34 to acquire the bus usage right according to this instruction. The packet bus right-of-use arbitration device 34 is normally provided in the call connection control device 3.
The packet bus terminating device 16 which has obtained the usage right sends out the packet onto the packet bus 7. Packet bus termination device 16
All other packet bus terminators 24, 33
Compares the start address of the received packet with the address of its own device and receives the packet only when they match. At this time, the received packet bus termination device 33 confirms the number of transfer bytes of the packet and sends a response signal to the packet bus 7 only when the packet is normally received. The packet bus terminating device 16 that has transmitted the packet finally receives this response signal and notifies the processor 11 in the device of the completion of the data transfer. Further, the received packet bus termination device 33 notifies the processor 31 in the device of the data reception.
【０００５】[0005]
【発明が解決しようとする課題】この従来のＡＴＭ交換
機のプロセッサ間通信方式では、ＡＴＭセル通話路の他
にパケットバスを配備する必要があったと同時に、バス
構成であるが故に伝送距離に限界があり、ＡＴＭ交換機
のシステム規模が限定されてしまっていた。In the conventional interprocessor communication system of the ATM switch, it is necessary to provide a packet bus in addition to the ATM cell communication path, and at the same time, the transmission distance is limited due to the bus structure. Yes, the system scale of the ATM switch was limited.
【０００６】また、回線終端装置の設備増加にともなう
パケットバスの拡張においても、パケットバスのデータ
転送能力があらかじめ設定されているため、各装置に与
えられるデータ転送量はパケットバスのデータ転送能力
を回線終端装置の数で割り掛けたものしか与えられない
ことになるという欠点があった。Further, even when the packet bus is expanded with the increase in the equipment of the line terminating equipment, the data transfer capacity of the packet bus is set in advance, so the data transfer amount given to each device is determined by the data transfer capacity of the packet bus. The drawback is that only the product of the number of line terminators is given.
【０００７】[0007]
【課題を解決するための手段】本発明のＡＴＭ交換機の
プロセッサ間通信方式は、ＡＴＭ交換機を構成する呼接
続制御装置と、回線終端装置と、ＡＴＭセル交換装置と
は、転送情報をＡＴＭセルに分解またはＡＴＭセルを転
送情報に組み立てるＡＴＭセル組立分解手段をそれぞれ
有し、前記ＡＴＭセル交換装置が有するＡＴＭスイッチ
は、前記呼接続制御装置が有するＡＴＭセル組立分解手
段と前記ＡＴＭセル交換装置が有するＡＴＭセル組立分
解手段とにそれぞれＡＴＭセル信号路で接続され、前記
回線終端装置は、当該回線終端装置が有する回線終端部
と前記ＡＴＭセル交換装置が有するＡＴＭスイッチとの
間に位置してＡＴＭセル通話路から特定のＡＴＭセル信
号を分離挿入するＡＴＭセル信号分離挿入手段を有し、
当該ＡＴＭセル信号分離挿入手段は更に、当該回線終端
装置が有するＡＴＭセル組立分解手段にＡＴＭセル信号
路で接続され、前記呼接続制御装置と、回線終端装置
と、ＡＴＭセル交換装置とが有するプロセッサ間で送受
される通信情報をＡＴＭセルに変換して転送することを
特徴とする。An interprocessor communication system for an ATM switch according to the present invention is such that a call connection control device, a line terminating device, and an ATM cell switching device, which constitute the ATM switch, transfer information to ATM cells. The ATM switch included in the ATM cell switching apparatus has ATM cell assembling / disassembling means for disassembling or assembling ATM cells into transfer information. The ATM switch assembling / disassembling means included in the call connection control apparatus and the ATM cell switching apparatus include. The ATM cell assembling / disassembling means is respectively connected by an ATM cell signal path, and the line terminating device is located between the line terminating unit of the line terminating device and the ATM switch of the ATM cell switching device. An ATM cell signal separating / inserting means for separating / inserting a specific ATM cell signal from the communication path,
The ATM cell signal separating / inserting means is further connected to the ATM cell assembling / disassembling means of the line terminating device by an ATM cell signal path, and the processor included in the call connection control device, the line terminating device and the ATM cell switching device. It is characterized in that the communication information transmitted and received between the ATM cells is converted into ATM cells and transferred.
【０００８】[0008]
【実施例】次に本発明について図面を参照して説明す
る。The present invention will be described below with reference to the drawings.
【０００９】図１は本発明のＡＴＭ交換機のプロセッサ
間通信方式の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of an interprocessor communication system of an ATM exchange according to the present invention.
【００１０】ＡＴＭ交換機は、ＡＴＭ回線を収容する回
線終端装置１とＡＴＭセルの交換処理を行なうＡＴＭセ
ル交換装置２と回線終端装置１及びＡＴＭセル交換装置
２の制御を行なう呼接続制御装置３で構成される。The ATM exchange comprises a line termination device 1 accommodating an ATM line, an ATM cell exchange device 2 for exchanging ATM cells, and a call connection control device 3 for controlling the line termination device 1 and the ATM cell exchange device 2. Composed.
【００１１】回線終端装置１には回線の物理終端を行な
う回線終端部１２があり、この回線終端部を制御する回
線終端制御プロセッサ（プロセッサ１１）がある。The line terminating device 1 has a line terminating unit 12 for physically terminating the line, and a line terminating control processor (processor 11) for controlling the line terminating unit.
【００１２】ＡＴＭセル交換装置２にはＡＴＭセルのス
イッチングを行なうＡＴＭスイッチ２２があり、このＡ
ＴＭスイッチを制御するスイッチ制御プロセッサ（プロ
セッサ２１）がある。The ATM cell switching device 2 has an ATM switch 22 for switching ATM cells.
There is a switch control processor (processor 21) that controls the TM switch.
【００１３】また、呼接続制御装置３には呼接続処理を
実行する主プロセッサ（プロセッサ３１）がある。Further, the call connection control device 3 has a main processor (processor 31) for executing call connection processing.
【００１４】これら各装置のプロセッサにＡＴＭセル組
立分解装置１４，２３，３２を配備する。そして、呼接
続制御装置３にあるＡＴＭセル組立分解装置３２とＡＴ
Ｍセル交換装置２にあるＡＴＭスイッチ２２との間にＡ
ＴＭセル信号路４を配備する。また、ＡＴＭセル交換装
置２の中では、ＡＴＭセル組立分解装置２３とＡＴＭス
イッチ２２との間にもＡＴＭセル信号路５を配備する。ATM cell assembling / disassembling devices 14, 23 and 32 are provided in the processors of these devices. Then, the ATM cell assembling / disassembling device 32 and the AT in the call connection control device 3
A with the ATM switch 22 in the M cell switching apparatus 2
The TM cell signal path 4 is provided. In the ATM cell switching device 2, the ATM cell signal line 5 is also provided between the ATM cell assembling / disassembling device 23 and the ATM switch 22.
【００１５】一方、回線終端装置１とＡＴＭセル交換装
置２はＡＴＭセル通話路６で接続されていて、この回線
終端装置１側のインタフェース部にＡＴＭセル信号分離
挿入装置１３を配備し、また、この装置とＡＴＭセル組
立分解装置１４との間にＡＴＭセル信号路１５を配備す
る。On the other hand, the line terminating device 1 and the ATM cell switching device 2 are connected by the ATM cell communication path 6, and the ATM cell signal separating / inserting device 13 is provided in the interface section of the line terminating device 1 side. An ATM cell signal line 15 is provided between this device and the ATM cell assembling / disassembling device 14.
【００１６】さて、今、回線終端装置１のプロセッサ１
１から呼接続制御装置３のプロセッサ３１へデータ転送
要求が発生した場合について、このデータ転送のフロー
について述べる。Now, the processor 1 of the line terminating device 1
The flow of data transfer will be described for the case where a data transfer request is issued from 1 to the processor 31 of the call connection control device 3.
【００１７】プロセッサ１１はＡＴＭセル組立分解装置
１４に対して転送データを渡して送信を要求する。ＡＴ
Ｍセル組立分解装置１４はこの転送データを図２のＡＴ
Ｍセルのフォーマットに示すごとく４８バイト毎に分割
し、ＡＴＭセルのペイロードに順次書き込む。The processor 11 passes the transfer data to the ATM cell assembling / disassembling apparatus 14 to request the transmission. AT
The M cell assembling / disassembling device 14 uses this transfer data as the AT of FIG.
As shown in the M cell format, it is divided into 48 bytes and sequentially written in the payload of the ATM cell.
【００１８】各ＡＴＭセルは４８バイトの転送データに
５バイトのセルヘッダが付加された５３バイトで構成さ
れている。このセルヘッダには交換機で予約した接続先
を示す識別子のＶＰＩ（ＶｉｒｔｕａｌＰａｔｈ Ｉｄ
ｅｎｔｉｆｉｅｒ，仮想パス識別子）値／ＶＣＩ（Ｖｉ
ｒｔｕａｌ Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉｆｉｅｒ，
仮想チャネル識別子）値が設定される。Each ATM cell is composed of 53 bytes in which transfer data of 48 bytes and a cell header of 5 bytes are added. This cell header has a VPI (Virtual Path Id) that is an identifier indicating a connection destination reserved by the exchange.
entifier, virtual path identifier) value / VCI (Vi
rtual Channel Identifier,
Virtual channel identifier) value is set.
【００１９】これらのセルは順次ＡＴＭセル信号分離挿
入装置１３に転送され、回線からのＡＴＭセルと多重し
てＡＴＭスイッチ２２へ転送される。These cells are sequentially transferred to the ATM cell signal separating / inserting device 13, multiplexed with the ATM cells from the line and transferred to the ATM switch 22.
【００２０】ＡＴＭスイッチ２２では、入力されるセル
のＶＰＩ値／ＶＣＩ値でＡＴＭセルの交換処理が行なわ
れる。ここでは、予約されたＶＰＩ値／ＶＣＩ値のセル
が入力された場合に呼接続制御装置３宛てのＡＴＭセル
信号路４に交換される。なお、この時、セルヘッダはど
の回線終端装置からのＡＴＭセルかを識別するための
値、つまり、スイッチの入力ポート番号に対応したＶＰ
Ｉ値／ＶＣＩ値に書き替えられる。In the ATM switch 22, the ATM cell exchange processing is performed according to the VPI value / VCI value of the input cell. Here, when a cell having a reserved VPI value / VCI value is input, it is exchanged with the ATM cell signal path 4 addressed to the call connection control device 3. At this time, the cell header is a value for identifying from which line terminating device the ATM cell is, that is, the VP corresponding to the input port number of the switch.
It can be rewritten as I value / VCI value.
【００２１】呼接続制御装置３内のＡＴＭセル組立分解
装置３２は、順次ＡＴＭセルを受信し転送データに組み
立てなおす。転送データが復元されると、プロセッサ３
１に転送データの受信通知を行なうとともに、送信側の
回線終端装置１１に対して応答用のＡＴＭセルを送出す
る。この呼接続制御装置３から送信されるＡＴＭセル
は、転送先の回線終端装置１またはＡＴＭセル交換装置
２を識別するために予約されたＶＰＩ値／ＶＣＩ値が付
与される。The ATM cell assembling / disassembling device 32 in the call connection control device 3 sequentially receives the ATM cells and reassembles them into transfer data. When the transfer data is restored, the processor 3
1 is notified of the transfer data being received, and an ATM cell for response is sent to the line terminating device 11 on the transmitting side. The ATM cell transmitted from the call connection control device 3 is provided with a VPI value / VCI value reserved for identifying the transfer destination line terminating device 1 or the ATM cell switching device 2.
【００２２】最終的に、応答用のＡＴＭセルを受信した
ＡＴＭセル組立分解装置１４は転送が完了したことを認
識でき、転送完了報告をプロセッサ１１に通知する。Finally, the ATM cell assembling / disassembling apparatus 14 which has received the response ATM cell can recognize that the transfer is completed, and notifies the processor 11 of the transfer completion report.
【００２３】[0023]
【発明の効果】以上説明したように本発明は、呼接続制
御装置内の主プロセッサとＡＴＭセル交換装置内のスイ
ッチ制御プロセッサ、及び、呼接続制御装置内の主プロ
セッサと回線終端装置内の回線終端制御プロセッサの間
で送受信される呼接続制御信号やトラヒック情報等の全
てのデータをＡＴＭセルに変換して転送することとした
ので、パケットバスなどの別のバスを使用せずにＡＴＭ
セル通話路だけを用いてプロセッサ間通信ができるよう
になる。As described above, the present invention provides the main processor in the call connection control device and the switch control processor in the ATM cell switching device, and the main processor in the call connection control device and the line in the line termination device. Since all data such as call connection control signals and traffic information transmitted and received between the termination control processors are converted into ATM cells and transferred, the ATM bus can be used without using another bus such as a packet bus.
It becomes possible to perform inter-processor communication using only the cell communication path.
【００２４】また、バス構成ではなくツリー構成でＡＴ
Ｍ交換機を拡張することができるようになるので、伝送
距離の制限に関係なくシステム規模を拡大することが可
能となる。Further, the AT has a tree structure rather than a bus structure.
Since the M switch can be expanded, the system scale can be expanded regardless of the limitation of the transmission distance.
【００２５】さらに、回線終端装置の数に関係なく、Ａ
ＴＭ通話路におけるプロセッサ間通信用に割り当てられ
る帯域でデータ転送容量を与えることができる。Furthermore, regardless of the number of line terminators, A
The data transfer capacity can be provided in the band allocated for inter-processor communication in the TM speech path.
【図１】本発明の一実施例を示すブロック図FIG. 1 is a block diagram showing an embodiment of the present invention.
【図２】本発明の一実施例において用いられるＡＴＭセ
ルのフォーマットを示す図FIG. 2 is a diagram showing a format of an ATM cell used in an embodiment of the present invention.
【図３】従来の実施例を示すブロック図FIG. 3 is a block diagram showing a conventional embodiment.
【図４】従来の実施例において用いられるパケットのフ
ォーマットを示す図FIG. 4 is a diagram showing a packet format used in a conventional embodiment.
１ 回線終端装置 ２ ＡＴＭセル交換装置 ３ 呼接続制御装置 ４，５，１５ ＡＴＭセル信号路 ６ ＡＴＭセル通話路 ７ パケットバス １１，２１，３１ プロセッサ １２ 回線終端部 １３ ＡＴＭセル信号分離挿入装置 １４，２３，３２ ＡＴＭセル組立分解装置 ２２ ＡＴＭスイッチ １６，２４，３３ パケットバス終端装置 ３４ パケットバス使用権調停装置 1 Line Termination Device 2 ATM Cell Switching Device 3 Call Connection Control Device 4, 5, 15 ATM Cell Signal Line 6 ATM Cell Speech Line 7 Packet Bus 11, 21, 31 Processor 12 Line Termination Unit 13 ATM Cell Signal Separation Insertion Device 14, 23, 32 ATM cell assembling / disassembling device 22 ATM switch 16, 24, 33 Packet bus terminating device 34 Packet bus usage right arbitrating device
Claims (1)
ｒａｎｓｆｅｒ Ｍｏｄｅ、非同期転送モード）交換機
において、 当該交換機を構成する呼接続制御装置と、回線終端装置
と、ＡＴＭセル交換装置とは、転送情報をＡＴＭセルに
分解またはＡＴＭセルを転送情報に組み立てるＡＴＭセ
ル組立分解手段をそれぞれ有し、 前記ＡＴＭセル交換装置が有するＡＴＭスイッチは、前
記呼接続制御装置が有するＡＴＭセル組立分解手段と前
記ＡＴＭセル交換装置が有するＡＴＭセル組立分解手段
とにそれぞれＡＴＭセル信号路で接続され、 前記回線終端装置は、当該回線終端装置が有する回線終
端部と前記ＡＴＭセル交換装置が有するＡＴＭスイッチ
との間に位置してＡＴＭセル通話路から特定のＡＴＭセ
ル信号を分離挿入するＡＴＭセル信号分離挿入手段を有
し、当該ＡＴＭセル信号分離挿入手段は更に、当該回線
終端装置が有するＡＴＭセル組立分解手段にＡＴＭセル
信号路で接続され、 前記呼接続制御装置と、回線終端装置と、ＡＴＭセル交
換装置とが有するプロセッサ間で送受される通信情報を
ＡＴＭセルに変換して転送することを特徴とするＡＴＭ
交換機のプロセッサ間通信方式。1. An ATM (Asynchronous T)
(transfer mode, asynchronous transfer mode) In a switch, a call connection control device, a line terminating device, and an ATM cell switching device that compose the switch are ATM cells that divide transfer information into ATM cells or assemble ATM cells into transfer information. The ATM switch included in the ATM cell switching device has an assembling / disassembling means, and an ATM cell assembling / disassembling device included in the call connection control device and an ATM cell assembling / disassembling device included in the ATM cell switching device, respectively. The line terminating device is located between the line terminating unit of the line terminating device and the ATM switch of the ATM cell switching device, and separates and inserts a specific ATM cell signal from the ATM cell communication line. The ATM cell signal separating / inserting means for Further, the communication information connected to the ATM cell assembling / disassembling means included in the line terminating device by an ATM cell signal path is transmitted and received between the processors included in the call connection control device, the line terminating device, and the ATM cell switching device. ATM characterized by converting into ATM cells and transferring
Inter-processor communication method of exchange.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32250893A JPH07177155A (en) | 1993-12-21 | 1993-12-21 | Inter-processor communication system for atm exchange |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32250893A JPH07177155A (en) | 1993-12-21 | 1993-12-21 | Inter-processor communication system for atm exchange |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07177155A true JPH07177155A (en) | 1995-07-14 |
Family
ID=18144443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32250893A Pending JPH07177155A (en) | 1993-12-21 | 1993-12-21 | Inter-processor communication system for atm exchange |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07177155A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6304571B1 (en) | 1997-10-06 | 2001-10-16 | Fujitsu Limited | Multiprocessor type exchange and communication method therefor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03106247A (en) * | 1989-09-20 | 1991-05-02 | Oki Electric Ind Co Ltd | Maintenance operation control system for electronic exchange |
-
1993
- 1993-12-21 JP JP32250893A patent/JPH07177155A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03106247A (en) * | 1989-09-20 | 1991-05-02 | Oki Electric Ind Co Ltd | Maintenance operation control system for electronic exchange |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6304571B1 (en) | 1997-10-06 | 2001-10-16 | Fujitsu Limited | Multiprocessor type exchange and communication method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5633870A (en) | Method and apparatus for controlling data flow through an ATM interface | |
| US5303236A (en) | Signalling apparatus for use in an ATM switching system | |
| US6147997A (en) | Mechanism to support an UTOPIA interface over a backplane | |
| JPH08186579A (en) | Switching machine adaptor, computer and data switching method | |
| US5956344A (en) | Interprocessor communications in an ATM environment | |
| JPH0715462A (en) | Control system for atm exchange accessory device | |
| CA2020814C (en) | Packet concentrator and packet switching system | |
| JP2000349790A (en) | Atm communication equipment and its cell processing method | |
| JPH07177155A (en) | Inter-processor communication system for atm exchange | |
| US6055238A (en) | Packet terminal and packet communication network | |
| KR100383570B1 (en) | Apparatus and method for atm trunk interfacing in atm switching system | |
| JPH06350651A (en) | Hybrid type communication processing unit | |
| KR0183346B1 (en) | Dma control apparatus in bisdn interface device | |
| JP3530998B2 (en) | ATM bus extension in switching system | |
| KR100252500B1 (en) | Bus arbitration circuit in frame relay subscriber board of atm switch | |
| KR100252499B1 (en) | Bus size control circuit in frame relay subscriber board of atm switch | |
| JPH08149137A (en) | Stm-atm exchange | |
| JPH0382243A (en) | Cell time sequence recovery device | |
| JPH10276214A (en) | Asynchronous transfer mode switch | |
| KR100456115B1 (en) | Apparatus for matching UTOPIA level 2 of multiple cell in exchange | |
| JPH04212544A (en) | Packet adapter for atm | |
| JPH09181724A (en) | Information transfer method | |
| JP2000341277A (en) | Control system for atm processor | |
| JPH1070558A (en) | Process for inter-node interconnection for real time parallel computer | |
| KR20030019835A (en) | Apparatus for ATM switching using cellbus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961217 |