JPH07162781A - Digital audio signal reproducing device - Google Patents

Abstract

PURPOSE:To receive and reproduce audio signals transmitted at a transmission rate not in integer multiple relation with the sampling frequency of the audio signals by switching the operations of respective memories at the same point of time as the point of time of ending the data read of the memory for outputting audio data. CONSTITUTION:When audio frame signals are received, a synchronizing signal detection protective circuit 5 outputs frame synchronizing signal detection signals to a data write circuit 6 and sends a write address to a data read circuit 9. When the write address and a data read address are separated for more than a fixed value, the data read circuit 9 resets the read address and performs a read operation. Simultaneously, the operation switching signals of RAMs 14-17 are generated from the read address so as to be the same point of time as the data read ending point of time and the RAMs 14-17 are switched at a prescribed timing. Thereafter, until it is judged that no frame synchronizing signal is detected, the switching operations of the RAMs 14-17 are performed at the timing.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、ハイビジョン放送又
は、衛星放送の受信機に係り、映像信号とともに伝送さ
れてくるディジタル音声信号を再生するディジタル音声
信号再生装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a receiver for high-definition broadcasting or satellite broadcasting, and relates to a digital audio signal reproducing apparatus for reproducing a digital audio signal transmitted together with a video signal.

【０００２】[0002]

【従来の技術】ハイビジョン伝送方式については、二宮
祐一著、ＭＵＳＥ−ハイビジョン伝送方式（電子情報通
信学会発行、平成２年１２月１日）に述べられており、
とくに、ディジタル音声については、４．１１音声方式
（１６３頁〜１８４頁）に詳しく述べられている。2. Description of the Related Art Hi-vision transmission method is described in Yuichi Ninomiya, MUSE-Hi-vision transmission method (published by The Institute of Electronics, Information and Communication Engineers, December 1, 1990).
In particular, digital audio is described in detail in 4.11 audio system (pages 163 to 184).

【０００３】図４は音声フレームの構造を示したもので
ある。音声のモードは、Ａモード、Ｂモードの２種類の
モードがあり、Ａモードは、差分符号化された、標本化
周波数３２ｋＨｚの４チャネル分の音声データが伝送さ
れ、またＢモードは、差分符号化された、標本化周波数
４８ｋＨｚの２チャネル分の音声データが伝送される。FIG. 4 shows the structure of a voice frame. There are two types of audio modes, A mode and B mode. In A mode, differentially encoded audio data for 4 channels with a sampling frequency of 32 kHz is transmitted, and in B mode, differential encoding is performed. The converted audio data for two channels having a sampling frequency of 48 kHz is transmitted.

【０００４】この構造の音声フレーム信号が、インター
リーブされ、更に時間軸圧縮されて、伝送される。受信
側では、時間軸伸張及び、デインターリーブを行い音声
フレーム信号を再生した後、誤り訂正、ＤＰＣＭの復調
を行って、音声データの再生を行う。A voice frame signal having this structure is interleaved, further time-axis compressed, and transmitted. On the receiving side, after expanding the time axis and deinterleaving to reproduce the audio frame signal, error correction and DPCM demodulation are performed to reproduce the audio data.

【０００５】[0005]

【発明が解決しようとする課題】しかしながら、このよ
うに放送によって送られてきたディジタル音声信号のデ
ータ伝送レートと音声信号の標本化周波数（４８ｋＨ
ｚ，３２ｋＨｚ）とは、整数倍関係にはない。However, the data transmission rate of the digital audio signal transmitted by the broadcast and the sampling frequency (48 kHz) of the audio signal are as described above.
z, 32 kHz) is not in an integral multiple relationship.

【０００６】本発明の目的は、音声信号の標本化周波数
（４８ｋＨｚ，３２ｋＨｚ）とは、整数倍関係にはない
伝送レートで伝送されるディジタル音声信号を受信し、
簡単な構成で、音声信号の再生を行うことができるディ
ジタル音声信号再生装置を提供することにある。An object of the present invention is to receive a digital voice signal transmitted at a transmission rate which is not an integral multiple of the sampling frequency (48 kHz, 32 kHz) of the voice signal,
An object of the present invention is to provide a digital audio signal reproducing device capable of reproducing an audio signal with a simple configuration.

【０００７】[0007]

【課題を解決するための手段】上記目的は、音声フレー
ム信号の書き込みを行うためのメモリ、誤り訂正処理を
行うためのメモリ、デスクランブルを行うためのメモ
リ、音声の標本化周波数に従って、音声データを出力す
るためのメモリを設け、上記音声フレーム信号中のフレ
ーム同期信号が検出された後、音声の標本化周波数に従
って音声データを出力するためのメモリの音声データ読
み出し終了時点を、音声フレーム信号中のフレーム同期
信号と制御符号の期間内となるようにし、以後、フレー
ム同期信号が未検出となるまで各メモリの動作の切り換
えを上記音声データを出力するためのメモリの音声デー
タ読み出し終了時点と同時点で行うことにより達成でき
る。SUMMARY OF THE INVENTION The above-mentioned object is to provide a memory for writing an audio frame signal, a memory for performing an error correction process, a memory for descrambling, an audio data according to an audio sampling frequency. A memory for outputting the audio frame signal is detected, and after the frame synchronization signal in the audio frame signal is detected, the end point of the audio data read of the memory for outputting the audio data according to the sampling frequency of the audio is set in the audio frame signal. Within the period of the frame sync signal and the control code, and thereafter, the operation of each memory is switched until the frame sync signal is not detected at the same time as the end of the audio data read of the memory for outputting the audio data. It can be achieved by doing in points.

【０００８】[0008]

【作用】音声フレーム信号中のフレーム同期信号が検出
された後、音声の標本化周波数に従って音声データを出
力するためのメモリの音声データ読み出し終了時点を、
音声フレーム信号中のフレーム同期信号と制御符号の期
間内となるようにし、以後、フレーム同期信号が未検出
となるまで各メモリの動作の切り換えを上記音声データ
を出力するためのメモリの音声データ読み出し終了時点
と同時点で行うことにより、音声信号の標本化周波数
（４８ｋＨｚ，３２ｋＨｚ）とは、整数倍関係にはない
伝送レートで伝送されるディジタル音声信号を受信し、
簡単な構成で、音声信号の再生を行うことができる。After the frame sync signal in the audio frame signal is detected, the end point of the audio data read from the memory for outputting the audio data in accordance with the audio sampling frequency,
The audio data is read from the memory to output the audio data by switching the operation of each memory until the frame sync signal in the audio frame signal and the control code are within the period, and thereafter the frame sync signal is not detected. By performing at the same time as the end point, the sampling frequency (48 kHz, 32 kHz) of the audio signal is received as a digital audio signal transmitted at a transmission rate that is not an integer multiple
The audio signal can be reproduced with a simple configuration.

【０００９】[0009]

【実施例】以下、本発明の実施例を図面を用いて説明す
る。図１は、本発明の１実施例を示したものであり、本
発明をハイビジョン伝送方式ディジタル音声の再生装置
に適用した例である。１はアンテナ、２は受信回路、３
は時間軸伸張回路、４はデインターリーブ回路、５はフ
レーム同期信号検出保護回路、６はデータ書き込み制御
回路、７は誤り訂正回路、８はデスクランブル回路、９
はデータ読み出し回路、１０から１３はデータ及びアド
レスの選択回路、１４から１７はＲＡＭ、１８はＤＰＣ
Ｍ再生回路である。受信回路２によって受信された伝送
信号は、時間軸伸張回路３によって、ディジタル音声部
分が時間軸伸張され、デインターリーブ回路４により、
デインターリーブされて、図４に示した形式の音声フレ
ーム信号が復調される。音声フレーム信号はＡモード、
Ｂモードともに１フレーム１３５０ビットから成り、フ
レーム周波数は、１ｋＨｚ，であり、従って、伝送レー
トは、１．３５Ｍｂｐｓである。一方、音声信号の標本
化周波数は、Ａモード時は、３２ｋＨｚ、Ｂモード時は
４８ｋＨｚである。同期信号検出保護回路５は、デイン
ターリーブされた音声フレーム信号中の、フレーム同期
信号の検出及び、フレーム同期信号がエラーした時の保
護を行う。データ書き込み回路６は、同期信号検出保護
回路５によって検出されたフレーム同期信号をもとにし
て音声フレーム信号をメモリに書き込むアドレスの生成
を行い、例えば、ＲＡＭ−１に音声フレーム信号を書き
込む。ＲＡＭ−１にかきこまれた音声フレーム信号は、
次のフレームで誤り訂正回路７に接続され、伝送中に発
生したエラーの訂正が行われる。次のフレームでＲＡＭ
−１は、デスクランブル回路に接続され、デスクランブ
ルされる。そして、最後に、次のフレームで、ＲＡＭ−
１は、データ読み出し回路に接続され、標本化周波数に
従って、音声データがＲＡＭ−１より読み出される。読
み出された、音声データは、差分符号化されているの
で、ＤＰＣＭ再生回路１８によりＰＣＭ信号に復調され
る。他のＲＡＭの動作も同様である。次に、図２を用い
て、ＲＡＭの切り換えタイミングについて説明する。図
２は、本発明のメモリの切り換えタイミング及び、各Ｒ
ＡＭの動作の一例を示したものである。フレーム同期信
号未検出領域は、音声信号が伝送されていない場合や、
受信回路が、受信状態になっていない場合等を示したも
のである。音声フレーム信号が受信されると、同期信号
検出保護回路５は、フレーム同期信号検出信号をデータ
書き込み回路に対して出力する。データ書き込み回路６
は、書き込みアドレスをデータ読み出し回路９へ送る。
データ読み出し回路は９は、データ書き込み回路６の書
き込みアドレスと、データ読み出しアドレスが、一定値
以上離れると、読み出しアドレスをリセットし読み出し
動作を行う。同時に、データ読み出し回路は９は、読み
出しアドレスから、４個のＲＡＭの動作切り換え信号を
データ読み出し終了時点と同時点となるように生成し、
各ＲＡＭを図２に示すタイミングで切り換える。以降、
フレーム同期信号が未検出と判断されるまで、このタイ
ミングで各ＲＡＭの切り換え動作が行われる。図３は、
本発明によるＲＡＭ切り換え動作の更に詳しいタイミン
グの一例を示したものである。フレーム同期信号が未検
出の状態から、フレーム同期信号が検出されたと判断さ
れると、フレーム同期信号検出信号が生成され、フレー
ム同期信号と制御符号を合わせた期間内で、ＲＡＭ切り
換え動作が行われる。以上、本実施例によれば、各メモ
リの動作の切り換えを上記音声データを出力するための
メモリのデータ読み出し終了時点と同時点で行うことに
より、音声信号の標本化周波数（４８ｋＨｚ，３２ｋＨ
ｚ）とは、整数倍関係にはない伝送レートで伝送される
ディジタル音声信号を受信し、簡単な構成で、音声信号
の再生を行うことができる。なお、本実施例は、構成が
簡単の為、受信したディジタル音声信号から音声信号を
再生する再生部分１００を半導体集積回路１個に集積す
ることが可能であるので、受信機の低価格化に、効果が
ある。また、本実施例においては、フレーム同期信号
は、そのパターンを１個でも検出したときに検出したと
判断しているが、未検出状態においては、例えば、２回
連続で検出できたときに真のフレーム同期信号であると
判断するようにしても良い。 次に、本発明の、ＲＡＭ
切り換え手段について、図５を用いて説明する。図５
は、データ読み出し回路の１実施例を示したものであ
る。１９は、データ読み出しアドレス生成用のカウン
タ、２０は、アドレスデコーダである。また、２１は、
データ書き込みアドレスと、読み出しアドレスの比較を
行うアドレス比較回路である。アドレス比較回路２１
は、データ書き込みアドレスと、読み出しアドレスの比
較を行い、値が一定値以上離れていると、アドレスカウ
ンタ１９に対し、リセット信号を発生する。この結果、
読み出しアドレスが、修正され、ＲＡＭ切り換え信号も
修正される。以上、本実施例によれば、ＲＡＭ切り換え
手段はアドレスの比較回路のみで構成できるので、簡単
な構成で実現できる。また、半導体集積回路上で構成し
たときに、チップ面積に占める割合は、非常に小さいの
で、半導体集積回路により音声信号再生装置を構成する
際に特に有利である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows one embodiment of the present invention, which is an example in which the present invention is applied to a high-definition transmission type digital audio reproducing apparatus. 1 is an antenna, 2 is a receiving circuit, 3
Is a time axis expansion circuit, 4 is a deinterleave circuit, 5 is a frame sync signal detection protection circuit, 6 is a data write control circuit, 7 is an error correction circuit, 8 is a descrambling circuit, and 9 is a descrambling circuit.
Is a data read circuit, 10 to 13 are data and address selection circuits, 14 to 17 are RAMs, and 18 is a DPC.
It is an M reproducing circuit. The transmission signal received by the reception circuit 2 has its digital voice portion expanded in time by a time axis expansion circuit 3, and is deinterleaved by a deinterleave circuit 4.
The audio frame signal of the format shown in FIG. 4 is demodulated by being deinterleaved. The audio frame signal is A mode,
Both B modes are made up of 1350 bits per frame, the frame frequency is 1 kHz, and therefore the transmission rate is 1.35 Mbps. On the other hand, the sampling frequency of the audio signal is 32 kHz in the A mode and 48 kHz in the B mode. The sync signal detection protection circuit 5 detects a frame sync signal in the deinterleaved audio frame signal and protects the frame sync signal when an error occurs. The data writing circuit 6 generates an address for writing the audio frame signal in the memory based on the frame synchronization signal detected by the synchronization signal detection protection circuit 5, and writes the audio frame signal in the RAM-1, for example. The voice frame signal written in RAM-1 is
In the next frame, the error correction circuit 7 is connected to correct an error that occurred during transmission. RAM in next frame
-1 is connected to the descramble circuit and descrambled. And finally, in the next frame, RAM-
1 is connected to the data reading circuit, and the audio data is read from the RAM-1 according to the sampling frequency. Since the read audio data is differentially encoded, it is demodulated by the DPCM reproducing circuit 18 into a PCM signal. The operation of other RAMs is similar. Next, the RAM switching timing will be described with reference to FIG. FIG. 2 shows the switching timing of the memory of the present invention and each R
It shows an example of the operation of the AM. The frame sync signal undetected area is used when no audio signal is transmitted,
This shows a case where the receiving circuit is not in the receiving state. When the audio frame signal is received, the sync signal detection protection circuit 5 outputs a frame sync signal detection signal to the data writing circuit. Data writing circuit 6
Sends the write address to the data read circuit 9.
The data read circuit 9 resets the read address and performs a read operation when the write address of the data write circuit 6 and the data read address are separated by a certain value or more. At the same time, the data read circuit 9 generates the operation switching signals of the four RAMs from the read address at the same time as the data read end time,
Each RAM is switched at the timing shown in FIG. Or later,
The switching operation of each RAM is performed at this timing until it is determined that the frame synchronization signal has not been detected. Figure 3
6 shows an example of a more detailed timing of a RAM switching operation according to the present invention. When it is determined that the frame synchronization signal is detected from the state where the frame synchronization signal is not detected, the frame synchronization signal detection signal is generated, and the RAM switching operation is performed within the period in which the frame synchronization signal and the control code are combined. . As described above, according to the present embodiment, by switching the operation of each memory at the same time as the data read end time of the memory for outputting the audio data, the sampling frequency of the audio signal (48 kHz, 32 kHz).
z) is capable of receiving a digital audio signal transmitted at a transmission rate that is not in an integral multiple relationship and reproducing the audio signal with a simple configuration. Since the present embodiment has a simple structure, it is possible to integrate the reproducing portion 100 for reproducing the audio signal from the received digital audio signal in one semiconductor integrated circuit, which leads to the cost reduction of the receiver. ,effective. Further, in the present embodiment, it is determined that the frame synchronization signal is detected when even one of the patterns is detected, but in the undetected state, for example, when the pattern can be detected twice consecutively, it is true. The frame synchronization signal may be determined to be the frame synchronization signal. Next, the RAM of the present invention
The switching means will be described with reference to FIG. Figure 5
Shows one embodiment of the data read circuit. Reference numeral 19 is a counter for generating a data read address, and 20 is an address decoder. Also, 21 is
An address comparison circuit that compares a data write address and a read address. Address comparison circuit 21
Compares the data write address with the read address, and generates a reset signal to the address counter 19 when the values are separated by a certain value or more. As a result,
The read address is modified and the RAM switching signal is also modified. As described above, according to the present embodiment, since the RAM switching means can be configured only by the address comparison circuit, it can be realized with a simple configuration. In addition, when it is configured on a semiconductor integrated circuit, the ratio of the chip area to the chip area is very small, which is particularly advantageous when configuring the audio signal reproducing device with the semiconductor integrated circuit.

【００１０】[0010]

【発明の効果】本発明によれば、音声信号の標本化周波
数（４８ｋＨｚ，３２ｋＨｚ）とは、整数倍関係にはな
い伝送レートで伝送されるディジタル音声信号を受信
し、簡単な構成で、音声信号の再生を行うことができる
という効果がある。According to the present invention, a digital voice signal transmitted at a transmission rate that does not have an integral multiple relation with the sampling frequency (48 kHz, 32 kHz) of the voice signal is received, and the voice signal has a simple structure. There is an effect that the signal can be reproduced.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例のディジタル音声信号再生装
置の構成図である。FIG. 1 is a configuration diagram of a digital audio signal reproducing device according to an embodiment of the present invention.

【図２】本発明の一実施例のメモリの切り換えタイミン
グ及び、各メモリの動作の一例を示した図である。FIG. 2 is a diagram showing an example of a memory switching timing and an operation of each memory according to an embodiment of the present invention.

【図３】本発明のＲＡＭ切り換え動作の更に詳しいタイ
ミングの一例を示した図である。FIG. 3 is a diagram showing an example of a more detailed timing of a RAM switching operation of the present invention.

【図４】音声フレーム信号を示した図である。FIG. 4 is a diagram showing an audio frame signal.

【図５】本発明の実施例のディジタル音声信号再生装置
のデータ読み出し制御回路の一構成例を示した図であ
る。FIG. 5 is a diagram showing a configuration example of a data read control circuit of the digital audio signal reproducing device according to the embodiment of the invention.

【符号の説明】[Explanation of symbols]

５…同期信号検出保護回路、 ６…データ書き込み制御回路、 ７…誤り訂正回路、 ８…デスクランブル回路、 ９…データ読み出し回路、 １０〜１３…データ及びアドレス選択回路、 １４〜１７…メモリ（ＲＡＭ）、 ２１…アドレス比較回路、 １００…再生部分。 5 ... Sync signal detection protection circuit, 6 ... Data write control circuit, 7 ... Error correction circuit, 8 ... Descramble circuit, 9 ... Data read circuit, 10-13 ... Data and address selection circuit, 14-17 ... Memory (RAM ), 21 ... Address comparison circuit, 100 ... Reproduction part.

フロントページの続き (72)発明者 竹内 敏文 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所映像メディア研究所内 (72)発明者 高岸 広明 東京都小平市上水本町五丁目20番１号株式 会社日立製作所半導体事業部内Front page continuation (72) Toshifumi Takeuchi Toshifumi Takeuchi 292 Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa Stocks, Hitachi Media Visual Media Research Institute (72) Inventor Hiroaki Takagishi 5-20-1 Kamimizuhoncho, Kodaira-shi, Tokyo Stocks Hitachi, Ltd. Semiconductor Division

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】映像信号とともに伝送され、且つ、信号の
伝送レートと標本化周波数とが整数倍関係にないディジ
タル音声信号を受信し、音声信号を再生する再生装置に
おいて、フレーム同期信号と制御符号と音声データ、音
声とは独立なデータ及び誤り訂正符号より成る音声フレ
ーム信号の処理を行うための複数のメモリを設け、音声
フレーム信号から音声信号を再生する複数の処理を行う
ための複数のメモリの動作の切り換えを、音声フレーム
信号中のフレーム同期信号と制御符号の期間内で行うこ
とを特徴とするディジタル音声信号再生装置。1. A playback apparatus for receiving a digital audio signal which is transmitted together with a video signal and in which the transmission rate of the signal and the sampling frequency do not have an integral multiple relationship, and reproduces the audio signal, a frame synchronization signal and a control code. And a plurality of memories for processing a voice frame signal composed of voice data, data independent of voice and an error correction code, and a plurality of memories for performing a plurality of processes for reproducing a voice signal from the voice frame signal. A digital audio signal reproducing device, characterized in that the operation is switched within a period of a frame synchronization signal and a control code in the audio frame signal. 【請求項２】上記複数のメモリは、音声フレーム信号の
書き込みを行うためのメモリ、誤り訂正処理を行うため
のメモリ、デスクランブルを行うためのメモリ、音声の
標本化周波数に従って、音声データを出力するためのメ
モリの、４個のメモリより成ることを特徴とする請求項
１記載のディジタル音声信号再生装置。2. The plurality of memories outputs audio data according to a memory for writing an audio frame signal, a memory for error correction processing, a memory for descrambling, and an audio sampling frequency. 2. The digital audio signal reproducing device according to claim 1, wherein the memory for reproducing the audio signal comprises four memories. 【請求項３】請求項１記載の各メモリの動作の切り換え
は、上記音声フレーム信号中のフレーム同期信号が検出
された後、請求項２記載の音声の標本化周波数に従って
音声データを出力するためのメモリからのデータの読み
出し終了時点を、上記音声フレーム信号中のフレーム同
期信号と制御符号の期間内となるように制御し、以後、
フレーム同期信号が未検出となるまで各メモリの動作の
切り換えを上記音声データを出力するためのメモリから
のデータの読み出し終了時点と同時点で行うことを特徴
とする請求項１記載のディジタル音声信号再生装置。3. The switching of the operation of each memory according to claim 1 is for outputting audio data according to the audio sampling frequency according to claim 2 after a frame synchronization signal in the audio frame signal is detected. The end point of reading the data from the memory is controlled to be within the period of the frame synchronization signal and the control code in the audio frame signal, and thereafter,
2. The digital audio signal according to claim 1, wherein the operation of each memory is switched at the same point of time when the reading of the data from the memory for outputting the audio data is completed until the frame synchronization signal is not detected. Playback device. 【請求項４】４個のメモリと、音声フレーム信号書き込
み手段と、誤り訂正手段と、デスクランブル手段と、音
声データ読み出し手段と、上記４個のメモリの動作の切
り換え手段を設け、音声信号を得ることを特徴とする音
声信号再生装置の半導体集積回路。4. An audio signal is provided by providing four memories, an audio frame signal writing means, an error correction means, a descrambling means, an audio data reading means, and an operation switching means of the four memories. A semiconductor integrated circuit of an audio signal reproducing device characterized by being obtained.