JPH07162265A - Integration circuit and filter circuit using the integration circuit - Google Patents
Integration circuit and filter circuit using the integration circuitInfo
- Publication number
- JPH07162265A JPH07162265A JP30801993A JP30801993A JPH07162265A JP H07162265 A JPH07162265 A JP H07162265A JP 30801993 A JP30801993 A JP 30801993A JP 30801993 A JP30801993 A JP 30801993A JP H07162265 A JPH07162265 A JP H07162265A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- collector
- integration
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、積分回路およびこれを
用いたフィルタ回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrating circuit and a filter circuit using the integrating circuit.
【０００２】[0002]
【従来の技術】従来の積分回路を用いたフィルタについ
て、状態変数形回路を例にとって説明する。2. Description of the Related Art A filter using a conventional integrating circuit will be described by taking a state variable type circuit as an example.
【０００３】図７は、従来の状態変数形回路の一構成例
を示す電気回路図である。同図において、係数回路７０
３は、積分回路７０５の出力信号を取り込んで増幅また
は減衰（一般には減衰）し、加減算回路７０２に対して
出力する。また、係数回路７０４は、積分回路７０６の
出力信号を取り込んで増幅または減衰（一般には減衰）
し、加減算回路７０２に対して出力する。加減算回路７
０２は、入力端子７０１から取り込まれた入力信号を第
１の＋入力端子から入力し、係数回路７０３の出力信号
を第２の＋入力端子から入力し、さらに、係数回路７０
４の出力信号を−入力端子から入力する。そして、これ
らの各入力信号の加減算（＋入力端子から入力した信号
については加算、−入力端子から入力した信号について
は減算）を行う。積分回路７０５は、この加減算回路７
０２の加減算結果を入力して積分し、この積分結果を出
力する。そして、積分回路７０６は、積分回路７０５の
積分結果を入力してさらに積分し、その積分結果を出力
する。係数回路７０７は、加減算回路７０５の出力信号
を取り込んで増幅または減衰して出力する。また、係数
回路７０８は積分回路７０５の出力信号を、係数回路７
０９は積分回路７０６の出力信号を、それぞれ取り込
み、増幅または減衰して出力する。加減算回路７１０
は、係数回路７０７の出力信号を第１の＋入力端子から
入力し、係数回路７０８の出力信号を−入力端子から入
力し、さらに、係数回路７０９の出力信号を第２の＋入
力端子から入力する。そして、これらの各信号の加減算
（＋入力端子から入力した信号については加算、−入力
端子から入力した信号については減算）を行い、出力端
子７１１から出力する。FIG. 7 is an electric circuit diagram showing a configuration example of a conventional state variable type circuit. In the figure, the coefficient circuit 70
3 takes in the output signal of the integration circuit 705, amplifies or attenuates (generally attenuates), and outputs it to the addition / subtraction circuit 702. Further, the coefficient circuit 704 takes in the output signal of the integration circuit 706 and amplifies or attenuates it (generally attenuated).
And outputs it to the adder / subtractor circuit 702. Addition / subtraction circuit 7
02, the input signal taken in from the input terminal 701 is input from the first + input terminal, the output signal of the coefficient circuit 703 is input from the second + input terminal, and further, the coefficient circuit 70
The output signal of No. 4 is input from the-input terminal. Then, addition and subtraction of these respective input signals (addition for the signal input from the + input terminal, subtraction for the signal input from the-input terminal) are performed. The integrating circuit 705 uses the addition / subtraction circuit 7
The addition / subtraction result of 02 is input and integrated, and this integration result is output. Then, the integration circuit 706 inputs the integration result of the integration circuit 705, further integrates it, and outputs the integration result. The coefficient circuit 707 takes in the output signal of the addition / subtraction circuit 705, amplifies or attenuates it, and outputs it. The coefficient circuit 708 converts the output signal of the integration circuit 705 into the coefficient circuit 7
Reference numeral 09 designates the output signal of the integrating circuit 706, which is amplified, attenuated, and output. Addition / subtraction circuit 710
Input the output signal of the coefficient circuit 707 from the first + input terminal, input the output signal of the coefficient circuit 708 from the − input terminal, and further input the output signal of the coefficient circuit 709 from the second + input terminal. To do. Then, addition and subtraction of these signals (addition with respect to the signal input from the + input terminal, subtraction with respect to the signal input from the-input terminal) are performed and output from the output terminal 711.
【０００４】図８は、積分回路７０５，７０６の内部回
路の一構成例を示す電気回路図である。同図に示したよ
うに、積分回路の入力端子８０１は、抵抗素子８０２を
介して、ｎｐｎトランジスタ８０３のベースに接続され
ている。このトランジスタ８０３は、ベースとコレクタ
がコンデンサ８０４を介して接続されている。また、こ
のトランジスタ８０３のコレクタには、電流源８０５か
ら電流Ｉ1 が供給される。そして、トランジスタ８０３
のコレクタは、積分回路の出力端子８０６に接続されて
いる。FIG. 8 is an electric circuit diagram showing a configuration example of internal circuits of the integrating circuits 705 and 706. As shown in the figure, the input terminal 801 of the integrating circuit is connected to the base of the npn transistor 803 via the resistance element 802. The base and collector of the transistor 803 are connected via a capacitor 804. A current I 1 is supplied from the current source 805 to the collector of the transistor 803. And the transistor 803
The collector of is connected to the output terminal 806 of the integrating circuit.
【０００５】図９は、積分回路７０５，７０６の内部回
路の他の構成例を示す電気回路図である。同図におい
て、９０１〜９０７はｎｐｎトランジスタ、９１１〜９
１７はｐｎｐトランジスタ、９２１，９２２は抵抗素
子、９３１はコンデンサ、９４１〜９４４は電流源であ
る。この積分回路において、トランジスタ９０３〜９０
６はギルバートのゲインセルと称される回路を構成して
いる。このような構成によれば、電流源９４２の電流値
Ｉ2 を変化させることによりトランジスタ９０６のコレ
クタ電流を変化させることができ、これにより積分定数
を変化させることができる。FIG. 9 is an electric circuit diagram showing another configuration example of the internal circuits of the integrating circuits 705 and 706. In the figure, 901 to 907 are npn transistors, and 911 to 9
Reference numeral 17 is a pnp transistor, 921 and 922 are resistance elements, 931 is a capacitor, and 941 to 944 are current sources. In this integration circuit, transistors 903-90
Reference numeral 6 constitutes a circuit called a Gilbert gain cell. With such a configuration, the collector current of the transistor 906 can be changed by changing the current value I 2 of the current source 942, and thus the integration constant can be changed.
【０００６】[0006]
【発明が解決しようとする課題】図８に示した積分回路
では、積分定数が抵抗素子８０２の抵抗値Ｒ1 とコンデ
ンサ８０４の静電容量Ｃ1 とによって決定される。この
ため、ＩＣ化した場合には、抵抗値Ｒ1 や静電容量Ｃ1
の値を調整することができないので、これらの値Ｒ1 ，
Ｃ1 の製造ばらつきによって積分定数がばらついてしま
うという欠点があった。また、このような積分回路を図
７に示したような状態変数形回路に使用した場合には、
上述のごとき積分定数のばらつきのためにカットオフ周
波数のばらつきが発生してしまうという欠点があった。In the integrating circuit shown in FIG. 8, the integration constant is determined by the resistance value R 1 of the resistance element 802 and the electrostatic capacitance C 1 of the capacitor 804. Therefore, when integrated into an IC, the resistance value R 1 and the capacitance C 1
Since it is not possible to adjust the value of R 1 , these values R 1 ,
There is a drawback that the integration constant varies due to the manufacturing variation of C 1 . When such an integrating circuit is used in a state variable type circuit as shown in FIG. 7,
There is a drawback that the cutoff frequency varies due to the variation of the integration constant as described above.
【０００７】一方、図９に示したような積分回路では、
電流源９２３の電流Ｉ2 を変更させることにより積分定
数を変更することができるので、上述のような積分定数
の製造ばらつきは生じない。しかし、回路構成が複雑で
あり、また、出力回路がエミッタホロアで構成されてい
るので（トランジスタ９１５，９１６）電源電圧が低い
ときに信号の最大振幅を大きくすることができないとい
う欠点があった。このため、この積分回路を図７に示し
たような状態変数形回路に使用した場合には、回路規模
が大きくなってしまい、また、低電圧で動作させること
ができないという欠点があった。On the other hand, in the integrating circuit as shown in FIG.
Since the integral constant can be changed by changing the current I 2 of the current source 923, the above-mentioned manufacturing variation of the integral constant does not occur. However, since the circuit configuration is complicated and the output circuit is configured by the emitter follower (transistors 915 and 916), the maximum amplitude of the signal cannot be increased when the power supply voltage is low. Therefore, when this integrating circuit is used in the state variable type circuit as shown in FIG. 7, the circuit scale becomes large and it is impossible to operate at a low voltage.
【０００８】本発明は、このような従来技術の欠点に鑑
みてなされたものであり、電源電圧が低い場合でも最大
振幅が大きく且つ積分定数を変更することができる積分
回路、および、回路規模が小さく、低電圧でも動作し且
つカットオフ周波数の製造ばらつきを補償することがで
きるフィルタ回路を提供することを目的とする。The present invention has been made in view of the above-mentioned drawbacks of the prior art, and has an integrated circuit having a large maximum amplitude and capable of changing the integration constant even when the power supply voltage is low, and a circuit scale. It is an object of the present invention to provide a filter circuit that is small, can operate even at a low voltage, and can compensate for manufacturing variations in cutoff frequency.
【０００９】[0009]
【課題を解決するための手段】(1) 第１の発明に係わる
積分回路は、ベースが第１の抵抗を介して入力端子に接
続され且つコレクタが第２の抵抗を介して前記ベースと
接続された第１のトランジスタと、ベースが前記第１の
トランジスタの前記コレクタに接続され且つコレクタが
コンデンサを介して出力端子に接続された第２のトラン
ジスタと、入力端が前記第２のトランジスタの前記コレ
クタに接続され且つ出力端が前記出力端子に接続された
反転アンプと、を有する。 (2) 第２の発明に係わるフィルタ回路は、ベースが第１
の抵抗を介して入力端子に接続され且つコレクタが第２
の抵抗を介して前記ベースと接続された第１のトランジ
スタと、ベースが前記第１のトランジスタの前記コレク
タに接続され且つコレクタがコンデンサを介して出力端
子に接続された第２のトランジスタと、入力端が前記第
２のトランジスタの前記コレクタに接続され且つ出力端
が前記出力端子に接続された反転アンプとを有する積分
回路と、前記第２の抵抗に流れる電流を変更することに
よりカットオフ周波数を制御する電流回路と、を備えて
いる。(1) In an integrating circuit according to a first aspect of the invention, a base is connected to an input terminal via a first resistor and a collector is connected to the base via a second resistor. And a second transistor having a base connected to the collector of the first transistor and a collector connected to an output terminal via a capacitor, and an input end of the second transistor. An inverting amplifier connected to the collector and having an output terminal connected to the output terminal. (2) The base of the filter circuit according to the second invention is the first.
Is connected to the input terminal via the resistor and the collector is the second
A first transistor connected to the base via a resistor, a second transistor having a base connected to the collector of the first transistor and a collector connected to an output terminal via a capacitor, and an input An integrator circuit having an inverting amplifier whose end is connected to the collector of the second transistor and whose output end is connected to the output terminal, and the cutoff frequency is changed by changing the current flowing through the second resistor. And a current circuit for controlling.
【００１０】[0010]
【作用】第１の発明に係わる積分回路によれば、ベース
が第１の抵抗を介して入力端子に接続され且つコレクタ
が第２の抵抗を介して前記ベースと接続された第１のト
ランジスタと、ベースが前記第１のトランジスタの前記
コレクタに接続され且つコレクタがコンデンサを介して
出力端子に接続された第２のトランジスタとを備えてい
るので、第２の抵抗に流れる電流を変更することにより
積分定数を変更することができる。また、出力回路とし
てエミッタホロアを使用していないので、信号の最大振
幅を電源電圧まで高めることができる。According to the integrating circuit of the first aspect of the present invention, there is provided a first transistor whose base is connected to the input terminal via the first resistor and whose collector is connected to the base via the second resistor. , And a second transistor whose base is connected to the collector of the first transistor and whose collector is connected to the output terminal via a capacitor, by changing the current flowing through the second resistor. The integration constant can be changed. Moreover, since the emitter follower is not used as the output circuit, the maximum amplitude of the signal can be increased to the power supply voltage.
【００１１】第２の発明に係わるフィルタ回路によれ
ば、第１の発明に係わる積分回路と、第２の抵抗に流れ
る電流を変更することによりカットオフ周波数を制御す
る電流回路とを備えていることにより、積分回路の積分
定数を変更することができるのでカットオフ周波数の製
造ばらつきを補償することができ、且つ、信号の最大振
幅を電源電圧まで高めることができるので低電圧での動
作が可能となる。According to a second aspect of the present invention, there is provided a filter circuit including the integrator circuit according to the first aspect of the invention and a current circuit for controlling the cutoff frequency by changing the current flowing through the second resistor. As a result, the integration constant of the integrator circuit can be changed to compensate for manufacturing variations in the cutoff frequency, and the maximum signal amplitude can be increased to the power supply voltage, enabling operation at low voltage. Becomes
【００１２】[0012]
【実施例】以下、本発明の実施例について、図面を参照
して説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１３】（実施例１）第１の発明（請求項１）に係
わる積分回路の一実施例について、図１を用いて説明す
る。(Embodiment 1) An embodiment of an integrating circuit according to the first invention (claim 1) will be described with reference to FIG.
【００１４】同図において、ｎｐｎトランジスタ１０２
（本発明の「第１のトランジスタ」に該当する）のベー
スは、抵抗素子１０５（本発明の「第１の抵抗」に該当
する）を介して、入力端子１０１に接続されている。ま
た、このトランジスタ１０２のコレクタとベースとは、
抵抗素子１０６（本発明の「第２の抵抗」に該当する）
を介して接続されている。In the figure, the npn transistor 102
The base (corresponding to the “first transistor” of the present invention) is connected to the input terminal 101 via the resistance element 105 (corresponding to the “first resistance” of the present invention). The collector and base of the transistor 102 are
Resistance element 106 (corresponding to the "second resistance" of the present invention)
Connected through.
【００１５】ｎｐｎトランジスタ１０３（本発明の「第
２のトランジスタ」に該当する）は、ベースがトランジ
スタ１０２のコレクタに接続され、コレクタがコンデン
サ１０７を介して出力端子１１２に接続され、且つ、エ
ミッタがトランジスタ１０２のエミッタに接続されてい
る。The npn transistor 103 (corresponding to the "second transistor" of the present invention) has a base connected to the collector of the transistor 102, a collector connected to the output terminal 112 via the capacitor 107, and an emitter. It is connected to the emitter of the transistor 102.
【００１６】ｎｐｎトランジスタ１０４（本発明の「反
転アンプ」を構成する）は、ベース（本発明の「入力
端」に該当する）がトランジスタ１０３のコレクタに接
続され、コレクタ（本発明の「出力端」に該当する）が
出力端子１１２に接続され、且つ、エミッタがトランジ
スタ１０２のエミッタに接続されて、出力回路を構成し
ている。In the npn transistor 104 (which constitutes the "inverting amplifier" of the present invention), the base (corresponding to the "input terminal" of the present invention) is connected to the collector of the transistor 103, and the collector (the "output terminal of the present invention" Corresponds to the output terminal 112, and the emitter is connected to the emitter of the transistor 102 to form an output circuit.
【００１７】また、トランジスタ１０２のベースおよび
抵抗素子１０６の一端には電流源１０８が接続され、ト
ランジスタ１０２，１０３，１０４の各コレクタには電
流源１０９，１１０，１１１がそれぞれ接続されてい
る。A current source 108 is connected to the base of the transistor 102 and one end of the resistance element 106, and current sources 109, 110 and 111 are connected to the collectors of the transistors 102, 103 and 104, respectively.
【００１８】ここで、抵抗素子１０５の抵抗値をＲ11、
抵抗素子１０６の抵抗値をＲ12、コンデンサ１０７の静
電容量をＣ11、電流源１０８の供給電流をＩCTRLとする
と、この積分回路の積分定数は、 Ｒ11・Ｃ11・ｅｘｐ｛（ＩCTRL・Ｒ12）／Ｖt ｝ で与えられる。なお、Ｖt ＝ｋ・Ｔ／ｑ（ｋはボルツマ
ン定数、Ｔは絶対温度、ｑは電荷、室温でＶt は約２６
ｍＶ）である。例えば、Ｒ12での電圧効果（すなわち、
ＩCTRL・Ｒ12）を１８ｍＶに設定すると、積分定数は約
２Ｒ11・Ｃ11となる。Here, the resistance value of the resistance element 105 is set to R 11 ,
Assuming that the resistance value of the resistance element 106 is R 12 , the capacitance of the capacitor 107 is C 11 , and the supply current of the current source 108 is I CTRL , the integration constant of this integration circuit is R 11 · C 11 · exp {(I CTRL · R 12 ) / V t }. Note that V t = k · T / q (k is Boltzmann's constant, T is absolute temperature, q is electric charge, and V t is about 26 at room temperature.
mV). For example, the voltage effect at R 12 (ie,
When I CTRL · R 12 ) is set to 18 mV, the integration constant is about 2R 11 · C 11 .
【００１９】上式から明らかなように、本実施例の積分
回路によれば、電流源１０８の供給電流ＩCTRLを変化さ
せることにより、積分定数を変更することができる。し
たがって、抵抗素子１０５の抵抗値Ｒ11やコンデンサ１
０７の静電容量Ｃ11等の製造ばらつきがある場合でも、
積分定数を一定にすることが可能となる。As is clear from the above equation, according to the integrating circuit of this embodiment, the integration constant can be changed by changing the supply current I CTRL of the current source 108. Therefore, the resistance value R 11 of the resistance element 105 and the capacitor 1
Even if there are manufacturing variations such as the capacitance C 11 of 07,
It is possible to keep the integration constant constant.
【００２０】また、本実施例の積分回路は、従来の積分
定数を変更することができる回路（図９参照）と比較し
て、回路規模を非常に小さくすることができる。Further, the integrating circuit of the present embodiment can be made extremely small in circuit scale as compared with the conventional circuit capable of changing the integration constant (see FIG. 9).
【００２１】さらに、出力回路としてエミッタホロアを
使用していないので、信号の最大振幅を電源電圧まで高
めることができる。Further, since the emitter follower is not used as the output circuit, the maximum amplitude of the signal can be increased up to the power supply voltage.
【００２２】（実施例２）次に、第１の発明に係わる積
分回路の第２の実施例について、図２を用いて説明す
る。本実施例は、反転アンプの構成が実施例１と異な
る。(Second Embodiment) Next, a second embodiment of the integrating circuit according to the first invention will be described with reference to FIG. The present embodiment differs from the first embodiment in the configuration of the inverting amplifier.
【００２３】同図において、図１と同じ符号を付した構
成部分は、それぞれ図１の場合と同じものを示す。In the figure, the components denoted by the same reference numerals as in FIG. 1 are the same as those in FIG.
【００２４】反転アンプは、トランジスタ２０１〜２０
４および抵抗素子２０５によって構成されている。The inverting amplifier includes transistors 201 to 20.
4 and the resistance element 205.
【００２５】ｎｐｎトランジスタ２０１は、ベースがｎ
ｐｎトランジスタ１０３のコレクタに接続され、且つ、
コレクタがｐｎｐトランジスタ２０３のコレクタに接続
され、且つ、エミッタがｎｐｎトランジスタ１０２のエ
ミッタに接続されている。The base of the npn transistor 201 is n.
connected to the collector of the pn transistor 103, and
The collector is connected to the collector of the pnp transistor 203, and the emitter is connected to the emitter of the npn transistor 102.
【００２６】また、ｎｐｎトランジスタ２０２は、ベー
スがｐｎｐトランジスタ２０４のコレクタに接続される
とともに抵抗素子２０５を介してトランジスタ１０２の
エミッタに接続され、コレクタが出力端子１１２に接続
され、且つ、エミッタがトランジスタ１０２のエミッタ
に接続されている。In the npn transistor 202, the base is connected to the collector of the pnp transistor 204 and the emitter of the transistor 102 via the resistance element 205, the collector is connected to the output terminal 112, and the emitter is the transistor. It is connected to the emitter of 102.
【００２７】トランジスタ２０３とトランジスタ２０４
とは、各トランジスタ２０３，２０４のベースとトラン
ジスタ２０３のコレクタとが接続されて、カレントミラ
ーを構成している。Transistors 203 and 204
Means that the bases of the transistors 203 and 204 are connected to the collector of the transistor 203 to form a current mirror.
【００２８】このような構成によれば、２段のトランジ
スタ２０１，２０２で反転アンプを構成したので、実施
例１に示した積分回路と比較して反転アンプの増幅率を
高めることができる。According to this structure, since the inverting amplifier is composed of the two-stage transistors 201 and 202, the amplification factor of the inverting amplifier can be increased as compared with the integrating circuit shown in the first embodiment.
【００２９】また、実施例１に示した積分回路と同様、
電流源１０８の供給電流ＩCTRLを変化させることにより
積分定数を変更することができ、小規模の回路で製造ば
らつきによる積分定数のばらつきを補償することがで
き、且つ、信号の最大振幅を電源電圧まで高めることが
できる。Further, similarly to the integrating circuit shown in the first embodiment,
The integral constant can be changed by changing the supply current I CTRL of the current source 108, the variation of the integral constant due to the manufacturing variation can be compensated for in a small-scale circuit, and the maximum amplitude of the signal can be changed to the power supply voltage. Can be increased up to.
【００３０】（実施例３）次に、第２の発明（請求項
２）に係わるフィルタ回路の一実施例について、図３を
用いて説明する。(Embodiment 3) Next, an embodiment of the filter circuit according to the second invention (claim 2) will be described with reference to FIG.
【００３１】図３は本実施例に係わるバンドパスフィル
タの回路構成を示す図である。同図において、図１と同
じ符号の構成部分および図１と同じ符号に「′」を付し
た構成部分は、それぞれ図１の場合と同じものを示す。FIG. 3 is a diagram showing a circuit configuration of a bandpass filter according to this embodiment. In the figure, the components having the same reference numerals as those in FIG. 1 and the components having the same reference numerals as those in FIG.
【００３２】図３に示したように、入力端子３５１に
は、コンデンサ３５２を介して信号源３５３が接続され
ている。この入力端子３５２から取り込まれた入力信号
は、バンドパス特性を有する第１の積分器３１０に入力
される。そして、第１の積分器３１０の出力信号（トラ
ンジスタ１０４のコレクタ電圧）は、第２の積分器３２
０内の抵抗素子１０５′に印加されることにより、この
第２の積分器３２０に入力される。As shown in FIG. 3, a signal source 353 is connected to the input terminal 351 via a capacitor 352. The input signal input from the input terminal 352 is input to the first integrator 310 having a bandpass characteristic. Then, the output signal of the first integrator 310 (collector voltage of the transistor 104) is supplied to the second integrator 32.
By being applied to the resistance element 105 ′ in 0, it is input to the second integrator 320.
【００３３】第１の積分器３１０の出力信号は、抵抗素
子３５５を介して、反転増幅器３３０に入力される。ま
た、第２の積分器３２０の出力信号（トランジスタ１０
４のコレクタ電圧）も、抵抗素子３５４を介して、反転
増幅器３３０に入力される。The output signal of the first integrator 310 is input to the inverting amplifier 330 via the resistance element 355. In addition, the output signal of the second integrator 320 (transistor 10
The collector voltage of 4) is also input to the inverting amplifier 330 via the resistance element 354.
【００３４】電流源回路３４０は、積分器３１０，３２
０および反転増幅器３３０に電流を供給するとともに、
積分器３１０，３２０の積分定数を制御する。これによ
り、本実施例に係わるフィルタ回路のカットオフ周波数
が制御される。The current source circuit 340 includes integrators 310 and 32.
0 and current is supplied to the inverting amplifier 330,
It controls the integration constants of the integrators 310 and 320. As a result, the cutoff frequency of the filter circuit according to this embodiment is controlled.
【００３５】反転増幅器３３０の出力信号は、抵抗素子
３５６を介して、第１の積分器３１０内のｎｐｎトラン
ジスタ１０２にフィードバックされる。The output signal of the inverting amplifier 330 is fed back to the npn transistor 102 in the first integrator 310 via the resistance element 356.
【００３６】また、第１の積分器３１０の出力信号は、
出力端子３５７から、フィルタ回路の出力信号として出
力される。The output signal of the first integrator 310 is
The signal is output from the output terminal 357 as an output signal of the filter circuit.
【００３７】第１の積分器３１０および第２の積分器３
２０としては、上述の実施例１で示した積分回路（図１
参照）とほぼ同様の積分回路を使用している。各積分器
３１０，３２０においては、図１で示した制御用の電流
源１０８に代えて、ｐｎｐトランジスタ３１１，３２１
が設けられている。これらのトランジスタ３１１，３２
１は、それぞれ、エミッタが電源３４１に接続され、コ
レクタがｎｐｎトランジスタ１０２，１０２′のベース
および抵抗素子１０６の一端に接続されている。そし
て、これらのトランジスタ３１１，３２１のベースはｐ
ｎｐトランジスタ３４２のベースおよびコレクタに接続
されている。また、このトランジスタ３４２のエミッタ
は電源３４１に接続され、コレクタは電流源３４４に接
続されている。これによりトランジスタ３１１，３２
１，３４２はミラー回路を構成しており、電流源３４４
に流れる電流（すなわちトランジスタ３４２のコレクタ
電流）とトランジスタ３４２，３１１，３２１のコレク
タ電流とは同じ電流値となる。したがって、この電流源
３４４に流れる電流ＩCTRLを制御することによって、ト
ランジスタ３４１，３２１のコレクタ電流を変化させる
ことができる。First integrator 310 and second integrator 3
20 is the integrating circuit shown in the above-described first embodiment (see FIG.
(See) and uses almost the same integration circuit. In each of the integrators 310 and 320, pnp transistors 311 and 321 are used instead of the control current source 108 shown in FIG.
Is provided. These transistors 311, 32
In No. 1, the emitter is connected to the power supply 341, and the collector is connected to the bases of the npn transistors 102 and 102 'and one end of the resistance element 106. The bases of these transistors 311 and 321 are p
It is connected to the base and collector of the np transistor 342. The emitter of the transistor 342 is connected to the power source 341 and the collector is connected to the current source 344. Thereby, the transistors 311 and 32
1, 342 constitute a mirror circuit, and a current source 344
Current (that is, the collector current of the transistor 342) and the collector current of the transistors 342, 311 and 321 have the same current value. Therefore, the collector currents of the transistors 341 and 321 can be changed by controlling the current I CTRL flowing through the current source 344.
【００３８】また、各積分器３１０，３２０において
は、図１で示した電流源１０９に代えてｐｎｐトランジ
スタ３１２，３２２が、電流源１１０に代えてｐｎｐト
ランジスタ３１３，３２３が、電流源１１１に代えてｐ
ｎｐトランジスタ３１４，３２４が、それぞれ設けられ
ている。これらの各トランジスタ３１２〜３１４，３２
２〜３２４は、それぞれ、エミッタが電源３４１に接続
され、コレクタがそれぞれｎｐｎトランジスタ１０２〜
１０４，１０２′〜１０４′のコレクタに接続されてい
る。そして、これらのトランジスタ３１２〜３１４，３
２２〜３２４のベースはｐｎｐトランジスタ３４３のベ
ースおよびコレクタに接続されている。また、このトラ
ンジスタ３４３のエミッタは電源３４１に接続され、コ
レクタは電流源３４５に接続されている。これによりト
ランジスタ３１２〜３１４，３２２〜３２４，３４５は
ミラー回路を構成しており、トランジスタ３１２〜３１
４，３２２〜３２４に流れる各電流は電流源３４５に流
れる電流と同じ電流値となる。In each of the integrators 310 and 320, pnp transistors 312 and 322 are used instead of the current source 109 shown in FIG. 1, pnp transistors 313 and 323 are used instead of the current source 110, and the current source 111 is used instead. P
Np transistors 314 and 324 are provided, respectively. Each of these transistors 312-314, 32
2 to 324, the emitters are connected to the power supply 341 and the collectors are respectively connected to the npn transistors 102 to 324.
It is connected to the collectors of 104, 102 'to 104'. And these transistors 312-314, 3
The bases of 22 to 324 are connected to the base and collector of the pnp transistor 343. The emitter of the transistor 343 is connected to the power source 341, and the collector is connected to the current source 345. Accordingly, the transistors 312 to 314, 322 to 324 and 345 form a mirror circuit, and the transistors 312 to 31
Each of the currents flowing through 4, 322 to 324 has the same current value as the current flowing through the current source 345.
【００３９】反転増幅器３３０は、抵抗素子３３１、ｎ
ｐｎトランジスタ３３２およびｐｎｐトランジスタ３３
３によって構成されている。ここで、トランジスタ３３
２のベースは外部の抵抗素子３５５に接続され、コレク
タは抵抗素子３３１を介して外部の抵抗素子３５５に接
続されるとともにトランジスタ３３３のコレクタに接続
されている。また、トランジスタ３３３は、エミッタが
電源３４１に、ベースがトランジスタ３４３のベースお
よびコレクタに、それぞれ接続されており、これによ
り、トランジスタ３３２のコレクタに供給される電流は
電流源３４５に流れる電流と同じ電流値となる。The inverting amplifier 330 includes resistance elements 331, n.
pn transistor 332 and pnp transistor 33
It is composed of three. Here, the transistor 33
The base of No. 2 is connected to the external resistance element 355, and the collector is connected to the external resistance element 355 via the resistance element 331 and the collector of the transistor 333. The emitter of the transistor 333 is connected to the power supply 341, and the base of the transistor 333 is connected to the base and collector of the transistor 343. Therefore, the current supplied to the collector of the transistor 332 is the same as the current flowing to the current source 345. It becomes a value.
【００４０】このようなフィルタ回路において、抵抗素
子３５６の抵抗値をＲ31、第２の積分器３２０内の抵抗
素子１０５′の抵抗値をＲ32、第１の積分器３１０およ
び第２の積分器内の各コンデンサ１０７，１０７′の静
電容量をＣ31，Ｃ32とすると、このフィルタ回路の中心
周波数は、 （２πｆ）2 ＝ω2 ＝（Ｒ31・Ｋ・Ｒ32・Ｋ・Ｃ31・Ｃ32）-1 Ｋ＝ｅｘｐ｛（ＩCTRL・Ｒ12）／Ｖt ｝ で与えられる。なお、Ｖt ＝ｋ・Ｔ／ｑ（ｋはボルツマ
ン定数、Ｔは絶対温度、ｑは電荷、室温でＶt は約２６
ｍＶ）である。また、抵抗素子３５４の抵抗値をＲ33と
すると、Ｑ（周波数帯幅を表す係数）は、 Ｑ＝（Ｒ33・Ｃ31）／（Ｒ32・Ｃ32） で与えられる。In such a filter circuit, the resistance value of the resistance element 356 is R 31 , the resistance value of the resistance element 105 'in the second integrator 320 is R 32 , the first integrator 310 and the second integrator. When the capacitance of each capacitor 107, 107 'in the vessel to C 31, C 32, the center frequency of the filter circuit, (2πf) 2 = ω 2 = (R 31 · K · R 32 · K · C 31 · C 32 ) −1 K = exp {(I CTRL · R 12 ) / V t }. Note that V t = k · T / q (k is Boltzmann's constant, T is absolute temperature, q is electric charge, and V t is about 26 at room temperature.
mV). Further, when the resistance value of the resistance element 354 is R 33 , Q (coefficient representing frequency band width) is given by Q = (R 33 · C 31 ) / (R 32 · C 32 ).
【００４１】図４は、図３に示したフィルタ回路の周波
数特性のシミュレーション結果を示すグラフである。同
図において、横軸は入力端子３５１から取り込まれる入
力信号の周波数であり、縦軸は出力端子３５７の出力信
号を示している。同図からわかるように、電流源３４４
に流れる電流ＩCTRLを０μＡ、２．７μＡ、５μＡと変
化させると、この変化にしたがってフィルタ回路の中心
周波数が変化する。FIG. 4 is a graph showing simulation results of frequency characteristics of the filter circuit shown in FIG. In the figure, the horizontal axis represents the frequency of the input signal input from the input terminal 351, and the vertical axis represents the output signal of the output terminal 357. As can be seen from the figure, the current source 344
When the current I CTRL flowing through is changed to 0 μA, 2.7 μA, 5 μA, the center frequency of the filter circuit changes according to this change.
【００４２】このように、図３に示したフィルタ回路の
カットオフ周波数は、電流源３４４に流れる電流ＩCTRL
によって制御することができる。したがって、本実施例
のフィルタ回路によれば、各抵抗素子の抵抗値やコンデ
ンサの静電容量等の製造ばらつきがある場合でも、カッ
トオフ周波数を一定にすることが可能となる。As described above, the cutoff frequency of the filter circuit shown in FIG. 3 is determined by the current I CTRL flowing through the current source 344.
Can be controlled by. Therefore, according to the filter circuit of the present embodiment, it is possible to make the cutoff frequency constant even when there is manufacturing variation such as the resistance value of each resistance element or the capacitance of the capacitor.
【００４３】また、本実施例では、積分器３１０，３２
０の回路規模が従来の積分定数を変更することができる
回路（図９参照）と比較して非常に小さいので、フィル
タ回路全体としての回路規模も小さくすることができ
る。Further, in this embodiment, the integrators 310 and 32 are
Since the circuit scale of 0 is very small as compared with the conventional circuit in which the integration constant can be changed (see FIG. 9), the circuit scale of the filter circuit as a whole can be reduced.
【００４４】さらに、出力回路としてエミッタホロアを
使用していないので信号の最大振幅を電源電圧まで高め
ることができ、したがって、低電圧（１Ｖ以下）でも動
作させることが可能である。Furthermore, since the emitter follower is not used as the output circuit, the maximum amplitude of the signal can be increased up to the power supply voltage, and therefore it is possible to operate even at a low voltage (1 V or less).
【００４５】（実施例４）次に、第２の発明に係わるフ
ィルタ回路の第２の実施例について、図５を用いて説明
する。(Embodiment 4) Next, a second embodiment of the filter circuit according to the second invention will be described with reference to FIG.
【００４６】図５は本実施例に係わるバンドパスフィル
タの回路構成を示す図である。同図において、図３と同
じ符号を付した構成部分は、同図と同じものを示す。FIG. 5 is a diagram showing a circuit configuration of a bandpass filter according to this embodiment. In the figure, the components having the same reference numerals as those in FIG. 3 are the same as those in the figure.
【００４７】本実施例は、電流源回路の構成が、上述の
実施例３と異なる。The present embodiment is different from the above-described third embodiment in the configuration of the current source circuit.
【００４８】図５に示したように、この電流源回路５０
０は、ｐｎｐトランジスタ５０１〜５０５、ｎｐｎトラ
ンジスタ５０６，５０７、抵抗素子５０８および電流源
５０９，５１０によって構成されている。As shown in FIG. 5, this current source circuit 50
0 is constituted by pnp transistors 501 to 505, npn transistors 506 and 507, a resistance element 508, and current sources 509 and 510.
【００４９】ここで、トランジスタ５０１は、積分器３
１０，３２０内のｐｎｐトランジスタ３１１，３２１と
ミラー回路を構成しており、コレクタが電流源５０９に
接続されている。トランジスタ５０２は、ｐｎｐトラン
ジスタ３１２，３１４，３２２，３２４とミラー回路を
構成しており、コレクタが電流源５１０に接続されてい
る。トランジスタ５０３は、ｐｎｐトランジスタ３１
３，３２３とミラー回路を構成している。なお、これら
の各トランジスタ３１１〜３１４，３２１〜３２４，５
０１〜５０３のエミッタはそれぞれ電源３４１に接続さ
れている。トランジスタ５０４は、エミッタが電源３４
１に接続され、ベースがトランジスタ５０１のベースに
接続されている。トランジスタ５０５は、エミッタが電
源３４１に接続され、ベースがトランジスタ５０２のベ
ースに接続されている。トランジスタ５０６は、ベース
がトランジスタ５０４のコレクタに接続され、コレクタ
がトランジスタ５０４のコレクタに抵抗素子５０８を介
して接続されるとともにトランジスタ５０５のコレクタ
に接続され、エミッタは接地されている。トランジスタ
５０７は、ベースがトランジスタ５０５のコレクタに接
続され、コレクタがトランジスタ５０３のコレクタに接
続され、エミッタが接地されている。Here, the transistor 501 is the integrator 3
A mirror circuit is configured with pnp transistors 311 and 321 in 10, 320, and a collector is connected to a current source 509. The transistor 502 forms a mirror circuit with the pnp transistors 312, 314, 322, and 324, and the collector is connected to the current source 510. The transistor 503 is the pnp transistor 31.
3, 323 and a mirror circuit. Note that each of these transistors 311 to 314, 321 to 324, 5
The emitters 01 to 503 are connected to the power supply 341, respectively. In the transistor 504, the power source 34 is the emitter.
1 and the base is connected to the base of the transistor 501. The transistor 505 has an emitter connected to the power supply 341 and a base connected to the base of the transistor 502. The transistor 506 has a base connected to the collector of the transistor 504, a collector connected to the collector of the transistor 504 via a resistance element 508, and a collector of the transistor 505, and an emitter grounded. The transistor 507 has a base connected to the collector of the transistor 505, a collector connected to the collector of the transistor 503, and an emitter grounded.
【００５０】このような構成の電流源回路５００を設け
ることにより、第１の積分回路４１０内のトランジスタ
１０３のコレクタ電流とトランジスタ３１３のコレクタ
電流とが常に同一になるようにすることができ、電流源
５０９に流れる電流ＩCTRLの変化に伴う出力電圧の変動
を低減させることができる。By providing the current source circuit 500 having such a configuration, the collector current of the transistor 103 and the collector current of the transistor 313 in the first integrating circuit 410 can be made to be always the same, and The fluctuation of the output voltage due to the change of the current I CTRL flowing through the source 509 can be reduced.
【００５１】また、上述の実施例３で示したフィルタ回
路と同様、各抵抗素子の抵抗値やコンデンサの静電容量
等の製造ばらつきがある場合でもカットオフ周波数を一
定にすることができ、フィルタ回路全体としての回路規
模も小さくすることができ、且つ、低電圧で動作させる
ことができる。Further, similarly to the filter circuit shown in the third embodiment, the cutoff frequency can be made constant even if there is a manufacturing variation such as the resistance value of each resistance element or the electrostatic capacitance of the capacitor. The circuit scale of the entire circuit can be reduced, and the circuit can be operated at a low voltage.
【００５２】（実施例５）次に、第２の発明に係わるフ
ィルタ回路の第３の実施例について、図６を用いて説明
する。(Fifth Embodiment) Next, a third embodiment of the filter circuit according to the second invention will be described with reference to FIG.
【００５３】図６は本実施例に係わるバンドパスフィル
タの回路構成を示す図である。同図において、図３と同
じ符号を付した構成部分は、同図と同じものを示す。FIG. 6 is a diagram showing a circuit configuration of a bandpass filter according to this embodiment. In the figure, the components having the same reference numerals as those in FIG. 3 are the same as those in the figure.
【００５４】本実施例は、上述の実施例３に係わるフィ
ルタ回路に抵抗素子を追加したものである。In this embodiment, a resistance element is added to the filter circuit according to the above-mentioned third embodiment.
【００５５】図６に示したように、第１の積分器３１０
では、入力端子３５１（すなわち積分器３１０の入力
端）とトランジスタ１０３のコレクタとの間に抵抗素子
６０１が追加され、且つ、トランジスタ１０３のコレク
タとトランジスタ１０４のコレクタとの間に抵抗素子６
０２が追加されている。また、第２の積分器３２０で
は、トランジスタ１０４のコレクタ（すなわち積分器３
２０の入力端）とトランジスタ１０３′のコレクタとの
間に抵抗素子６０３が追加されている。さらに、トラン
ジスタ１０４のコレクタとトランジスタ１０２のコレク
タとの間には抵抗素子６０４が追加され、トランジスタ
３３２のコレクタとトランジスタ１０３のコレクタとの
間には抵抗素子６０５が追加されている。As shown in FIG. 6, the first integrator 310 is
Then, the resistance element 601 is added between the input terminal 351 (that is, the input end of the integrator 310) and the collector of the transistor 103, and the resistance element 6 is provided between the collector of the transistor 103 and the collector of the transistor 104.
02 has been added. In the second integrator 320, the collector of the transistor 104 (that is, the integrator 3
A resistance element 603 is added between the input terminal 20) and the collector of the transistor 103 '. Further, a resistance element 604 is added between the collector of the transistor 104 and the collector of the transistor 102, and a resistance element 605 is added between the collector of the transistor 332 and the collector of the transistor 103.
【００５６】このような構成によれば、第１の積分器３
１０の出力電圧（トランジスタ１０４のコレクタ電圧）
は、抵抗素子６０１，６０２を通過した信号の電圧とト
ランジスタ１０２〜１０４等を通過した信号の電圧との
差となる。また、第２の積分器３２０において、トンラ
ンジスタ１０３′のコレクタ電圧は、抵抗素子６０３を
通過した信号の電圧とトランジスタ１０２′，１０３′
等を通過した信号の電圧との差となる。これにより、出
力信号のノイズを低減させることができる。According to such a configuration, the first integrator 3
10 output voltage (collector voltage of transistor 104)
Is the difference between the voltage of the signal passing through the resistance elements 601 and 602 and the voltage of the signal passing through the transistors 102 to 104 and the like. Further, in the second integrator 320, the collector voltage of the transistor 103 ′ is the voltage of the signal passed through the resistance element 603 and the transistors 102 ′ and 103 ′.
It becomes the difference with the voltage of the signal which passed through. Thereby, the noise of the output signal can be reduced.
【００５７】また、上述の実施例３で示したフィルタ回
路と同様、各抵抗素子の抵抗値やコンデンサの静電容量
等の製造ばらつきがある場合でもカットオフ周波数を一
定にすることができ、フィルタ回路全体としての回路規
模も小さくすることができ、且つ、低電圧で動作させる
ことができる。Further, similarly to the filter circuit shown in the third embodiment, the cutoff frequency can be made constant even when there is manufacturing variation such as the resistance value of each resistance element or the capacitance of the capacitor. The circuit scale of the entire circuit can be reduced, and the circuit can be operated at a low voltage.
【００５８】以上、本発明の実施例について説明した
が、本発明がこれらの実施例に限定されるものでないこ
とはもちろんである。例えば、実施例３〜５では本発明
をバンドパスフィルタに適用した場合について説明した
が、状態変数形フィルタで構成できる回路であれば、ハ
イパスフィルタ、ローパスフィルタ、移相回路等の他の
回路にも適用できる。Although the embodiments of the present invention have been described above, it goes without saying that the present invention is not limited to these embodiments. For example, in the third to fifth embodiments, the case where the present invention is applied to the bandpass filter has been described. Can also be applied.
【００５９】[0059]
【発明の効果】以上詳細に説明したように、第１の発明
によれば、電源電圧が低い場合でも最大振幅が大きく且
つ積分定数を変更することができる積分回路を提供する
ことができる。As described in detail above, according to the first aspect of the present invention, it is possible to provide an integrator circuit having a large maximum amplitude and a changeable integration constant even when the power supply voltage is low.
【００６０】また、第２の発明によれば、回路規模が小
さく、低電圧でも動作し且つカットオフ周波数の製造ば
らつきを補償することができるフィルタ回路を提供する
ことができる。Further, according to the second invention, it is possible to provide a filter circuit which has a small circuit scale, operates even at a low voltage, and can compensate for manufacturing variations in the cutoff frequency.
【図１】実施例１に係わる積分回路の構成を示す回路図
である。FIG. 1 is a circuit diagram showing a configuration of an integrating circuit according to a first embodiment.
【図２】実施例２に係わる積分回路の構成を示す回路図
である。FIG. 2 is a circuit diagram showing a configuration of an integrating circuit according to a second embodiment.
【図３】実施例３に係わるフィルタ回路の構成を示す回
路図である。FIG. 3 is a circuit diagram showing a configuration of a filter circuit according to a third embodiment.
【図４】図３に示したフィルタ回路の周波数特性のシミ
ュレーション結果を示すグラフである。4 is a graph showing a simulation result of frequency characteristics of the filter circuit shown in FIG.
【図５】実施例４に係わるフィルタ回路の構成を示す回
路図である。FIG. 5 is a circuit diagram showing a configuration of a filter circuit according to a fourth embodiment.
【図６】実施例５に係わるフィルタ回路の構成を示す回
路図である。FIG. 6 is a circuit diagram showing a configuration of a filter circuit according to a fifth embodiment.
【図７】従来のフィルタ回路の一構成例を示す回路図で
ある。FIG. 7 is a circuit diagram showing a configuration example of a conventional filter circuit.
【図８】従来の積分回路の一構成例を示す回路図であ
る。FIG. 8 is a circuit diagram showing a configuration example of a conventional integrating circuit.
【図９】従来の積分回路の他の構成例を示す回路図であ
る。FIG. 9 is a circuit diagram showing another configuration example of a conventional integrating circuit.
１０１ 入力端子 １０２〜１０４ トランジスタ １０５，１０６ 抵抗素子 １０７ コンデンサ 101 Input Terminals 102-104 Transistors 105, 106 Resistance Element 107 Capacitor
Claims (2)
続され且つコレクタが第２の抵抗を介して前記ベースと
接続された第１のトランジスタと、 ベースが前記第１のトランジスタの前記コレクタに接続
され且つコレクタがコンデンサを介して出力端子に接続
された第２のトランジスタと、 入力端が前記第２のトランジスタの前記コレクタに接続
され且つ出力端が前記出力端子に接続された反転アンプ
と、 を有する積分回路。1. A first transistor whose base is connected to an input terminal through a first resistor and whose collector is connected to the base through a second resistor; and wherein the base is the first transistor. A second transistor connected to the collector and having a collector connected to the output terminal via a capacitor; and an inverting amplifier having an input terminal connected to the collector of the second transistor and an output terminal connected to the output terminal. And an integrator circuit having.
続され且つコレクタが第２の抵抗を介して前記ベースと
接続された第１のトランジスタと、ベースが前記第１の
トランジスタの前記コレクタに接続され且つコレクタが
コンデンサを介して出力端子に接続された第２のトラン
ジスタと、入力端が前記第２のトランジスタの前記コレ
クタに接続され且つ出力端が前記出力端子に接続された
反転アンプとを有する積分回路と、 前記第２の抵抗に流れる電流を変更することによりカッ
トオフ周波数を制御する電流回路と、 を備えたフィルタ回路。2. A first transistor having a base connected to an input terminal via a first resistor and a collector connected to the base via a second resistor; and the base having the first transistor connected thereto. A second transistor having a collector connected to the output terminal via a capacitor; and an inverting amplifier having an input terminal connected to the collector of the second transistor and an output terminal connected to the output terminal And a current circuit that controls a cutoff frequency by changing a current flowing through the second resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30801993A JPH07162265A (en) | 1993-12-08 | 1993-12-08 | Integration circuit and filter circuit using the integration circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30801993A JPH07162265A (en) | 1993-12-08 | 1993-12-08 | Integration circuit and filter circuit using the integration circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07162265A true JPH07162265A (en) | 1995-06-23 |
Family
ID=17975910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30801993A Pending JPH07162265A (en) | 1993-12-08 | 1993-12-08 | Integration circuit and filter circuit using the integration circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07162265A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7889044B2 (en) | 2008-09-24 | 2011-02-15 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
-
1993
- 1993-12-08 JP JP30801993A patent/JPH07162265A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7889044B2 (en) | 2008-09-24 | 2011-02-15 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5148121A (en) | Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit | |
| JPH07106859A (en) | Cascade amplifier | |
| JPS59103174A (en) | Voltage adder circuit | |
| JP2000504900A (en) | Temperature compensated logarithmic detector | |
| US4404529A (en) | Lowpass filter with electronic control of cutoff and resonance | |
| US5936391A (en) | Partially temperature compensated low noise voltage reference | |
| JPH01317011A (en) | Gain control amplifier | |
| JPH07162265A (en) | Integration circuit and filter circuit using the integration circuit | |
| JP2804152B2 (en) | Micro current circuit | |
| JP3175995B2 (en) | Filter circuit | |
| JP3114927B2 (en) | Current supply circuit and filter circuit using the same | |
| JPH03175714A (en) | Filter circuit | |
| JPH0363847B2 (en) | ||
| JP2553135B2 (en) | Base current compensation circuit for variable gain circuit | |
| JPH0154884B2 (en) | ||
| JPS646583Y2 (en) | ||
| JPS6121857Y2 (en) | ||
| JPS59127412A (en) | Logarithmic compressing and amplifying circuit | |
| JPH0630425B2 (en) | Wideband variable gain amplifier circuit | |
| JPH0452646B2 (en) | ||
| JPS62160809A (en) | Integration circuit | |
| JP3360911B2 (en) | Differential amplifier circuit | |
| JPH03210810A (en) | Filter circuit | |
| JPH03119813A (en) | Amplifying circuit | |
| JPH10173450A (en) | Signal processing circuit |