JPH07161905A - Lead frame for semiconductor device and its manufacture - Google Patents

Lead frame for semiconductor device and its manufacture

Info

Publication number
JPH07161905A
JPH07161905A JP5311636A JP31163693A JPH07161905A JP H07161905 A JPH07161905 A JP H07161905A JP 5311636 A JP5311636 A JP 5311636A JP 31163693 A JP31163693 A JP 31163693A JP H07161905 A JPH07161905 A JP H07161905A
Authority
JP
Japan
Prior art keywords
lead frame
die
coining
bonding
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5311636A
Other languages
Japanese (ja)
Inventor
Shigeru Yumino
茂 弓野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP5311636A priority Critical patent/JPH07161905A/en
Publication of JPH07161905A publication Critical patent/JPH07161905A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To cope with intelligent demand by ensuring good die-bonding quality with single plating and at the same time by sharing aluminum wire of a large diameter and a gold wire of a small diameter to make it feasible to freely arrange wires. CONSTITUTION:Mat silver plates 9 in a stripe form are applied to the functional surface of a lead frame made of a copper alloy stripe. In a bonding part in which an aluminum wire 10 of a large diameter is bonded, a coining part 20 in which the mat silver plates 9 are polished and smoothed by coining work, is formed. A die-bonding part in which a die 7 is bonded and a part in which a gold wire 8 of a small diameter is bonded, are left in the mat silver plates 9 as it is. In each coining part 20 in which the mat silver plates are polished and smoothed, each one of the aluminum wires 10 of a large diameter is bonded.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、半導体装置用リードフ
レーム及びその製造方法に係り、特に多数チップ搭載型
のハイブリッドＩＣ用リードフレームに好適なものに関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for a semiconductor device and a method for manufacturing the same, and more particularly to a lead frame suitable for a multi-chip mounting type hybrid IC.

【０００２】[0002]

【従来の技術】近年、電子機器及びそれらの部品は、ま
すます小型化、複雑化の傾向にあり、特に半導体デバイ
スにあっては、多数のダイを搭載することによって多機
能化、インテリジェント化を図るハイブリッドＩＣ用リ
ードフレーム（一般的には、トランジスタアレイタイプ
リードフレームと称される。）が注目されるようになっ
てきた。2. Description of the Related Art In recent years, electronic devices and their parts are becoming smaller and more complex, and especially semiconductor devices are equipped with a large number of dies to be multifunctional and intelligent. A hybrid IC lead frame (generally referred to as a transistor array type lead frame) has been attracting attention.

【０００３】図３に、銀めっきを施した一般的なハイブ
リッドＩＣ用リードフレーム及びそれへのボンディング
形態を示す。ハイブリッドＩＣ用リードフレームは、外
枠１より複数本のリード２が延出され、その先端にダイ
（チップ）パッド３が形成されている。各リード２はタ
イバー４で接続され、ダイパッド３の外側はバスバー５
で囲まれている。FIG. 3 shows a general lead frame for a hybrid IC which is plated with silver, and a bonding form to the lead frame. The lead frame for a hybrid IC has a plurality of leads 2 extending from an outer frame 1, and a die (chip) pad 3 formed at the tip thereof. Each lead 2 is connected by a tie bar 4, and the outside of the die pad 3 is a bus bar 5
It is surrounded by.

【０００４】このリードフレームの全面にニッケルめっ
き６が施され、さらに機能面には無光沢銀めっき９が施
されている。機能面とはダイ及びワイヤのボンディング
が可能な領域で、ダイパッド３やバスバー５のある領域
である。リードフレームに施されるめっきは、リード成
形前の銅合金条に全面にニッケルめっきし、さらに無光
沢銀ストライプめっきを機能面全面に施すことによって
成される。Nickel plating 6 is applied to the entire surface of the lead frame, and matte silver plating 9 is applied to the functional surface. The functional surface is an area where the die and the wire can be bonded, and is an area where the die pad 3 and the bus bar 5 are located. The plating applied to the lead frame is performed by nickel-plating the entire surface of a copper alloy strip before lead molding, and then applying matte silver stripe plating on the entire functional surface.

【０００５】各ダイパッド３上にマウントされるダイ７
は、金とＳｉの共晶などの接合材により無光沢銀めっき
９の上にマウントされるため、確実に接着される。ま
た、各ダイ７上のパッド３と各リード２の無光沢銀めっ
き９の施された先端部との間には所定の配線を構成する
ための金ワイヤ８がボンディングされている。これらの
金ワイヤ８は、リード２上にあっては無光沢銀めっき９
上にボンディングされるため、確実に接続される。A die 7 mounted on each die pad 3.
Is mounted on the matte silver plating 9 with a bonding material such as a eutectic of gold and Si, so that it is reliably bonded. Further, a gold wire 8 for forming a predetermined wiring is bonded between the pad 3 on each die 7 and the tip of each lead 2 on which the matte silver plating 9 is applied. These gold wires 8 have a matte silver plating 9 on the leads 2.
Since it is bonded on top, it is securely connected.

【０００６】また、特に、所定のダイパッド３（３ａお
よび３ｂ）とバスバー５との間には、大電流の流れを許
容するために金ワイヤ８が多数本（図示例では３本）重
ね打ちしてある。Further, in particular, between the predetermined die pads 3 (3a and 3b) and the bus bar 5, a large number of gold wires 8 (three in the illustrated example) are overlaid to allow a large current flow. There is.

【０００７】また、図４は、ダイボンディング手法に安
価なハンダ付けを採用するためにニッケル光沢めっきを
主としたハイブリッドＩＣ用リードフレーム及びそれへ
ボンディング形態を示す。図３と異なる点は、光沢ニッ
ケルめっき６の施されてダイパッド３上ダイ７がハンダ
でダイボンディングされ、主要なワイヤボンディングが
アルミワイヤ１０でなされている点である。また特に、
太径のアルミワイヤを使用出来ない部分（例えば、面積
に余裕のない部分）では、光沢ニッケルめっきの上に、
さらに無光沢銀めっき９を施し、そこに金ワイヤ８を重
ね打ちしている点である。Further, FIG. 4 shows a lead frame for a hybrid IC which mainly uses nickel bright plating in order to adopt inexpensive soldering for a die bonding method, and a bonding form thereof. 3 is different from FIG. 3 in that bright nickel plating 6 is applied, the die 7 on the die pad 3 is die-bonded by soldering, and the main wire bonding is made of an aluminum wire 10. And especially,
In areas where large-diameter aluminum wires cannot be used (for example, areas where there is no room in the area), on bright nickel plating,
Furthermore, a matte silver plating 9 is applied, and a gold wire 8 is overlaid thereon.

【０００８】このように、ダイボンド材やワイヤの種類
によってめっき方法が異なるが、最適なボンディングが
得られる一般的な組合わせ例をあげると表１のようにな
る。As described above, although the plating method differs depending on the type of die bond material or wire, an example of a general combination for obtaining optimum bonding is shown in Table 1.

【０００９】[0009]

【表１】 [Table 1]

【００１０】表１の括弧番号に対応するリードフレーム
成形加工前のストライプめっき合金条を図５に示す。な
お、合金条１１の素材は銅である。表１の(1) に対応す
る（ａ）は全面ニッケルめっき１２、（ｂ）は部分ニッ
ケルめっき１２の場合である。(2) に対応する（ｃ）は
全面銀めっき１３、（ｄ）は銀ストライプめっき１３の
場合である。(3) に対応する（ｅ）は（全面ニッケルめ
っき１２）＋（銀ストライプめっき１３）、（ｆ）（部
分ニッケルめっき１２）＋（銀ストライプめっき１３）
の場合である。このようなストライプめっき条を精密プ
レス加工して洗浄し、所望形状のリードフレームを形成
し、その後、図３または図４のようにダイボンディング
およびワイヤボンディングが行われる。FIG. 5 shows strip-plated alloy strips corresponding to the bracket numbers in Table 1 before the lead frame forming process. The material of the alloy strip 11 is copper. Corresponding to (1) in Table 1, (a) is the case of whole surface nickel plating 12, and (b) is the case of partial nickel plating 12. (C) corresponding to (2) is the case of the entire surface silver plating 13, and (d) is the case of the silver stripe plating 13. (E) corresponding to (3) is (entire surface nickel plating 12) + (silver stripe plating 13), (f) (partial nickel plating 12) + (silver stripe plating 13)
Is the case. Such a striped plating strip is precision pressed and washed to form a lead frame having a desired shape, and thereafter, die bonding and wire bonding are performed as shown in FIG. 3 or 4.

【００１１】このように従来は、銀めっきを使用する
場合には金ワイヤを使用するしか方法がなく、ワイヤを
太径とするためには多数本の金ワイヤ８を重ね打ちして
使用していた（図３）。また、ダイボンドに関して
は、安価なハンダ付けを採用しようとする場合、めっき
は光沢ニッケルめっきのみでよかったが、太径のアルミ
ワイヤを使用出来ない部分では金ワイヤが必要となり、
そのために部分的に銀めっき９を施す必要が生じていた
（図４）。またインテリジェント化が進むにしたがっ
て部分ニッケルめっきと部分銀めっきとを複雑に組み合
わせる必要が生じる場合が多くなった。As described above, conventionally, when silver plating is used, the only method is to use a gold wire, and in order to make the wire large in diameter, a large number of gold wires 8 are piled up and used. (Fig. 3). Also, regarding die bonding, when trying to adopt inexpensive soldering, it was only necessary to use bright nickel plating for plating, but gold wire is required in parts where large diameter aluminum wire cannot be used,
Therefore, it was necessary to partially apply silver plating 9 (FIG. 4). In addition, as intelligentization progresses, it has become necessary to complexly combine partial nickel plating and partial silver plating.

【００１２】つまり従来は、金ワイヤとアルミワイヤと
の共用の必要があるリードフレームを欲する場合には、
太径アルミワイヤの代用として細径の金ワイヤを多数本
重ね打ちして使用するか（金ワイヤの重ね打ち）、又は
ニッケルめっきと銀めっきとを複雑に配置した高価なめ
っき材を使用するか（異種めっきの複雑配置）、又はダ
イボンディング性をある程度犠牲にして半光沢の銀めっ
きを使用するか（半光沢銀めっきによるワイヤの共用
化）、などすることによって多数チップ配置を達成する
リードフレームを作ってきた。In other words, conventionally, when a lead frame that requires common use of gold wire and aluminum wire is desired,
Whether to use a large number of small-diameter gold wires as a substitute for the large-diameter aluminum wire (gold wire overlap), or to use an expensive plating material with a complex arrangement of nickel plating and silver plating Lead frame that achieves multiple chip placement by (complex placement of different types of plating), or by using semi-bright silver plating at the expense of die bonding property (sharing of wires by semi-bright silver plating), etc. I have made.

【００１３】[0013]

【発明が解決しようとする課題】しかし、上述した従来
の技術には、次のような問題があった。However, the above-mentioned conventional technique has the following problems.

【００１４】(1) 金ワイヤの重ね打ちによって、大径の
アルミワイヤの代用を果す場合、金ワイヤを多数本使用
するため高価になる。(1) When a large-diameter aluminum wire is used as a substitute by repeatedly striking gold wires, a large number of gold wires are used, which is expensive.

【００１５】(2) 異種めっきの複雑配置によってアルミ
ワイヤと金ワイヤの共用を果すこともできるが、その場
合でも、ニッケルめっきと銀ストライプめっきとの両方
のめっきを施した合金条を使用する必要があるため高価
となる。(2) The aluminum wire and the gold wire can be commonly used by complicatedly arranging different kinds of plating, but even in that case, it is necessary to use an alloy strip plated with both nickel plating and silver stripe plating. Because of this, it is expensive.

【００１６】(3) 半光沢銀めっきによる共用化は、ダイ
ボンディング性を多少犠牲にしてきたため、大型チップ
化の流れの中でダイボンディング性の不具合発生が高く
なり、限界がきている。(3) The common use of semi-bright silver plating sacrifices the die-bonding property to some extent, so that the defect of the die-bonding property becomes high in the trend of increasing the size of the chip, which is a limit.

【００１７】(4) そして、多数チップの組合せ、複雑な
ワイヤ接続を要するインテリジェント化の一層の進行に
より、部分ニッケルめっきと部分銀めっきの組合せ処理
によって、共用ワイヤ化を目指すことは次第に困難にな
っている。(4) Due to the combination of a large number of chips and the further progress of intelligentization requiring complicated wire connection, it is gradually becoming difficult to aim for a shared wire by a combination of partial nickel plating and partial silver plating. ing.

【００１８】本発明の目的は、上述した従来技術の欠点
を解消し、良好なダイボンディング性を確保しつつ、ア
ルミワイヤと金ワイヤとを共用して自由にワイヤを配置
でき、インテリジェント化にも十分対応できる半導体装
置用リードフレームを提供することにある。The object of the present invention is to solve the above-mentioned drawbacks of the prior art and to secure good die bonding properties, and at the same time, to freely arrange the wires by sharing the aluminum wire and the gold wire, and also for intelligentization. An object of the present invention is to provide a lead frame for a semiconductor device that can sufficiently deal with the problem.

【００１９】また、本発明の目的は、そのようなインテ
リジェント化に対応できる半導体リードフレームを容易
に製造することができる半導体装置用リードフレームの
製造方法を提供することにある。Another object of the present invention is to provide a method of manufacturing a lead frame for a semiconductor device, which can easily manufacture a semiconductor lead frame capable of coping with such intelligentization.

【００２０】[0020]

【課題を解決するための手段】本発明の半導体装置用リ
ードフレームは、ダイ及びワイヤのボンディングが可能
な領域を機能面とする半導体装置用リードフレームにお
いて、少なくとも上記機能面に無光沢銀めっきを有し、
この無光沢銀めっきを有する機能面の一部にコイニング
加工によって無光沢銀めっきを光沢平滑化したコイニン
グ部が形成されているものである。A lead frame for a semiconductor device of the present invention is a lead frame for a semiconductor device having a functional surface in a region where a die and a wire can be bonded, and at least the functional surface is coated with matte silver plating. Have,
A coining portion is formed on a part of the functional surface having the matte silver plating by coining to make the matte silver plating glossy and smooth.

【００２１】この場合においてコイニング部を形成する
機能面の一部を、ワイヤボンディング部とする他に、さ
らにダイボンディング部にも広げ、ダイボンディング部
に形成するコイニング部は、その周囲を閉じるように形
成して接合材が拡がらないようにすることができる。こ
こで、ワイヤボンディング部およびダイボンディング部
とは、実際にワイヤないしダイボンディングされる部分
およびその近傍をいう。コイニング部は、その部分が数
μｍ程度の深さに潰されていることが好ましい。In this case, a part of the functional surface forming the coining portion is used as a wire bonding portion and further expanded to the die bonding portion so that the coining portion formed in the die bonding portion closes its periphery. It can be formed so that the bonding material does not spread. Here, the wire bonding portion and the die bonding portion refer to a portion where the wire or die is actually bonded and the vicinity thereof. The coining portion is preferably crushed to a depth of about several μm.

【００２２】また、本発明の半導体装置用リードフレー
ムの製造方法は、無光沢銀めっきを施した銅合金条をプ
レス加工によってリードフレームに成形する時に、同時
に同一金型内でコイニング加工して銅合金条の無光沢銀
めっきの一部に光沢平滑化処理を施すようにしたもので
ある。Further, according to the method of manufacturing a lead frame for a semiconductor device of the present invention, when a copper alloy strip plated with dull silver is formed into a lead frame by press working, at the same time, coining is carried out in the same mold to form copper. The luster smoothing treatment is applied to a part of the matte silver plating of the alloy strip.

【００２３】[0023]

【作用】リードフレーム用素材として少なくとも機能面
に銀めっきを施した銅合金条を用いる。この機能面に無
光沢銀めっきを施すことで、ダイボンディング部にあっ
ては種々のダイボンド材の選択ができるようにしてダイ
ボンド手法の多機能化を可能とし、かつワイヤボンディ
ング部にあっては金ワイヤの接着性を優れたものとす
る。[Function] As a material for the lead frame, a copper alloy strip having at least a functional surface plated with silver is used. By applying matte silver plating on this functional surface, it is possible to select various die-bonding materials for the die-bonding part and to make the die-bonding method multi-functional, and for the wire-bonding part, gold plating is possible. Improves wire adhesion.

【００２４】銀ストライプめっきを施した銅合金条から
リードフレームを成形するためにプレス精密打ち抜き加
工をするが、そのプレス加工時に、機能面の一部である
ボンディング部にコイニング加工を施して、部分的に光
沢平滑銀化処理を行ない、銀めっきでもアルミボンディ
ングの密着性を優れたものとする。A press precision punching process is carried out to form a lead frame from a copper alloy strip plated with silver stripes. At the time of the press working, a coining process is performed on a bonding part which is a part of a functional surface to form a part. In order to achieve excellent adhesion of aluminum bonding even with silver plating, glossy smooth silver treatment is performed.

【００２５】この場合において、コイニング加工は、ア
ルミワイヤを配したいボンディング点およびその近傍、
またはダイを配したいボンディング点およびその近傍の
みで足りる。In this case, the coining process is performed at the bonding point where the aluminum wire is desired to be arranged and its vicinity,
Alternatively, only the bonding point where the die is to be arranged and its vicinity are sufficient.

【００２６】なお、銀の無光沢めっきと銅合金条との間
に、ニッケルめっきを全面または部分的に施して、めっ
きをニッケルと銀めっきとの組合せとしてもよく、その
場合、ニッケルめっきは光沢、無光沢のどちらでも良
い。但し、銀めっきは安価な無光沢銀めっきとする。Incidentally, nickel plating may be applied entirely or partially between the matte silver plating and the copper alloy strip to form a combination of nickel and silver plating. In that case, the nickel plating is bright. , Either matte or fine. However, silver plating is inexpensive matte silver plating.

【００２７】また、銀めっき厚は、ダイまたはワイヤ接
続時の加熱条件にもよるが、一般的には２μm 以上であ
ればよい。また、プレス加工時のコイニング量は、数μ
m 深さのオーダーであり、その場合コイニング後の銀め
っき厚は初期銀めっき厚の１０〜２０％減の厚さとなる
が、この程度であればボンディング上問題はない。The thickness of silver plating is generally 2 μm or more, though it depends on the heating condition when connecting the die or the wire. In addition, the coining amount during pressing is several μ
It is on the order of m depth, in which case the silver plating thickness after coining is 10 to 20% less than the initial silver plating thickness, but if it is this level, there is no problem in bonding.

【００２８】なお、アルミワイヤを使用可能とするため
には、初期の無光沢銀めっき表面が潰れていて光沢が出
る程度とする必要があるが、そのためには数μm 、すな
わち３〜５μm でよく、この加工レベルは地肌が割れた
りするなどの悪影響を及ぼさない程度であればよい。In order to be able to use the aluminum wire, it is necessary that the initial matte silver-plated surface be crushed to give a luster, but for that purpose, several μm, that is, 3 to 5 μm is sufficient. The processing level may be such that it does not adversely affect the background.

【００２９】[0029]

【実施例】以下、本発明の半導体装置用リードフレーム
の実施例を図面を用いて説明する。図１は本実施例によ
るハイブリッドＩＣ用リードフレームの部分平面図であ
り、図２は本実施例に供するストライプめっき銅合金条
の断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of a lead frame for a semiconductor device of the present invention will be described below with reference to the drawings. FIG. 1 is a partial plan view of a lead frame for a hybrid IC according to this embodiment, and FIG. 2 is a sectional view of a stripe-plated copper alloy strip used in this embodiment.

【００３０】ハイブリッドＩＣ用リードフレームは、外
枠１を共通にし、これより複数本のリード２が垂直に延
出され、そのリード２の先端に所定の形状をしたダイパ
ッド３が形成されている。各リード２間はタイバー４で
接続されると共に、ダイパッド３の外側は、両側のリー
ド２から水平方向に延びたバスバー５で囲まれている。The lead frame for hybrid IC has an outer frame 1 in common, a plurality of leads 2 extending vertically from the outer frame 1, and a die pad 3 having a predetermined shape is formed at the tip of the lead 2. Each lead 2 is connected by a tie bar 4, and the outside of the die pad 3 is surrounded by a bus bar 5 extending horizontally from the leads 2 on both sides.

【００３１】このリードフレームは銅の地肌がそのまま
露出したものを使用し、機能面全面に無光沢銀めっき９
がストライプ状に施されている。機能面は、図中、ダイ
パッド３が並んでいる領域面、バスバー５の領域面、お
よびダイパッド３の近傍のリード面である。このめっき
は、リード成形前の銅合金条に無光沢銀ストライプめっ
きを施すことによってなされる。This lead frame uses a bare copper surface as it is, and the entire functional surface is coated with matte silver 9
Are applied in stripes. In the figure, the functional surface is an area surface where the die pads 3 are lined up, an area surface of the bus bar 5, and a lead surface in the vicinity of the die pad 3. This plating is performed by applying matte silver stripe plating to a copper alloy strip before lead forming.

【００３２】無光沢銀めっき９の施された機能面の一
部、すなわち実際にワイヤボンディングがなされる点に
近いボンディング部であって、そのワイヤに大電流を流
す部分には、コイニング加工によって光沢平滑化された
コイニング部２０が形成されている。コイニング部２０
は、図示例では、バスバー５に２箇所、ダイパッド３に
１箇所、ダイパッド３に隣接するリード２に２箇所、計
５箇所に形成されている。コイニング部２０は、銅合金
条の該当部が叩かれて５μm 程度の深さの凹状平坦部と
なっている。A part of the functional surface on which the matte silver plating 9 is applied, that is, a bonding portion near the point where wire bonding is actually performed, and a portion through which a large current is applied to the wire is glossed by coining. A smoothed coining portion 20 is formed. Coining section 20
In the illustrated example, is formed at two locations on the bus bar 5, one location on the die pad 3, and two locations on the lead 2 adjacent to the die pad 3, for a total of five locations. The coining portion 20 is a flat portion having a depth of about 5 μm when the corresponding portion of the copper alloy strip is hit.

【００３３】各ダイパッド３上には、ボンディングしや
すいように所定の方向にダイ７がマウントされている。
これらダイ７は無光沢銀めっきを施されたダイパッド３
上にマウントされるため、ダイボンド材はハンダ、Ａｕ
−Ｓｉ共晶、または銀ペーストのいずれを用いても確実
に接着できる。A die 7 is mounted on each die pad 3 in a predetermined direction for easy bonding.
These dies 7 are die pads 3 coated with matte silver.
Since it is mounted on top, the die bond material is solder, Au
-Si eutectic or silver paste can be used for reliable adhesion.

【００３４】また、各ダイパッド３上のダイ７と、ダイ
パッド３やリード先端部、あるいはバスバー５との間で
あって、電流容量をあまり必要としない配線部分には、
細径金ワイヤ８が無光沢銀めっき上にボンディングされ
ている。これらの金ワイヤ８は、無光沢銀めっき上でボ
ンディングされるため、確実に接続される。Further, the wiring portion between the die 7 on each die pad 3 and the die pad 3, the tip of the lead, or the bus bar 5, which does not require a large current capacity,
A thin gold wire 8 is bonded on the matte silver plating. Since these gold wires 8 are bonded on the matte silver plating, they are surely connected.

【００３５】また、バスバー５およびリード２の一部に
形成された計５箇所のコイニング部２０と、所定のダイ
７間は、１本の太径のアルミワイヤ１０でそれぞれボン
ディングしてある。アルミワイヤにあっても、コイニン
グ部２０の無光沢銀めっきが光沢平滑化されているた
め、確実に接続される。Further, a total of five coining portions 20 formed on a part of the bus bar 5 and the leads 2 and the predetermined die 7 are bonded by one large-diameter aluminum wire 10. Even in the case of the aluminum wire, since the matte silver plating of the coining portion 20 is gloss-smoothed, it is surely connected.

【００３６】さて次に、このようなハイブリッドＩＣ用
リードフレームを製造する方法の実施例について説明す
る。図２に示すように、リードフレームの素材は、銅合
金条１１に連続的に無光沢銀ストライプめっき１９を施
したもので、これは汎用的で最も安価なものである。こ
れをリードフレームとするために所定の形状にプレス加
工するが、プレス加工時に同一金型中にて、実際にアル
ミワイヤボンディングの必要とされるボンディング部箇
所のみを選定して５μm 程度のコイニングを施す。これ
によりコイニング部２０は、そこに施されている光沢銀
めっきが光沢平滑化処理されるためアルミワイヤボンデ
ィング性が良好となる。なお、それ以外の部分は初期の
無光沢銀めっき表面を維持形成しており、金ワイヤボン
ディング性、ダイボンディング性とも良好な面を残して
いる。Now, an embodiment of a method for manufacturing such a lead frame for a hybrid IC will be described. As shown in FIG. 2, the material of the lead frame is a copper alloy strip 11 on which a matte silver stripe plating 19 is continuously applied, which is versatile and the cheapest. This is pressed into a predetermined shape to be used as a lead frame, but at the time of pressing, only the bonding portion where aluminum wire bonding is actually required is selected in the same mold and coining of about 5 μm is performed. Give. As a result, the coining portion 20 has good aluminum wire bondability because the bright silver plating applied to the coining portion 20 is subjected to a smoothing treatment. In addition, in the other portions, the initial matte silver plating surface was maintained and formed, and the gold wire bonding property and the die bonding property were good.

【００３７】このように形成したリードフレームに適切
なダイボンド材を用いて各ダイ７を搭載し、所定のダイ
間とリードないしダイパッド部間を金ワイヤボンディン
グし、さらに所定の部分間を太径アルミボンディングし
て、図１のようなボンディング実装を施したハイブリッ
ドＩＣ用リードフレームを得る。Each die 7 is mounted on the lead frame thus formed by using an appropriate die bonding material, gold wire bonding is performed between predetermined dies and between the lead and the die pad portion, and a predetermined portion is thick aluminum. Bonding is performed to obtain a lead frame for hybrid IC on which bonding mounting as shown in FIG. 1 is performed.

【００３８】以上述べたように、本実施例によればダイ
パッドないしリード、あるいはバスバー上への太径アル
ミワイヤのボンディングは、無光沢銀めっきが光沢平滑
化されたコイニング部に対して行なわれる。通常、アル
ミワイヤは超音波圧着でボンディングするので、光沢ニ
ッケル等の硬い平滑な面で有効である。しかし、本実施
例のように当初、軟らかい無光沢銀めっきでも、数μm
のコイニング加工で表面を潰して平滑化したコイニング
部上に対して行なわれるため、超音波圧着でもかなりの
強度を有するボンディングを形成することができる。As described above, according to the present embodiment, the bonding of the large-diameter aluminum wire onto the die pad or the lead or the bus bar is performed on the coining portion where the matte silver plating is gloss-smoothed. Usually, aluminum wires are bonded by ultrasonic pressure bonding, so they are effective for hard and smooth surfaces such as bright nickel. However, even in the case of soft matte silver plating as in the present embodiment, several μm
Since it is performed on the coining portion whose surface is crushed and smoothed by the coining process, the bonding having a considerable strength can be formed even by ultrasonic pressure bonding.

【００３９】従って、多数のダイを搭載することによっ
て多機能化、インテリジェント化を図るハイブリッドＩ
Ｃ用リードフレームのように、ワイヤボンディングに太
径のアルミワイヤと細径の金ワイヤとを共用する品種
（表１の(3) ）に対して、コイニング加工を施すことに
より１種類のめっきのみで対応することができる。Therefore, a hybrid I that is equipped with a large number of dies to achieve multi-functionality and intelligentness
Only one type of plating is possible by applying coining to a product that uses both large diameter aluminum wire and thin diameter gold wire for wire bonding, such as C lead frame (3 in Table 1). Can be dealt with.

【００４０】また、リードフレーム上の任意の部分にコ
イニング部を形成することができるので、部分ニッケル
めっきと部分銀めっきとを複雑に組み合わせることな
く、アルミワイヤと金ワイヤとを共用して自由にワイヤ
を配置でき、インテリジェント化に十分対応できる。Further, since the coining portion can be formed at any portion on the lead frame, the aluminum wire and the gold wire can be freely used without complicatedly combining the partial nickel plating and the partial silver plating. Wires can be placed and it is possible to cope with intelligentization sufficiently.

【００４１】また、無光沢銀ストライプめっきを機能面
全面に施した上で、リードフレーム形成時に、同一金型
内においてボンディング部分にのみコイニング加工を施
すという簡単な方法により、良好なダイボンディング性
を確保しつつ、アルミワイヤと金ワイヤとの共用を実現
できる。Also, good die-bonding property can be obtained by a simple method in which matte silver stripe plating is applied to the entire functional surface and then only the bonding portion is coined in the same mold when the lead frame is formed. It is possible to realize sharing of aluminum wire and gold wire while securing.

【００４２】なお、上記実施例では、コイニング部をワ
イヤボンディング部のにみ形成したが、本発明はこれに
限定されない。例えば、ダイ付け予定面であるダイボン
ディング部にもコイニング部を形成し、その周囲が閉じ
た穴形状とすれば、ダイの位置決めが容易になり、ま
た、ダイボンド材にハンダ付けや銀ペーストを使用して
も、ハンダや銀ペーストがコイニング部に閉じ込められ
るため、それらの漏れ拡がりを有効に抑えることがで
き、その結果実装密度を上げることができる。Although the coining portion is formed only on the wire bonding portion in the above embodiment, the present invention is not limited to this. For example, if a coining part is also formed on the die bonding part, which is the surface to be attached to the die, and the periphery of the coining part is closed, the die can be positioned easily. Even so, since the solder and the silver paste are confined in the coining portion, their leakage spread can be effectively suppressed, and as a result, the mounting density can be increased.

【００４３】なお、本発明はハイブリッドＩＣ用リード
フレーム以外のリードフレームにも適用できることは勿
論である。It is needless to say that the present invention can be applied to lead frames other than the hybrid IC lead frame.

【００４４】[0044]

【発明の効果】(1) 請求項１に記載の半導体装置用リー
ドフレームによれば、汎用的な無光沢銀めっきのみを利
用しながら、特に複雑なダイ配置の場合でも、必要部を
コイニングすることによって、アルミワイヤのボンディ
ングを可能にすることができる。従って、従来、多数本
の金ワイヤによってボンディング処理していたものをア
ルミワイヤ１本で済ますことができるので、安価に製造
できる。また、必要部をコイニング加工するのみで足り
るので、ワイヤ配置が自由となり、従来では不可能だっ
た複雑なダイ配置を可能とし、インテリジェント化を一
層促進することができる。(1) According to the lead frame for a semiconductor device of the first aspect, necessary parts are coined even in the case of a particularly complicated die arrangement while using only general-purpose matte silver plating. This enables the bonding of aluminum wires. Therefore, one aluminum wire can be used for the bonding process which has been conventionally performed with a large number of gold wires, and thus the manufacturing cost can be reduced. Further, since it is only necessary to coin the necessary portion, the wire arrangement becomes free, and it becomes possible to perform complicated die arrangement, which was impossible in the past, and further promote intelligent processing.

【００４５】(2) 請求項2 に記載の半導体装置用リード
フレームによれば、ダイボンディング部に周囲の閉じた
コイニング部を形成してあるので、ダイボンディング時
にダイ接合材が拡がるのを有効に防止することができ
る。(2) According to the lead frame for a semiconductor device of the second aspect, since the coining portion having a closed periphery is formed in the die bonding portion, it is possible to effectively spread the die bonding material during the die bonding. Can be prevented.

【００４６】(3) 請求項3 に記載の半導体装置用リード
フレームの製造方法によれば、リードフレーム成形時
に、同一金型内において同時にコイニング加工を施すの
で、工程を増やすことなく、簡単かつ安価に製造するこ
とができる。(3) According to the method of manufacturing a lead frame for a semiconductor device of the third aspect, coining is simultaneously performed in the same mold during molding of the lead frame, so that the number of steps is not increased and the process is simple and inexpensive. Can be manufactured.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の半導体装置用リードフレームを適用し
た実施例によるハイブリッドＩＣ用リードフレームの要
部平面図。FIG. 1 is a plan view of a main part of a hybrid IC lead frame according to an embodiment to which a semiconductor device lead frame of the present invention is applied.

【図２】本実施例によるリードフレーム用のストライプ
めっき銅合金条の側断面。FIG. 2 is a side sectional view of a strip-plated copper alloy strip for a lead frame according to this example.

【図３】従来例のハイブリッドＩＣ用リードフレームの
要部平面図。FIG. 3 is a plan view of a main portion of a conventional hybrid IC lead frame.

【図５】各種ストライプめっき条の組合せ例を示す説明
図。FIG. 5 is an explanatory view showing a combination example of various stripe plating strips.

【符号の説明】[Explanation of symbols]

１ 外枠 ２ リード ３ ダイパッド ４ タイバー ５ バスバー ７ ダイ ８ 金ワイヤ（細径） ９ 無光沢銀めっき １０ アルミワイヤ（太径） １１ 銅合金条 １９ 無光沢銀ストライプ銀めっき 1 Outer Frame 2 Lead 3 Die Pad 4 Tie Bar 5 Bus Bar 7 Die 8 Gold Wire (Thin Diameter) 9 Matte Silver Plating 10 Aluminum Wire (Large Diameter) 11 Copper Alloy Strip 19 Matte Silver Stripe Silver Plating

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成６年６月１３日[Submission date] June 13, 1994

【手続補正１】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図面の簡単な説明[Name of item to be corrected] Brief description of the drawing

【補正方法】追加[Correction method] Added

【補正内容】[Correction content]

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の半導体装置用リードフレームを適用し
た実施例によるハイブリッドＩＣ用リードフレームの要
部平面図。FIG. 1 is a plan view of a main part of a hybrid IC lead frame according to an embodiment to which a semiconductor device lead frame of the present invention is applied.

【図２】本実施例によるリードフレーム用のストライプ
めっき銅合金条の側断面。FIG. 2 is a side sectional view of a strip-plated copper alloy strip for a lead frame according to this example.

【図３】従来例のハイブリッドＩＣ用リードフレームの
要部平面図。 FIG. 3 is a plan view of a main portion of a conventional hybrid IC lead frame.

【図４】他の従来例のハイブリッドＩＣ用リードフレーFIG. 4 is a lead frame for another conventional hybrid IC.
ムの要部平面図。FIG.

【図５】各種ストライプめっき条の組合せ例を示す説明
図。FIG. 5 is an explanatory view showing a combination example of various stripe plating strips.

【符号の説明】 １ 外枠 ２ リード ３ ダイパッド ４ タイバー ５ バスバー ７ ダイ ８ 金ワイヤ（細径） ９ 無光沢銀めっき １０ アルミワイヤ（太径） １１ 銅合金条 １９ 無光沢銀ストライプ銀めっき[Explanation of symbols] 1 outer frame 2 leads 3 die pad 4 tie bar 5 bus bar 7 die 8 gold wire (small diameter) 9 matte silver plating 10 aluminum wire (large diameter) 11 copper alloy strip 19 matte silver striped silver plating

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】ダイ及びワイヤのボンディングが可能な領
域を機能面とする半導体装置用リードフレームにおい
て、少なくとも上記機能面に無光沢銀めっきを有し、こ
の無光沢銀めっきを有する機能面の一部に、コイニング
加工によって上記無光沢銀めっきを光沢平滑化したコイ
ニング部が形成されていることを特徴とする半導体装置
用リードフレーム。1. A lead frame for a semiconductor device having a functional surface in a region where a die and a wire can be bonded, wherein at least the functional surface has a matte silver plating, and the functional surface having the matte silver plating is one of the functional surfaces. A lead frame for a semiconductor device, characterized in that a coining portion obtained by smoothing the matte silver plating by glossing is formed on the portion by coining. 【請求項２】上記コイニング部の形成される機能面の一
部がワイヤを接続するためのワイヤボンディング部、及
びダイを接続するためのダイボンディング部であり、該
ダイボンディング部に形成されたコイニング部は周囲が
閉じている請求項１に記載の半導体装置用リードフレー
ム。2. A part of a functional surface on which the coining part is formed is a wire bonding part for connecting wires and a die bonding part for connecting dies, and the coining formed on the die bonding part. The lead frame for a semiconductor device according to claim 1, wherein the portion has a closed periphery. 【請求項３】無光沢銀めっきを施した銅合金条をプレス
加工によってリードフレームに成形する時に、同時に同
一金型内でコイニング加工して銅合金条の無光沢銀めっ
きの一部に光沢平滑化処理を施すことを特徴とする半導
体装置用リードフレームの製造方法。3. When forming a lead frame by press working a copper alloy strip plated with matte silver plating, at the same time, coining is performed in the same die to make a part of the matte silver plating of the copper alloy strip smooth and glossy. A method for manufacturing a lead frame for a semiconductor device, which comprises subjecting a lead frame to a semiconductor device.
JP5311636A 1993-12-13 1993-12-13 Lead frame for semiconductor device and its manufacture Pending JPH07161905A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5311636A JPH07161905A (en) 1993-12-13 1993-12-13 Lead frame for semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5311636A JPH07161905A (en) 1993-12-13 1993-12-13 Lead frame for semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH07161905A true JPH07161905A (en) 1995-06-23

Family

ID=18019658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5311636A Pending JPH07161905A (en) 1993-12-13 1993-12-13 Lead frame for semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH07161905A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739055A (en) * 1995-08-11 1998-04-14 Samsung Aerospace Industries, Ltd. Method for preparing a substrate for a semiconductor package
WO1998024128A1 (en) * 1996-11-28 1998-06-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2003086756A (en) * 2001-09-11 2003-03-20 Denso Corp Ic package and manufacturing method therefor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739055A (en) * 1995-08-11 1998-04-14 Samsung Aerospace Industries, Ltd. Method for preparing a substrate for a semiconductor package
WO1998024128A1 (en) * 1996-11-28 1998-06-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US5998856A (en) * 1996-11-28 1999-12-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2003086756A (en) * 2001-09-11 2003-03-20 Denso Corp Ic package and manufacturing method therefor

Similar Documents

Publication Publication Date Title
US5844306A (en) Die pad structure for solder bonding
US5530284A (en) Semiconductor leadframe structure compatible with differing bond wire materials
CN100380650C (en) Semiconductor integrated circuit device and mfg. method thereof
US6034440A (en) Method of improving interconnect of semiconductor devices by utilizing a flattened ball bond
TW401634B (en) Lead frame and its manufacture method
CN102859687A (en) Semiconductor device and method for manufacturing same
JPH1174442A (en) Lead frame and semiconductor package using the same
US6608369B2 (en) Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
KR950000205B1 (en) Lead frame and semiconductor device using the same
JP3663295B2 (en) Chip scale package
JPH06232313A (en) Lead frame for semiconductor device and semiconductor device using the same
CN101937856B (en) Semiconductor device and method of manufacturing the same
JP3036498B2 (en) Semiconductor package
JPH07161905A (en) Lead frame for semiconductor device and its manufacture
US7174626B2 (en) Method of manufacturing a plated electronic termination
US6232651B1 (en) Lead frame for semiconductor device
US6150712A (en) Lead frame for semiconductor device, and semiconductor device
JPH11145369A (en) Lead frame and semiconductor device using the same, and its manufacture
JPS62150836A (en) Semiconductor device
JPH1140722A (en) Manufacture of lead frame for semiconductor device
EP0380176A1 (en) method for producing a solderable finish on metal frames for semiconductors
JPS60149154A (en) Manufacture of semiconductor device
TWI287277B (en) Semiconductor device including molded wireless exposed drain packaging
JPH09312373A (en) Inner lead top end structure of lead frame and forming thereof
JPS5867053A (en) Lead frame