JPH07161689A - Dry etching method - Google Patents
Dry etching methodInfo
- Publication number
- JPH07161689A JPH07161689A JP30436593A JP30436593A JPH07161689A JP H07161689 A JPH07161689 A JP H07161689A JP 30436593 A JP30436593 A JP 30436593A JP 30436593 A JP30436593 A JP 30436593A JP H07161689 A JPH07161689 A JP H07161689A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sion
- etching
- dopant
- material film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置の製造等の微
細加工分野において行われるドライエッチング方法に関
し、特にエキシマ・レーザ・リソグフィ用の反射防止膜
として好適なＳｉＯＮ系材料膜の良好なエッチングを行
う方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dry etching method carried out in the field of microfabrication such as semiconductor device manufacturing, and more particularly, to good etching of a SiON-based material film suitable as an antireflection film for excimer laser lithography. Regarding how to do.
【０００２】[0002]
【従来の技術】半導体装置の高集積化が加速度的に進行
するに伴い、その最小加工寸法も急速に縮小されてい
る。たとえば、現状で量産ラインに移行されている１６
ＭＤＲＡＭの最小加工寸法は約０．５μｍであるが、次
世代の６４ＭＤＲＡＭでは０．３５μｍ以下、次々世代
の２５６ＭＤＲＡＭでは０．２５μｍ以下に縮小される
とみられている。2. Description of the Related Art As the degree of integration of semiconductor devices progresses at an accelerating rate, the minimum processing size thereof is rapidly reduced. For example, 16 are currently being transferred to mass production lines.
The minimum processing size of the MDRAM is about 0.5 μm, but it is expected that it will be reduced to 0.35 μm or less in the next-generation 64 MDRAM and to 0.25 μm or less in the next-generation 256 MDRAM.
【０００３】この微細化度は、マスク・パターンを形成
するフォトリソグラフィ技術に依存するといっても過言
ではない。現行の０．５μｍクラスの加工では、高圧水
銀ランプのｇ線（波長４３６ｎｍ）やｉ線（波長３６５
ｎｍ）等の可視〜近紫外光源が用いられているが、０．
３５μｍ〜０．２５μｍ（ディープ・サブミクロン）ク
ラスでは、ＫｒＦエキシマ・レーザ光（波長２４８ｎ
ｍ）等の遠紫外光源が必要となる。特に線幅０．４μｍ
以下の微細なマスクを形成するフォトリソグラフィ技術
においては、ハレーションや定在波効果によるコントラ
ストや解像度の低下を防止するために、下地材料膜から
の反射光を弱めるための反射防止膜がほぼ必須となる。It is no exaggeration to say that this degree of miniaturization depends on the photolithography technique for forming the mask pattern. In the current 0.5 μm class processing, g-line (wavelength 436 nm) and i-line (wavelength 365 nm) of a high pressure mercury lamp are used.
visible to near-ultraviolet light sources such as
In the 35 μm to 0.25 μm (deep submicron) class, KrF excimer laser light (wavelength 248n
m) and other far-ultraviolet light sources are required. Line width 0.4 μm
In the photolithography technology for forming the following fine masks, an antireflection film for weakening the reflected light from the underlying material film is almost indispensable in order to prevent deterioration of contrast and resolution due to halation and standing wave effects. Become.
【０００４】反射防止膜の構成材料としては、従来から
アモルファス・シリコン、ＴｉＮ、ＴｉＯＮ等が多く用
いられてきたが、近年、ＳｉＯＮ（酸化窒化シリコン）
系材料が遠紫外領域において良好な光学特性を有するこ
とが示され、エキシマ・レーザ・リソグラフィへの適用
が期待されている。たとえば、Ｗ（タングステン）−ポ
リサイド膜やＡｌ系配線膜の反射率をＳｉＯＮ系材料膜
で抑制しながら微細配線加工を行うようなプロセスが、
典型的なプロセスとなる。Amorphous silicon, TiN, TiON, etc. have conventionally been often used as the constituent material of the antireflection film, but in recent years, SiON (silicon oxynitride) has been used.
It has been shown that the system materials have good optical characteristics in the far-ultraviolet region, and is expected to be applied to excimer laser lithography. For example, a process of performing fine wiring processing while suppressing the reflectance of a W (tungsten) -polycide film or an Al-based wiring film with a SiON-based material film is used.
It becomes a typical process.
【０００５】代表的なＳｉＯＮ系材料はＳｉＯx Ｎy で
表され、その元素組成比はおおよそＳｉ：Ｏ：Ｎ＝２：
１：１である。A typical SiON-based material is represented by SiO x N y , and its elemental composition ratio is approximately Si: O: N = 2:
It is 1: 1.
【０００６】[0006]
【発明が解決しようとする課題】ところで、かかるフォ
トリソグラフィによりレジスト・マスクのパターニング
が終了した後には、次工程のエッチング工程において反
射防止膜も当然エッチングされる。しかしながら、たと
えばＳｉＯx Ｎy の場合、その組成は５０％前後をＳｉ
が占めていることからもわかるように、ＳｉとＳｉＯx
（酸化シリコン）との中間的である。したがって、エッ
チング特性もＳｉとＳｉＯx の中間的であり、エッチン
グ条件の最適化に困難を来しているのが現状である。こ
の問題を、図１１ないし図１３、および図１４を参照し
ながら説明する。By the way, after the patterning of the resist mask is completed by such photolithography, the antireflection film is naturally etched in the next etching step. However, for example, in the case of SiO x N y , its composition is about 50% Si.
As can be seen from the occupation of Si and SiO x
It is intermediate between (silicon oxide). Therefore, the etching characteristics are intermediate between those of Si and SiO x , and it is currently difficult to optimize the etching conditions. This problem will be described with reference to FIGS. 11 to 13 and 14.
【０００７】図１１ないし図１３は、Ｗ−ポリサイド膜
５を被覆するＳｉＯＮ反射防止膜６をエッチングするプ
ロセスを示すものである。サンプル・ウェハは、図１１
に示されるように、Ｓｉ基板１上にゲート酸化膜２を介
してＷ−ポリサイド膜５およびＳｉＯＮ反射防止膜６を
順次積層し、さらにその上に所定の形状にパターニング
されたレジスト・マスク７が形成されたものである。上
記Ｗ−ポリサイド膜５は、下層側から順に不純物を含有
するポリシリコン膜３とタングステン・シリサイド（Ｗ
Ｓｉx ）膜４とが順次積層されたものである。11 to 13 show a process of etching the SiON antireflection film 6 covering the W-polycide film 5. The sample wafer is shown in FIG.
As shown in FIG. 3, a W-polycide film 5 and a SiON antireflection film 6 are sequentially laminated on a Si substrate 1 with a gate oxide film 2 interposed therebetween, and a resist mask 7 patterned in a predetermined shape is further formed thereon. It was formed. The W-polycide film 5 includes a polysilicon film 3 containing impurities and a tungsten silicide (W
Si x ) film 4 is sequentially laminated.
【０００８】いま、このＳｉＯＮ反射防止膜６のエッチ
ングを、フルオロカーボン系のエッチング・ガスを用い
てＳｉＯx 用のエッチング条件で行ったとすると、Ｓｉ
ＯＮがＳｉＯx よりもＳｉリッチであることに起因して
エッチング速度が非常に遅くなる。これは、カーボン系
ポリマーの堆積が過剰となるためである。一方、塩素系
ガスを用いてＳｉ用のエッチング条件でエッチングする
と、ＳｉＯＮがＳｉよりもＯリッチであることに起因し
て、レジスト・マスク７のエッジが次第に後退してゆ
く。これは、エッチング時に放出されるＯ* （酸素ラジ
カル）の作用によりレジスト・マスク７が浸触されるか
らである。If the SiON antireflection film 6 is etched under the etching conditions for SiO x using a fluorocarbon-based etching gas, Si
The etching rate becomes very slow due to the fact that ON is Si richer than SiO x . This is because the carbon-based polymer is excessively deposited. On the other hand, when etching is performed under the etching conditions for Si using a chlorine-based gas, the edge of the resist mask 7 gradually recedes due to SiON being richer than O in Si. This is because the resist mask 7 is touched by the action of O * (oxygen radicals) released during etching.
【０００９】いずれの場合にも、エッチング後のＳｉＯ
Ｎ反射防止膜６ｔ〔添字ｔはテーパ形状（ｔａｐｅｒｅ
ｄ）であることを示す。〕のエッジは図１２に示される
ようにテーパー化し、レジスト・マスク７のエッジより
も外側へ突出した状態となる。In both cases, SiO after etching
N antireflection film 6t (subscript t is a taper shape (tapere)
d). 12] is tapered as shown in FIG. 12, and is in a state of protruding outward from the edge of the resist mask 7.
【００１０】いまこの状態で、Ｗ−ポリサイド膜５をた
とえばＣｌ2 ／Ｏ2 混合ガスを用いてエッチングする
と、エッチング反応生成物としてＳｉＣｌx ，ＷＣｌＯ
x ，ＣＯx ，ＮＯx 等が生成することによりエッチング
が進行する。ここで、従来ならばパターンの側壁面上に
はレジスト・マスク７からのスパッタ生成物に由来する
カーボン系の側壁保護膜が形成され、異方性加工が行わ
れる筈である。すなわち、図１２に示されるような異方
性形状を有するゲート電極５ａ〔添字ａは異方性形状
（ａｎｉｓｏｔｒｏｐｉｃ）であることを示す。以下同
様。〕が形成される筈である。In this state, when the W-polycide film 5 is etched using, for example, a Cl 2 / O 2 mixed gas, SiCl x , WClO as etching reaction products.
Etching progresses due to the generation of x , CO x , NO x, and the like. Here, in the conventional case, a carbon-based side wall protective film derived from a sputtered product from the resist mask 7 should be formed on the side wall surface of the pattern, and anisotropic processing should be performed. That is, it indicates that the gate electrode 5a having an anisotropic shape as shown in FIG. 12 (the subscript a is an anisotropic shape). The same applies below. ] Should be formed.
【００１１】しかし、このエッチング中にはＳｉＯＮ反
射防止膜６ｔのエッジ部がプラズマに曝されており、し
かもこのエッジ部の塩素系エッチング種に対する耐性が
低いために、ここから容易にＯ* が放出される。このＯ
* により、カーボン系の側壁保護膜がＣＯx の形で除去
され易い状態となっている。この状態でエッチングを続
けると、図１３に示されるように、ゲート電極５ｅ〔添
字ｅは浸触形状（ｅｒｏｄｅｄ）であることを示す。〕
には大きなアンダカットが生ずる。このアンダカットは
ＷＳｉx 層４ｅにおいて最も顕著であるが、これはＷが
ＷＣｌＯx の形で引き抜かれることにより、増速エッチ
ングが生じたからである。このような現象は、オーバー
エッチング時には特に顕著に観察される。However, during this etching, the edge portion of the SiON antireflection film 6t is exposed to plasma, and since the edge portion has a low resistance to chlorine-based etching species, O * is easily released from here. To be done. This O
Due to * , the carbon-based side wall protective film is in a state of being easily removed in the form of CO x . When the etching is continued in this state, as shown in FIG. 13, the gate electrode 5e [subscript e indicates an immersion shape (eroded)] is shown. ]
Causes a large undercut. This undercut is most prominent in the WSi x layer 4e because W is extracted in the form of WClO x , which causes accelerated etching. Such a phenomenon is particularly noticeable during overetching.
【００１２】同様のアンダカットの問題は、図１４に示
されるＡｌ系配線膜のエッチングにおいても発生する。
図１４は、ＳｉＯx 層間絶縁膜１１上において、Ｔｉ膜
１２ａとＴｉＮ膜１３ａからなるバリヤメタル１４ａに
Ａｌ−１％Ｓｉ膜１５ｅが積層されてなるＡｌ系配線膜
が、レジスト・マスク１７およびテーパ化したＳｉＯＮ
反射防止膜１６ｔをマスクとしてエッチングされた状態
を示している。ここで、上記Ａｌ−１％Ｓｉ膜１５ｅに
はアンダカットが生じている。これは、前述の理由によ
りテーパ化したＳｉＯＮ反射防止膜１６ｔのエッジから
放出されたＯ* によりカーボン系側壁保護膜が除去され
る結果、Ａｌが塩素系化学種に容易に引き抜かれてしま
うからである。The same undercut problem occurs in the etching of the Al type wiring film shown in FIG.
In FIG. 14, an Al-based wiring film formed by laminating an Al-1% Si film 15e on a barrier metal 14a composed of a Ti film 12a and a TiN film 13a is formed on the SiO x interlayer insulating film 11 as a resist mask 17 and a taper. Made SiON
The figure shows a state in which the antireflection film 16t is used as a mask for etching. Here, undercut occurs in the Al-1% Si film 15e. This is because the carbon-based side wall protective film is removed by the O * emitted from the edge of the SiON antireflection film 16t which is tapered for the above-mentioned reason, and as a result, Al is easily extracted to the chlorine-based chemical species. is there.
【００１３】このように、ゲート電極やＡｌ系配線パタ
ーンの形状が劣化すると、配線抵抗が設計値から外れる
他、特にゲート電極についてはＬＤＤ構造達成用のサイ
ド・ウォールの形成が困難となる等、様々な問題が生ず
る。そこで本発明は、ＳｉＯＮ系材料膜のテーパ化を防
止し、これにより下層側の材料層の異方性加工も可能と
するドライエッチング方法を提供することを目的とす
る。As described above, when the shapes of the gate electrode and the Al-based wiring pattern are deteriorated, the wiring resistance deviates from the designed value, and particularly for the gate electrode, it becomes difficult to form a side wall for achieving the LDD structure. Various problems arise. Therefore, it is an object of the present invention to provide a dry etching method that prevents the SiON-based material film from tapering and thereby enables anisotropic processing of the lower material layer.
【００１４】[0014]
【課題を解決するための手段】本発明者は、上述の目的
を達するために検討を行う過程で、ＳｉＯＮ系材料膜の
エッチング形状異常を防止するためには、エッチング速
度の高速化、または放出されるＯ* の捕捉、あるいはこ
の両方の対策を同時に講ずることが有効であると考え
た。さらに、これらの対策は、ＳｉＯＮ系材料膜に予め
イオン注入を施してその膜組成を改変することで可能と
なることを見出した。In order to prevent the abnormal etching shape of the SiON-based material film, the present inventor intends to increase the etching rate or to release it in the course of making a study for achieving the above-mentioned object. We thought that it would be effective to take O * that is captured, or take both measures at the same time. Furthermore, it has been found that these measures can be taken by performing ion implantation in advance on the SiON-based material film to modify the film composition.
【００１５】本発明のドライエッチング方法は、かかる
知見にもとづいて提案されるものであり、ＳｉＯＮ系材
料膜に所定のイオン注入を施した後、これをエッチング
するものである。ここで、上記ＳｉＯＮ系材料膜は、典
型的にはプラズマＣＶＤ法により成膜されるが、このと
きに用いられる原料ガスの組成によっては、水素原子を
含む組成、すなわちＳｉＯＮＨ系材料膜とされる場合も
ある。The dry etching method of the present invention is proposed based on such knowledge, and is a method of etching a SiON-based material film after performing predetermined ion implantation. Here, the SiON-based material film is typically formed by a plasma CVD method, but depending on the composition of the source gas used at this time, it is a composition containing hydrogen atoms, that is, a SiONH-based material film. In some cases.
【００１６】また、イオンのドーズ量は必ずしも化学量
論的に厳密に決定する必要はなく、所望する改変の内容
に応じて適宜設定すれば良い。たとえば、ＳｉＯＮ系材
料膜をアモルファス化させるために必要なドーズ量は、
用いるドーパントの質量等にもよるが、おおよそ１０15
／ｃｍ2 のオーダーである。Further, the dose amount of the ions does not necessarily have to be strictly determined stoichiometrically, and may be set appropriately according to the contents of the desired modification. For example, the dose required to make the SiON-based material film amorphous is
Depending on the mass of the dopant used, it is approximately 10 15
On the order of / cm 2 .
【００１７】前記イオン注入に用いるドーパントとして
は、まず不活性ガスのドーパントを挙げることができ
る。かかるドーパントの例としては、Ｈｅ+ ，Ｎｅ+ ，
Ａｒ+，Ｋｒ+ ，Ｘｅ+ 等がある。あるいは、酸素系活
性種を捕捉し得るドーパントを用いても良い。かかるド
ーパントとは、典型的には水素系ドーパント、炭素系ド
ーパント、窒素系ドーパント、イオウ系ドーパントのい
ずれかである。The dopant used for the ion implantation may be an inert gas dopant. Examples of such dopants include He + , Ne + ,
There are Ar + , Kr + , Xe + and the like. Alternatively, a dopant capable of capturing oxygen-based active species may be used. Such a dopant is typically any one of a hydrogen-based dopant, a carbon-based dopant, a nitrogen-based dopant, and a sulfur-based dopant.
【００１８】さらにあるいは、シリコン系ドーパントを
注入してエッチング前の前記ＳｉＯＮ系材料膜の組成を
Ｓｉ系材料膜に近づけるか、あるいは酸素系ドーパント
を注入してＳｉＯx 系材料膜に近づけても良い。Further alternatively, a silicon-based dopant may be injected to bring the composition of the SiON-based material film before etching close to that of the Si-based material film, or an oxygen-based dopant may be injected to approach the SiO x- based material film. .
【００１９】なお、上記ＳｉＯＮ系材料膜は、その下層
側の材料膜のための反射防止膜として形成することがで
きる。かかる下層側の材料膜としては、高融点金属シリ
サイド膜、ポリサイド膜、高融点金属膜、Ａｌ系材料
膜、その他、半導体装置の製造に通常用いられる導電材
料膜が挙げられる。なお、反射防止膜はその直下の高反
射率材料膜の反射率を低減するために用いられるのが一
般的であるが、そのさらに下側の高反射率材料膜からの
反射率の低減に用いても良い。たとえば、Ａｌ系下層配
線膜にコンタクトをとる目的で透明なＳｉＯx 層間絶縁
膜にビアホールを形成するためのリソグラフィを行う場
合、このＳｉＯx 層間絶縁膜上にＳｉＯＮ系の反射防止
膜を形成し、Ａｌ系下層配線膜からの反射を抑えるよう
にしても良い。The SiON-based material film can be formed as an antireflection film for the material film on the lower layer side. Examples of the material film on the lower layer side include a refractory metal silicide film, a polycide film, a refractory metal film, an Al-based material film, and a conductive material film normally used for manufacturing a semiconductor device. The antireflection film is generally used to reduce the reflectance of the high-reflectance material film immediately below it, but it is used to reduce the reflectance from the high-reflectance material film further below. May be. For example, when performing lithography for forming a via hole in a transparent SiO x interlayer insulating film for the purpose of contacting an Al-based lower layer wiring film, a SiON-based antireflection film is formed on the SiO x interlayer insulating film, The reflection from the Al-based lower layer wiring film may be suppressed.
【００２０】[0020]
【作用】本発明のポイントは、ＳｉＯＮ系材料膜のエッ
チングに先立ち、予めこの膜をイオン注入により改質さ
せておく点にある。ここで、使用するドーパントの種類
によらず一般的に期待できる効果は、ＳｉＯＮ系材料膜
のアモルファス化によるエッチング速度の高速化であ
る。これによりＳｉＯＮ系材料膜のエッジのテーパ化を
防ぎ、続く下地側の材料膜のエッチング時における該エ
ッジからのＯ* の放出を抑制し、側壁保護膜の除去を防
止することができる。したがって、下層側の材料膜の異
方性エッチングも可能となる。不活性ガスのドーパント
は、ＳｉＯＮ系材料膜の構成元素と相互作用を持たない
ため、もっぱらこのアモルファス化に寄与することにな
る。The point of the present invention is that prior to etching the SiON-based material film, this film is modified by ion implantation in advance. Here, an effect that can be generally expected regardless of the type of dopant used is an increase in etching rate due to the amorphization of the SiON-based material film. As a result, it is possible to prevent the edge of the SiON-based material film from being tapered, to suppress the release of O * from the edge during the subsequent etching of the underlying material film, and to prevent the removal of the sidewall protection film. Therefore, anisotropic etching of the material film on the lower layer side is also possible. Since the inert gas dopant does not interact with the constituent elements of the SiON-based material film, it contributes exclusively to the amorphization.
【００２１】一方、酸素系活性種を捕捉し得るドーパン
トを用いた場合には、改質されたＳｉＯＮ系材料膜のエ
ッチングに伴って放出されたＯ* が、同時に放出される
上記ドーパントにより直ちに捕捉される。すなわち、こ
のドーパントが水素系ドーパントであればＨ2 Ｏ、炭素
系ドーパントであればＣＯx 、窒素系ドーパントであれ
ばＮＯx 、イオウ系ドーパントであればＳＯx が生成
し、これらは揮発性化合物として直ちに系外へ排気除去
される。したがって、エッチング反応系におけるＯ* の
見掛け上の生成量を減じ、レジスト・マスクの形状劣化
を防止することができる。これによりＳｉＯＮ系材料膜
の異方性加工が可能となり、さらにはその下地側の材料
膜の異方性加工が可能となる。On the other hand, when a dopant capable of trapping an oxygen-based active species is used, the O * released by the etching of the modified SiON-based material film is immediately trapped by the above-mentioned dopant which is released at the same time. To be done. That is, when this dopant is a hydrogen-based dopant, H 2 O, when it is a carbon-based dopant, CO x , when it is a nitrogen-based dopant, NO x , and when it is a sulfur-based dopant, SO x is generated, and these are volatile compounds. As a result, the exhaust gas is immediately removed from the system. Therefore, it is possible to reduce the apparent amount of O * generated in the etching reaction system and prevent the deterioration of the shape of the resist mask. This enables anisotropic processing of the SiON-based material film, and further enables anisotropic processing of the underlying material film.
【００２２】また、何らかの事情でＳｉＯＮ系材料膜に
若干のテーパ化が生じ、そのエッジから下地側の材料膜
のエッチング中にＯ* が放出されることがあっても、カ
ーボン系側壁保護膜が除去されるには至らない。これに
より、下地側の材料膜の異方性エッチングが実現され
る。Even if the SiON-based material film is slightly tapered for some reason and O * is released from the edge of the SiON-based material film during the etching of the underlying material film, the carbon-based sidewall protection film is formed. It will not be removed. Thereby, anisotropic etching of the material film on the base side is realized.
【００２３】シリコン系ドーパントや酸素系ドーパント
の導入は、さらに意図的なＳｉＯＮ系材料膜のエッチン
グ特性の変化を意図して行うものである。シリコン系ド
ーパントを導入すればＳｉＯＮ系材料膜の組成はＳｉ系
材料膜により近づき、酸素系ドーパントを導入すればＳ
ｉＯx 系材料膜の組成に近づく。つまり、ＳｉとＳｉＯ
x の中間的な組成ゆえにいずれのエッチング条件によっ
ても最適なエッチングを行うことが難しかったＳｉＯＮ
の組成がどちらかに近づくので、条件の最適化が容易と
なり、安定したエッチングを行うことが可能となる。The introduction of the silicon-based dopant or the oxygen-based dopant is intended to further intentionally change the etching characteristics of the SiON-based material film. If a silicon-based dopant is introduced, the composition of the SiON-based material film becomes closer to that of a Si-based material film, and if an oxygen-based dopant is introduced, it becomes S.
It approaches the composition of the iO x material film. That is, Si and SiO
Due to the intermediate composition of x , it was difficult to perform optimum etching under any etching conditions.
Since the composition of (1) approaches either one, it becomes easy to optimize the conditions, and stable etching can be performed.
【００２４】なお、この考え方にしたがえば、上述の窒
素系ドーパントを用いた場合にはＳｉＯＮ系材料膜の組
成がＳｉＮ系材料膜に近づくとみることもでき、ＳｉＯ
x 系材料膜と同等のエッチング条件で安定したエッチン
グを行うことができる。According to this concept, it can be considered that the composition of the SiON-based material film approaches that of the SiN-based material film when the above-mentioned nitrogen-based dopant is used.
Stable etching can be performed under the same etching conditions as the x- based material film.
【００２５】ところで、本発明においてエッチングの対
象となるＳｉＯＮ系材料膜は、本願出願人が以前に示し
ているように、エキシマ・レーザ波長域において適度な
光学定数（ｎ，ｋ）（ただし、ｎ，ｋは複素振幅反射率
の実数部と虚数部係数をそれぞれ表す。）を有してお
り、しかもこの光学定数を成膜時のガス組成により広い
範囲で変更することが可能である。したがって、反射防
止条件の設定の自由度が大きく、エキシマ・レーザ・リ
ソグラフィにより良好なパターン解像特性を実現するこ
とができる。By the way, the SiON-based material film to be etched in the present invention has an appropriate optical constant (n, k) (however, n in the excimer laser wavelength range, as previously shown by the applicant of the present application. , K represent the real part and the imaginary part of the complex amplitude reflectance, respectively, and the optical constant can be changed in a wide range depending on the gas composition during film formation. Therefore, the degree of freedom in setting the antireflection condition is large, and good pattern resolution characteristics can be realized by excimer laser lithography.
【００２６】[0026]
【実施例】以下、本発明の具体的な実施例について説明
する。EXAMPLES Specific examples of the present invention will be described below.
【００２７】実施例１ 本実施例は、ポリサイド・ゲート電極加工において、Ｗ
−ポリサイド膜上のＳｉＯＮ反射防止膜にＳｉ+ のイオ
ン注入を行って改質した後、この改質層とＷ−ポリサイ
ド膜とをＣｌ2 ／Ｏ2 混合ガスでエッチングした例であ
る。このプロセスを、図１および図２を参照しながら説
明する。 Example 1 In this example, in processing the polycide gate electrode, W
In this example, the SiON antireflection film on the polycide film is modified by ion implantation of Si + , and then the modified layer and the W-polycide film are etched with a Cl 2 / O 2 mixed gas. This process will be described with reference to FIGS.
【００２８】図１に、本実施例でエッチング・サンプル
として用いたウェハの構成を示す。ここでは、Ｓｉ基板
１上に厚さ約８０ｎｍのゲート酸化膜２を介してＷ−ポ
リサイド膜５およびＳｉＯＮ反射防止膜６が順次積層さ
れ、さらにその上に所定の形状にパターニングされたレ
ジスト・マスク７が形成されている。ここで、上記Ｗ−
ポリサイド膜５は、下層側から順に、不純物を含有する
厚さ約５０ｎｍのポリシリコン層３と厚さ約５０ｎｍの
ＷＳｉx 層４とが順次積層されたものである。また、上
記ＳｉＯＮ反射防止膜６は、一例としてＳｉＨ4 ／Ｎ 2
Ｏ混合ガスを用いたプラズマＣＶＤ法により厚さ２９ｎ
ｍに堆積されている。さらに、上記レジスト・マスク７
は、ネガ型３成分系化学増幅レジスト材料（シプレー社
製；ＸＰ８８４３）とＫｒＦエキシマ・レーザ・ステッ
パを用い、厚さ約１μｍ，パターン幅約０．２５μｍに
形成されている。FIG. 1 shows an etching sample in this embodiment.
The structure of the wafer used as is shown. Here, Si substrate
1 through the gate oxide film 2 having a thickness of about 80 nm.
The silicide film 5 and the SiON antireflection film 6 are sequentially stacked.
On top of that, and patterned on to the desired shape.
The dist mask 7 is formed. Where W-
The polycide film 5 contains impurities in order from the lower layer side.
A polysilicon layer 3 with a thickness of about 50 nm and a thickness of about 50 nm
WSixThe layer 4 and the layer 4 are sequentially laminated. Also on
The SiON antireflection film 6 is, for example, SiH.Four/ N 2
29 n thick by plasma CVD method using O 2 mixed gas
It is deposited in m. Furthermore, the resist mask 7
Is a negative type three-component chemically amplified resist material (Chipley
Made; XP8843) and KrF excimer laser step
Thickness is about 1μm and pattern width is about 0.25μm.
Has been formed.
【００２９】まず、このウェハを大電流タイプのイオン
注入装置にセットし、一例としてイオン加速エネルギー
２０ｋｅＶ、ドーズ量１×１０17／ｃｍ2 の条件でＳｉ
+ のイオン注入を行った。この結果、図１に示されるよ
うに、ＳｉＯＮ反射防止膜の露出部分はＳｉの組成比が
増大し、かつアモルファス化した改質層８に変化した。
つまり、この改質層８の膜質は、アモルファス・シリコ
ンに近似したものとなった。First, this wafer is set in a high current type ion implantation apparatus, and as an example, Si is performed under the conditions of an ion acceleration energy of 20 keV and a dose amount of 1 × 10 17 / cm 2.
+ Ion implantation was performed. As a result, as shown in FIG. 1, in the exposed portion of the SiON antireflection film, the composition ratio of Si was increased and the modified layer 8 was changed to an amorphous state.
That is, the quality of the modified layer 8 was close to that of amorphous silicon.
【００３０】次に、このウェハをＲＦバイアス印加型有
磁場マイクロ波プラズマ・エッチング装置にセットし、
一例として下記の条件で改質層８とＷ−ポリサイド膜５
とを一括してエッチングした。 Ｃｌ2 流量 ７２ ＳＣＣＭ Ｏ2 流量 ８ ＳＣＣＭ ガス圧 ０．４ Ｐａ マイクロ波パワー ７５０ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ４０ Ｗ（２ ＭＨｚ） ウェハ載置電極温度 ０ ℃（アルコール系冷
媒使用）Next, this wafer was set in an RF bias-applied magnetic field microwave plasma etching apparatus,
As an example, the modified layer 8 and the W-polycide film 5 are formed under the following conditions.
And were collectively etched. Cl 2 flow rate 72 SCCM O 2 flow rate 8 SCCM Gas pressure 0.4 Pa Microwave power 750 W (2.45 GH
z) RF bias power 40 W (2 MHz) Wafer mounting electrode temperature 0 ° C (using alcohol refrigerant)
【００３１】ここでは、相対的にＳｉリッチとなり、か
つアモルファス化した改質層８が、Ｃｌ* の寄与で高速
かつ異方的に除去された。したがって、従来のようにＷ
−ポリサイド膜のエッチング中に反射防止膜のエッジか
ら不必要にＯ* がスパッタアウトされ、この結果レジス
ト・マスク７が後退したり、あるいはカーボン系側壁保
護膜（図示せず。）が除去されることはなかった。最終
的にば、図２に示されるように、異方性形状を有するゲ
ート電極５ａを形成することができた。Here, the modified layer 8 which is relatively Si-rich and has become amorphous is removed anisotropically at high speed by the contribution of Cl * . Therefore, W
-O * is sputtered out unnecessarily from the edge of the antireflection film during the etching of the polycide film, which causes the resist mask 7 to recede or the carbon-based side wall protective film (not shown) to be removed. It never happened. Finally, as shown in FIG. 2, the gate electrode 5a having an anisotropic shape could be formed.
【００３２】なお、本実施例ではイオン注入時のイオン
・スパッタ作用によりレジスト・マスク７の膜厚が若干
減少するが、改質層８とＷ−ポリサイド膜５のエッチン
グ所要時間がいずれも短いため、異方性形状に何ら悪影
響が及ぶことはなかった。In this embodiment, the film thickness of the resist mask 7 is slightly reduced by the ion sputtering action during ion implantation, but the etching time of both the modified layer 8 and the W-polycide film 5 is short. , The anisotropic shape was not adversely affected.
【００３３】実施例２ 本実施例では、同様のポリサイド・ゲート電極加工にお
いて、Ｏ* の捕捉効果を期待して予めＳｉＯＮ反射防止
膜にＨ2 + のイオン注入を行った。サンプル・ウェハは
実施例１で用いたものと同じである。このウェハに、一
例としてイオン加速エネルギー１０ｋｅＶ、ドーズ量１
×１０17／ｃｍ2 の条件でＨ2 + のイオン注入を行っ
た。これにより、ＳｉＯＮ反射防止膜の露出部分は、Ｈ
原子を含有する改質層８に変化した。 Example 2 In this example, in the same polycide gate electrode processing, H 2 + ions were previously implanted into the SiON antireflection film, expecting an O * trapping effect. The sample wafer is the same as that used in Example 1. As an example, this wafer has an ion acceleration energy of 10 keV and a dose of 1
Ion implantation of H 2 + was performed under the condition of × 10 17 / cm 2 . As a result, the exposed portion of the SiON antireflection film is exposed to H
The modified layer 8 containing atoms was changed.
【００３４】この後、実施例１と同じ条件で改質層８と
Ｗ−ポリサイド５膜とを一括してエッチングしたとこ
ろ、いずれも良好な異方性形状をもって加工された。本
実施例では、改質層８のエッチングに伴って放出される
Ｏ* が、同時に放出されるＨ*により直ちに捕捉される
ので、改質層８のエッチング中におけるレジスト・マス
ク７の後退を効果的に抑制することができた。After that, when the modified layer 8 and the W-polycide 5 film were collectively etched under the same conditions as in Example 1, both were processed with a good anisotropic shape. In this embodiment, the O * emitted along with the etching of the modified layer 8 is immediately captured by the H * released at the same time, so that the recession of the resist mask 7 during the etching of the modified layer 8 is effective. Could be suppressed.
【００３５】なお、このとき万一レジスト・マスク７が
若干後退し、この状態で引き続きＷ−ポリサイド膜５の
エッチングを開始したとしても、上述の理由によりＯ*
は直ちに消費されるので、ゲート電極５ａの形状劣化は
実用上問題の無いレベルに抑えることができる。At this time, even if the resist mask 7 is slightly retracted and etching of the W-polycide film 5 is continued in this state, O * is caused for the above reason .
Is consumed immediately, the deterioration of the shape of the gate electrode 5a can be suppressed to a level at which there is no practical problem.
【００３６】実施例３ 本実施例では、Ａｌ系配線加工において、Ａｌ−１％Ｓ
ｉ膜上のＳｉＯＮ反射防止膜にＮ2 + のイオン注入を行
って改質した後、この改質層とＡｌ−１％Ｓｉ膜とバリ
ヤメタルとを一括してＢＣｌ3 ／Ｃｌ2 混合ガスを用い
てエッチングした例である。このプロセスを、図３およ
び図４を参照しながら説明する。 Example 3 In this example, Al-1% S was used in the processing of Al-based wiring.
After modifying the SiON antireflection film on the i film by implanting N 2 + ions, the modified layer, the Al-1% Si film, and the barrier metal are collectively used with a BCl 3 / Cl 2 mixed gas. Is an example of etching. This process will be described with reference to FIGS.
【００３７】本実施例でエッチング・サンプルとして用
いたウェハを図３に示す。このウェハは、ＳｉＯ2 層間
絶縁膜１１上に厚さ約１００ｎｍのバリヤメタル１４、
厚さ約３００ｎｍのＡｌ−１％Ｓｉ膜１５、厚さ２３ｎ
ｍのＳｉＯＮ反射防止膜１６が順次積層され、さらにそ
の上に厚さ約１．４μｍ、パターン幅０．２５μｍのレ
ジスト・マスク１７が形成されたものである。上記バリ
ヤメタル１４は、たとえば下層側から順に厚さ約３０ｎ
ｍのＴｉ層１２と厚さ約７０ｎｍのＴｉＯＮ層１３とが
順次積層されたものである。The wafer used as an etching sample in this example is shown in FIG. This wafer includes a barrier metal 14 having a thickness of about 100 nm on the SiO 2 interlayer insulating film 11.
Al-1% Si film 15 with a thickness of about 300 nm, thickness 23n
m SiON antireflection film 16 is sequentially laminated, and a resist mask 17 having a thickness of about 1.4 μm and a pattern width of 0.25 μm is further formed thereon. The barrier metal 14 has a thickness of about 30 n in order from the lower layer side, for example.
The Ti layer 12 of m and the TiON layer 13 having a thickness of about 70 nm are sequentially laminated.
【００３８】まず、このウェハに対し、一例としてイオ
ン加速エネルギー１０ｋｅＶ、ドーズ量１×１０17／ｃ
ｍ2 の条件でＮ2 + のイオン注入を行った。この結果、
図３に示されるように、ＳｉＯＮ反射防止膜の露出部分
はアモルファス化した改質層１８に変化した。First, as an example, for this wafer, the ion acceleration energy is 10 keV and the dose is 1 × 10 17 / c.
N 2 + ion implantation was performed under the condition of m 2 . As a result,
As shown in FIG. 3, the exposed portion of the SiON antireflection film was changed to the amorphized modified layer 18.
【００３９】次に、このウェハをＲＦバイアス印加型有
磁場マイクロ波プラズマ・エッチング装置にセットし、
一例として下記の条件で改質層１８、Ａｌ−１％Ｓｉ膜
１５、およびバリヤメタル１４とを一括してエッチング
した。 ＢＣｌ3 流量 ４０ ＳＣＣＭ Ｃｌ2 流量 ６０ ＳＣＣＭ ガス圧 １．３ Ｐａ マイクロ波パワー ９５０ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ５０ Ｗ（２ ＭＨｚ） ウェハ載置電極温度 ２０ ℃（水冷）Next, this wafer was set in an RF bias-applied magnetic field microwave plasma etching apparatus,
As an example, the modified layer 18, the Al-1% Si film 15, and the barrier metal 14 were collectively etched under the following conditions. BCl 3 flow rate 40 SCCM Cl 2 flow rate 60 SCCM Gas pressure 1.3 Pa Microwave power 950 W (2.45 GH
z) RF bias power 50 W (2 MHz) Wafer mounting electrode temperature 20 ° C. (water cooling)
【００４０】ここでは、アモルファス化した改質層１８
が、Ｃｌ* の寄与で高速かつ異方的に除去された。この
エッチング中、放出されるＯ* は同時に放出されるＮ*
により直ちに捕捉されるため、レジスト・マスク１７の
後退が抑制された。この結果、下層側のＡｌ−１％Ｓｉ
膜１５およびバリヤメタル１４のエッチングも、全て異
方的に進行した。Here, the modified layer 18 which has been made amorphous
Was rapidly and anisotropically removed by the contribution of Cl * . During this etching, the released O * is released simultaneously with the released N *.
Therefore, the resist mask 17 is restrained from receding. As a result, Al-1% Si on the lower layer side
The etching of the film 15 and the barrier metal 14 also proceeded anisotropically.
【００４１】なお、本実施例では仮にレジスト・マスク
１７の後退が若干生じたとしても、Ｎ* によるＯ* の捕
捉効果、および副生するＡｌＮx （窒化アルミニウム）
による側壁保護効果の強化が期待できる。このため、従
来Ａｌ−１％Ｓｉ膜に生じていたようなアンダカット等
の形状異常を、ほぼ完全に抑制することができた。In this embodiment, even if the resist mask 17 slightly recedes, the N * -obtaining effect of O * and the by-product AlN x (aluminum nitride) are obtained.
It can be expected to enhance the side wall protection effect. For this reason, it was possible to almost completely suppress the shape abnormality such as undercut which has conventionally occurred in the Al-1% Si film.
【００４２】実施例４ 本実施例では、実施例３と同様のＡｌ系配線加工におい
て、予めＳｉＯＮ反射防止膜にＣ+ のイオン注入を行っ
た。サンプル・ウェハは実施例３で用いたものと同じで
ある。このウェハに、一例としてイオン加速エネルギー
１０ｋｅＶ、ドーズ量１×１０17／ｃｍ2 の条件でＣ+
のイオン注入を行った。これにより、ＳｉＯＮ反射防止
膜の露出部分は、Ｃ原子を含有する改質層１８に変化し
た。 Example 4 In this example, in the same Al-based wiring processing as in Example 3, C + ions were previously implanted into the SiON antireflection film. The sample wafer is the same as that used in Example 3. As an example, C + is applied to this wafer under the conditions of an ion acceleration energy of 10 keV and a dose of 1 × 10 17 / cm 2.
Ion implantation was performed. As a result, the exposed portion of the SiON antireflection film was changed to the modified layer 18 containing C atoms.
【００４３】この後、実施例３と同じ条件で改質層１
８、Ａｌ−１％Ｓｉ膜１５、およびバリヤメタル１４を
一括してエッチングしたところ、いずれも良好な異方性
形状をもって加工された。これは、改質層１８のエッチ
ングに伴って放出されるＯ* が、同時に放出されるＣ*
により直ちに捕捉されたために、レジスト・マスク１７
の後退や側壁保護膜の除去が防止されたからである。After that, the modified layer 1 was formed under the same conditions as in Example 3.
When 8, the Al-1% Si film 15 and the barrier metal 14 were collectively etched, they were all processed with a good anisotropic shape. This is because O * released along with the etching of the modified layer 18 is C * released at the same time .
Resist mask 17 because it was immediately captured by
This is because the retreat and the removal of the side wall protection film were prevented.
【００４４】実施例５ 本実施例では、実施例３および実施例４のプロセス終了
後にＡｌ−１％Ｓｉ膜１５ａの上に残るＳｉＯＮ反射防
止膜１６を容易に除去するため、レジスト・マスク１７
をアッシングした後、該ＳｉＯＮ反射防止膜１６にＡｒ
+ のイオン注入を行った。このプロセスを、図４ないし
図６を参照しながら説明する。 Embodiment 5 In this embodiment, the resist mask 17 is used in order to easily remove the SiON antireflection film 16 remaining on the Al-1% Si film 15a after the processes of Embodiments 3 and 4.
After the ashing, the SiON antireflection film 16 is exposed to Ar.
+ Ion implantation was performed. This process will be described with reference to FIGS.
【００４５】まず、前出の図４に示したＡｌ系配線パタ
ーンの上部のレジスト・マスク１７をアッシングにより
除去した。続いて、一例としてイオン加速エネルギー２
０ｋｅＶ、ドーズ量５×１０16／ｃｍ2 の条件でＡｒ+
をイオン注入し、上記ＳｉＯＮ反射防止膜１６を図５に
示されるような改質層１８に変化させた。First, the resist mask 17 on the Al-based wiring pattern shown in FIG. 4 was removed by ashing. Then, as an example, the ion acceleration energy 2
Ar + under the conditions of 0 keV and a dose of 5 × 10 16 / cm 2.
Was ion-implanted to change the SiON antireflection film 16 into a modified layer 18 as shown in FIG.
【００４６】次に、有磁場マイクロ波プラズマ・エッチ
ング装置を用い、一例として下記の条件で改質層１８を
除去した。 Ｃｌ2 流量 ５０ ＳＣＣＭ ガス圧 １．３ Ｐａ マイクロ波パワー ８００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ３０ Ｗ（８００ ｋＨ
ｚ） ウェハ載置電極温度 ２０ ℃（水冷） この条件はＳｉ系材料膜用の一般的なエッチング条件で
ある。ここでは、元々ＳｉリッチなＳｉＯＮ反射防止膜
がアモルファス化によりさらにエッチングされ易い膜に
変化しているため、下地のＳｉＯ2 層間絶縁膜１１に対
する選択性を極めて高く維持しながら改質層１８を選択
的に除去することができた。Next, the modified layer 18 was removed using the magnetic field microwave plasma etching apparatus under the following conditions as an example. Cl 2 flow rate 50 SCCM Gas pressure 1.3 Pa Microwave power 800 W (2.45 GH
z) RF bias power 30 W (800 kHz)
z) Wafer mounting electrode temperature 20 ° C. (water cooling) This condition is a general etching condition for a Si-based material film. Here, since the Si-rich SiON antireflection film originally has been changed to a film that is more easily etched due to amorphization, the modified layer 18 is selected while maintaining extremely high selectivity to the underlying SiO 2 interlayer insulating film 11. Could be removed.
【００４７】実施例６ 本実施例は、コンタクト・ホールのパターニング用にＳ
ｉＯ2 層間絶縁膜上に形成されたＳｉＯＮ反射防止膜を
容易に除去するため、コンタクト・ホールの開口が終了
する直前でレジスト・マスクを一旦アッシングし、露出
したＳｉＯＮ反射防止膜にＡｒ+ のイオン注入を行って
改質し、さらにＣＨＦ3 ／ＣＨ2 Ｆ2 混合ガスを用いて
この改質層とＳｉＯ2 層間絶縁膜の残余部の全面エッチ
バックを行った例である。このプロセスを、図７ないし
図１０を参照しながら説明する。 Embodiment 6 This embodiment uses S for patterning contact holes.
In order to easily remove the SiON antireflection film formed on the SiO 2 interlayer insulating film, the resist mask is ashed once immediately before the opening of the contact hole is finished, and Ar + ions are added to the exposed SiON antireflection film. This is an example in which the reforming is performed to perform reforming, and further the entire surface of the remaining portion of the reforming layer and the SiO 2 interlayer insulating film is etched back using a CHF 3 / CH 2 F 2 mixed gas. This process will be described with reference to FIGS.
【００４８】図７に、本実施例でエッチング・サンプル
として用いたウェハの構成を示す。このウェハは、Ｓｉ
基板２１上に厚さ約１μｍのＳｉＯ2 層間絶縁膜２２、
厚さ５０ｎｍのＳｉＯＮ反射防止膜２３、およびホール
・パターンにしたがった開口部を有する厚さ約１．０μ
ｍのレジスト・マスク２４が順次形成されたものであ
る。FIG. 7 shows the structure of a wafer used as an etching sample in this embodiment. This wafer is Si
An SiO 2 interlayer insulating film 22 having a thickness of about 1 μm is formed on the substrate 21.
SiON antireflection film 23 having a thickness of 50 nm, and a thickness of about 1.0 μ having an opening according to a hole pattern
m resist mask 24 is sequentially formed.
【００４９】このウェハを有磁場マイクロ波プラズマ・
エッチング装置にセットし、一例として下記の条件でＳ
ｉＯＮ反射防止膜２３、およびＳｉＯ2 層間絶縁膜２２
の膜厚の約９５％をエッチングした。 ＣＨＦ3 流量 ４５ ＳＣＣＭ ＣＨ2 Ｆ2 流量 ５ ＳＣＣＭ ガス圧 ０．２ Ｐａ マイクロ波パワー １０００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ２００ Ｗ（８００ ｋＨ
ｚ） ウェハ載置電極温度 ０ ℃（アルコール系冷
媒使用） このエッチングにより、図８に示されるように、コンタ
クト・ホール２５が途中まで形成された。本実施例で
は、このエッチング前にＳｉＯＮ反射防止膜２３へは特
にイオン注入を行っていないが、上述のエッチング条件
がＳｉＯ2 ／Ｓｉ間の選択比の余り高くない条件である
ため、エッジのテーパー化はほとんど観察されなかっ
た。This wafer is loaded with a magnetic field microwave plasma
Set it in the etching equipment, and as an example, S under the following conditions
iON antireflection film 23 and SiO 2 interlayer insulating film 22
About 95% of the film thickness was etched. CHF 3 flow rate 45 SCCM CH 2 F 2 flow rate 5 SCCM Gas pressure 0.2 Pa Microwave power 1000 W (2.45 GH
z) RF bias power 200 W (800 kHz)
z) Wafer mounting electrode temperature 0 ° C. (using alcohol-based coolant) By this etching, as shown in FIG. 8, a contact hole 25 was formed halfway. In this embodiment, ion implantation is not particularly performed on the SiON antireflection film 23 before this etching, but since the etching conditions described above are conditions in which the selection ratio between SiO 2 / Si is not too high, the edge taper Almost no conversion was observed.
【００５０】次に、図９に示されるように、上記レジス
ト・マスク２４をアッシングした。続いて、一例として
イオン加速エネルギー２０ｋｅＶ、ドーズ量５×１０17
／ｃｍ2 の条件でＯ2 + をイオン注入し、上記ＳｉＯＮ
反射防止膜２３を改質層２６に変化させた。この改質層
２６の組成は、ＳｉＯ2 により近づいた。Next, as shown in FIG. 9, the resist mask 24 was ashed. Then, as an example, the ion acceleration energy is 20 keV and the dose is 5 × 10 17.
/ Under the conditions of cm 2 O 2 + ions are implanted, the SiON
The antireflection film 23 was changed to the modified layer 26. The composition of the modified layer 26 was closer to that of SiO 2 .
【００５１】さらに、一例として下記の条件で上記改質
層２６とＳｉＯ2 層間絶縁膜２２の残余部の全面エッチ
バックを行った。 ＣＨＦ3 流量 ４０ ＳＣＣＭ ＣＨ2 Ｆ2 流量 １０ ＳＣＣＭ ガス圧 ０．２ Ｐａ マイクロ波パワー １０００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー １８０ Ｗ（８００ ｋＨ
ｚ） ウェハ載置電極温度 ０ ℃（アルコール系冷
媒使用） この条件は、先のエッチング条件に比べてＣＨ2 Ｆ2 の
流量比が高い分、ＳｉＯ2 ／Ｓｉ間の選択比を向上させ
たものである。しかし、上述のイオン注入により形成さ
れた改質層２６の組成がＳｉＯ2 に近づいているため、
改質層２６とＳｉＯ2 層間絶縁膜２２の残余部とはほぼ
等しい速度で速やかにエッチングされた。この結果、図
１０に示されるように、異方性形状を有するコンタクト
・ホール２５が完成した。また、当然のことながら、下
地のＳｉ基板２１に対しても高い選択比が確保された。Further, as an example, the entire surface of the remaining portion of the modified layer 26 and the SiO 2 interlayer insulating film 22 was etched back under the following conditions. CHF 3 flow rate 40 SCCM CH 2 F 2 flow rate 10 SCCM Gas pressure 0.2 Pa Microwave power 1000 W (2.45 GH
z) RF bias power 180 W (800 kHz)
z) Wafer mounting electrode temperature 0 ° C. (using alcohol-based coolant) Under these conditions, the selection ratio between SiO 2 and Si is improved because the CH 2 F 2 flow rate ratio is higher than the previous etching conditions. Is. However, since the composition of the modified layer 26 formed by the above-described ion implantation approaches SiO 2 ,
The modified layer 26 and the rest of the SiO 2 interlayer insulating film 22 were rapidly etched at almost the same rate. As a result, as shown in FIG. 10, the contact hole 25 having an anisotropic shape was completed. Further, as a matter of course, a high selection ratio was secured also for the underlying Si substrate 21.
【００５２】以上、本発明を６例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。すなわち、イオン注入に用いるドーパン
ト、イオン注入条件、サンプル・ウェハの構成、使用す
るエッチング装置、エッチング条件等の詳細が適宜変更
可能であることは言うまでもない。Although the present invention has been described based on the six examples, the present invention is not limited to these examples. That is, it goes without saying that the details of the dopant used for ion implantation, the ion implantation conditions, the configuration of the sample wafer, the etching apparatus used, the etching conditions, etc. can be changed as appropriate.
【００５３】[0053]
【発明の効果】以上の説明からも明らかなように、本発
明によればエッチングに先立ってイオン注入によりＳｉ
ＯＮ系材料膜を改質することにより、この材料膜の選択
除去を良好に行うことができる。これにより、表面がＳ
ｉＯＮ系の反射防止膜に被覆されているような材料膜に
ついても、良好な異方性加工が実現できる。As is apparent from the above description, according to the present invention, Si is formed by ion implantation prior to etching.
By modifying the ON-based material film, the selective removal of this material film can be favorably performed. As a result, the surface is S
Good anisotropic processing can be realized even for a material film covered with an iON-based antireflection film.
【００５４】このＳｉＯＮ系材料膜の反射防止膜として
の効果は、特にエキシマ・レーザ・リソグラフィにおい
て重要である。したがって本発明は、ＳｉＯＮ系材料膜
の加工特性の改善を通じて、次世代以降の微細加工の精
度や信頼性を高める上で大きな貢献をなすものである。The effect of this SiON-based material film as an antireflection film is particularly important in excimer laser lithography. Therefore, the present invention makes a great contribution to improving the precision and reliability of the fine processing in the next and subsequent generations by improving the processing characteristics of the SiON-based material film.
【図１】本発明を適用したポリサイド・ゲート電極加工
において、エッチング前のイオン注入によりＳｉＯＮ反
射防止膜の露出部を改質層に変化させた状態を示す模式
的断面図である。FIG. 1 is a schematic cross-sectional view showing a state in which an exposed portion of a SiON antireflection film is changed to a modified layer by ion implantation before etching in processing a polycide gate electrode to which the present invention is applied.
【図２】図１の改質層とＷ−ポリサイド膜とが選択的に
エッチングされた状態を示す模式的断面図である。FIG. 2 is a schematic cross-sectional view showing a state in which the modified layer and the W-polycide film of FIG. 1 are selectively etched.
【図３】本発明を適用したＡｌ系配線加工において、エ
ッチング前のイオン注入によりＳｉＯＮ反射防止膜の露
出部を改質層に変化させた状態を示す模式的断面図であ
る。FIG. 3 is a schematic cross-sectional view showing a state in which an exposed portion of a SiON antireflection film is changed to a modified layer by ion implantation before etching in Al-based wiring processing to which the present invention is applied.
【図４】図３の改質層とＡｌ−１％Ｓｉ膜とバリヤメタ
ルとが異方的にエッチングされた状態を示す模式的断面
図である。FIG. 4 is a schematic cross-sectional view showing a state where the modified layer, the Al-1% Si film, and the barrier metal in FIG. 3 are anisotropically etched.
【図５】図４のレジスト・マスクがアッシングされ、か
つイオン注入によりＳｉＯＮ反射防止膜の露出部が改質
層に変化された状態を示す模式的断面図である。FIG. 5 is a schematic cross-sectional view showing a state in which the resist mask of FIG. 4 is ashed, and the exposed portion of the SiON antireflection film is changed to a modified layer by ion implantation.
【図６】図５の改質層が除去された状態を示す模式的断
面図である。6 is a schematic cross-sectional view showing a state where the modified layer of FIG. 5 is removed.
【図７】本発明を適用したコンタクト・ホール加工にお
いて、エッチング前のサンプル・ウェハの状態を示す模
式的断面図である。FIG. 7 is a schematic cross-sectional view showing a state of a sample wafer before etching in processing a contact hole to which the present invention is applied.
【図８】図７のＳｉＯＮ反射防止膜とＳｉＯ2 層間絶縁
膜がエッチングされ、コンタクト・ホールが途中まで開
口された状態を示す模式的断面図である。8 is a schematic cross-sectional view showing a state in which the SiON antireflection film and the SiO 2 interlayer insulating film of FIG. 7 are etched and a contact hole is opened halfway.
【図９】図８のレジスト・マスクがアッシングされ、か
つイオン注入によりＳｉＯＮ反射防止膜の露出部が改質
層に変化された状態を示す模式的断面図である。FIG. 9 is a schematic cross-sectional view showing a state in which the resist mask of FIG. 8 is ashed and the exposed portion of the SiON antireflection film is changed to a modified layer by ion implantation.
【図１０】図９の改質層とＳｉＯ2 層間絶縁膜の残余部
とが全面エッチバックされた状態を示す模式的断面図で
ある。FIG. 10 is a schematic cross-sectional view showing a state where the modified layer and the remaining portion of the SiO 2 interlayer insulating film of FIG. 9 are entirely etched back.
【図１１】従来のポリサイド・ゲート電極加工における
エッチング前のウェハの状態を示す模式的断面図であ
る。FIG. 11 is a schematic cross-sectional view showing a state of a wafer before etching in conventional polycide gate electrode processing.
【図１２】図１１のＳｉＯＮ反射防止膜およびＷ−ポリ
サイド膜のエッチング中に、ＳｉＯＮ反射防止膜のエッ
ジがテーパー化した状態を示す模式的断面図である。12 is a schematic cross-sectional view showing a state in which the edges of the SiON antireflection film are tapered during the etching of the SiON antireflection film and the W-polycide film of FIG.
【図１３】図１２のＷ−ポリサイド膜にアンダカットが
生じた状態を示す模式的断面図である。13 is a schematic cross-sectional view showing a state where an undercut has occurred in the W-polycide film of FIG.
【図１４】従来のＡｌ系配線加工において、ＳｉＯＮ反
射防止膜のエッジがテーパー化し、Ａｌ−１％Ｓｉ膜に
アンダカットが生じた状態を示す模式的断面図である。FIG. 14 is a schematic cross-sectional view showing a state where an edge of the SiON antireflection film is tapered and an undercut is generated in the Al-1% Si film in the conventional Al-based wiring processing.
１，２１ ・・・Ｓｉ基板 ５ ・・・Ｗ−ポリサイド膜 ５ａ ・・・ゲート電極 ６，１６，２３・・・ＳｉＯＮ反射防止膜 ７，１７，２４・・・レジスト・マスク ８，１８，２６・・・改質層 １１，２２ ・・・ＳｉＯ2 層間絶縁膜 １５ ・・・Ａｌ−１％Ｓｉ膜 ２５ ・・・コンタクト・ホール1, 21 ... Si substrate 5 ... W-polycide film 5a ... Gate electrode 6, 16, 23 ... SiON antireflection film 7, 17, 24 ... Resist mask 8, 18, 26・ ・ ・ Modified layer 11,22 ・ ・ ・ SiO 2 interlayer insulating film 15 ・ ・ ・ Al-1% Si film 25 ・ ・ ・ Contact hole
Claims (7)
施した後、これをエッチングすることを特徴とするドラ
イエッチング方法。1. A dry etching method, which comprises etching a SiON-based material film after predetermined ion implantation.
ントを用いることを特徴とする請求項１記載のドライエ
ッチング方法。2. The dry etching method according to claim 1, wherein a dopant of an inert gas is used for the ion implantation.
し得るドーパントを用いることを特徴とする請求項１記
載のドライエッチング方法。3. The dry etching method according to claim 1, wherein a dopant capable of capturing an oxygen-based active species is used for the ion implantation.
素系ドーパント、窒素系ドーパント、イオウ系ドーパン
トの少なくともいずれかであることを特徴とする請求項
３記載のドライエッチング方法。4. The dry etching method according to claim 3, wherein the dopant is at least one of a hydrogen-based dopant, a carbon-based dopant, a nitrogen-based dopant, and a sulfur-based dopant.
トを用い、これによりエッチング前の前記ＳｉＯＮ系材
料膜の組成をシリコン系材料膜に近づけることを特徴と
する請求項１記載のドライエッチング方法。5. The dry etching method according to claim 1, wherein a silicon-based dopant is used for the ion implantation, and thereby the composition of the SiON-based material film before etching is brought close to that of the silicon-based material film.
用い、これによりエッチング前の前記ＳｉＯＮ系材料膜
の組成を酸化シリコン系材料膜に近づけることを特徴と
する請求項１記載のドライエッチング方法。6. The dry etching method according to claim 1, wherein an oxygen-based dopant is used for the ion implantation, and thereby the composition of the SiON-based material film before etching is brought close to that of the silicon oxide-based material film.
材料膜のための反射防止膜であることを特徴とする請求
項１ないし請求項６のいずれか１項に記載のドライエッ
チング方法。7. The dry etching method according to claim 1, wherein the SiON-based material film is an antireflection film for the material film on the base side thereof.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30436593A JP3279016B2 (en) | 1993-12-03 | 1993-12-03 | Dry etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30436593A JP3279016B2 (en) | 1993-12-03 | 1993-12-03 | Dry etching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07161689A true JPH07161689A (en) | 1995-06-23 |
| JP3279016B2 JP3279016B2 (en) | 2002-04-30 |
Family
ID=17932149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30436593A Expired - Fee Related JP3279016B2 (en) | 1993-12-03 | 1993-12-03 | Dry etching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3279016B2 (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997048127A1 (en) * | 1996-06-13 | 1997-12-18 | France Telecom | METHOD FOR ENGRAVING THE GATE IN MOS TECHNOLOGY USING A SiON BASED HARD MASK |
| KR100498605B1 (en) * | 2000-12-28 | 2005-07-01 | 주식회사 하이닉스반도체 | A method for forming inner cylinder capacitor in semiconductor device |
| KR100513568B1 (en) * | 1996-11-04 | 2005-11-28 | 어플라이드 머티어리얼스, 인코포레이티드 | Method and apparatus for improving accuracy in photolithographic processing of substrates |
| WO2006070553A1 (en) * | 2004-12-28 | 2006-07-06 | Tokyo Electron Limited | Method for manufacturing semiconductor device |
| KR100712486B1 (en) * | 2000-09-09 | 2007-04-30 | 삼성전자주식회사 | Control method of etching selectivity using ion implantation |
| FR3000599A1 (en) * | 2012-12-28 | 2014-07-04 | Commissariat Energie Atomique | METHOD FOR MAKING PATTERNS IN AN ANTI-REFLECTIVE THIN LAYER |
| US9252393B2 (en) | 2013-11-15 | 2016-02-02 | Samsung Display Co., Ltd. | Flexible display apparatus including a thin-film encapsulating layer and a manufacturing method thereof |
| WO2020138092A1 (en) * | 2018-12-28 | 2020-07-02 | 日産化学株式会社 | Method for improving etching resistance of resist underlayer film by pretreatment using hydrogen gas |
-
1993
- 1993-12-03 JP JP30436593A patent/JP3279016B2/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2749973A1 (en) * | 1996-06-13 | 1997-12-19 | France Telecom | PROCESS FOR ETCHING THE GRID IN MOS TECHNOLOGY USING A SION-BASED HARD MASK |
| WO1997048127A1 (en) * | 1996-06-13 | 1997-12-18 | France Telecom | METHOD FOR ENGRAVING THE GATE IN MOS TECHNOLOGY USING A SiON BASED HARD MASK |
| KR100513568B1 (en) * | 1996-11-04 | 2005-11-28 | 어플라이드 머티어리얼스, 인코포레이티드 | Method and apparatus for improving accuracy in photolithographic processing of substrates |
| KR100712486B1 (en) * | 2000-09-09 | 2007-04-30 | 삼성전자주식회사 | Control method of etching selectivity using ion implantation |
| KR100498605B1 (en) * | 2000-12-28 | 2005-07-01 | 주식회사 하이닉스반도체 | A method for forming inner cylinder capacitor in semiconductor device |
| WO2006070553A1 (en) * | 2004-12-28 | 2006-07-06 | Tokyo Electron Limited | Method for manufacturing semiconductor device |
| JP2006186244A (en) * | 2004-12-28 | 2006-07-13 | Tokyo Electron Ltd | Manufacturing method of semiconductor device |
| US7897498B2 (en) | 2004-12-28 | 2011-03-01 | Tokyo Electron Limited | Method for manufacturing semiconductor device |
| FR3000599A1 (en) * | 2012-12-28 | 2014-07-04 | Commissariat Energie Atomique | METHOD FOR MAKING PATTERNS IN AN ANTI-REFLECTIVE THIN LAYER |
| EP2752868A1 (en) * | 2012-12-28 | 2014-07-09 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method for producing patterns in an anti-reflective thin layer |
| US9048011B2 (en) | 2012-12-28 | 2015-06-02 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method of obtaining patters in an antireflective layer |
| US9252393B2 (en) | 2013-11-15 | 2016-02-02 | Samsung Display Co., Ltd. | Flexible display apparatus including a thin-film encapsulating layer and a manufacturing method thereof |
| WO2020138092A1 (en) * | 2018-12-28 | 2020-07-02 | 日産化学株式会社 | Method for improving etching resistance of resist underlayer film by pretreatment using hydrogen gas |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3279016B2 (en) | 2002-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5183850B2 (en) | Method for stripping a photoresist from a semiconductor wafer having a layer of an organosilicate dielectric | |
| US11031246B2 (en) | EUV pattern transfer with ion implantation and reduced impact of resist residue | |
| KR100272644B1 (en) | Dry etching method | |
| JPH06140396A (en) | Semiconductor device and manufacture thereof | |
| JPH09148314A (en) | Etching process of silicified titanium | |
| KR20030066673A (en) | Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures | |
| US20050181604A1 (en) | Method for structuring metal by means of a carbon mask | |
| KR100925029B1 (en) | Method for manufacturing semiconductor device | |
| JP4201646B2 (en) | Manufacturing method of semiconductor device | |
| JP3318801B2 (en) | Dry etching method | |
| JP3279016B2 (en) | Dry etching method | |
| JP3326663B2 (en) | Method for manufacturing semiconductor device | |
| US5827436A (en) | Method for etching aluminum metal films | |
| JP3700231B2 (en) | Method for forming connection hole | |
| JP3277414B2 (en) | Dry etching method | |
| JPH0794467A (en) | Dry etching method | |
| JPH07106308A (en) | Dry etching method | |
| JPH11145144A (en) | Method for forming conductive layer | |
| KR100282416B1 (en) | Method for fabricating semiconductor device | |
| JPH07263406A (en) | Method of manufacturing semiconductor device | |
| JP3289480B2 (en) | Method for manufacturing semiconductor device | |
| EP1348233A1 (en) | Method of dry etching an antireflection coating in semiconductor devices | |
| JP2001332510A (en) | Semiconductor and its manufacturing method | |
| JP3344027B2 (en) | Dry etching method | |
| KR100634258B1 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020122 |
|
| LAPS | Cancellation because of no payment of annual fees |