JPH07161568A - 積層コンデンサアレイ - Google Patents
積層コンデンサアレイInfo
- Publication number
- JPH07161568A JPH07161568A JP30812893A JP30812893A JPH07161568A JP H07161568 A JPH07161568 A JP H07161568A JP 30812893 A JP30812893 A JP 30812893A JP 30812893 A JP30812893 A JP 30812893A JP H07161568 A JPH07161568 A JP H07161568A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer capacitor
- dielectric sheet
- holes
- capacitor array
- internal electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Ceramic Capacitors (AREA)
Abstract
素子間の容量結合性のクロストークを減少させる。 【構成】 積層コンデンサアレイを構成する各電極間の
誘電体シートに導電体が充填されたスルーホールを形成
し、スルーホールに充填された導電体を電気的に接続す
ることによりコンデンサ素子間の靜電遮蔽を行う。電気
的接続はコンデンサ素子の外部あるいは内部に形成した
導電層によって行う。
Description
プ中に少なくとも2以上の積層コンデンサが形成された
複合セラミックチップコンデンサに係るものである。
の装置の小型軽量化が急速に進んでいる。特に、カメラ
一体型VTR、携帯電話器、ノート型パーソナルコンピ
ュータ、パームトップ型コンピュータ等携帯することを
目的とする電子装置においては小型軽量化の速度が著し
い。このような電子装置の小型軽量化が進められる中で
使用される各種電子部品の小型軽量化が進められるとと
もに、電子部品を実装する手段も従来のプリント基板に
設けられたスルーホールに使用される電子部品のピンを
挿入し半田付けするものから、プリント基板上に設けら
れた導電パターンのランドに電子部品を載置・半田付け
する表面実装技術(Surface Mounting Technology=S
MT)へと変化している。
表面実装部品(Surface Mounting Device=SMD)と
総称され、半導体部品はもちろんのことコンデンサ、抵
抗器、インダクタ、フィルタ等があり中でも特に小型の
部品であるコンデンサ及び抵抗器はチップ部品と呼ばれ
ている。これらのセラミックチップ部品には回路素子、
例えばコンデンサ,抵抗器,インダクタが1個ではなく
複数内蔵された積層コンデンサアレイ,抵抗アレイと呼
ばれる複合チップ部品があり、セラミックチップコンデ
ンサを複数内蔵した積層コンデンサアレイは複合チップ
部品の代表的なものである。
を説明するために積層コンデンサ素子を4個組み合わせ
た4枚の誘電体層からなる積層コンデンサアレイを示
す。この積層コンデンサアレイは長方形状を有する第1
の誘電体シート1,第2の誘電体シート2,第3の誘電
体シート3及び第4の誘電体シート4がこの順に積層さ
れることにより構成されている。なお、この図において
(b)、(d)、(f)及び(h)に示されたのは、
(a),(c),(e),(g)の誘電体シートを各々
b−b線、d−d線、f−f線及びh−h線で切断した
断面図である。
方向に延在し、長辺の一方のみに接する導電性の材料か
らなる4個の内部電極5・・・が(g)及び(h)に示
すように形成され、第2の誘電体シート2上には長方形
の短辺方向に延在し、長辺のもう一方の辺のみに接する
導電性の材料からなる4個の内部電極6・・・が(e)
及び(f)に示すように形成され、第3の誘電体シート
3上には第1の誘電体シート1と同様に長方形の短辺方
向に延在し、長辺の一方のみに接する導電性の材料から
なる4個の内部電極7・・・が(c)及び(d)に示す
ように形成され、このように積層された誘電体シート3
の上側の面の上に内部電極が形成されていない(a)及
び(b)に示す誘電体シート4が積層されている。
ンサアレイの外観形状を、(j)にj−j線で切断した
断面を示す。内部電極5及び7には、積層コンデンサア
レイを構成する各積層コンデンサを外部のプリント回路
パターンと接続するために印刷等の手段により4個の端
子電極8・・・が取り付けられており、内部電極6に
は、積層コンデンサアレイを構成する各積層コンデンサ
を外部のプリント回路パターンと接続するために印刷等
の手段により4個の端子電極9・・・が取り付けられて
いる。これらの端子電極8及び9は取り付け面である上
下面の一部に延長されている。なお、(k)に示したの
はこの積層コンデンサアレイの電気的な接続図である。
また、積層する誘電体シートの数及び内部に形成される
積層コンデンサ素子の数は必要に応じて適宜選択され
る。
ンサアレイの内部に形成された積層コンデンサ素子相互
の間隔は小さい。そればかりでなく、積層コンデンサ素
子同士が誘電体を介して隣接しているため、隣接する積
層コンデンサ素子の間で容量性の結合が生じることがあ
る。この容量性の結合は回路の使用周波数が低い場合に
はそれほど重大な結果をもたらさないが、携帯用電話器
のように使用周波数が数100MHzを越えるような回路
においては隣接する積層コンデンサを通る信号間にクロ
ストークが発生し、信号対雑音比の低下あるいは最悪の
場合は搭載機器の誤動作という重大な障害を引き起こす
ことがある。
になされたものであり、各積層コンデンサ素子間の容量
結合性のクロストークを減少させることを目的としてい
る。そのために、本願発明においては、積層コンデンサ
アレイを構成する各積層コンデンサ素子の間に遮蔽電極
を形成した。この遮蔽電極により積層コンデンサアレイ
を構成する各積層コンデンサ素子の間が静電遮蔽され、
容量性の結合が減少し、隣接する積層コンデンサを通る
信号間のクロストークが減少する。
示した従来の積層コンデンサアレイと同様に積層コンデ
ンサを4個組み合わせた本発明に係る4層の誘電体から
なる積層コンデンサアレイの第1の実施例を示す。この
積層コンデンサアレイは長方形状を有する第1の誘電体
シート11,第2の誘電体シート12,第3の誘電体シ
ート13及び第4の誘電体シート14がこの順に積層さ
れることにより構成されている。なお、この図において
(b)、(d)、(f)及び(h)に示されたのは、
(a),(c),(e),(g)の誘電体シートを各々
b−b線、d−d線、f−f線及びh−h線で切断した
断面図である。
辺方向に延在し、長辺の一方のみに接する導電性の材料
からなる4個の内部電極15・・・が(g)に示すよう
に形成されており、内部電極15の間に第1の誘電体シ
ート11を貫通する3個のスルーホール20・・が形成
され、このスルーホール20・・に導電体23・・が
(h)に示すように充填されている。
辺方向に延在し、長辺のもう一方の辺のみに接する導電
性の材料からなる4個の内部電極16・・・が(e)に
示すように形成されており、4個の内部電極16・・・
同士の間には第2の誘電体シート12を貫通する3個の
スルーホール21・・が形成され、このスルーホール2
1・・に導電体24・・が(f)に示すように充填され
ている。
体シート11と同様に長方形の長辺の一方の辺のみに接
する導電性の材料からなる4個の内部電極17・・・が
(c)に示すように形成されており、内部電極17・・
・同士の間には第3の誘電体シート13を貫通する3個
のスルーホール22・・が形成され、このスルーホール
22・・に導電体25・・が(d)に示すように充填さ
れている。
・・が形成された側と反対側の面には導電層26が形成
されており、この導電層26はスルーホール20・・に
充填された導電体23・・と電気的に接続されている。
また、このように積層された誘電体シート13の上側の
面の上に内部電極が形成されていない(a)に示した誘
電体シート14が積層されている。
ンサアレイの外観形状を、(j)にj−j線で切断した
断面を示す。内部電極15・・・及び17・・・には、
積層コンデンサアレイを構成する各積層コンデンサを外
部のプリント回路パターンと接続するために印刷等の手
段により4個の端子電極18・・・が接続されており、
内部電極16・・・には、積層コンデンサアレイを構成
する各積層コンデンサを外部のプリント回路パターンと
接続するために印刷等の手段により4個の端子電極19
・・・が接続されている。これらの端子電極18・・・
及び19・・・は取り付け面である上下面の一部に延長
されているが、この延長部分は必ずしも必要なものでは
ない。なお、(m)に示したのはこの積層コンデンサア
レイの電気的な接続図である。
・・に充填された導電体は電気的に接続されて、3個の
導電体23・・・を構成し、全体が第1の誘電体シート
11に形成された導電層26に電気的に接続され、この
導電層26を接地するために印刷等の手段により端子電
極28,28が取り付けられている。この端子電極2
8,28が1個であってもよいことは無論のことであ
る。この端子電極28は取り付け面である上下面の一部
に延長されているが、この延長部分は必ずしも必要なも
のではない。。このように導電層26を接地することに
より各積層コンデンサ間の靜電遮蔽が行われ、この靜電
遮蔽により従来の積層コンデンサアレイにおいて問題で
あったクロストークが防止される。
層コンデンサアレイの下部にプリント基板の導電パター
ンが存在している場合には、導電層26との短絡が起こ
り得る。その対策として(k)に示したように誘電体層
11の下にもう1層の誘電体層29を設け、この誘電体
層28に導電層を形成する。このようにすることにより
本発明の積層コンデンサアレイの下部にプリント基板の
導電パターンを配置することが可能であるから、回路の
集積度を高めることができる。
は靜電遮蔽が不十分な場合には、(l)に示したように
最下層の誘電体11及び最上層の誘電体14にもスルー
ホール及び導電体を形成することにより、より完全な靜
電遮蔽を得ることができる。
なる形態の従来例の積層コンデンサアレイであり、図1
に示した積層コンデンサアレイの各積層コンデンサ素子
は相互に分離され独立しているのに対し、図3に示した
積層コンデンサアレイの各積層コンデンサ素子は一方の
電極が共通電極となっている。この積層コンデンサアレ
イも図1のものと同様に長方形状を有する第1の誘電体
シート31,第2の誘電体シート32,第3の誘電体シ
ート33及び第4の誘電体シート34がこの順に積層さ
れることにより構成されている。なお、この図において
(b)、(d)、(f)及び(h)に示されたのは、
(a),(c),(e),(g)の誘電体シートを各々
b−b線、d−d線、f−f線及びh−h線で切断した
断面図である。
辺方向に延在し、長辺の一方のみに接する導電性の材料
からなる4個の内部電極35・・・が(g)及び(h)
に示すように形成され、第2の誘電体シート32上には
長方形の長辺方向に延在し、両短辺のみに接する導電性
の材料からなる1個の内部電極36が(e)及び(f)
に示すように形成され、第3の誘電体シート33上には
第1の誘電体シート31と同様に長方形の短辺方向に延
在し、長辺の一方のみに接する導電性の材料からなる4
個の内部電極37・・・が(c)及び(d)に示すよう
に形成され、このように積層された誘電体シート33の
上側の面の上に内部電極が形成されていない(a)及び
(b)に示した誘電体シート34が積層されている。
ンサアレイの外観形状を、(j)にj−j線で切断した
断面を示す。内部電極35及び37には積層コンデンサ
アレイを構成する各積層コンデンサを外部のプリント回
路パターンと接続するために印刷等の手段により4個の
端子電極38・・・が取り付けられており、内部電極3
6には積層コンデンサアレイを構成する各積層コンデン
サを外部のプリント回路パターンと接続するために印刷
等の手段により2個の端子電極39が取り付けられてい
る。これらの端子電極38及び39は取り付け面である
上下面の一部に延長されている。なお、(k)に示した
のはこの積層コンデンサアレイの電気的な接続図であ
る。
レイの場合も図1に示したものと同様、内部に形成され
た積層コンデンサ素子相互の間隔は小さい。そればかり
でなく、積層コンデンサ素子同士が誘電体を介して隣接
しているため、隣接する積層コンデンサ素子の間で容量
性の結合が生じる結果、信号間のクロストーク、信号対
雑音比の低下あるいは最悪の場合は搭載機器の誤動作と
いう重大な障害を引き起こすことがある。
明を適用した実施例を図4に示す。この積層コンデンサ
アレイは図3に示した従来の積層コンデンサアレイと同
様に4層の誘電体からなる積層コンデンサを4個組み合
わせて構成されている。この積層コンデンサアレイは長
方形状を有する第1の誘電体シート41,第2の誘電体
シート42,第3の誘電体シート43及び第4の誘電体
シート44がこの順に積層されることにより構成されて
いる。なお、この図において(b)、(d)、(f)及
び(h)に示されたのは、(a),(c),(e),
(g)の誘電体シートを各々b−b線、d−d線、f−
f線及びh−h線で切断した断面図である。
辺方向に延在し、長辺の一方のみに接する導電性の材料
からなる4個の内部電極45・・・が(g)及び(h)
に示すように形成されている。
辺方向に延在し、両短辺のみに接する導電性の材料から
なる内部電極46が(e)に示すように形成されてお
り、この第2の誘電体シート42には誘電体シート42
を貫通する3個のスルーホール48・・が形成され、こ
のスルーホール48・・に導電体50が(f)に示すよ
うに充填されている。
体シート41と同様に長方形の長辺の一方の辺のみに接
する導電性の材料からなる4個の内部電極47・・・が
(c)に示すように形成されており、内部電極47・・
・同士の間には第3の誘電体シート43を貫通する3個
のスルーホール49・・が形成され、このスルーホール
49・・に導電体51・・が(d)に示すように充填さ
れている。
43の上側の面の上に内部電極が形成されていない
(a)及び(b)に示した誘電体シート44が積層され
ている。
ンサアレイの外観形状を、(j)にj−j線で切断した
断面を示す。内部電極45及び47には積層コンデンサ
アレイを構成する各積層コンデンサを外部のプリント回
路パターンと接続するために印刷等の手段により4個の
端子電極53・・・が取り付られており、内部電極46
には積層コンデンサアレイを構成する各積層コンデンサ
を外部のプリント回路パターンと接続するために印刷等
の手段により2個の端子電極54,54が取り付けられ
ている。なお、これらの端子電極54,54が1個であ
ってもよいことは無論のことである。また、これらの端
子電極53・・・及び54,54は取り付け面である上
下面の一部に延長されているが、この延長部分は必ずし
も必要なものではない。
50・・とスルーホール49・・に充填された導電体5
1・・とは一体になって3個の導電体52・・を構成
し、さらに内部電極46と電気的に接続されている。な
お、(m)に示したのはこの積層コンデンサアレイの電
気的な接続図である。端子電極54,54を接地して導
電層46及び導電体52・・・を接地することにより各
積層コンデンサ間の靜電遮蔽が行われる。
(k)に示した変形実施例は内部電極45・・・,4
6,47・・・の配置関係を変更したものであり、2枚
の内部電極46,46’の間に内部電極45・・・が配
置されている。また、内部電極の間にのみ導電体を形成
したのでは靜電遮蔽が不十分な場合には、(l)に示し
たように最下層の誘電体41及び最上層の誘電体44に
もスルーホールを形成して導電体55・・を充填するこ
とにより、より完全な靜電遮蔽を得ることができる。
及び図4に示した実施例の積層コンデンサアレイの内部
電極及び取り出し電極は長方形の一方の長辺のみに接し
ており、もう一方の長辺には接していないため積層コン
デンサは長辺方向に配列されているだけである。しか
し、実際に用いられている積層コンデンサアレイはもう
一方の長辺にもさらにもう1組の内部電極及び取り出し
電極が接している。このような構成を有する積層コンデ
ンサアレイに対しても図4に示した導電体によって靜電
遮蔽を行うことが可能である。
イの両長辺に配置された積層コンデンサの間にも靜電遮
蔽を行う導電体を配置したさらに改良された積層コンデ
ンサアレイの実施例を図5に示す。
実施例の積層コンデンサアレイと同様に4層の誘電体か
ら構成されているが、図4に示した実施例の積層コンデ
ンサアレイと異なり、かく長辺に各々4個の積層コンデ
ンサ配置し、計8個の積層コンデンサを組み合わせるこ
とによって構成されている。この積層コンデンサアレイ
は長方形状を有する第1の誘電体シート61,第2の誘
電体シート62,第3の誘電体シート63及び第4の誘
電体シート64がこの順に積層されることにより構成さ
れている。なお、この図において(b)、(d)、
(f)及び(h)に示されたのは、(a),(c),
(e),(g)の誘電体シートを各々b−b線、d−d
線、f−f線及びh−h線で切断した断面図である。
辺方向に延在し一方の長辺のみに接する導電性の材料か
らなる4個の内部電極65・・・及び長方形の短辺方向
に延在し他方の長辺のみに接する導電性の材料からなる
4個の内部電極65’・・・が(g)に示すように形成
されている。また、内部電極65同士の間には第1の誘
電体シート61を貫通する3個のスルーホール70・・
が形成され、内部電極65’同士の間には第1の誘電体
シート61を貫通する3個のスルーホール70’・・が
形成され、内部電極65・・・と内部電極65’・・・
との間にはスルーホール70”が形成されている。これ
らのスルーホールは一体のものとして形成されており、
(h)に示すようにスルーホール70・・、70’・・
及び70”に導電体73が充填されている。
辺方向に延在し、両短辺のみに接する導電性の材料から
なる内部電極66が(e)に示すように形成されてお
り、この第2の誘電体シート62には第1の誘電体シー
ト61に形成されたスルーホール70・・、70’・・
及び70”に各々対応する位置に第2の誘電体シート6
2を貫通するスルーホール71・・、71’・・及び7
1”が形成されている。これらのスルーホールは一体の
ものとして形成されており、(f)に示すようにスルー
ホール71・・、71’・・及び71”に導電体74が
充填されている。
体シート61と同様に長方形の短辺方向に延在し一方の
長辺のみに接する導電性の材料からなる4個の内部電極
67・・・及び長方形の短辺方向に延在し他方の長辺の
みに接する導電性の材料からなる4個の内部電極67’
・・・が(g)に示すように形成されている。また、内
部電極67同士の間には第3の誘電体シート63を貫通
する3個のスルーホール72・・が形成され、内部電極
67’同士の間には第3の誘電体シート63を貫通する
3個のスルーホール72’・・が形成され、内部電極6
7・・・と内部電極67’・・・との間にはスルーホー
ル72”が形成されている。これらのスルーホールは一
体のものとして形成されており、(h)に示すようにス
ルーホール72・・、72’・・及び72”に導電体7
5が充填されている。
63の上側の面の上に内部電極が形成されていない
(a)及び(b)に示した誘電体シート64が積層され
ている。
ンサアレイの外観形状を、(j)にj−j線で切断した
断面を示す。内部電極65及び67には積層コンデンサ
アレイを構成する各積層コンデンサを外部のプリント回
路パターンと接続するために印刷等の手段により4個の
端子電極69・・・が取り付られており、内部電極6
5’及び67’には積層コンデンサアレイを構成する各
積層コンデンサを外部のプリント回路パターンと接続す
るために印刷等の手段により4個の端子電極69’・・
・が取り付られており、内部電極66には積層コンデン
サアレイを構成する各積層コンデンサを外部のプリント
回路パターンと接続するために印刷等の手段により2個
の端子電極77,77’が取り付けられている。なお、
これらの端子電極77,77’が1個であってもよいこ
とは無論のことである。また、これらの端子電極69・
・・,69’・・・及び77,77’は取り付け面であ
る上下面の一部に延長されているが、この延長部分は必
ずしも必要なものではない。
3に充填された導電体74,75,76は一体になって
3個の導電体76・・を構成し、さらに内部電極66と
電気的に接続されている。なお、(m)に示したのはこ
の積層コンデンサアレイの電気的な接続図である。この
端子電極77,77’を接地して導電層66及び導電体
76・・・を接地することにより各積層コンデンサ間の
靜電遮蔽が行われる。
層コンデンサアレイの下部にプリント基板の導電パター
ンが存在している場合には、導電体76との短絡が起こ
り得る。その対策として(k)に示したように誘電体層
61の下にもう1層の誘電体層78を設ける。このよう
にすることにより本発明の積層コンデンサアレイの下部
にプリント基板の導電パターンを配置することが可能で
あるから、回路の集積度を高めることができる。(l)
に示した変形実施例は内部電極65・・・,65’・・
・,66,67・・・,67’・・・配置関係を変更し
たものであり、内部電極66,66’の間に内部電極6
5・・・,65’・・・が配置されている。また、内部
電極の間にのみ導電体を形成したのでは靜電遮蔽が不十
分な場合には、最下層の誘電体及び最上層の誘電体にも
スルーホールを形成して導電体を充填することにより、
より完全な靜電遮蔽を得ることができる。
トが長方形形状をなしているが、誘電体シートの形状は
他のどのような形状であっても本発明を実施することが
可能な形状であってもよいことは無論のことである。ま
た、複数の内部電極が接する位置は長方形の長辺以外で
あっても本発明を実施することが可能などの位置でもよ
いし、単一の内部電極が接する位置は長方形の短辺以外
であっても本発明を実施することが可能であるならばど
のような位置でもよいことは無論のことである。
においては各コンデンサ素子の間にスルーホールを形成
し、これらのスルーホールに充填された導電体によって
遮蔽体を構成したから、この遮蔽体による静電遮蔽によ
り、容量結合性のクロストークを減少させることができ
る。
体構成図及び断面図。
内部構成図、全体構成図及び断面図。
図、全体構成図及び断面図。
内部構成図、全体構成図及び断面図。
内部構成図、全体構成図及び断面図。
1,32,33,34,41,42,43,44,6
1,62,63,64 誘電体シート 5,6,7,15,16,17,35,36,37,4
5,46,46’,47,65,70,71,72 内
部電極 8,9,18,19,28,38,39,53,54,
69,77 端子電極 20,21,22,48,49,70,71,72 ス
ルーホール 23,24,25,27,50,51,52,55,7
3,74,75 導電体 23,42,76 遮蔽電極 26,27 導電層
Claims (7)
- 【請求項1】 1つの面に複数の第1の内部電極が並行
して形成された第1の誘電体シートと1つの面に前記第
1の誘電体内部電極に対応する複数の第2の内部電極が
並行して形成された第2の誘電体シートとが交互に積層
されてなり、 前記複数の第1の内部電極間の第1の誘電体シートに前
記複数の第1の内部電極に沿って延在する複数の第1の
スルーホールが形成され、 前記複数の第2の内部電極間の第2の誘電体シートに前
記複数の第2の内部電極に沿って延在する複数の第2の
スルーホールが形成され、 前記第1及び第2のスルーホールには導電体が充填さ
れ、 前記導電体が電気的に接続されている積層コンデンサア
レイ。 - 【請求項2】 前記電気的接続が積層コンデンサアレイ
の外部に形成された導電層によっておこなわれる請求項
1記載の積層コンデンサアレイ。 - 【請求項3】 前記電気的接続が積層コンデンサアレイ
の内部に形成された導電層によってなされる請求項1記
載の積層コンデンサアレイ。 - 【請求項4】 1つの面に複数の第1の内部電極が並行
して形成された第1の誘電体シートと1つの面の全面に
亘って単一の第2の内部電極が形成された第2の誘電体
シートとが交互に積層されてなり、 前記複数の第1の内部電極間の第1の誘電体シートに前
記複数の第1の内部電極に沿って延在する複数の第1の
スルーホールが形成され、 前記第2の誘電体シートの第2の内部電極間の前記第1
のスルーホールに対応する位置に複数の第2のスルーホ
ールが形成され、 前記第1及び第2のスルーホールには導電体が充填さ
れ、 前記導電体が電気的に接続された積層コンデンサアレ
イ。 - 【請求項5】 前記電気的接続が積層コンデンサアレイ
の外部に形成された導電層によっておこなわれる請求項
3記載の積層コンデンサアレイ。 - 【請求項6】 前記電気的接続が積層コンデンサアレイ
の内部に形成された導電層によっておこなわれる請求項
3記載の積層コンデンサアレイ。 - 【請求項7】 1つの面に複数の並行する第1の内部電
極が2列に配置形成された第1の誘電体シートと1つの
面の全面に亘って単一の第2の内部電極が形成された第
2の誘電体シートとが交互に積層されてなり、 前記複数の第1の内部電極間の第1の誘電体シートに前
記複数の第1の内部電極に沿って延在する第1のスルー
ホールが形成され、 前記2列に配置形成された複数の第1の内部電極間に前
記第1のスルーホールと直交して延在する第2のスルー
ホールが形成され、 前記第2の誘電体シートの前記第2の内部電極間の前記
第1のスルーホールに対応する位置に複数の第3のスル
ーホールが形成され、 前記第2の誘電体シートの前記第2のスルーホールに対
応する位置に複数の第4のスルーホールが形成され、 前記第1、第2、第3及び第4のスルーホールに導電体
が充填され、 前記導電体が電気的に接続された積層コンデンサアレ
イ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30812893A JP3328399B2 (ja) | 1993-12-08 | 1993-12-08 | 積層コンデンサアレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30812893A JP3328399B2 (ja) | 1993-12-08 | 1993-12-08 | 積層コンデンサアレイ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07161568A true JPH07161568A (ja) | 1995-06-23 |
JP3328399B2 JP3328399B2 (ja) | 2002-09-24 |
Family
ID=17977226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30812893A Expired - Lifetime JP3328399B2 (ja) | 1993-12-08 | 1993-12-08 | 積層コンデンサアレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3328399B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6292351B1 (en) | 1999-11-17 | 2001-09-18 | Tdk Corporation | Multilayer ceramic capacitor for three-dimensional mounting |
US6407906B1 (en) | 1999-12-06 | 2002-06-18 | Tdk Corporation | Multiterminal-multilayer ceramic capacitor |
EP1334542A2 (en) * | 2000-10-17 | 2003-08-13 | X2Y Attenuators, L.L.C. | Amalgam of shielding and shielded energy pathways and other elements for single or multiple circuitries with common reference node |
EP1560235A3 (de) * | 2004-01-27 | 2008-01-02 | Epcos Ag | Elektrisches Vielschichtbauelement |
US8026777B2 (en) * | 2006-03-07 | 2011-09-27 | X2Y Attenuators, Llc | Energy conditioner structures |
US9001486B2 (en) | 2005-03-01 | 2015-04-07 | X2Y Attenuators, Llc | Internally overlapped conditioners |
US9019679B2 (en) | 1997-04-08 | 2015-04-28 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US9036319B2 (en) | 1997-04-08 | 2015-05-19 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
-
1993
- 1993-12-08 JP JP30812893A patent/JP3328399B2/ja not_active Expired - Lifetime
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9019679B2 (en) | 1997-04-08 | 2015-04-28 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US9036319B2 (en) | 1997-04-08 | 2015-05-19 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
US9373592B2 (en) | 1997-04-08 | 2016-06-21 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US6292351B1 (en) | 1999-11-17 | 2001-09-18 | Tdk Corporation | Multilayer ceramic capacitor for three-dimensional mounting |
US6407906B1 (en) | 1999-12-06 | 2002-06-18 | Tdk Corporation | Multiterminal-multilayer ceramic capacitor |
EP1334542A2 (en) * | 2000-10-17 | 2003-08-13 | X2Y Attenuators, L.L.C. | Amalgam of shielding and shielded energy pathways and other elements for single or multiple circuitries with common reference node |
EP1334542A4 (en) * | 2000-10-17 | 2008-10-29 | X2Y Attenuators Llc | PROTECTION AMALGAM AND PROTECTED POWER ROADS AND OTHER CIRCUIT (S) OR SINGLE OR MULTIPLE ELEMENTS WITH A COMMON REFERENCE NODE |
EP1560235A3 (de) * | 2004-01-27 | 2008-01-02 | Epcos Ag | Elektrisches Vielschichtbauelement |
US9001486B2 (en) | 2005-03-01 | 2015-04-07 | X2Y Attenuators, Llc | Internally overlapped conditioners |
US8026777B2 (en) * | 2006-03-07 | 2011-09-27 | X2Y Attenuators, Llc | Energy conditioner structures |
Also Published As
Publication number | Publication date |
---|---|
JP3328399B2 (ja) | 2002-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100242669B1 (ko) | 적층관통형 콘덴서어레이 | |
US7974072B2 (en) | Multilayer capacitor array | |
US6661638B2 (en) | Capacitor employing both fringe and plate capacitance and method of manufacture thereof | |
US5392019A (en) | Inductance device and manufacturing process thereof | |
KR101508796B1 (ko) | 회로 기판을 위한 강화되고 국부화된 배분적인 캐패시턴스 | |
US7187071B2 (en) | Composite electronic component | |
US7411775B2 (en) | Feedthrough multilayer capacitor array | |
JP3061088B2 (ja) | ノイズフィルタ | |
US20080225463A1 (en) | Layered capacitor and mounting structure | |
JPH07161568A (ja) | 積層コンデンサアレイ | |
EP1003216A2 (en) | Multilayered ceramic structure | |
US6476695B1 (en) | High frequency module | |
JP2967449B2 (ja) | 積層型貫通コンデンサアレイ | |
US20070062726A1 (en) | Embedded capacitor device having a common coupling area | |
US7113057B2 (en) | Noise filter | |
US6004657A (en) | Laminated electronic part | |
JPH05167374A (ja) | 高周波フィルタ | |
JP2000243646A (ja) | 多連型積層セラミックコンデンサ | |
JPH098427A (ja) | コンデンサ内蔵プリント基板 | |
JP4333659B2 (ja) | フレキシブル配線基板 | |
JPH06208872A (ja) | フィルタコネクタ | |
JP3304171B2 (ja) | 積層型貫通コンデンサアレイ | |
WO2022034797A1 (ja) | 多端子積層コンデンサ | |
JPH0338813A (ja) | Lc複合部品 | |
JP2009194567A (ja) | 機能シート |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020625 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110712 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120712 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130712 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |