JPH07153923A - Semiconductor memory device - Google Patents

Abstract

PURPOSE:To provide a semiconductor memory device, which can have a large capacity with the simple structure and can sufficiently withstand the severe environment. CONSTITUTION:Many memory elements 111, 112,... are arranged in lines and columns. The memory elements 111, 112,... are constituted of single-crystal islands, which are demarcated with insulator regions 12, respectively. A conductor layer region 14 is formed at the lower part of the region 12 through a thin insulating layer. The surface part of the specified element is made an amorphous layer 16 caused by the deterioration of the crystal property by the writing of information. When the surface, on which the memory elements 111, 112,... are arranged, is scanned with a coverged particle beam, a channeling phenomenon occurs in the memory element without the amorphous layer 16. The particle beam passes through the single-crystal layer and the insulating layer 13 and reaches the conductor layer region 14, and a current is generated. When the amorphous layer 16 is present, the particle beam does not reach the conductor layer region 14, and the current is not generated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】この発明は、微小径の粒子ビーム
のチャネリング現象を利用して情報の読み出しが行われ
るようにした、特に大容量化が容易とされるようにした
半導体記憶装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device in which information is read out by utilizing the channeling phenomenon of a particle beam having a minute diameter, and in particular, a large capacity can be facilitated.

【０００２】[0002]

【従来の技術】従来、半導体記憶装置としてはシリコン
半導体素子であるＥＰ−ＲＯＭやＥＥＰＲＯＭに代表さ
れる構造が開発研究され、実用化されている。この様な
記憶装置は、例えば特公平３−１７７０７４号で示され
るように、フローティングゲートやコントロールゲート
を有する、いわゆるＭＯＳ構造を基本として構成される
もので、フローティングゲートを構成する電極中に電荷
を有するキャリアを電界を印加することにより強制注入
し、情報を書き込むようにしている。また同様に電界を
印加したまま紫外線を照射することによって、書き込ま
れている情報を消去している。2. Description of the Related Art Conventionally, as a semiconductor memory device, a structure represented by an EP-ROM or an EEPROM which is a silicon semiconductor element has been developed, researched and put into practical use. Such a memory device is based on a so-called MOS structure having a floating gate and a control gate, as shown in Japanese Patent Publication No. 3-177074, for example, and charges are stored in an electrode forming the floating gate. Information is written by forcibly injecting the existing carriers by applying an electric field. Similarly, the written information is erased by irradiating ultraviolet rays while applying the electric field.

【０００３】すなわち、この記憶装置にあってはフーテ
ィングゲートに電荷が蓄積される状態とされるとＭＯＳ
トランジスタのしきい値電圧がシフトし、ソース・ドレ
イン間の導通状態の相違を、一定電圧を印加したときの
電流の有無で判断するようにして、書き込まれた情報が
読み出されるようにしている。That is, in this memory device, when the charge is stored in the footing gate, the MOS
The threshold voltage of the transistor is shifted, and the difference in the conduction state between the source and the drain is judged by the presence or absence of a current when a constant voltage is applied, and the written information is read.

【０００４】しかし、この様に構成される半導体記憶装
置の構造にあっては、１つもしくは複数のＭＯＳトラン
ジスタを記憶エレメントの基本単位としている。このた
め、集積度を飛躍的に向上させるためには、ソースおよ
びドレインと共にゲート電極さらに配線部の全ての面積
を極限まで縮小することが要求される。しかし、ＭＯＳ
トランジスタの縮小化に伴う局所高電界領域が発生する
ようになって素子劣化が著しくなり、このため実質的に
集積度の向上は限界の状況にある。However, in the structure of the semiconductor memory device having such a structure, one or a plurality of MOS transistors are used as a basic unit of the memory element. Therefore, in order to dramatically improve the degree of integration, it is required to reduce the total area of the gate electrode and the wiring portion together with the source and the drain to the utmost limit. However, MOS
A local high electric field region is generated due to the downsizing of the transistor and the deterioration of the device becomes remarkable. Therefore, the improvement of the degree of integration is practically limited.

【０００５】そして、この様な基本単位がＭＯＳトラン
ジスタによって構成される記憶装置にあっては、このＭ
ＯＳトランジスタが複雑な構成でなるものであり、また
大きな占有面積が必要とされ、さらにその製造工程が繁
雑化されているものであるため、集積度の向上がより困
難となってきている。In a memory device in which such a basic unit is composed of MOS transistors, the M
Since the OS transistor has a complicated structure, requires a large occupied area, and is complicated in its manufacturing process, it is more difficult to improve the degree of integration.

【０００６】[0006]

【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、記憶エレメントの基本単位
が充分に単純化して且つ小型に構成することができて、
ＭＯＳトランジスタで存在するような縮小化に伴う局所
高電界の発生による劣化の問題点も存在しない、新規な
大容量記憶の可能な半導体記憶装置を提供しようとする
ものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and the basic unit of a storage element can be made sufficiently simple and small in size,
An object of the present invention is to provide a new semiconductor memory device capable of large-capacity storage, which does not have the problem of deterioration due to the generation of a local high electric field due to the reduction in size, which exists in MOS transistors.

【０００７】[0007]

【課題を解決するための手段】この発明に係る半導体記
憶装置は、基板面上に所定のパターンでそれぞれ粒子ビ
ーム透過物質によって構成された多数の記憶エレメント
が配置され、この記憶エレメントは互いに電気的に区分
されるように設定されている。そして、この配列された
多数の記憶エレメントのそれぞれ下部に絶縁層を介して
導電層を配置設定し、前記多数の記憶エレメントには選
択的に前記粒子ビームを透過しない改質領域が設定さ
れ、前記粒子ビーム透過される物質によって構成された
前記記憶エレメントでは、前記粒子ビームでチャネリン
グ現象が生じさせられ、前記導電層に到達して、この導
電層から電流出力が得られるようにしている。In a semiconductor memory device according to the present invention, a large number of memory elements each made of a particle beam transmitting material are arranged in a predetermined pattern on a substrate surface, and the memory elements are electrically connected to each other. It is set to be divided into. Then, a conductive layer is set and set under each of the arranged storage elements with an insulating layer interposed therebetween, and a modified region that does not transmit the particle beam is selectively set in the storage elements. In the storage element made of a material that transmits a particle beam, a channeling phenomenon is caused by the particle beam to reach the conductive layer, and a current output is obtained from the conductive layer.

【０００８】ここで、前記粒子ビーム透過物質によって
構成された記憶エレメントは半導体単結晶によって構成
され、この単結晶の結晶性を乱すことによって粒子ビー
ムを透過しない改質領域が形成されるようにしている。Here, the storage element composed of the particle beam transmitting material is composed of a semiconductor single crystal, and by disturbing the crystallinity of the single crystal, a modified region which does not transmit the particle beam is formed. There is.

【０００９】[0009]

【作用】この様に構成される半導体記憶装置にあって
は、例えばシリコン等の単結晶物質が島状に形成されて
１つの記憶エレメントが構成され、これが例えば絶縁物
によってそれぞれ隔離されて多数配置されて記憶装置が
構成されている。この様な単結晶シリコンによる島にイ
オンビームが照射されると、このイオンビームは単結晶
物質を通過して、その下部に設置された導電層に至り、
この導電層に電流が生じて外部回路で検出できるように
なる。また、シリコン単結晶の島の結晶性が乱されてい
ると、照射されたイオンビームが導電層にまで到達する
ことがなく、この導電層に電流が生じない。したがっ
て、各記憶エレメントを構成する単結晶の状況に応じて
“１”または“０”の情報が記憶された状態となり、複
雑なＭＯＳ構造によらないで構成することができ、特に
大容量化が容易に達成できる半導体記憶装置とすること
ができる。In the semiconductor memory device having such a structure, a single crystal material such as silicon is formed in an island shape to form one memory element, which are separated by, for example, an insulator and arranged in a large number. The storage device is configured. When such an island made of single crystal silicon is irradiated with an ion beam, the ion beam passes through the single crystal material and reaches a conductive layer provided below the single crystal material.
An electric current is generated in this conductive layer so that it can be detected by an external circuit. Further, when the crystallinity of the island of the silicon single crystal is disturbed, the irradiated ion beam does not reach the conductive layer, and no current is generated in this conductive layer. Therefore, the information of "1" or "0" is stored according to the situation of the single crystal forming each storage element, and the storage element can be formed without using a complicated MOS structure, and in particular, the capacity can be increased. The semiconductor memory device can be easily achieved.

【００１０】[0010]

【実施例】以下、図面を参照してこの発明の一実施例を
説明する。図１の（Ａ）はその断面構成を示しているも
ので、多数のシリコン単結晶によって構成された記憶エ
レメント111 、112 、…が平面上に、例えば多数の行お
よび列の状態に配置されている。この記憶エレメント11
1 、112 、…は、周囲を絶縁物領域12によって囲まれて
配置されているもので、この絶縁物領域12によってそれ
ぞれ電気的に絶縁して区画されている。ここで、記憶エ
レメント111 、112 、…は、全体にわたって良好な結晶
性を有するように構成されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1A shows a cross-sectional structure thereof, in which storage elements 111, 112, ... Made of a large number of silicon single crystals are arranged on a plane, for example, in a large number of rows and columns. There is. This storage element 11
The elements 1, 112, ... Are arranged so as to be surrounded by an insulator region 12, and are electrically insulated from each other and partitioned by the insulator region 12. Here, the storage elements 111 1, 112, ... Are configured to have good crystallinity throughout.

【００１１】この様に表面部に対応してシリコン単結晶
を島状にした多数の記憶エレメント111 、112 、…を保
持するようになる絶縁物領域12の下部には、記憶エレメ
ント111 、112 、…それぞれの底部に絶縁物層13による
小さな間隔が設定されるようにして導電層領域14が形成
され、この導電層領域14の下部にはさらに絶縁層15が設
定される。さらにその下部領域には必要に応じて他の物
質で構成された材料を接合してもよい。Storage elements 111, 112, below the insulator region 12 that holds a large number of storage elements 111, 112, ... A conductive layer region 14 is formed such that a small space is set by the insulating layer 13 at the bottom of each, and an insulating layer 15 is further set below the conductive layer region 14. Further, a material made of another substance may be bonded to the lower region thereof, if necessary.

【００１２】図１の（Ｂ）はこの様な断面構造の記憶装
置の平面構成を示したもので、記録エレメント111 、11
2 、…は、行および列方向にそれぞれ延びる線に沿って
多数個配置されている。FIG. 1B shows a plan configuration of a memory device having such a cross-sectional structure. Recording elements 111 and 11 are shown in FIG.
A large number of 2, ... Are arranged along the lines extending in the row and column directions, respectively.

【００１３】ここで、各記憶エレメント111 、112 、…
において、その島状領域の表面部から底面部までの全体
がシリコン単結晶によって構成される場合と、その表面
部領域のみが非晶質層16とされる場合に別けて構成され
る。すなわち、単結晶のみによって構成される領域は粒
子ビームを透過する性質を有するものであり、また非晶
質層16は粒子ビームの透過を阻止する性質を有するもの
で、単結晶のみによって構成された記憶エレメント112
において、その表面部から粒子ビームが照射されると、
この粒子ビームは記憶エレメント112 の単結晶の領域、
および絶縁層13を透過して導電層領域14にまで至る。こ
れに対して表面に非晶質層16が形成された記憶エレメン
ト113 にあっては、粒子ビームは非晶質層113 によって
透過が阻止され、導電層14にまで至らない。Here, each storage element 111, 112, ...
In, in the case where the entire surface of the island region from the bottom to the bottom is formed of a silicon single crystal, and in the case where only the surface region is the amorphous layer 16, the regions are separately formed. That is, the region composed of only a single crystal has a property of transmitting a particle beam, and the amorphous layer 16 has a property of blocking the transmission of a particle beam, and is composed of only a single crystal. Storage element 112
At, when the particle beam is irradiated from the surface part,
This particle beam is a single crystal region of the storage element 112,
And, it penetrates through the insulating layer 13 and reaches the conductive layer region 14. On the other hand, in the storage element 113 having the amorphous layer 16 formed on its surface, the particle beam is blocked from being transmitted by the amorphous layer 113 and does not reach the conductive layer 14.

【００１４】この様に構成された記憶装置において情報
を読み出す場合は、適宜収束されたイオンビーム（粒子
ビーム）を、図１の（Ａ）に矢印で示すように記憶エレ
メント111 、112 、…の並ぶ方向に掃引する。この場
合、この掃引照射されるイオンビームの横方向の広がり
は、図１の（Ｂ）で17で示すように隣接する記憶エレメ
ント（例えば111 と112 、112 と113 ）に跨がらないよ
うに収束され、具体的には図で示すように記憶エレメン
トの平面部の大きさ以下に抑えらる。この様にすれば、
多少イオンビームの照射位置がずれるようなことがあっ
ても、良好な読み出しが期待できる。When reading information from the storage device having such a configuration, an appropriately focused ion beam (particle beam) is stored in the storage elements 111, 112, ... As shown by the arrows in FIG. Sweep in a line. In this case, the lateral spread of the ion beam subjected to the sweep irradiation is converged so as not to straddle the adjacent storage elements (for example, 111 and 112, 112 and 113) as indicated by 17 in FIG. Specifically, as shown in the figure, the size of the flat portion of the storage element is suppressed to be equal to or smaller than the size thereof. If you do this,
Good reading can be expected even if the irradiation position of the ion beam is slightly displaced.

【００１５】この様な記憶装置の動作原理について説明
する。まず情報の書き込みは、図２で示すように記憶エ
レメント111 、112 、…の全てが単結晶領域のみによっ
て構成される初期の状態において、その表面にマスクパ
ターン21を被覆する。この場合マスクパターン21は、例
えば情報“１”を書き込むべき記憶エレメント112 およ
び114 の表面部に開口が形成されているもので、このマ
スクパターン21の表面から損傷形成用の粒子ビームを全
面照射する。ここで、この結晶性を劣化させる粒子ビー
ムとしては、各種の放射線、例えばイオンや電子や中性
子等が挙げられる。The operation principle of such a storage device will be described. First, for writing information, the mask pattern 21 is coated on the surface of the memory elements 111, 112, ... In the initial state in which all the memory elements 111, 112, ... In this case, the mask pattern 21 has, for example, openings formed in the surface portions of the storage elements 112 and 114 in which information "1" is to be written, and the surface of the mask pattern 21 is entirely irradiated with a particle beam for damage formation. . Here, various types of radiation such as ions, electrons, and neutrons can be used as the particle beam that deteriorates the crystallinity.

【００１６】すなわち、マスクパターン21の開口に対応
した記憶エレメント112 と114 の単結晶領域の表面にの
み粒子ビームが照射され、この粒子ビームの照射された
記憶エレメント112 と114 の単結晶領域の表面部の結晶
性が劣化されて、非晶質層16が形成させる。この様に所
定の記憶エレメント（112 、114 ）に対して非晶質層16
が形成されたならば、表面のマスクパターン21を取り除
き、これによって情報の書き込みが終了する。That is, only the surface of the single crystal regions of the storage elements 112 and 114 corresponding to the openings of the mask pattern 21 is irradiated with the particle beam, and the surface of the single crystal regions of the storage elements 112 and 114 irradiated with this particle beam. The crystallinity of the part is deteriorated to form the amorphous layer 16. Thus, for a given storage element (112, 114) the amorphous layer 16
After the formation, the mask pattern 21 on the surface is removed, and the writing of information is completed.

【００１７】この様にして情報が書き込まれた記憶装置
から、この書き込み情報を読み出すには、図１で説明し
たように収束されて横方向の広がりが抑制された粒子ビ
ーム（例えばイオン、電子、陽電子、その他の電荷を有
する全素粒子等）を矢印で示したように移動させながら
掃引走査する。この様に粒子ビームを所定のパターンで
走査するためには、粒子ビームをこの記憶装置を構成す
る基板部へ入射される前に、所定の電場を通すようにす
ればよい。この場合、あらかじめ電場の強さと粒子ビー
ムの記憶基板上の位置とを対応づけておく。特に記憶装
置基板上に、特定される周期でマークに相当する特殊領
域を設定し、この領域を探査した後この特殊領域をビー
ム移動の基準点とすれば、記憶装置基板の位置にずれが
生じても問題を生ずることなく、情報の読取り動作が行
われる。In order to read this written information from the memory device in which the information has been written in this way, a particle beam (for example, ions, electrons, etc.) which is converged and whose lateral spread is suppressed as described in FIG. Sweep scanning is performed while moving positrons and other elementary particles having other charges) as indicated by arrows. In order to scan the particle beam in a predetermined pattern in this manner, a predetermined electric field may be passed before the particle beam is incident on the substrate portion constituting the memory device. In this case, the strength of the electric field and the position of the particle beam on the storage substrate are associated in advance. In particular, if a special area corresponding to a mark is set on the storage device substrate at a specified cycle, and this region is searched and then used as a reference point for beam movement, the position of the storage device substrate will be displaced. However, the information reading operation is performed without causing any problems.

【００１８】この様な読み出し動作において、各記憶エ
レメント111 、112 、…における書き込み情報の有無を
判断する方法は次の通りである。粒子ビームは、単結晶
の領域に低指数の結晶軸（例えば＜１００＞軸や＜１１
１＞軸等）に対してほぼ平行に入射すると、チャネリン
グ現象を起こすことにより単位長の長さを進む間に結晶
構成原子への付与エネルギーの量が小さくなり、チャネ
リング現象を生じない場合に比較してその注入深度が大
きくなる。In such a read operation, the method for judging the presence / absence of write information in each storage element 111, 112, ... Is as follows. The particle beam has a low index crystal axis (for example, <100> axis or <11
(1> axis, etc.) makes the channeling phenomenon occur and the amount of energy imparted to the crystal-constituting atoms becomes small during the progress of the unit length, which is compared to the case where the channeling phenomenon does not occur. Then, the implantation depth becomes large.

【００１９】例えば非晶質層16の存在しない、単結晶領
域のみによって構成された記憶エレメント111 、113 等
においては、照射された粒子ビームはその単結晶の層を
通過し、さらにその下部に存在する絶縁層13をも通過し
て導電層領域14に到達する。また、表面に非晶質層16の
存在する記憶エレメント112 、114 では、非晶質層16に
よって粒子ビームの注入深度が制限され、導電層領域14
には達しない。すなわち、注入された粒子ビームが導電
層領域14に達したか否かによって、書き込み情報の有無
が判断できる。For example, in the storage elements 111, 113, etc., which are composed of only a single crystal region without the amorphous layer 16, the irradiated particle beam passes through the single crystal layer and further exists therebelow. Through the insulating layer 13 to reach the conductive layer region 14. Further, in the storage elements 112 and 114 having the amorphous layer 16 on the surface, the implantation depth of the particle beam is limited by the amorphous layer 16 and the conductive layer region 14 is formed.
Does not reach That is, the presence or absence of write information can be determined by whether the injected particle beam reaches the conductive layer region 14.

【００２０】チャネリング現象が生ずる場合には、注入
された粒子ビームが導電層領域14にまで到達し、この導
電層に電流が流れる。書き込み動作の段階で損傷形成用
粒子ビームによって非晶質層16の形成された記憶エレメ
ント112 、114 においては、チャネリング現象が制限さ
れるため、粒子ビームは導電層領域14まで到達すること
ができず、導電層領域14に電流が流れない。したがっ
て、この導電層領域14に流れる電流を、外部回路におい
て電流の有無を基準にした情報の有無が判断できる。When the channeling phenomenon occurs, the injected particle beam reaches the conductive layer region 14 and a current flows through this conductive layer. Since the channeling phenomenon is limited in the storage elements 112 and 114 in which the amorphous layer 16 is formed by the particle beam for forming damage during the writing operation, the particle beam cannot reach the conductive layer region 14. , No current flows in the conductive layer region 14. Therefore, it is possible to determine the presence or absence of information regarding the current flowing in the conductive layer region 14 based on the presence or absence of the current in the external circuit.

【００２１】次に、書き込まれた情報の消去について説
明すると、各記憶エレメント111 、112 、…を構成する
単結晶領域における結晶性を劣化させることによって情
報が書き込み設定されるものであるため、この書き込み
情報を消去するためには、単結晶領域における結晶性の
劣化部分をなくすようにすればよい。この消去方法の具
体的な例について以下説明する。Next, the erasure of written information will be described. Since information is written and set by deteriorating the crystallinity in the single crystal region forming each storage element 111, 112 ,. In order to erase the written information, it is sufficient to eliminate the portion where the crystallinity is deteriorated in the single crystal region. A specific example of this erasing method will be described below.

【００２２】まず、すでに情報の書き込まれている図１
で示されたような記憶装置を、電気炉等を用いて加熱処
理し、これにより結晶性の劣化部分をなくす。この様に
すれば、それぞれの記憶装置において全ての情報が一括
して消去することができ、また大枚数の記憶装置基板の
情報を同時に消去できる。First, FIG. 1 in which information has already been written.
The memory device as shown by is heat-treated by using an electric furnace or the like, thereby eliminating the portion where the crystallinity is deteriorated. In this way, all the information can be erased collectively in each storage device, and the information of a large number of storage device substrates can be erased at the same time.

【００２３】しかし、この様な方法では書き込まれた特
定の情報のみを選択して消去することができない。特定
の情報のみを選択して消去する場合、例えば特定される
比較的大きな領域（数μｍ以上の幅を有する領域）を消
去するには、光ビームを用いてこの特定される消去領域
を局所的に加熱し、情報の書き込まれた非晶質部分を再
結晶化する。However, with such a method, it is not possible to select and erase only specific written information. When only specific information is selected and erased, for example, in order to erase a relatively large area (area having a width of several μm or more) to be identified, a light beam is used to locally erase the specified erased area. Then, the amorphous portion in which information is written is recrystallized by heating.

【００２４】さらに狭い領域を特定して消去するには、
１μｍ以下にまで広がりが抑制可能な電子ビームあるい
はイオンビーム等を用いて、この特定された領域を局所
的に加熱する。この様にすれば、例えば１情報単位毎に
消去することが可能となる。また電子ビームやイオンビ
ームを大面積領域に照射することができるものであるた
め、これによって一括消去も可能である。To specify and erase a smaller area,
The specified region is locally heated by using an electron beam or an ion beam whose spread can be suppressed to 1 μm or less. By doing so, it becomes possible to erase each information unit, for example. Further, since it is possible to irradiate a large-area region with an electron beam or an ion beam, it is possible to carry out collective erasing.

【００２５】上記第１の実施例においては、記憶エレメ
ント111 、112 、…を全て単結晶領域によって構成し、
選択された記憶エレメントに対してマスクパターンを用
いて選択的に損傷形成用粒子ビームを照射して、結晶性
の劣化された非晶質領域を形成して、情報の書き込みが
行われるようにした。In the first embodiment, the storage elements 111, 112, ... Are all composed of single crystal regions,
A selected memory element is selectively irradiated with a particle beam for forming a damage using a mask pattern to form an amorphous region with deteriorated crystallinity, so that information can be written. .

【００２６】しかし、図３の（Ａ）で示すように絶縁層
領域12に囲まれた複数の単結晶領域を形成した後、その
全面に粒子ビームを照射して、記憶エレメント111 、11
2 、の全ての表面に非晶質層16を形成する。However, as shown in FIG. 3A, after forming a plurality of single crystal regions surrounded by the insulating layer region 12, the entire surface thereof is irradiated with a particle beam to store the storage elements 111 and 11.
The amorphous layer 16 is formed on all the surfaces of 2.

【００２７】次に、同図の（Ｂ）で示すように特定され
る記憶エレメント112 、114 等に対応する部分に開口を
有するマスクパターン22を被覆し、粒子ビーム照射ある
いは光ビーム照射することにより、マスクパターン22の
開口部に対応する記憶エレメント112 、114 等の表面部
を加熱する。この表面部を形成する非晶質層16の下部に
は単結晶領域が残留しているものであるため、エピタキ
シャル成長によって非晶質層16の部分が再結晶化し、そ
の結晶性が回復される。この様にして書き込み処理され
た記憶装置は、第１の実施例の記憶装置と同じ構成とな
るものであるため、同様に読取り制御が行える。Next, as shown in FIG. 7B, the mask pattern 22 having openings is coated on the portions corresponding to the specified storage elements 112, 114, etc., and particle beam irradiation or light beam irradiation is performed. The surface portions of the storage elements 112, 114, etc. corresponding to the openings of the mask pattern 22 are heated. Since the single crystal region remains under the amorphous layer 16 forming this surface portion, the portion of the amorphous layer 16 is recrystallized by epitaxial growth and its crystallinity is restored. Since the storage device thus written has the same configuration as the storage device of the first embodiment, the read control can be similarly performed.

【００２８】この実施例における書き込み情報の消去方
法について説明すると、この実施例にあっては一部結晶
性が劣化された非晶質層16の結晶性を回復させることに
より情報が書き込まれるものであり、したがってこの書
き込まれた情報を消去するためには、書き込みによって
回復された結晶性を再び劣化させればよい。例えば損傷
形成用粒子ビームを記憶装置基板の全面に照射すれば、
書き込みによって結晶性が回復された部分の結晶性が劣
化され、図３の（Ａ）で示すような初期の状態の回復さ
れる。A method for erasing written information in this embodiment will be described. In this embodiment, information is written by recovering the crystallinity of the amorphous layer 16 whose crystallinity is partially deteriorated. Therefore, in order to erase the written information, the crystallinity recovered by the writing may be deteriorated again. For example, if the entire surface of the memory device substrate is irradiated with the particle beam for forming damage,
The crystallinity of the portion where the crystallinity is restored by writing is deteriorated, and the initial state as shown in FIG. 3A is restored.

【００２９】図４は第３の実施例を示すもので、シリコ
ン単結晶による基板31の表面に、第１の実施例と同様に
配列されるようにして多数の記憶エレメント321 、322
、…を形成するものであるが、この記憶エレメント321
、322 、…は基板31の厚さを薄くした凹部によって構
成される。そしてこの凹部による記憶エレメント321 、
322 、…を取り囲む周囲部分は、基板31の厚さが大きく
設定されるもので、記憶エレメント321 、322 、…に対
応する単結晶の薄い部分の周囲に、厚い単結晶領域33が
形成されるようになっている。ここで、基板31は全体に
わたって良好な結晶性を有する。FIG. 4 shows a third embodiment. A large number of storage elements 321 and 322 are arranged on the surface of a substrate 31 made of silicon single crystal so as to be arranged in the same manner as in the first embodiment.
, Which form the storage element 321.
, 322, ... Are formed by recesses in which the thickness of the substrate 31 is reduced. And the storage element 321 formed by this recess,
The peripheral portion surrounding 322, ... Has a large thickness of the substrate 31, and a thick single crystal region 33 is formed around the thin portion of the single crystal corresponding to the storage elements 321, 322 ,. It is like this. Here, the substrate 31 has good crystallinity as a whole.

【００３０】この様に厚み変調されたシリコン単結晶基
板31の裏面には、絶縁層34を介して導電層領域35が形成
され、さらにこの導電層領域35の下部に絶縁層36が形成
されている。そして、図では示していないがこの絶縁層
36の下部領域には、適宜選択された材料による基板を接
合するようにしてもよい。A conductive layer region 35 is formed on the back surface of the silicon single crystal substrate 31 whose thickness is thus modulated, with an insulating layer 34 interposed, and an insulating layer 36 is formed below the conductive layer region 35. There is. And, although not shown in the figure, this insulating layer
A substrate made of an appropriately selected material may be bonded to the lower region of 36.

【００３１】図４の（Ｂ）はこの様に構成される記憶装
置に対する書き込み動作を説明する図で、単結晶基板31
の表面にマスクパターン37を形成する。このマスクパタ
ーン37には、例えば記憶エレメント322 および324 の位
置に対応して開口が形成されており、このマスクパター
ン37を介して粒子ビームを全面に照射する。FIG. 4B is a diagram for explaining the write operation to the memory device having such a structure, and is a single crystal substrate 31.
A mask pattern 37 is formed on the surface of the. In this mask pattern 37, for example, openings are formed corresponding to the positions of the storage elements 322 and 324, and the entire surface is irradiated with the particle beam through the mask pattern 37.

【００３２】この様な粒子ビームの注入によって、マス
クパターン37の開口に対応する記憶エレメント322 およ
び324 の底部の単結晶部の結晶性が劣化され、非晶質層
38がこの記憶エレメント322 および324 を構成する凹部
の底面部に形成され、情報の書き込み部位が形成され
る。このようにしてマスクパターンを取り除けば、同図
の（Ｃ）で示すように記憶エレメント322 および324 に
情報の書き込まれた記憶装置が構成されるようになる。By such particle beam injection, the crystallinity of the single crystal portions at the bottoms of the storage elements 322 and 324 corresponding to the openings of the mask pattern 37 is deteriorated, and the amorphous layer is formed.
38 is formed on the bottom surface of the concave portion forming the storage elements 322 and 324, and the information writing portion is formed. By removing the mask pattern in this way, a storage device in which information is written in the storage elements 322 and 324 is constructed as shown in FIG.

【００３３】この様に構成される記憶装置の読み出し
は、図１で説明したと同様に収束ビームをこの記憶装置
の面に走査することにより行われる。また書き込まれた
情報の消去は、単結晶領域の結晶性を劣化することによ
り形成された非晶質層38によって情報が書き込まれてい
るものであるため、第１の実施例で説明したようにこの
非晶質層38の結晶性をなくす再結晶化処理によって可能
である。The reading of the memory device constructed in this way is performed by scanning the surface of the memory device with a convergent beam as described in FIG. Further, since the written information is erased because the information is written by the amorphous layer 38 formed by deteriorating the crystallinity of the single crystal region, as described in the first embodiment. This can be done by a recrystallization treatment for eliminating the crystallinity of the amorphous layer 38.

【００３４】この様な単結晶基板の膜厚変調によって記
憶装置を構成するような場合において、情報の書き込み
は図４の（Ｂ）で示したような方法に限らず、図３で示
したと同様の手順によっても情報の書き込みが行われ
る。すなわち、図４の（Ａ）で示したように単結晶基板
31の表面に凹み構造により多数の記憶エレメント321 、
322 、…の領域が形成されたならば、図３の（Ａ）で説
明したと同様に、この基板31の表面の全面に粒子ビーム
を照射し、各記憶エレメント321 、322 、…それぞれの
底面部と共に、これらを取り囲む厚い単結晶領域33の表
面部に、結晶性を劣化した非晶質層を形成する。In the case where a memory device is constructed by such film thickness modulation of a single crystal substrate, information writing is not limited to the method shown in FIG. 4B, but is the same as that shown in FIG. Information is also written by the procedure. That is, as shown in FIG. 4A, the single crystal substrate
A large number of storage elements 321 due to the concave structure on the surface of 31,
When the regions 322, ... Are formed, the entire surface of the substrate 31 is irradiated with a particle beam, and the bottom surface of each of the storage elements 321, 322 ,. Along with the parts, an amorphous layer with deteriorated crystallinity is formed on the surface part of the thick single crystal region 33 surrounding them.

【００３５】この様に単結晶基板31の全面に非晶質層が
形成されたならば、図４の（Ｂ）で示したようにマスク
パターンを被覆形成し、図３の（Ｂ）で説明したように
粒子ビームを照射するもので、マスクパターンの開口部
に対応した記憶エレメントの底部の非晶質層を再結晶化
する。そして、マスクパターンを取り除けば、図４の
（Ｃ）で示したように情報の書き込まれた記憶装置が完
成される。この場合の書き込み情報の消去は、図３で示
した実施例と同様にして実施できる。When the amorphous layer is formed on the entire surface of the single crystal substrate 31 as described above, a mask pattern is formed by coating as shown in FIG. 4B, and the description will be made with reference to FIG. 3B. By irradiating the particle beam as described above, the amorphous layer at the bottom of the storage element corresponding to the opening of the mask pattern is recrystallized. Then, by removing the mask pattern, the memory device in which the information is written is completed as shown in FIG. In this case, the writing information can be erased in the same manner as the embodiment shown in FIG.

【００３６】[0036]

【発明の効果】以上のようにこの発明に係る半導体記憶
装置によれば、極めて単純な構造によって構成できるも
のであり、最高水準の微細加工技術を駆使することによ
り、極めて大容量の記憶装置を構成することができる。
この場合、特に従来のようなＭＯＳ構造を加工する必要
がないものであるため、製造工程が単純化することがで
きる。また、損傷形成用粒子ビームによって形成された
結晶性の劣化部によって情報の書き込みが行われるもの
で、この結晶性の劣化領域が比較的高温（数百度以上）
まで安定であるため、耐高温特性を極めて優れたものと
することができ、厳しい環境下における使用を可能にす
る。As described above, the semiconductor memory device according to the present invention can be constructed by an extremely simple structure, and by utilizing the finest fine processing technology, an extremely large capacity memory device can be obtained. Can be configured.
In this case, since it is not necessary to process the MOS structure as in the conventional case, the manufacturing process can be simplified. In addition, information is written by the crystallinity deterioration portion formed by the damage forming particle beam, and the crystallinity deterioration region is at a relatively high temperature (several hundreds of degrees or more).
Since it is stable, it can be made extremely excellent in high temperature resistance and can be used in severe environments.

【図面の簡単な説明】[Brief description of drawings]

【図１】（Ａ）はこの発明の一実施例に係る半導体記憶
装置の断面構造を示す図、（Ｂ）は平面構成を示すもの
で、この図のａ−ａ線部の断面が（Ａ）図に対応する。FIG. 1A is a diagram showing a cross-sectional structure of a semiconductor memory device according to an embodiment of the present invention, and FIG. 1B is a plan view showing a cross-section taken along line aa of FIG. ) Corresponds to the figure.

【図２】上記実施例の情報書き込み方法を説明する図。FIG. 2 is a diagram for explaining the information writing method of the above embodiment.

【図３】第２の実施例を説明するための図で（Ａ）は情
報の書き込み工程の第１の段階を示す断面構成図、
（Ｂ）は同じく第２の段階を説明する図。FIG. 3A is a diagram for explaining the second embodiment, and FIG. 3A is a sectional configuration diagram showing a first stage of an information writing process;
FIG. 6B is a diagram which similarly illustrates the second stage.

【図４】（Ａ）〜（Ｃ）は第３の実施例に係る半導体記
憶装置の書き込み過程を順次説明する図。FIGS. 4A to 4C are diagrams sequentially illustrating a writing process of a semiconductor memory device according to a third embodiment.

【符号の説明】[Explanation of symbols]

111 、112 、…、321 、322 、…記憶エレメント、12…
絶縁物領域、13…絶縁層、14、35…導電層領域、16、38
…非晶質層。111, 112, ..., 321, 322, ... Storage element, 12 ...
Insulator region, 13 ... Insulating layer, 14, 35 ... Conductive layer region, 16, 38
… Amorphous layer.

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】 基板面上に所定のパターンで配置され、
互いに電気的に区分されるように設定されたそれぞれ粒
子ビーム透過物質によって構成された多数の記憶エレメ
ントと、 この配列された多数の記憶エレメントのそれぞれ下部に
絶縁層を介して配置された導電層とを具備し、 前記多数の記憶エレメントには選択的に前記粒子ビーム
を透過しない改質領域が設定され、前記粒子ビーム透過
される物質によって構成された前記記憶エレメントで
は、前記透過した粒子ビームでチャネリング現象が生じ
させられ、前記導電層に電流出力が得られるようにした
ことを特徴とする半導体記憶装置。1. Arranged in a predetermined pattern on a substrate surface,
A large number of storage elements each made of a particle beam transmitting material set so as to be electrically separated from each other, and a conductive layer disposed below each of the arranged plurality of storage elements via an insulating layer. A modified region that does not transmit the particle beam is selectively set in the plurality of storage elements, and the storage element formed of a substance that transmits the particle beam, channeling with the transmitted particle beam. A semiconductor memory device characterized in that a phenomenon is caused and a current output is obtained in the conductive layer. 【請求項２】 前記記憶エレメントを構成する前記粒子
ビームを透過する物質は、半導体単結晶によって構成さ
れるようにした請求項１記載の半導体記憶装置。2. The semiconductor memory device according to claim 1, wherein the substance that transmits the particle beam and that constitutes the memory element is constituted by a semiconductor single crystal. 【請求項３】 前記記憶エレメントを構成する前記粒子
ビームを透過する物質は半導体単結晶によって構成さ
れ、前記粒子ビームを透過しない改質領域は、前記半導
体単結晶に損傷形成用ビームエネルギーを照射すること
によって結晶性が乱された非晶質層によって構成される
ようにした請求項１記載の半導体記憶装置。3. The particle beam-transmissive substance forming the storage element is made of a semiconductor single crystal, and the modified region not transmitting the particle beam irradiates the semiconductor single crystal with beam energy for forming a damage. 2. The semiconductor memory device according to claim 1, wherein the semiconductor memory device is constituted by an amorphous layer whose crystallinity is disturbed. 【請求項４】 前記記憶エレメントは、周囲を絶縁物に
よって囲まれて電気的に区画される半導体単結晶によっ
て構成されるようにした請求項１記載の半導体記憶装
置。4. The semiconductor memory device according to claim 1, wherein said memory element is constituted by a semiconductor single crystal which is surrounded by an insulator and is electrically partitioned. 【請求項５】 前記記憶エレメントは単結晶半導体基板
の表面に掘り込むことにより形成され、この記憶エレメ
ント領域とそれ以外に部分とで前記半導体基板の厚さが
異なるように設定されて、その厚さの大きい領域で前記
記憶エレメント区画されるようにした請求項１記載の半
導体記憶装置。5. The storage element is formed by digging into the surface of a single crystal semiconductor substrate, and the thickness of the semiconductor substrate is set so that the storage element region and other portions have different thicknesses. 2. The semiconductor memory device according to claim 1, wherein the storage element is partitioned in a region having a large height. 【請求項６】 互いに電気的に区分されるように設定さ
れたそれぞれ粒子ビーム透過物質である半導体単結晶に
よって構成された多数の記憶エレメントが所定のパター
ンで配置設定された素子基板の表面に、選択された前記
記憶エレメント部を露出するマスクパターンを設定し、
このマスクパターンを介して損傷形成用粒子ビームを照
射して、前記マスクパターンで露出された前記記憶エレ
メントを構成する半導体単結晶の結晶性を乱すようにし
たことを特徴とする半導体記憶装置の書き込み方法。6. A surface of an element substrate on which a plurality of storage elements, each of which is set to be electrically separated from each other and which are made of a semiconductor single crystal which is a particle beam transmitting substance, are arranged and set in a predetermined pattern, Set a mask pattern to expose the selected storage element portion,
Writing of a semiconductor memory device characterized by irradiating a particle beam for damage formation through the mask pattern to disturb the crystallinity of the semiconductor single crystal constituting the memory element exposed by the mask pattern. Method. 【請求項７】 互いに絶縁的に区分されるように設定さ
れたそれぞれ粒子ビーム透過物質である半導体単結晶に
よって構成された多数の記憶エレメントを配置設定した
素子基板の全面に、損傷形成用粒子ビームを照射して前
記記憶エレメントを構成する半導体単結晶の結晶性を乱
す第１の工程と、 前記素子基板面に面上に選択された記憶エレメント部を
露出するマスクパターンを設定し、このマスクパターン
を介してエネルギービームを照射して前記結晶性の乱さ
れた記憶エレメント部を再結晶化する第２の工程と、 を具備したことを特徴とする半導体記憶装置の書き込み
方法。7. A particle beam for damage formation is formed on the entire surface of an element substrate on which a large number of storage elements, each of which is composed of a semiconductor single crystal that is a particle beam transmitting material, are arranged so as to be insulated from each other. Is applied to disturb the crystallinity of the semiconductor single crystal forming the storage element, and a mask pattern exposing the selected storage element portion on the surface of the element substrate is set, and the mask pattern is set. And a second step of recrystallizing the storage element portion in which the crystallinity is disturbed by irradiating an energy beam through the semiconductor memory device, the writing method of the semiconductor storage device.