JPH0715268A - 群遅延等化回路 - Google Patents
群遅延等化回路Info
- Publication number
- JPH0715268A JPH0715268A JP19665193A JP19665193A JPH0715268A JP H0715268 A JPH0715268 A JP H0715268A JP 19665193 A JP19665193 A JP 19665193A JP 19665193 A JP19665193 A JP 19665193A JP H0715268 A JPH0715268 A JP H0715268A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- group delay
- hybrid
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters And Equalizers (AREA)
Abstract
(57)【要約】
【目的】 本発明はハイブリッドと共振回路を有する群
遅延等化回路に関し、群遅延等化機能のオン、オフの切
り換えを行うスイッチ回路の切り換えに拘らず、通過損
失と振幅周波数特性が変化しないようにする群遅延等化
回路を実現することを目的とする。 【構成】 スイッチ回路4が端子aに接続されたとき
は、共振回路3がスイッチ回路4を介してハイブリッド
2に接続されるため、入力信号はハイブリッド2を介し
て共振回路3により反射された後再びハイブリッド2で
合成されて、群遅延特性が付与される。一方、スイッチ
回路4が端子bに接続されたときは、地気がスイッチ回
路4を介してハイブリッド2に接続されるため、入力信
号はハイブリッド2を介して群遅延特性を付与されるこ
となく出力される。従って、いずれの場合も入力信号は
ハイブリッド2を通過するようにできる。
遅延等化回路に関し、群遅延等化機能のオン、オフの切
り換えを行うスイッチ回路の切り換えに拘らず、通過損
失と振幅周波数特性が変化しないようにする群遅延等化
回路を実現することを目的とする。 【構成】 スイッチ回路4が端子aに接続されたとき
は、共振回路3がスイッチ回路4を介してハイブリッド
2に接続されるため、入力信号はハイブリッド2を介し
て共振回路3により反射された後再びハイブリッド2で
合成されて、群遅延特性が付与される。一方、スイッチ
回路4が端子bに接続されたときは、地気がスイッチ回
路4を介してハイブリッド2に接続されるため、入力信
号はハイブリッド2を介して群遅延特性を付与されるこ
となく出力される。従って、いずれの場合も入力信号は
ハイブリッド2を通過するようにできる。
Description
【0001】
【産業上の利用分野】本発明は群遅延等化回路に係り、
特にハイブリッドと共振回路とを有する群遅延等化回路
に関する。
特にハイブリッドと共振回路とを有する群遅延等化回路
に関する。
【0002】
【従来の技術】信号伝送系においては、所定の振幅周波
数特性を有する回路をユーザの選択または必要に応じ
て、上記の回路の入力側と出力側にそれぞれ設けたスイ
ッチを切り換えることにより、上記の回路を信号伝送系
に接続して使用するか、開放して不使用とすることがし
ばしば行われる(例えば、関根訳,VHF/UHF M
ANUAL日本語版,71頁図6,昭和60年4月30
日発行,CQ出版株式会社)。従って、群遅延等化回路
にこの技術を応用すると、図4に示す如き構成となる。
数特性を有する回路をユーザの選択または必要に応じ
て、上記の回路の入力側と出力側にそれぞれ設けたスイ
ッチを切り換えることにより、上記の回路を信号伝送系
に接続して使用するか、開放して不使用とすることがし
ばしば行われる(例えば、関根訳,VHF/UHF M
ANUAL日本語版,71頁図6,昭和60年4月30
日発行,CQ出版株式会社)。従って、群遅延等化回路
にこの技術を応用すると、図4に示す如き構成となる。
【0003】同図中、群遅延等化回路1はハイブリッド
2と共振回路3とよりなり、入力信号をスイッチ回路5
でハイブリッド2またはスイッチ回路6に選択入力し、
スイッチ回路6がハイブリッド2とスイッチ回路5の出
力信号の一方を選択出力する構成である。共振回路3の
共振周波数とQは、入力信号の周波数などから決定され
る。また、共振周波数は、必要とする群遅延時間により
決定される。
2と共振回路3とよりなり、入力信号をスイッチ回路5
でハイブリッド2またはスイッチ回路6に選択入力し、
スイッチ回路6がハイブリッド2とスイッチ回路5の出
力信号の一方を選択出力する構成である。共振回路3の
共振周波数とQは、入力信号の周波数などから決定され
る。また、共振周波数は、必要とする群遅延時間により
決定される。
【0004】次に、この従来回路の動作について説明す
る。スイッチ回路5に入力された入力信号(例えば、受
信機の中間周波信号(IF信号))は、スイッチ回路5
が端子a側に接続されている場合はハイブリッド2に入
力される。ハイブリッド2は共振回路3に接続されてお
り、上記の入力IF信号はこの共振回路3での反射によ
り遅延されてハイブリッド2で再び合成される。
る。スイッチ回路5に入力された入力信号(例えば、受
信機の中間周波信号(IF信号))は、スイッチ回路5
が端子a側に接続されている場合はハイブリッド2に入
力される。ハイブリッド2は共振回路3に接続されてお
り、上記の入力IF信号はこの共振回路3での反射によ
り遅延されてハイブリッド2で再び合成される。
【0005】すなわち、入力IF信号はこの群遅延等化
回路1により周波数に応じて所定の群遅延特性が付与さ
れ、ハイブリッド2より取り出されてスイッチ回路6に
入力される。このスイッチ回路6は、スイッチ回路5が
端子aに接続されるときは端子a側に連動して接続さ
れ、またスイッチ回路5が端子bに接続されるときは端
子b側に連動して切り換え接続される。
回路1により周波数に応じて所定の群遅延特性が付与さ
れ、ハイブリッド2より取り出されてスイッチ回路6に
入力される。このスイッチ回路6は、スイッチ回路5が
端子aに接続されるときは端子a側に連動して接続さ
れ、またスイッチ回路5が端子bに接続されるときは端
子b側に連動して切り換え接続される。
【0006】ここではスイッチ回路5は端子aに接続さ
れているため、スイッチ回路6も端子a側に接続されて
おり、これにより、ハイブリッド2から取り出されたI
F信号は、スイッチ回路6を通して出力される。このよ
うに、スイッチ回路5と6が端子a側に接続されている
ときには、入力IF信号はこの群遅延等化回路1におい
て所定の群遅延等化特性を付与されて出力される。
れているため、スイッチ回路6も端子a側に接続されて
おり、これにより、ハイブリッド2から取り出されたI
F信号は、スイッチ回路6を通して出力される。このよ
うに、スイッチ回路5と6が端子a側に接続されている
ときには、入力IF信号はこの群遅延等化回路1におい
て所定の群遅延等化特性を付与されて出力される。
【0007】一方、群遅延等化回路1による群遅延等化
特性の付与を行わない場合は、スイッチ回路5と6は端
子b側に接続される。これにより、スイッチ回路5の入
力IF信号は、群遅延等化回路1をバイパスしてスイッ
チ回路6を通してそのまま出力される。
特性の付与を行わない場合は、スイッチ回路5と6は端
子b側に接続される。これにより、スイッチ回路5の入
力IF信号は、群遅延等化回路1をバイパスしてスイッ
チ回路6を通してそのまま出力される。
【0008】
【発明が解決しようとする課題】しかるに、上記の従来
の群遅延等化回路では、群遅延等化機能のオン、オフは
ルートを切り換え、群遅延等化回路1を信号伝送系に接
続するか、バイパスするかによって行っているため、切
り換えにより通過損失が変化し、出力信号のレベルが変
化するという問題がある。また、群遅延等化回路1はあ
る振幅周波数特性を有しているため、上記の従来回路で
は、群遅延等化機能のオン、オフにより振幅周波数特性
が変化するという問題もある。
の群遅延等化回路では、群遅延等化機能のオン、オフは
ルートを切り換え、群遅延等化回路1を信号伝送系に接
続するか、バイパスするかによって行っているため、切
り換えにより通過損失が変化し、出力信号のレベルが変
化するという問題がある。また、群遅延等化回路1はあ
る振幅周波数特性を有しているため、上記の従来回路で
は、群遅延等化機能のオン、オフにより振幅周波数特性
が変化するという問題もある。
【0009】本発明は上記の点に鑑みなされたもので、
群遅延等化機能のオン、オフを群遅延等化回路内で行う
ことにより、上記の課題を解決した群遅延等化回路を提
供することを目的とする。
群遅延等化機能のオン、オフを群遅延等化回路内で行う
ことにより、上記の課題を解決した群遅延等化回路を提
供することを目的とする。
【0010】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、第1の入力端子に入力信号が入力される
ハイブリッドと、所定の共振周波数で共振する共振回路
と、上記ハイブリッドの第2の入力端子に、前記共振回
路の一端と地気のいずれか一方を選択的に接続するスイ
ッチ回路とを有する構成としたものである。
め、本発明は、第1の入力端子に入力信号が入力される
ハイブリッドと、所定の共振周波数で共振する共振回路
と、上記ハイブリッドの第2の入力端子に、前記共振回
路の一端と地気のいずれか一方を選択的に接続するスイ
ッチ回路とを有する構成としたものである。
【0011】
【作用】本発明では、前記スイッチ回路を介して前記共
振回路の一端が前記ハイブリッドの第2の入力端子に接
続されたときには、ハイブリッドに入力された前記入力
信号は、共振回路で反射されてハイブリッドで再び合成
されることにより、群遅延等化特性が付与されてこのハ
イブリッドの出力端子より出力される。
振回路の一端が前記ハイブリッドの第2の入力端子に接
続されたときには、ハイブリッドに入力された前記入力
信号は、共振回路で反射されてハイブリッドで再び合成
されることにより、群遅延等化特性が付与されてこのハ
イブリッドの出力端子より出力される。
【0012】他方、前記スイッチ回路を介して地気が前
記ハイブリッドの第2の入力端子に接続されたときに
は、ハイブリッドの第1の入力端子に入力された前記入
力信号は反射されることなく、そのままハイブリッドを
通過して群遅延等化特性が付与されることなく出力され
る。従って、スイッチ回路の切り換えにより、群遅延等
化機能のオン、オフの切り換えができ、またスイッチ回
路の切り換えに拘らず、いずれの場合も入力信号はハイ
ブリッドを通過するようにできる。
記ハイブリッドの第2の入力端子に接続されたときに
は、ハイブリッドの第1の入力端子に入力された前記入
力信号は反射されることなく、そのままハイブリッドを
通過して群遅延等化特性が付与されることなく出力され
る。従って、スイッチ回路の切り換えにより、群遅延等
化機能のオン、オフの切り換えができ、またスイッチ回
路の切り換えに拘らず、いずれの場合も入力信号はハイ
ブリッドを通過するようにできる。
【0013】
【実施例】図1は本発明の一実施例の構成図を示す。同
図中、図4と同一構成部分には同一符号を付してある。
図1において、群遅延等化回路10はハイブリッド2
と、共振回路3とスイッチ回路4とより構成されてい
る。ハイブリッド2は第1の入力端子に入力信号が入力
され、第2の入力端子がスイッチ回路4の共通端子に接
続されている。
図中、図4と同一構成部分には同一符号を付してある。
図1において、群遅延等化回路10はハイブリッド2
と、共振回路3とスイッチ回路4とより構成されてい
る。ハイブリッド2は第1の入力端子に入力信号が入力
され、第2の入力端子がスイッチ回路4の共通端子に接
続されている。
【0014】スイッチ回路4は端子a及びbのいずれか
一方と共通端子との間を接続する構成で、端子aは共振
回路3の非接地側の一端に接続され、また端子bは地気
に接続されている。また共振回路3は、一端が前記スイ
ッチ回路4に接続され、他端が接地されたLC並列共振
回路である。
一方と共通端子との間を接続する構成で、端子aは共振
回路3の非接地側の一端に接続され、また端子bは地気
に接続されている。また共振回路3は、一端が前記スイ
ッチ回路4に接続され、他端が接地されたLC並列共振
回路である。
【0015】次に本実施例の動作について説明する。入
力信号に対して群遅延等化特性を付与するときは、スイ
ッチ回路4は端子a側に接続される。このときハイブリ
ッド2の第1の入力端子に入力された入力信号、例えば
前記IF信号は、ハイブリッド2の第2の入力端子にス
イッチ回路4を介して接続された共振回路3の共振周波
数で共振し、またQが設定された後再びハイブリッド2
で合成される。このとき、群遅延等化特性が入力信号に
付与される。この様にして群遅延等化特性が付与された
入力IF信号は、ハイブリッド2の出力端子より外部へ
出力される。
力信号に対して群遅延等化特性を付与するときは、スイ
ッチ回路4は端子a側に接続される。このときハイブリ
ッド2の第1の入力端子に入力された入力信号、例えば
前記IF信号は、ハイブリッド2の第2の入力端子にス
イッチ回路4を介して接続された共振回路3の共振周波
数で共振し、またQが設定された後再びハイブリッド2
で合成される。このとき、群遅延等化特性が入力信号に
付与される。この様にして群遅延等化特性が付与された
入力IF信号は、ハイブリッド2の出力端子より外部へ
出力される。
【0016】図2はこのときの群遅延等化回路10の特
性図を示す。同図中、DONは群遅延特性を示し、共振回
路3の共振周波数f0付近で大なる遅延時間を示す。ま
た、FONは振幅周波数特性を示し、略平坦な特性であ
る。
性図を示す。同図中、DONは群遅延特性を示し、共振回
路3の共振周波数f0付近で大なる遅延時間を示す。ま
た、FONは振幅周波数特性を示し、略平坦な特性であ
る。
【0017】一方、群遅延等化特性を入力信号に付与し
ないとき、例えばこの群遅延等化回路10が多段に縦続
接続されている場合に、各段毎に特性の調整をするよう
な場合は、調整する1段以外の他の群遅延等化回路は群
遅延等化特性を付与しない様にされる。また、それぞれ
群遅延等化特性が異なる様にされた群遅延等化回路10
を複数個並列に設け、入力信号周波数などに応じてどれ
か一つの群遅延等化回路を切り換え使用するような場合
にも、使用しない群遅延等化回路は群遅延等化特性を付
与しない様にされる。
ないとき、例えばこの群遅延等化回路10が多段に縦続
接続されている場合に、各段毎に特性の調整をするよう
な場合は、調整する1段以外の他の群遅延等化回路は群
遅延等化特性を付与しない様にされる。また、それぞれ
群遅延等化特性が異なる様にされた群遅延等化回路10
を複数個並列に設け、入力信号周波数などに応じてどれ
か一つの群遅延等化回路を切り換え使用するような場合
にも、使用しない群遅延等化回路は群遅延等化特性を付
与しない様にされる。
【0018】このような群遅延等化特性を付与しない場
合、本実施例ではスイッチ回路4が端子b側に切り換え
接続される。これにより、ハイブリッド2に入力された
IF信号は、ハイブリッド2の第2の入力端子がスイッ
チ回路4を介して地気に接続されているため、共振され
ることなくそのまま出力端子へ出力される。従って、こ
の場合は入力IF信号は群遅延等化特性が付与されな
い。
合、本実施例ではスイッチ回路4が端子b側に切り換え
接続される。これにより、ハイブリッド2に入力された
IF信号は、ハイブリッド2の第2の入力端子がスイッ
チ回路4を介して地気に接続されているため、共振され
ることなくそのまま出力端子へ出力される。従って、こ
の場合は入力IF信号は群遅延等化特性が付与されな
い。
【0019】図3はこのときの群遅延等化回路10の特
性図を示す。同図中、DOFFは群遅延特性を示し、共振
回路3に接続されていないので各周波数で略同一の遅延
時間を示す。また、FOFFは振幅周波数特性を示し、前
記振幅周波数特性F ONと同じ略平坦な特性である。
性図を示す。同図中、DOFFは群遅延特性を示し、共振
回路3に接続されていないので各周波数で略同一の遅延
時間を示す。また、FOFFは振幅周波数特性を示し、前
記振幅周波数特性F ONと同じ略平坦な特性である。
【0020】すなわち、群遅延等化特性を付与しない場
合も入力IF信号はハイブリッド2を通過するから、前
記の群遅延等化機能のオン時と同様の通過損失を受ける
こととなり、またハイブリッド2による図2のFONと同
じ振幅周波数特性FOFFを受け、振幅周波数特性は変化
しないようにすることができる。更に、群遅延等化特性
は前記図2のDONと異なる所望の特性DOFFを得ること
ができる。従って、本実施例によれば、群遅延等化機能
をオンとオフの一方から他方に切り換えても、出力信号
レベルが変化しないようにすることができる。
合も入力IF信号はハイブリッド2を通過するから、前
記の群遅延等化機能のオン時と同様の通過損失を受ける
こととなり、またハイブリッド2による図2のFONと同
じ振幅周波数特性FOFFを受け、振幅周波数特性は変化
しないようにすることができる。更に、群遅延等化特性
は前記図2のDONと異なる所望の特性DOFFを得ること
ができる。従って、本実施例によれば、群遅延等化機能
をオンとオフの一方から他方に切り換えても、出力信号
レベルが変化しないようにすることができる。
【0021】また、本実施例では、切り換え用のスイッ
チ回路4が群遅延等化回路10内にあり、従来の群遅延
等化回路の入力と出力とを切り換える構成ではないた
め、スイッチ回路の個数を半分にすることができると共
に、バイパスルートを不要にすることができるため、回
路を従来よりも簡素化することができると共に、空間的
にも小型化ができる。
チ回路4が群遅延等化回路10内にあり、従来の群遅延
等化回路の入力と出力とを切り換える構成ではないた
め、スイッチ回路の個数を半分にすることができると共
に、バイパスルートを不要にすることができるため、回
路を従来よりも簡素化することができると共に、空間的
にも小型化ができる。
【0022】なお、本発明は上記の実施例に限定される
ものではなく、例えば共振回路3はLC並列共振回路と
して説明したが、集中定数インピーダンスを用いた他の
構成の共振回路は勿論のこと、同軸共振回路などの共振
回路でも良い。
ものではなく、例えば共振回路3はLC並列共振回路と
して説明したが、集中定数インピーダンスを用いた他の
構成の共振回路は勿論のこと、同軸共振回路などの共振
回路でも良い。
【0023】
【発明の効果】以上説明したように、本発明によれば、
群遅延等化機能のオン、オフの切り換えを行うスイッチ
回路の切り換えに拘らず、いずれの場合も入力信号はハ
イブリッドを通過するようにできるため、通過損失と振
幅周波数特性が上記の切り換えにより変化しないように
でき、従って群遅延等化機能をオンとオフの一方から他
方に切り換えても、出力信号レベルが変化しないように
することができる。
群遅延等化機能のオン、オフの切り換えを行うスイッチ
回路の切り換えに拘らず、いずれの場合も入力信号はハ
イブリッドを通過するようにできるため、通過損失と振
幅周波数特性が上記の切り換えにより変化しないように
でき、従って群遅延等化機能をオンとオフの一方から他
方に切り換えても、出力信号レベルが変化しないように
することができる。
【図1】本発明の一実施例の構成図である。
【図2】図1の共振回路接続時の特性図である。
【図3】図1の共振回路非接続時の特性図である。
【図4】従来の一例の構成図である。
2 ハイブリッド 3 共振回路 4 スイッチ回路 10 群遅延等化回路
Claims (2)
- 【請求項1】 第1及び第2の入力端子と一つの出力端
子とを有し、該第1の入力端子に入力信号が入力される
ハイブリッドと、 所定の共振周波数で共振する共振回路と、 前記ハイブリッドの第2の入力端子に、前記共振回路の
一端と地気のいずれか一方を選択的に接続するスイッチ
回路とを有し、該スイッチ回路を介して前記共振回路の
一端が前記ハイブリッドの第2の入力端子に接続された
ときに、前記入力信号に群遅延等化特性を付与して前記
ハイブリッドの出力端子より出力することを特徴とする
群遅延等化回路。 - 【請求項2】 前記共振回路は、一端が前記スイッチ回
路に接続され、他端が接地されたLC並列共振回路であ
ることを特徴とする請求項1記載の群遅延等化回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19665193A JPH0715268A (ja) | 1993-06-21 | 1993-06-21 | 群遅延等化回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19665193A JPH0715268A (ja) | 1993-06-21 | 1993-06-21 | 群遅延等化回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0715268A true JPH0715268A (ja) | 1995-01-17 |
Family
ID=16361328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19665193A Pending JPH0715268A (ja) | 1993-06-21 | 1993-06-21 | 群遅延等化回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0715268A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016158953A1 (ja) * | 2015-03-30 | 2016-10-06 | 株式会社村田製作所 | 高周波フィルタ、フロントエンド回路、および通信機器 |
-
1993
- 1993-06-21 JP JP19665193A patent/JPH0715268A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016158953A1 (ja) * | 2015-03-30 | 2016-10-06 | 株式会社村田製作所 | 高周波フィルタ、フロントエンド回路、および通信機器 |
JPWO2016158953A1 (ja) * | 2015-03-30 | 2017-12-07 | 株式会社村田製作所 | 高周波フィルタ、フロントエンド回路、および通信機器 |
US10200012B2 (en) | 2015-03-30 | 2019-02-05 | Murata Manufacturing Co., Ltd. | High-frequency filter, front-end circuit, and communication apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7218185B2 (en) | Impedance circuit, and filter circuit, amplifier circuit, semiconductor integrated circuit, electronic component, and wireless communications device using the same | |
US6472953B1 (en) | Band switching filter using a surface acoustic wave resonator and an antenna duplexer using the same | |
US5515017A (en) | Selectable frequency dielectric filter having a ganged relation output switch | |
JP2000323961A (ja) | 弾性表面波共振器を用いた帯域切替フィルタとそれを用いたアンテナ共用器 | |
JP2810881B2 (ja) | 帯域フイルタ回路付テレビチューナ | |
CA2008072A1 (en) | Electrically-tunable bandpass filter | |
US4467296A (en) | Integrated electronic controlled diode filter microwave networks | |
US4112378A (en) | Television tuner circuit for selection of VHF and UHF/VHF converted television signals | |
JPH1198433A (ja) | テレビジョン信号受信機、テレビジョン装置及びビデオレコーダ | |
US6459345B1 (en) | Programmable saw filter including unidirectional transducers | |
JP3689642B2 (ja) | テレビジョンチューナ用中間周波結合回路 | |
JPH0715268A (ja) | 群遅延等化回路 | |
US6760079B2 (en) | TV tuner unit having a resonance network | |
KR20020053033A (ko) | 증폭기 회로 | |
US20040100315A1 (en) | Switched coupler type digital phase shifter using quadrature generator | |
CN106575955A (zh) | 多频带接收机的滤波器‑端接器组合 | |
US3376508A (en) | U.h.f. and v.h.f. tuner for receivers | |
JPH07321603A (ja) | チューナ | |
JP3263919B2 (ja) | 衛星放送用コンバータ | |
JPH09130285A (ja) | テレビジョンチューナの入力回路 | |
JP2637722B2 (ja) | 音声中間周波信号切替回路 | |
JP3283425B2 (ja) | チューナのトラップ回路 | |
JP3562952B2 (ja) | 中間周波出力回路 | |
JPH06101697B2 (ja) | ダイバ−シティ受信機の入力回路 | |
JPH06204905A (ja) | マイクロ波受信装置 |