JPH0714499A - 電界放出素子 - Google Patents
電界放出素子Info
- Publication number
- JPH0714499A JPH0714499A JP15345193A JP15345193A JPH0714499A JP H0714499 A JPH0714499 A JP H0714499A JP 15345193 A JP15345193 A JP 15345193A JP 15345193 A JP15345193 A JP 15345193A JP H0714499 A JPH0714499 A JP H0714499A
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- insulating layer
- field emission
- projection
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】電界放出素子としての優れた性能を発揮でき、
しかも電界放出素子に生じ易い重大不良であるショート
を防ぎ、特にはＦＥＡに応用するような場合であって
も、顕著な画像表示不良やＦＥＡの制御系装置各部が破
損するような心配も無く信頼性が高い電界放出素子を提
供する。 【構成】導電性基板上に突起状カソードと、突起状カソ
ードの少なくとも一部を囲むような絶縁層と、絶縁層の
上に該突起状カソードの先端部分に臨むようにゲート電
極とを設けた電界放出素子で、突起状カソード下部の少
なくとも一部が第２の絶縁層に覆われている構造である
ことを特徴とする。
しかも電界放出素子に生じ易い重大不良であるショート
を防ぎ、特にはＦＥＡに応用するような場合であって
も、顕著な画像表示不良やＦＥＡの制御系装置各部が破
損するような心配も無く信頼性が高い電界放出素子を提
供する。 【構成】導電性基板上に突起状カソードと、突起状カソ
ードの少なくとも一部を囲むような絶縁層と、絶縁層の
上に該突起状カソードの先端部分に臨むようにゲート電
極とを設けた電界放出素子で、突起状カソード下部の少
なくとも一部が第２の絶縁層に覆われている構造である
ことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、電界放出（強電界放出
とも称されている）により電子を放出させる電界放出素
子に関し、特にはアレイ状に配置してディスプレィ等に
応用されるＦＥＡ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ａ
ｒｒａｙ）とした場合でも信頼性が高く、電界放出素子
としての優れた性能を発揮できるものである。
とも称されている）により電子を放出させる電界放出素
子に関し、特にはアレイ状に配置してディスプレィ等に
応用されるＦＥＡ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ａ
ｒｒａｙ）とした場合でも信頼性が高く、電界放出素子
としての優れた性能を発揮できるものである。
【０００２】
【従来の技術】電界放出素子は半導体集積回路の製造に
特に多用されている様々な微細加工技術の応用により製
造されている。例えば図３に示すように、高不純物濃度
の低抵抗Ｓｉ（シリコン）基板を導電性基板１として、
その上に円錐形状の突起状カソード６を設けると共に、
その突起状カソード６の少なくとも一部を囲むように絶
縁層２を設け、その絶縁層２の上面に突起状カソード６
の先端部分に臨むように設けられた放出電子流制御用の
ゲート電極３を有する構造になっている。そして、突起
状カソード６の材質としては、Ｍｏ（モリブデン）が使
用される場合が一般的である。
特に多用されている様々な微細加工技術の応用により製
造されている。例えば図３に示すように、高不純物濃度
の低抵抗Ｓｉ（シリコン）基板を導電性基板１として、
その上に円錐形状の突起状カソード６を設けると共に、
その突起状カソード６の少なくとも一部を囲むように絶
縁層２を設け、その絶縁層２の上面に突起状カソード６
の先端部分に臨むように設けられた放出電子流制御用の
ゲート電極３を有する構造になっている。そして、突起
状カソード６の材質としては、Ｍｏ（モリブデン）が使
用される場合が一般的である。
【０００３】このような構造の電界放出素子の一般的な
製造工程を図４に例示する。まず図４（ａ）に示すよう
に、Ｓｉからなる導電性基板１上に熱酸化法を用いてＳ
ｉＯ 2 からなる絶縁層２を形成し、続いてスパッタリン
グ法等によりゲート電極３とするＣｒ膜を成膜する。次
にフォトリソグラフィにより微細な穴９（ここでは直径
１．５μｍ）が有するフォトレジスト層を形成する。さ
らに、前記フォトレジスト層をマスクに用いて、穴９の
下方のＳｉＯ2 からなる絶縁層２の一部をエッチングに
より除去して凹部１１を形成する。
製造工程を図４に例示する。まず図４（ａ）に示すよう
に、Ｓｉからなる導電性基板１上に熱酸化法を用いてＳ
ｉＯ 2 からなる絶縁層２を形成し、続いてスパッタリン
グ法等によりゲート電極３とするＣｒ膜を成膜する。次
にフォトリソグラフィにより微細な穴９（ここでは直径
１．５μｍ）が有するフォトレジスト層を形成する。さ
らに、前記フォトレジスト層をマスクに用いて、穴９の
下方のＳｉＯ2 からなる絶縁層２の一部をエッチングに
より除去して凹部１１を形成する。
【０００４】次に、穴１０の径を狭めるため、図４
（ｂ）に示すように、導電性基板１の表面に対してθな
る角度となるようにして且つ回転させながらＡｌ（アル
ミニウム）を斜め蒸着する。このＡｌの層はマスク材４
として用いる。この斜め蒸着により穴９は狭められ開口
部１０の径は小さくなる。この開口部１０の径は突起状
カソード６を形成する場合、突起状カソード６の高さに
関係するため、必要な径となるように蒸着の角度θを最
適化する。
（ｂ）に示すように、導電性基板１の表面に対してθな
る角度となるようにして且つ回転させながらＡｌ（アル
ミニウム）を斜め蒸着する。このＡｌの層はマスク材４
として用いる。この斜め蒸着により穴９は狭められ開口
部１０の径は小さくなる。この開口部１０の径は突起状
カソード６を形成する場合、突起状カソード６の高さに
関係するため、必要な径となるように蒸着の角度θを最
適化する。
【０００５】次に図４（ｃ）に示すように、Ｍｏを導電
性基板１に対し垂直に蒸着して堆積することにより突起
状カソード６を形成する。この場合に、蒸着されたＭｏ
のうち開口部１０を通過したものは凹部１１の導電性基
板１上に堆積する。また、開口部１０を通過しなかった
Ｍｏは前記マスク材４上に堆積するが、この際に開口部
１０は堆積してくるＭｏによって徐々に狭められてくる
ため、凹部１１には次第に円錐状の突起状カソード６が
形成されてゆき、そしてやがて開口部１０は封鎖され
る。次に、前記マスク材４を選択的にエッチングして、
不要なＭｏ膜もリフトオフされて、図４（ｄ）に示すよ
うな電界放出素子が形成される。
性基板１に対し垂直に蒸着して堆積することにより突起
状カソード６を形成する。この場合に、蒸着されたＭｏ
のうち開口部１０を通過したものは凹部１１の導電性基
板１上に堆積する。また、開口部１０を通過しなかった
Ｍｏは前記マスク材４上に堆積するが、この際に開口部
１０は堆積してくるＭｏによって徐々に狭められてくる
ため、凹部１１には次第に円錐状の突起状カソード６が
形成されてゆき、そしてやがて開口部１０は封鎖され
る。次に、前記マスク材４を選択的にエッチングして、
不要なＭｏ膜もリフトオフされて、図４（ｄ）に示すよ
うな電界放出素子が形成される。
【０００６】本来、このような電界放出素子では突起状
カソード材料としては、仕事関数が小さく従って電子放
出特性の良い材料を用いるのが望ましい。一方、このよ
うな電界放出素子を作製する際には、前記のようにＡｌ
からなるマスク材４上のＭｏ膜をリフトオフするため、
マスク材４をエッチング法により除去する際に突起状カ
ソード６が腐食されない材料であるという必要がある。
従って、材料に要求されるこれらの性質の兼ね合いに起
因して、突起状カソード材料はＭｏをはじめとするごく
一部の金属材料に限定される。
カソード材料としては、仕事関数が小さく従って電子放
出特性の良い材料を用いるのが望ましい。一方、このよ
うな電界放出素子を作製する際には、前記のようにＡｌ
からなるマスク材４上のＭｏ膜をリフトオフするため、
マスク材４をエッチング法により除去する際に突起状カ
ソード６が腐食されない材料であるという必要がある。
従って、材料に要求されるこれらの性質の兼ね合いに起
因して、突起状カソード材料はＭｏをはじめとするごく
一部の金属材料に限定される。
【０００７】しかし、導電性基板１上にＭｏからなる突
起状カソード６を前記のような蒸着法により形成した場
合には、導電性基板１と突起状カソード６との間の接着
性が良くない（接着力が不充分である）ために導電性基
板１から突起状カソード６の離脱が起こり易く、この際
に離脱した突起状カソード６が倒れてゲート電極３に触
れてカソード・ゲート電極間のショートを引き起こして
しまうことになる。尚、このような突起状カソードの離
脱は、基板に対してカソードの垂直方向／水平方向の寸
法比率が大きい場合や、カソード・ゲート電極間の相対
的位置関係の偏芯がある場合、あるいはカソード自体に
傾きがある場合には、いっそう助長されやすいことにな
る。
起状カソード６を前記のような蒸着法により形成した場
合には、導電性基板１と突起状カソード６との間の接着
性が良くない（接着力が不充分である）ために導電性基
板１から突起状カソード６の離脱が起こり易く、この際
に離脱した突起状カソード６が倒れてゲート電極３に触
れてカソード・ゲート電極間のショートを引き起こして
しまうことになる。尚、このような突起状カソードの離
脱は、基板に対してカソードの垂直方向／水平方向の寸
法比率が大きい場合や、カソード・ゲート電極間の相対
的位置関係の偏芯がある場合、あるいはカソード自体に
傾きがある場合には、いっそう助長されやすいことにな
る。
【０００８】このショートは電界放出素子に生じ易い重
大な不良である。これは電界放出素子をアレイ状に配置
して例えばディスプレィに応用した場合には、顕著な画
像表示不良となるうえに当然のことながらディスプレィ
の装置各部の破損を誘発しかねないものであり、電界放
出素子の実用化、さらにはＦＥＡとして実用化するうえ
で非常に大きな問題点としてのしかかってきている。
大な不良である。これは電界放出素子をアレイ状に配置
して例えばディスプレィに応用した場合には、顕著な画
像表示不良となるうえに当然のことながらディスプレィ
の装置各部の破損を誘発しかねないものであり、電界放
出素子の実用化、さらにはＦＥＡとして実用化するうえ
で非常に大きな問題点としてのしかかってきている。
【０００９】
【発明が解決しようとする課題】本発明は前記問題点に
鑑みてなされたものであり、その目的とするところは、
すなわち、電界放出素子としての優れた性能を発揮で
き、しかも電界放出素子に生じ易い重大不良であるショ
ートを防ぎ、特にはＦＥＡに応用するような場合であっ
ても、顕著な画像表示不良やＦＥＡの制御系装置各部が
破損するような心配も無く信頼性が高い電界放出素子を
提供することにある。
鑑みてなされたものであり、その目的とするところは、
すなわち、電界放出素子としての優れた性能を発揮で
き、しかも電界放出素子に生じ易い重大不良であるショ
ートを防ぎ、特にはＦＥＡに応用するような場合であっ
ても、顕著な画像表示不良やＦＥＡの制御系装置各部が
破損するような心配も無く信頼性が高い電界放出素子を
提供することにある。
【００１０】
【課題を解決するための手段】前記課題を解決するため
に本発明が提供する手段とは、すなわち、導電性基板上
に突起状カソードを設け、該突起状カソードの少なくと
も一部を囲むように絶縁層を設け、該絶縁層の上に該突
起状カソードの先端部分に臨むようにゲート電極を設け
た構成を少なくとも具備する電界放出素子において、突
起状カソード下部の少なくとも一部が第２絶縁層により
覆われていること特徴とする電界放出素子である。
に本発明が提供する手段とは、すなわち、導電性基板上
に突起状カソードを設け、該突起状カソードの少なくと
も一部を囲むように絶縁層を設け、該絶縁層の上に該突
起状カソードの先端部分に臨むようにゲート電極を設け
た構成を少なくとも具備する電界放出素子において、突
起状カソード下部の少なくとも一部が第２絶縁層により
覆われていること特徴とする電界放出素子である。
【００１１】尚、突起状カソードは、基本的には突起状
をなすカソードであり、好ましくは電界放出の効率が良
いように鋭利な先端部ましくは角部を有しているもので
あり、形状としては円錐形状に限らず角錐形状、冠型形
状、
をなすカソードであり、好ましくは電界放出の効率が良
いように鋭利な先端部ましくは角部を有しているもので
あり、形状としては円錐形状に限らず角錐形状、冠型形
状、
【００１２】ここで用いる（前者の）絶縁層の材料とし
ては、絶縁性を有し且つ成膜が可能であれば良い。例と
しては、無機材料（金属酸化物〔ＳｉＯ2 、Ａｌ
2 Ｏ3 、Ｔａ2 Ｏ5 、等〕、あるいは金属窒化物〔Ｓｉ
Ｎx 、等〕をはじめとする絶縁性を有する材料）あるい
は有機材料（ポリイミド等）が好適なものとして挙げら
れる。但し、本発明の電界放出素子の使用環境は高真空
中であることを考慮すると、前者の無機材料の方がより
望ましい。
ては、絶縁性を有し且つ成膜が可能であれば良い。例と
しては、無機材料（金属酸化物〔ＳｉＯ2 、Ａｌ
2 Ｏ3 、Ｔａ2 Ｏ5 、等〕、あるいは金属窒化物〔Ｓｉ
Ｎx 、等〕をはじめとする絶縁性を有する材料）あるい
は有機材料（ポリイミド等）が好適なものとして挙げら
れる。但し、本発明の電界放出素子の使用環境は高真空
中であることを考慮すると、前者の無機材料の方がより
望ましい。
【００１３】次に、本発明でいう第２絶縁層について述
べると、まずその形成方法としては有機金属溶液による
塗布法または真空蒸着法等の真空プロセスの使用が可能
である。しかし、突起状カソード下部への第２絶縁層の
付着を確実に行う必要性から、有機金属溶液を塗布する
方法（所謂、ゾルゲル法）による形成が望ましい。そし
て、第２絶縁層の膜厚および（３次元的）形状について
は、突起状カソード自体のサイズや形状により適宜設定
する必要があるが、少なくとも、突起状カソードの鋭利
な先端部もしくは角を有する部分を絶縁性を有する部材
から露出させるように設定する必要がある。
べると、まずその形成方法としては有機金属溶液による
塗布法または真空蒸着法等の真空プロセスの使用が可能
である。しかし、突起状カソード下部への第２絶縁層の
付着を確実に行う必要性から、有機金属溶液を塗布する
方法（所謂、ゾルゲル法）による形成が望ましい。そし
て、第２絶縁層の膜厚および（３次元的）形状について
は、突起状カソード自体のサイズや形状により適宜設定
する必要があるが、少なくとも、突起状カソードの鋭利
な先端部もしくは角を有する部分を絶縁性を有する部材
から露出させるように設定する必要がある。
【００１４】
【作用】本発明によると、第２絶縁層により、突起状カ
ソードの少なくとも一部が導電性基板かその他の部材に
固定されているために、突起状カソードが導電性基板か
ら離脱することが起こらず、従って前記のショートの発
生が防止できる。
ソードの少なくとも一部が導電性基板かその他の部材に
固定されているために、突起状カソードが導電性基板か
ら離脱することが起こらず、従って前記のショートの発
生が防止できる。
【００１５】
【実施例】図１は本発明に係わる一実施例を示す断面図
である。ここでは、Ｐドープの低抵抗Ｓｉからなる導電
性基板１上にＭｏからなる突起状カソード６が形成され
ており、この突起状カソード６の後端を埋め込み、且つ
突起状カソード先端が露出するようにＳｉＯ2 からなる
第２絶縁層が形成されている。また、この外側には突起
状カソード６を囲むように熱酸化ＳｉＯ2 膜からなる絶
縁層２が形成され、この絶縁層２上に突起状カソード６
先端を臨むようにＣｒ膜からなるゲート電極３が形成さ
れている。
である。ここでは、Ｐドープの低抵抗Ｓｉからなる導電
性基板１上にＭｏからなる突起状カソード６が形成され
ており、この突起状カソード６の後端を埋め込み、且つ
突起状カソード先端が露出するようにＳｉＯ2 からなる
第２絶縁層が形成されている。また、この外側には突起
状カソード６を囲むように熱酸化ＳｉＯ2 膜からなる絶
縁層２が形成され、この絶縁層２上に突起状カソード６
先端を臨むようにＣｒ膜からなるゲート電極３が形成さ
れている。
【００１６】本実施例を図２に示す製造工程図を用いて
詳細に説明する。図２（ａ）に示すように、Ｐドープの
Ｓｉからなる導電性基板１（抵抗値０．０１Ω・cm）に
熱酸化法によりＳｉＯ2 膜を１μｍの厚みで形成し、次
いでスパッタリング法を用いて、Ｃｒ膜を３０００Åの
膜厚で成膜する。さらに、フォトリソグラフィを用いて
Ｃｒ膜に直径２μｍの穴９を設けゲート電極３を形成す
る。続いて、この穴９の下の前記ＳｉＯ2 膜からなる絶
縁層２をエッチング法により腐食除去して凹部１１を形
成する。
詳細に説明する。図２（ａ）に示すように、Ｐドープの
Ｓｉからなる導電性基板１（抵抗値０．０１Ω・cm）に
熱酸化法によりＳｉＯ2 膜を１μｍの厚みで形成し、次
いでスパッタリング法を用いて、Ｃｒ膜を３０００Åの
膜厚で成膜する。さらに、フォトリソグラフィを用いて
Ｃｒ膜に直径２μｍの穴９を設けゲート電極３を形成す
る。続いて、この穴９の下の前記ＳｉＯ2 膜からなる絶
縁層２をエッチング法により腐食除去して凹部１１を形
成する。
【００１７】次に、穴９の径を絞るため、図２（ｂ）に
示すように導電性基板１表面に対し２０度なる角度にな
るようにして、導電性基板１を回転させながらＡｌから
なるマスク材４を成膜する。続いて、図２（ｃ）に示す
ようにＭｏを導電性基板に対し垂直に真空蒸着し突起状
カソード６を形成する。このとき、突起状カソードの平
均寸法は、高さ１．１μｍ、端部の径は１μｍであっ
た。次に、塩酸系エッチッング液を用いて、Ａｌからな
るマスク材４を腐食除去すると同時にマスク材４上のＭ
ｏ膜５も除去し、図２（ｄ）のように突起状カソード６
を露出させる。
示すように導電性基板１表面に対し２０度なる角度にな
るようにして、導電性基板１を回転させながらＡｌから
なるマスク材４を成膜する。続いて、図２（ｃ）に示す
ようにＭｏを導電性基板に対し垂直に真空蒸着し突起状
カソード６を形成する。このとき、突起状カソードの平
均寸法は、高さ１．１μｍ、端部の径は１μｍであっ
た。次に、塩酸系エッチッング液を用いて、Ａｌからな
るマスク材４を腐食除去すると同時にマスク材４上のＭ
ｏ膜５も除去し、図２（ｄ）のように突起状カソード６
を露出させる。
【００１８】次に、市販の有機ケイ素化合物を主成分と
するＳｉＯ2 系皮膜形成用塗布液〔東京応化製、製品
名：ＯＣＤ Ｔｙｐｅ−７、ＳｉＯ2 濃度１５％〕をス
ピンコーターを用いて塗布し、絶縁皮膜７を形成する
（図２（ｅ）参照）。このとき、塗布液が突起状カソー
ド６と絶縁層２に囲まれた狭い部分に十分入り込むよう
に、適宜必要に応じて、塗布後に遠心回転装置等を用い
て充填する。次に、この基板を１００℃で３０分間予備
乾燥した後、４５０℃で３０分間焼成することにより、
ＳｉＯ2 系皮膜形成用塗布液はＳｉＯ2 に反応変化す
る。このとき、図２（ｆ）に示すように、塗布したＳｉ
Ｏ2 系皮膜形成用塗布液は、溶剤成分の蒸発及び有機ケ
イ素化合物の加水分解・縮合反応に伴う体積減少が起こ
り、絶縁性皮膜７は図に示すように収縮する。
するＳｉＯ2 系皮膜形成用塗布液〔東京応化製、製品
名：ＯＣＤ Ｔｙｐｅ−７、ＳｉＯ2 濃度１５％〕をス
ピンコーターを用いて塗布し、絶縁皮膜７を形成する
（図２（ｅ）参照）。このとき、塗布液が突起状カソー
ド６と絶縁層２に囲まれた狭い部分に十分入り込むよう
に、適宜必要に応じて、塗布後に遠心回転装置等を用い
て充填する。次に、この基板を１００℃で３０分間予備
乾燥した後、４５０℃で３０分間焼成することにより、
ＳｉＯ2 系皮膜形成用塗布液はＳｉＯ2 に反応変化す
る。このとき、図２（ｆ）に示すように、塗布したＳｉ
Ｏ2 系皮膜形成用塗布液は、溶剤成分の蒸発及び有機ケ
イ素化合物の加水分解・縮合反応に伴う体積減少が起こ
り、絶縁性皮膜７は図に示すように収縮する。
【００１９】さらに、図２（ｇ）に示すように、この導
電性基板１を、ＣＦ4 ガスを用いた反応性ドライエッチ
ング装置を用いて、ゲート電極３表面及び突起状カソー
ド６表面に付着した不用のＳｉＯ2 膜を除去して第２絶
縁層８を有する電界放出素子を完成する。尚、この実施
例のおける第２絶縁層８の膜厚は３５００Åであった。
このとき使用するエッチングガスは、ゲート電極３の材
料であるＣｒ膜、並びに突起状カソード６の材料である
ＭｏとＳｉＯ2 膜とのエッチング選択比が十分得られる
ように、フッ素系エッチングガスの使用が望ましい。
電性基板１を、ＣＦ4 ガスを用いた反応性ドライエッチ
ング装置を用いて、ゲート電極３表面及び突起状カソー
ド６表面に付着した不用のＳｉＯ2 膜を除去して第２絶
縁層８を有する電界放出素子を完成する。尚、この実施
例のおける第２絶縁層８の膜厚は３５００Åであった。
このとき使用するエッチングガスは、ゲート電極３の材
料であるＣｒ膜、並びに突起状カソード６の材料である
ＭｏとＳｉＯ2 膜とのエッチング選択比が十分得られる
ように、フッ素系エッチングガスの使用が望ましい。
【００２０】本実施例では、第２絶縁層８の材料として
ＳｉＯ2 を使用したが、この他の選択としてにＳｉ
Ｎx 、Ａｌ2 Ｏ3 、Ｔａ2 Ｏ5 等の無機材料あるいはポ
リイミド等の有機材料の使用も可能であることは無論で
ある。更に、突起状カソード６の形状としてコーン型カ
ソードを本実施例では示したが、円柱型、角錐型等の各
種各様の突起状カソードに適用可能であることは言うま
でもない。
ＳｉＯ2 を使用したが、この他の選択としてにＳｉ
Ｎx 、Ａｌ2 Ｏ3 、Ｔａ2 Ｏ5 等の無機材料あるいはポ
リイミド等の有機材料の使用も可能であることは無論で
ある。更に、突起状カソード６の形状としてコーン型カ
ソードを本実施例では示したが、円柱型、角錐型等の各
種各様の突起状カソードに適用可能であることは言うま
でもない。
【００２１】完成した電界放出素子の評価を行ったとこ
ろ、カソードコーンの基板からの離脱により生じたと推
定される突起状カソード、ゲート電極間のショート発生
率は、従来法によると１％であったものが、本発明によ
ると皆無になり、欠陥のない電界放出素子を高収率で得
ることができた。
ろ、カソードコーンの基板からの離脱により生じたと推
定される突起状カソード、ゲート電極間のショート発生
率は、従来法によると１％であったものが、本発明によ
ると皆無になり、欠陥のない電界放出素子を高収率で得
ることができた。
【００２２】
【発明の効果】本発明に係わる電界放出素子によると、
突起状カソードの少なくとも一部（基板と接着している
側の部分、等）が導電性基板上で第２絶縁層に埋め込ま
れたり、あるいは第２絶縁層を介してその他の部材に固
定されているために、突起状カソードが基板から離脱す
ることが起こらず、その結果として、電界放出素子とし
ての優れた性能を発揮でき、しかも電界放出素子に生じ
易い重大不良であるショートを防ぎ、特にはＦＥＡに応
用するような場合であっても、顕著な画像表示不良やＦ
ＥＡの制御系装置各部が破損するような心配も無く信頼
性が高い電界放出素子を提供することが出来た。
突起状カソードの少なくとも一部（基板と接着している
側の部分、等）が導電性基板上で第２絶縁層に埋め込ま
れたり、あるいは第２絶縁層を介してその他の部材に固
定されているために、突起状カソードが基板から離脱す
ることが起こらず、その結果として、電界放出素子とし
ての優れた性能を発揮でき、しかも電界放出素子に生じ
易い重大不良であるショートを防ぎ、特にはＦＥＡに応
用するような場合であっても、顕著な画像表示不良やＦ
ＥＡの制御系装置各部が破損するような心配も無く信頼
性が高い電界放出素子を提供することが出来た。
【図１】本発明にかかわる電界放出素子の一実施例を断
面図を用いて示す説明図である。
面図を用いて示す説明図である。
【図２】本発明にかかわる電界放出素子の一実施例につ
いて、その製造工程を断面図を用いて示す説明図であ
る。
いて、その製造工程を断面図を用いて示す説明図であ
る。
【図３】従来の電界放出素子の一例を断面図を用いて示
す説明図である。
す説明図である。
【図４】本発明にかかわる電界放出素子の他の一実施例
について、その製造工程を断面図を用いて示す説明図で
ある。
について、その製造工程を断面図を用いて示す説明図で
ある。
１・・・導電性基板 ２・・・絶縁層 ３・・・ゲート電極 ４・・・マスク材（Ａｌからなる） ５・・・Ｍｏ膜 ６・・・突起状カソード ７・・・絶縁性皮膜 ８・・・第２絶縁層 ９・・・穴 １０・・・開口部 １１・・・凹部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年６月３０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】尚、突起状カソードは、基本的には突起状
をなすカソードであり、好ましくは電界放出の効率が良
いように鋭利な先端部ましくは角部を有しているもので
あり、形状としては円錐形状に限らず角錐形状、冠型形
状、等々任意に選定して良く、特に限定されるものでは
ない。
をなすカソードであり、好ましくは電界放出の効率が良
いように鋭利な先端部ましくは角部を有しているもので
あり、形状としては円錐形状に限らず角錐形状、冠型形
状、等々任意に選定して良く、特に限定されるものでは
ない。
Claims (1)
- 【請求項１】導電性基板上に突起状カソードを設け、該
突起状カソードの少なくとも一部を囲むように絶縁層を
設け、該絶縁層の上に該突起状カソードの先端部分に臨
むようにゲート電極を設けた構成を少なくとも具備する
電界放出素子において、突起状カソード下部の少なくと
も一部が第２絶縁層により覆われていること特徴とする
電界放出素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15345193A JPH0714499A (ja) | 1993-06-24 | 1993-06-24 | 電界放出素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15345193A JPH0714499A (ja) | 1993-06-24 | 1993-06-24 | 電界放出素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714499A true JPH0714499A (ja) | 1995-01-17 |
Family
ID=15562847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15345193A Pending JPH0714499A (ja) | 1993-06-24 | 1993-06-24 | 電界放出素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714499A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148080A (ja) * | 1994-11-22 | 1996-06-07 | Nec Corp | アレイ状電界放射冷陰極とその製造方法 |
| US6369496B1 (en) | 1997-12-03 | 2002-04-09 | Nec Corporation | Micro cold cathode with shield member |
| KR100569264B1 (ko) * | 1999-06-21 | 2006-04-10 | 비오이 하이디스 테크놀로지 주식회사 | 전계방출 표시소자의 제조방법 |
-
1993
- 1993-06-24 JP JP15345193A patent/JPH0714499A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148080A (ja) * | 1994-11-22 | 1996-06-07 | Nec Corp | アレイ状電界放射冷陰極とその製造方法 |
| US6369496B1 (en) | 1997-12-03 | 2002-04-09 | Nec Corporation | Micro cold cathode with shield member |
| KR100569264B1 (ko) * | 1999-06-21 | 2006-04-10 | 비오이 하이디스 테크놀로지 주식회사 | 전계방출 표시소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10289650A (ja) | 電界電子放出素子及びその製造方法並びに電界電子放出型ディスプレイ装置 | |
| JP2000133443A (ja) | シャドウマスク及びその製造方法並びにシャドウマスクを用いた有機ｅｌディスプレイの製造方法 | |
| JPH06204208A (ja) | 半導体装置の製造方法 | |
| JP2000021287A (ja) | 電界放出型電子源及びその製造方法 | |
| JPH0714499A (ja) | 電界放出素子 | |
| JPH06196086A (ja) | 電界放出陰極及びその形成方法 | |
| JP3526462B2 (ja) | 電界放出型陰極装置 | |
| JPH0765706A (ja) | 陰極装置及びその製造方法 | |
| JP3362506B2 (ja) | 電子放出素子の製造方法 | |
| JP3044603B2 (ja) | 電界放出素子の製造方法 | |
| JP2002004034A (ja) | 蒸着用マスクおよびその製造方法 | |
| JPH0541152A (ja) | 電界放出陰極の製造方法 | |
| KR100257568B1 (ko) | 전계방출표시 소자의 필드 에미터 어레이 형성방법 | |
| JPH05205614A (ja) | 電界放出陰極の作製方法 | |
| KR100577780B1 (ko) | 전계방출 표시소자의 제조방법 | |
| JP3460976B2 (ja) | リフトオフ法による電極形成のための蒸着方法 | |
| JPH11162332A (ja) | 電界放出型冷陰極の製造方法 | |
| JPH05225895A (ja) | 電界放出陰極の作製方法 | |
| KR100569269B1 (ko) | 전계방출 표시소자의 제조방법 | |
| JPH0963464A (ja) | 電界放出型冷陰極およびその製造方法 | |
| JP2002100281A (ja) | 能動型薄膜冷陰極及び能動型薄膜冷陰極の製造方法 | |
| KR20020080506A (ko) | 전계방출소자 | |
| JP3143679B2 (ja) | 電子放出素子及びその製造方法 | |
| JP2956565B2 (ja) | 電界放出冷陰極の製造方法 | |
| JPH0652791A (ja) | 電子銃の製造方法 |