JPH0713193A - Production of thin-film transistor and display device and rear surface exposure device - Google Patents
Production of thin-film transistor and display device and rear surface exposure deviceInfo
- Publication number
- JPH0713193A JPH0713193A JP14360493A JP14360493A JPH0713193A JP H0713193 A JPH0713193 A JP H0713193A JP 14360493 A JP14360493 A JP 14360493A JP 14360493 A JP14360493 A JP 14360493A JP H0713193 A JPH0713193 A JP H0713193A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- electrode
- manufacturing
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、第１に、液晶を駆動す
る液晶表示装置や画像読み取り用センサー等に用いられ
ている薄膜トランジスタの製造方法、とりわけ比較的低
温(600℃以下)で形成されたポリシリコン薄膜を用いた
ポリシリコン薄膜トランジスタの製造方法に関するもの
である。また第２に、それを有効に用いた表示装置の構
成、さらに第３には、その製造方法を簡単に実現する装
置(裏面露光装置)に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is, firstly, a method of manufacturing a thin film transistor used in a liquid crystal display device for driving a liquid crystal, an image reading sensor, etc., and particularly, it is formed at a relatively low temperature (600 ° C. or lower). And a method for manufacturing a polysilicon thin film transistor using the polysilicon thin film. Secondly, the present invention relates to a structure of a display device that effectively uses the device, and thirdly, to a device (a backside exposure device) that easily realizes the manufacturing method thereof.
【０００２】[0002]
【従来の技術】以下、液晶表示装置用に応用検討が進め
られているポリシリコン薄膜トランジスタとその製法を
例として、図面を用いて説明を行う。近年薄膜トランジ
スタを用いた液晶表示の分野では、比較的低温(600℃以
下)で形成されたポリシリコン薄膜を用いたポリシリコ
ン薄膜トランジスタが注目を集めている(例えば、雑誌
「フラットパネル・ディスプレイ 1991」pp.117(日経Ｂ
Ｐ社発行)参照)。しかしながら、このポリシリコン薄膜
トランジスタの重大な欠点の一つにリーク電流が大きい
ことがあげられており、特に画素電極用の薄膜トランジ
スタの場合は大きな問題となる。このためＬＤＤ(ライ
トリィー・ドープト・ドレイン)構造のトランジスタの
検討やオフセット構造のトランジスタの検討がなされて
いる。2. Description of the Related Art A polysilicon thin film transistor whose application is being investigated for a liquid crystal display device and a method for manufacturing the same will be described below with reference to the drawings. In the field of liquid crystal displays using thin film transistors, a polysilicon thin film transistor using a polysilicon thin film formed at a relatively low temperature (600 ° C. or less) has recently attracted attention (for example, magazine “Flat Panel Display 1991” pp. .117 (Nikkei B
(Published by Company P))). However, one of the serious drawbacks of this polysilicon thin film transistor is that the leak current is large, which is a serious problem especially in the case of a thin film transistor for pixel electrodes. For this reason, studies have been made on transistors having an LDD (lightly doped drain) structure and transistors having an offset structure.
【０００３】図10は従来のＬＤＤ構造のポリシリコン薄
膜トランジスタの製造方法の工程断面図(トランジスタ
部の断面図)である。以下、この従来の製造方法につい
て簡単に説明する。まず図10において、１は透光性基
板、２は高濃度の不純物を含んだポリシリコン層、３は
アモルファスシリコン層、３′はアモルファスシリコン
層３をエキシマレーザーの照射により結晶化したポリシ
リコン層、４はゲート絶縁膜、５はゲート電極、６は層
間絶縁膜、７はメタル電極、Ｌ１,Ｌ２はゲート電極５
をドーピングマスク(その部分のイオンの注入を阻害す
る働きをするもの)に用いてイオン注入を行った低濃度
のソース・ドレイン領域(ＬＤＤ領域)である。FIG. 10 is a process sectional view (sectional view of a transistor portion) of a method of manufacturing a conventional polysilicon thin film transistor having an LDD structure. The conventional manufacturing method will be briefly described below. First, in FIG. 10, 1 is a transparent substrate, 2 is a polysilicon layer containing a high concentration of impurities, 3 is an amorphous silicon layer, and 3'is a polysilicon layer obtained by crystallizing the amorphous silicon layer 3 by excimer laser irradiation. Reference numeral 4 is a gate insulating film, 5 is a gate electrode, 6 is an interlayer insulating film, 7 is a metal electrode, and L1 and L2 are gate electrodes 5.
Is a low-concentration source / drain region (LDD region) in which ions are implanted by using as a doping mask (which functions to inhibit the implantation of ions in that portion).
【０００４】まず、透光性基板１上にソース・ドレイン
となるべき各部位に高濃度の不純物を含んだポリシリコ
ン層２を形成し、その上にアモルファスシリコン層３を
形成する(図10(a))、次にエキシマレーザーを照射する
ことによりアモルファスシリコン層３を結晶化し、ポリ
シリコン層３′を形成する(図10(b))。次にゲート絶縁
膜４とゲート電極５を形成し、ゲート電極５をドーピン
グマスクに用いてイオン注入を行い、ＬＤＤ領域Ｌ１,
Ｌ２を形成する。つづいて層間絶縁膜６を形成し、メタ
ル電極７を形成することによりＬＤＤ構造の薄膜トラン
ジスタを作製している(図10(c))。なお、ポリシリコン
層２とゲート電極５は、露光機を用いたフォトリソグラ
フィー工程でパターン形成されている。First, a polysilicon layer 2 containing a high concentration of impurities is formed on each portion of the light-transmissive substrate 1 to be a source / drain, and an amorphous silicon layer 3 is formed thereon (FIG. 10 ( a)), then the amorphous silicon layer 3 is crystallized by irradiating an excimer laser to form a polysilicon layer 3 '(FIG. 10 (b)). Next, the gate insulating film 4 and the gate electrode 5 are formed, ion implantation is performed using the gate electrode 5 as a doping mask, and the LDD region L1,
L2 is formed. Subsequently, the interlayer insulating film 6 is formed and the metal electrode 7 is formed to manufacture a thin film transistor having an LDD structure (FIG. 10 (c)). The polysilicon layer 2 and the gate electrode 5 are patterned by a photolithography process using an exposure device.
【０００５】また、上記の製法においてイオン注入を行
わなければ、Ｌ１とＬ２はオフセット領域となり、オフ
セット構造の薄膜トランジスタとなる(Ｌ１とＬ２の幅
をはじめとし、素子構造やドーピング条件の最適化は必
要である。)。こういったＬＤＤ構造やオフセット構造
の薄膜トランジスタは、リーク電流が小さいという性質
を持ち、高性能な液晶表示装置の画素電極用薄膜トラン
ジスタの製作の際の重要な技術となっている(図10のポ
リシリコン薄膜トランジスタの製造方法については、19
89年秋期第50回応用物理学会学術講演会講演予稿集27a
−Ａ−２，pp.539参照)。If ion implantation is not performed in the above manufacturing method, L1 and L2 become offset regions, and a thin film transistor having an offset structure (the width of L1 and L2 and other element structures and doping conditions need to be optimized. It is.). The thin film transistor having the LDD structure or the offset structure has a property that the leak current is small, and is an important technology in manufacturing a thin film transistor for a pixel electrode of a high performance liquid crystal display device (polysilicon shown in FIG. 10). For manufacturing method of thin film transistor, see 19
Proceedings of the 50th Annual Meeting of the Society of Applied Physics, 1989 Autumn Meeting 27a
-A-2, pp. 539).
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記従
来のような製造方法でＬＤＤ構造やオフセット構造のポ
リシリコン薄膜トランジスタを製作する場合に、以下の
ような問題があった。これらの従来の構造を作るには露
光機を使ったフォトリソグラフィー工程を用いる。フォ
トマスク位置合わせには、ある程度の範囲でばらつきが
発生するためＬ１とＬ２の幅が場所により変化してしま
い、これによりトランジスタの特性にばらつきが生じる
ことが第１の問題である(液晶表示装置の場合非常に多
くのトランジスタをばらつきなく作る必要がある。特に
大型基板に用いる場合、複数の露光領域を繋ぎ合わせて
分割露光する場合が多く、Ｌ１とＬ２の幅の比が繋ぎ目
の部分で急激に変化する場合があり事態は深刻であ
る。)。However, there are the following problems in manufacturing a polysilicon thin film transistor having an LDD structure or an offset structure by the above conventional manufacturing method. A photolithography process using an exposure machine is used to form these conventional structures. In the photomask alignment, the width of L1 and L2 varies depending on the location because variations occur within a certain range, which causes variations in transistor characteristics (the first problem is the liquid crystal display device). In the case of, it is necessary to make an extremely large number of transistors without variation.In particular, when used for a large substrate, there are many cases where a plurality of exposure regions are connected and divided exposure is performed, and the width ratio of L1 and L2 is at the joint portion. The situation is serious because it may change rapidly.)
【０００７】次にＬ１とＬ２の領域を作るには、ソース
・ドレイン領域のフォトマスクとゲート電極５のフォト
マスクとの２つの幅は、位置合わせの精度やエッチング
精度を確保した幅(液晶表示装置の製造に用いる大型基
板対応の露光機では数μmの幅)で設計することが必要と
なる。このためＬ１とＬ２を持たない素子に比べ、素子
サイズが大きくならざるをえないということが第２の問
題である。(液晶表示装置の画素電極用薄膜トランジス
タが目的の場合、できるだけ画素の開口率(有効領域)を
大きく取る必要があるので、素子サイズが設計上の問題
点となる。とりわけ高密度のタイプでは素子サイズをい
かに小さくするかが大きな問題となっている。) また、こういった露光機を使うフォトリソグラフィー工
程を用いて作った数μmの幅のＬＤＤ構造やオフセット
構造の薄膜トランジスタの場合、リーク電流は低下する
ものの、反面ＯＮ能力も低下してしまう場合が多い。そ
のため画素電極用薄膜トランジスタと周辺駆動回路用の
薄膜トランジスタを同一基板上に形成する場合に、画素
電極用薄膜トランジスタの性能を重視してＬＤＤ構造や
オフセット構造にしてしまうと、周辺駆動回路の能力が
低下しかねないということが第３の問題である。Next, in order to form the regions L1 and L2, the two widths of the photomask of the source / drain region and the photomask of the gate electrode 5 should be such that the alignment accuracy and etching accuracy are secured (liquid crystal display). It is necessary to design the exposure machine for a large substrate used for manufacturing the device with a width of several μm). Therefore, the second problem is that the element size is inevitably larger than that of the element having neither L1 nor L2. (When a thin film transistor for a pixel electrode of a liquid crystal display device is intended, it is necessary to maximize the aperture ratio (effective area) of the pixel, so the element size becomes a design problem. It is a big problem how to reduce the leakage current.) Also, in the case of a thin film transistor with an LDD structure or an offset structure with a width of several μm, which is formed by the photolithography process using such an exposure machine, the leakage current is reduced. However, on the other hand, there are many cases in which the ON ability also decreases. Therefore, when the thin film transistor for the pixel electrode and the thin film transistor for the peripheral driving circuit are formed on the same substrate, if the LDD structure or the offset structure is used with an emphasis on the performance of the thin film transistor for the pixel electrode, the performance of the peripheral driving circuit will decrease. The third problem is that it can happen.
【０００８】そこで本発明は、上記従来技術の問題を解
決するものであり、裏面露光を用いＬＤＤ領域やオフセ
ット領域をゲート電極にセルフアラインで作製する薄膜
トランジスタの製造方法、およびそれを用いた表示装置
の構成、およびその製造方法を簡単に実現する装置を提
供することを目的とする。Therefore, the present invention is to solve the above-mentioned problems of the prior art, that is, a method of manufacturing a thin film transistor in which an LDD region or an offset region is self-aligned with a gate electrode by using backside exposure, and a display device using the same. It is an object of the present invention to provide an apparatus that easily realizes the configuration of and the manufacturing method thereof.
【０００９】[0009]
【課題を解決するための手段】上記目的を達成するため
に、本発明の薄膜トランジスタの第１の製造方法は、透
光性基板の上部に半導体薄膜を形成し、その上方を覆う
ように絶縁性薄膜を形成し、さらにその上方で前記半導
体薄膜部の一部分に非透光性導電性薄膜による電極を形
成し、その後、前記電極をドーピングマスクに用いて前
記半導体薄膜への第１のドーパント導入工程後に前記電
極の上方を覆うようにポジ型感光性薄膜を形成して前記
透光性基板の裏面から光照射を行い前記ポジ型感光性薄
膜を露光し、前記電極の形状にパターン化されたポジ型
感光性薄膜をエッチングマスクとして前記電極の側面部
をエッチングする工程からなる。In order to achieve the above object, a first method of manufacturing a thin film transistor according to the present invention comprises forming a semiconductor thin film on an upper portion of a light-transmissive substrate and insulating it so as to cover the upper portion thereof. Forming a thin film, further forming an electrode formed of a non-translucent conductive thin film on a part of the semiconductor thin film portion, and then using the electrode as a doping mask, a first dopant introducing step into the semiconductor thin film; After that, a positive type photosensitive thin film is formed so as to cover the upper side of the electrode, and light is irradiated from the back surface of the transparent substrate to expose the positive type photosensitive thin film, and a positive electrode patterned in the shape of the electrode is formed. The side surface of the electrode is etched by using the mold type photosensitive thin film as an etching mask.
【００１０】第２の製造方法として透光性基板の上部に
半導体薄膜を形成し、その上方を覆うように絶縁性薄膜
を形成し、さらにその上方で前記半導体薄膜部の一部分
に非透光性導電性薄膜による電極を形成し、その後、前
記電極の上方を覆うようにポジ型感光性薄膜を形成して
前記透光性基板の裏面から光照射を行い前記ポジ型感光
性薄膜を露光し、前記電極の形状にパターン化されたポ
ジ型感光性薄膜を熱処理あるいは膨潤処理等を行い前記
電極の形状より大きな形状に変形させた前記ポジ型感光
性薄膜をドーピングマスクに用い前記半導体薄膜への第
１のドーパント導入工程からなる。As a second manufacturing method, a semiconductor thin film is formed on a transparent substrate, an insulating thin film is formed so as to cover the transparent thin film, and a part of the semiconductor thin film portion is covered with a non-transparent film. An electrode is formed of a conductive thin film, and then a positive type photosensitive thin film is formed so as to cover the electrode, and light is irradiated from the back surface of the transparent substrate to expose the positive type photosensitive thin film, The positive photosensitive thin film patterned in the shape of the electrode is subjected to heat treatment or swelling to be deformed into a shape larger than the shape of the electrode. 1 dopant introduction step.
【００１１】また表示装置の第１の構成として、透光性
基板の表面に非透光性薄膜材料によるパターンを形成
し、前記非透光性薄膜材料によるパターン形成領域に周
辺駆動回路用の薄膜トランジスタを作製し、それ以外の
部分に画素電極用薄膜トランジスタが作製される。As a first configuration of the display device, a pattern made of a non-translucent thin film material is formed on the surface of a translucent substrate, and a thin film transistor for a peripheral drive circuit is formed in a pattern forming region of the non-translucent thin film material. Is manufactured, and the thin film transistor for pixel electrode is manufactured in the other part.
【００１２】表示装置の第２の構成として、透光性基板
の裏面に非透光性薄膜材料によるパターンを形成し、前
記非透光性薄膜材料によるパターン形成領域に周辺駆動
回路用の薄膜トランジスタを作製し、それ以外の部分に
画素電極用薄膜トランジスタが作製される。As a second structure of the display device, a pattern made of a non-translucent thin film material is formed on the back surface of a translucent substrate, and a thin film transistor for a peripheral drive circuit is provided in a pattern formation region made of the non-translucent thin film material. The thin film transistor for pixel electrode is formed on the other portion.
【００１３】最後に、非透光性薄膜によるパターンと、
感光性薄膜を表面に形成した透光性基板とを裏面から光
照射を行う際、前記非透光性薄膜のパターンにて選択的
に光照射を行う機構の裏面露光装置等により構成したも
のである。Finally, a pattern of a non-translucent thin film,
When a light-transmissive substrate having a photosensitive thin film formed on the front surface is irradiated with light from the back surface, the back-exposure device has a mechanism for selectively irradiating light with the pattern of the non-translucent thin film. is there.
【００１４】[0014]
【作用】本発明は上記した構成手段により、露光機等の
位置合わせ機構を持った装置を使うことなく、電極(本
発明ではトランジスタのゲート電極として用いている)
の周りに、しかもセルフアラインにＬＤＤ領域(あるい
はオフセット領域)が形成され、かつゲート電極の両サ
イドに作り込まれるＬＤＤ領域(あるいはオフセット領
域)は、ほぼ同一の幅でできあがる。しかも、条件によ
っては露光機の位置合わせマージンよりはるかに小さい
幅でこれらの領域を形成することも可能になる。また、
上記手段の構成の表示装置あるいは裏面露光装置を合わ
せて活用すれば、周辺駆動回路の部分はＬＤＤ構造(あ
るいはオフセット構造)にならない。したがって、周辺
駆動回路の能力は低下させることなく、画素電極用薄膜
トランジスタのリーク電流の低減を図れる。According to the present invention, by the above-mentioned constitutional means, an electrode (in the present invention, is used as a gate electrode of a transistor) without using a device having a positioning mechanism such as an exposure device.
The LDD regions (or offset regions) formed around and in self-alignment and formed on both sides of the gate electrode have almost the same width. Moreover, depending on the conditions, it is possible to form these regions with a width much smaller than the alignment margin of the exposure device. Also,
If the display device or the backside exposure device having the above-described structure is also used, the peripheral drive circuit portion does not have the LDD structure (or offset structure). Therefore, the leakage current of the pixel electrode thin film transistor can be reduced without lowering the performance of the peripheral drive circuit.
【００１５】[0015]
【実施例】以下、図面を参照しながら、本発明の実施例
を詳細に説明する。まず本発明の第１の実施例の薄膜ト
ランジスタの製造方法を説明する。図１は本発明の第１
の実施例の薄膜トランジスタの製造方法の工程断面図を
示すものであり、以下製造方法を順を追って説明する。
図１には明記しなかったがＳiＯ2膜をアンダーコートと
して被着した透光性基板１(コーニング社7059ガラス)上
にプラズマＣＶＤ法でアモルファスシリコン層(膜厚約1
00nm)を形成する。Embodiments of the present invention will now be described in detail with reference to the drawings. First, a method of manufacturing the thin film transistor according to the first embodiment of the present invention will be described. FIG. 1 shows the first of the present invention.
6A to 6C are process cross-sectional views of the method of manufacturing the thin film transistor of the embodiment of the present invention, and the manufacturing method will be described in order below.
Although not shown in FIG. 1, an amorphous silicon layer (having a thickness of about 1) was formed on a transparent substrate 1 (Corning 7059 glass) coated with a SiO 2 film as an undercoat by a plasma CVD method.
00 nm) is formed.
【００１６】この後、アモルファスシリコン中の水素の
一部を取り去るために450℃で１時間真空中でアニール
を行い、さらにトランジスタ素子サイズにアモルファス
シリコンを分離(エッチングによるパターン形成)した
後、エキシマレーザー光(波長308nm)を照射し結晶化を
行い、ポリシリコン層10を形成する(図１(a))。Thereafter, in order to remove a part of hydrogen in the amorphous silicon, annealing is performed in vacuum at 450 ° C. for 1 hour, and amorphous silicon is further separated into a transistor element size (pattern formation by etching), and then an excimer laser is used. Crystallization is performed by irradiating light (wavelength: 308 nm) to form a polysilicon layer 10 (FIG. 1A).
【００１７】次に、ゲート絶縁膜として用いるＳiＯ2薄
膜11をＣＶＤ法で被着し、さらにＣr薄膜(膜厚100〜200
nm、Ａl薄膜でも可能)をスパッタ法で被着する。そし
て、Ｃr薄膜をパターン化し、ゲート電極12を形成す
る。そして、この状態のゲート電極12をドーピング時の
マスクとして用いてソース・ドレイン領域用の高濃度の
注入(第１のドーパント導入工程)13をイオンシャワード
ーピング法(あるいはバケットタイプイオンドープ法；
例えば、 Extended Abstracts of the 22nd(1990 inter
national) Conference on SOLID STATE DEVICES AND MA
TERIALS ,pp.971 または pp.1197 に記述されている方
法である。)で行い、ソース・ドレイン領域となるべき
各部位に高濃度の不純物を含んだポリシリコン層14を作
る(図１(b))。Next, a SiO 2 thin film 11 used as a gate insulating film is deposited by the CVD method, and a Cr thin film (film thickness 100 to 200
(Although it can be a nm or Al thin film), it is deposited by sputtering. Then, the Cr thin film is patterned to form the gate electrode 12. Then, by using the gate electrode 12 in this state as a mask at the time of doping, a high concentration implantation (first dopant introducing step) 13 for the source / drain regions is performed by an ion shower doping method (or a bucket type ion doping method;
For example, Extended Abstracts of the 22nd (1990 inter
national) Conference on SOLID STATE DEVICES AND MA
This is the method described in TERIALS, pp.971 or pp.1197. ), A polysilicon layer 14 containing a high concentration of impurities is formed in each portion to be a source / drain region (FIG. 1 (b)).
【００１８】次に、ポジ型感光性薄膜としてポジレジス
ト15をゲート電極12の上方を覆うように塗布し、基板裏
面側(本明細書では薄膜トランジスタが作製される面を
表面、表面に相対する面を裏面と規定する)から紫外光
照射16を行い、ポジレジスト15を露光する(図１(c))。
この後、現像を行うとゲート電極12の形状のポジレジス
トパターン15′が作製される(図１(d))。つづいてゲー
ト電極12をウェットエッチング等でエッチングすると、
ゲート電極12の側面部がエッチング(サイドエッチング)
され、ゲート電極12′ができあがる(図１(e))。Next, a positive resist 15 is applied as a positive type photosensitive thin film so as to cover the upper side of the gate electrode 12, and the back surface side of the substrate (in this specification, the surface on which the thin film transistor is manufactured is the front surface and the surface opposite to the front surface). Is defined as the back surface), and ultraviolet light irradiation 16 is performed to expose the positive resist 15 (FIG. 1C).
After that, development is performed to form a positive resist pattern 15 'in the shape of the gate electrode 12 (FIG. 1 (d)). Then, when the gate electrode 12 is etched by wet etching or the like,
Side surface of gate electrode 12 is etched (side etching)
Then, the gate electrode 12 'is completed (FIG. 1 (e)).
【００１９】そしてポジレジストパターン15′を除去
し、層間絶縁用の絶縁膜(ＳiＯ2膜)19を形成し、コンタ
クトホールを形成し、メタル配線20を形成することによ
りポリシリコン薄膜トランジスタが完成する(図１
(f))。この製造方法の場合(図１(f))のＬ３部がオフセ
ット領域となる。なお、本実施例では、ゲート電極12と
ポジレジストパターン15′を全く同じ形状で作図表現し
たが、実際にはポジレジストパターン15′の方が若干小
さくできあがる。しかしながら、これはゲート電極の一
部をエッチングする際、却って好都合である。Then, the positive resist pattern 15 'is removed, an insulating film (SiO 2 film) 19 for interlayer insulation is formed, a contact hole is formed, and a metal wiring 20 is formed to complete a polysilicon thin film transistor ( Figure 1
(f)). In the case of this manufacturing method (FIG. 1 (f)), the L3 portion becomes the offset region. In this embodiment, the gate electrode 12 and the positive resist pattern 15 'are drawn in exactly the same shape, but in reality, the positive resist pattern 15' can be made slightly smaller. However, this is rather convenient when etching a part of the gate electrode.
【００２０】次に、本発明の第２の実施例の薄膜トラン
ジスタの製造方法を説明する。図２は本発明の第２の実
施例の薄膜トランジスタの製造方法の工程断面図を示す
ものであり、以下製造方法を順を追って説明する。工程
の最初の部分は第１の実施例と同じであり、(図２(a))
に示した断面構造までの工程は第１の実施例の途中工程
(図１(d))までと同じ工程で処理するため説明を省略す
る。ウエットエッチング等でゲート電極12の側面部がエ
ッチングされ、ゲート電極12′ができあがる。そしてポ
ジレジストパターン15′を除去し、ゲート電極12′をド
ーピング時のマスクとして用いてＬＤＤ領域用の低濃度
の注入(第２のドーパント導入工程；ソース・ドレイン
領域用の第１のドーパント導入工程より注入量が少な
い)27をイオンシャワードーピング法で行い、ＬＤＤ領
域となるべき各部位に低濃度の不純物を含んだポリシリ
コン層18を作る(図２(b))。そしてこの後、層間絶縁用
の絶縁膜(ＳiＯ2膜)19，コンタクトホール，メタル配線
20を形成することによりＬＤＤ領域Ｌ３′を持ったＬＤ
Ｄ構造のポリシリコン薄膜トランジスタが完成する(図
２(c))。Next, a method of manufacturing the thin film transistor of the second embodiment of the present invention will be described. 2A to 2D are sectional views showing steps of a method of manufacturing a thin film transistor according to a second embodiment of the present invention, and the manufacturing method will be described below step by step. The first part of the process is the same as in the first embodiment, (Fig. 2 (a)).
Processes up to the cross-sectional structure shown in are the intermediate processes of the first embodiment.
Since the process is performed in the same process as that up to (FIG. 1D), the description is omitted. The side surface of the gate electrode 12 is etched by wet etching or the like to form the gate electrode 12 '. Then, the positive resist pattern 15 'is removed, and the gate electrode 12' is used as a mask at the time of doping to perform low-concentration implantation for the LDD region (second dopant introducing step; first dopant introducing step for source / drain regions). 27 is performed by ion shower doping to form a polysilicon layer 18 containing a low concentration of impurities at each site to be an LDD region (FIG. 2B). Then, after this, an insulating film (SiO 2 film) 19 for interlayer insulation, contact holes, metal wiring
LD having LDD region L3 'by forming 20
A polysilicon thin film transistor having a D structure is completed (FIG. 2 (c)).
【００２１】次に、本発明の第３の実施例の薄膜トラン
ジスタの製造方法を説明する。図３は本発明の第３の実
施例の薄膜トランジスタの製造方法の工程断面図を示す
ものであり、以下製造方法を順を追って説明する。工程
の最初の部分は第１の実施例と同じであり、同一構成の
ものには同一符号を付け説明を省略する。第１の実施例
の(図１(a))までは同じ工程で作製する(図３(a))。次に
ゲート絶縁膜としてＳiＯ2薄膜11をＣＶＤ法で被着し、
さらにＣr薄膜(膜厚100〜200nm、Ａl薄膜でも可能)をス
パッタ法で被着する。そして、Ｃr薄膜をパターン化
し、ゲート電極12を形成する。次に、ポジ型感光性薄膜
としてポジレジスト15をゲート電極12の上方を覆うよう
に塗布し、基板裏面側から紫外光照射16を行い、ポジレ
ジスト15を露光する(図３(b))。Next, a method of manufacturing the thin film transistor of the third embodiment of the present invention will be described. 3A to 3C are sectional views showing steps of a method of manufacturing a thin film transistor according to a third embodiment of the present invention, and the manufacturing method will be described below step by step. The first part of the process is the same as that of the first embodiment, and the same components are designated by the same reference numerals and the description thereof will be omitted. Up to the first embodiment (FIG. 1A), it is manufactured in the same process (FIG. 3A). Next, a SiO 2 thin film 11 is deposited as a gate insulating film by the CVD method,
Further, a Cr thin film (film thickness 100 to 200 nm, Al thin film is also possible) is deposited by the sputtering method. Then, the Cr thin film is patterned to form the gate electrode 12. Next, a positive resist 15 is applied as a positive type photosensitive thin film so as to cover the gate electrode 12, and ultraviolet light irradiation 16 is performed from the back surface side of the substrate to expose the positive resist 15 (FIG. 3B).
【００２２】この後、現像を行うとゲート電極12の形状
のポジレジストパターン15′が作製される(図３(c))。
つづいてベーキングや膨潤処理をしてポジレジストパタ
ーン15′の基板への付着面積を増加させ、ゲート電極12
の形状より大きいポジレジストパターン15″を作製する
(図３(d))。そして、この後ポジレジストパターン15″
をドーピング時のマスクとして用いてソース・ドレイン
領域用の高濃度の注入(第１のドーパント導入工程)33を
イオンシャワードーピング法で行い、ソース・ドレイン
領域となるべき各部位に高濃度の不純物を含んだポリシ
リコン層14を作る(図３(e))。そしてポジレジストパタ
ーン15″を除去し、層間絶縁用の絶縁膜(ＳiＯ2膜)19，
コンタクトホール，メタル配線20を形成することによ
り、ポリシリコン薄膜トランジスタが完成する(図３
(f))。この製造方法の場合(図３(f))のＬ４部がオフセ
ット領域となる。Thereafter, development is carried out to form a positive resist pattern 15 'in the shape of the gate electrode 12 (FIG. 3 (c)).
Subsequently, baking or swelling treatment is performed to increase the area of adhesion of the positive resist pattern 15 'to the substrate, and the gate electrode 12
A positive resist pattern 15 ″ larger than the shape
(Fig. 3 (d)). And after this, positive resist pattern 15 ″
Is used as a mask at the time of doping to perform high-concentration implantation (first dopant introduction step) 33 for the source / drain regions by an ion shower doping method, and a high-concentration impurity is added to each site to be the source / drain regions. The included polysilicon layer 14 is formed (FIG. 3 (e)). Then, the positive resist pattern 15 ″ is removed, and an insulating film (SiO 2 film) 19 for interlayer insulation,
A polysilicon thin film transistor is completed by forming contact holes and metal wirings 20 (see FIG. 3).
(f)). In the case of this manufacturing method (FIG. 3 (f)), the L4 portion becomes the offset region.
【００２３】次に、本発明の第４の実施例の薄膜トラン
ジスタの製造方法を説明する。図４は本発明の第４の実
施例の薄膜トランジスタの製造方法の工程断面図を示す
ものであり、以下、製造方法を順を追って説明する。工
程の最初の部分は第３の実施例と同じであり、同一構成
のものには同一符号を付け説明を省略する。第３の実施
例の(図３(e))の状態までは同じ工程を行う(図４(a))。
そして、この後ポジレジストパターン15″を除去して、
ゲート電極12をドーピング時のマスクとして用いてＬＤ
Ｄ領域用の低濃度の注入(第２のドーパント導入工程)47
をイオンシャワードーピング法で行い、低濃度の不純物
を含んだポリシリコン層18′を作る(図４(b))。そし
て、層間絶縁用の絶縁膜(ＳiＯ2)19，コンタクトホー
ル，メタル配線20を形成することにより、ポリシリコン
薄膜トランジスタが完成する(図４(c))。この製造方法
の場合(図４(c))のＬ４′部がＬＤＤ領域となる。Next, a method of manufacturing the thin film transistor of the fourth embodiment of the present invention will be described. FIG. 4 is a sectional view showing the steps of a method of manufacturing a thin film transistor according to a fourth embodiment of the present invention, and the manufacturing method will be described below in sequence. The first part of the process is the same as that of the third embodiment, and the same components are designated by the same reference numerals and the description thereof will be omitted. The same process is performed until the state of the third embodiment (FIG. 3 (e)) (FIG. 4 (a)).
Then, after this, the positive resist pattern 15 ″ is removed,
LD using the gate electrode 12 as a mask during doping
Low-concentration implantation for D region (second dopant introduction step) 47
Is carried out by the ion shower doping method to form a polysilicon layer 18 'containing a low concentration of impurities (FIG. 4 (b)). Then, an insulating film (SiO 2 ) 19 for interlayer insulation, a contact hole, and a metal wiring 20 are formed to complete a polysilicon thin film transistor (FIG. 4 (c)). In the case of this manufacturing method (FIG. 4 (c)), the L4 'portion becomes the LDD region.
【００２４】上記実施例の１から４で説明したように、
ゲート電極12の周りに、しかもセルフアラインにＬＤＤ
領域(あるいはオフセット領域)が、露光機等の位置合わ
せ機構を持った装置を使うことなく形成される。しか
も、ゲート電極の両サイドに作り込まれるＬＤＤ領域
(あるいはオフセット領域)は、ほぼ同一の幅でできあが
る。条件によっては露光機の位置合わせマージンよりは
るかに小さい幅でこれらの領域を形成することも可能で
あり、しかも上記実施例では、これらの構造を持ちなが
らも、素子サイズが大きくならない。As described in the first to fourth embodiments,
LDD around gate electrode 12 and self-aligned
The area (or offset area) is formed without using a device having a positioning mechanism such as an exposure machine. Moreover, the LDD regions formed on both sides of the gate electrode
The (or offset area) has almost the same width. Depending on the conditions, it is possible to form these regions with a width much smaller than the alignment margin of the exposure machine. Further, in the above-mentioned embodiment, the element size does not increase even though these structures are provided.
【００２５】先にも述べたように、ＬＤＤ構造(あるい
はオフセット構造)の薄膜トランジスタを導入した場
合、リーク電流は低下するものの、反面ＯＮ能力も低下
してしまう場合がある。画素電極用薄膜トランジスタと
周辺駆動回路用の薄膜トランジスタを同一基板上に形成
する場合に、画素電極用薄膜トランジスタの性能を重視
してＬＤＤ構造やオフセット構造にしてしまうと、周辺
駆動回路の能力が低下しかねないという問題の解決法と
しての実施例を、以下に述べる。As described above, when the thin film transistor having the LDD structure (or the offset structure) is introduced, although the leak current is reduced, the ON ability may be reduced. If the pixel electrode thin film transistor and the peripheral drive circuit thin film transistor are formed on the same substrate, the performance of the pixel electrode thin film transistor may be emphasized to form an LDD structure or an offset structure, which may reduce the performance of the peripheral drive circuit. An embodiment as a solution to the problem of not having is described below.
【００２６】図５は、画素電極用薄膜トランジスタと周
辺駆動回路用の薄膜トランジスタを同一基板上に形成し
た液晶表示装置を示している。(図５(a))は液晶表示装
置(パネル)の概略図であり、１は薄膜トランジスタを作
り込んだ透光性基板、１′は透光性基板１を(図５(b))
のように集めた大きな透光性基板、８は表示部、９は周
辺駆動回路部、50は対抗基板、51は外部回路との接続の
ための端子である。液晶は透光性基板１と対抗基板50の
間に挟まれ、表示部８で表示が行われる。透光性基板１
の表示部８に相当する部分には画素電極用薄膜トランジ
スタがマトリックス状に多数並べられている。大きな透
光性基板１′からわかるように、表示部８の画素電極用
薄膜トランジスタと周辺駆動回路部９用の薄膜トランジ
スタがマトリックス状に多数並べられ、作製されること
になる。FIG. 5 shows a liquid crystal display device in which a thin film transistor for a pixel electrode and a thin film transistor for a peripheral driving circuit are formed on the same substrate. (FIG. 5 (a)) is a schematic view of a liquid crystal display device (panel), 1 is a transparent substrate in which a thin film transistor is formed, and 1'is a transparent substrate 1 (FIG. 5 (b)).
A large translucent substrate collected as described above, 8 is a display unit, 9 is a peripheral drive circuit unit, 50 is a counter substrate, and 51 is a terminal for connection with an external circuit. The liquid crystal is sandwiched between the translucent substrate 1 and the counter substrate 50, and a display is made on the display unit 8. Translucent substrate 1
A large number of pixel electrode thin film transistors are arranged in a matrix in a portion corresponding to the display portion 8. As can be seen from the large translucent substrate 1 ′, a large number of thin film transistors for pixel electrodes of the display section 8 and thin film transistors for the peripheral drive circuit section 9 are arranged and formed in a matrix.
【００２７】次に、本発明の第５の実施例の薄膜トラン
ジスタの製造方法を説明する。図６は周辺駆動回路用の
薄膜トランジスタ形成領域61と表示部の画素電極用薄膜
トランジスタ形成領域62の両者を表し、本発明の第５の
実施例の薄膜トランジスタの製造方法の工程断面図を示
すもので、以下、製造方法を順を追って説明する。工程
の最初の部分は第１の実施例と同じで、同一構成のもの
には同一符号を付け説明を省略する。まず、第１の実施
例の途中工程(図１(b))まで同一工程を行い、その後、
周辺駆動回路用の薄膜トランジスタ形成領域61の部分に
エッチングの保護膜としてネガレジストパターン63を形
成する。そして、ポジ型感光性薄膜としてポジレジスト
15を各ゲート電極12の上方を覆うように塗布し、基板裏
面側から紫外光照射16を行い、ポジレジスト15を露光す
る(図６(a))。Next, a method of manufacturing the thin film transistor of the fifth embodiment of the present invention will be described. FIG. 6 shows both the thin film transistor forming area 61 for the peripheral driving circuit and the thin film transistor forming area 62 for the pixel electrode of the display section, and is a process cross-sectional view of the method of manufacturing the thin film transistor of the fifth embodiment of the present invention. Hereinafter, the manufacturing method will be described step by step. The first part of the process is the same as that of the first embodiment, and the same components are designated by the same reference numerals and their description is omitted. First, the same steps are performed up to the intermediate step (FIG. 1B) of the first embodiment, and thereafter,
A negative resist pattern 63 is formed as a protective film for etching in the thin film transistor formation region 61 for the peripheral drive circuit. Then, a positive resist is used as a positive photosensitive thin film.
15 is applied so as to cover the upper side of each gate electrode 12, and ultraviolet light irradiation 16 is performed from the back surface side of the substrate to expose the positive resist 15 (FIG. 6A).
【００２８】この後、現像を行うと、ゲート電極12の形
状のポジレジストパターン15′が作製される。つづいて
ゲート電極12をウェットエッチング等でエッチングする
と、画素電極用薄膜トランジスタ形成領域62のゲート電
極12の側面部がエッチングされ、ゲート電極12′ができ
あがる(図６(b))。そして、その後、ポジレジストパタ
ーン15′，ネガレジストパターン63を除去し、層間絶縁
用の絶縁膜(ＳiＯ2膜)19，コンタクトホール，メタル配
線20を形成することにより、ポリシリコン薄膜トランジ
スタが完成する(図６(c))。この製造方法の場合、(図６
(c))の画素電極用薄膜トランジスタ形成領域62に作製し
た薄膜トランジスタのＬ３部が、第１の実施例と同様の
オフセット領域となる。本実施例の場合、画素電極用薄
膜トランジスタはリーク電流の小さいオフセット構造と
なるが、周辺駆動回路用の薄膜トランジスタはオフセッ
ト領域がなく、ＯＮ能力が損なわれることはない。After that, development is performed to form a positive resist pattern 15 'in the shape of the gate electrode 12. Subsequently, when the gate electrode 12 is etched by wet etching or the like, the side surface portion of the gate electrode 12 in the pixel electrode thin film transistor forming region 62 is etched to form a gate electrode 12 '(FIG. 6 (b)). Then, after that, the positive resist pattern 15 'and the negative resist pattern 63 are removed, and an insulating film (SiO 2 film) 19 for interlayer insulation, a contact hole, and a metal wiring 20 are formed to complete a polysilicon thin film transistor (( FIG. 6 (c)). In the case of this manufacturing method,
The L3 portion of the thin film transistor formed in the pixel electrode thin film transistor formation region 62 of (c) becomes an offset region similar to that of the first embodiment. In the case of the present embodiment, the thin film transistor for the pixel electrode has an offset structure with a small leak current, but the thin film transistor for the peripheral drive circuit does not have an offset region and the ON ability is not impaired.
【００２９】次に、本発明の第６の実施例の表示装置を
説明する。図７は周辺駆動回路用の薄膜トランジスタ形
成領域71と表示部の画素電極用薄膜トランジスタ形成領
域72の両者を表し、本発明の第６の実施例の表示装置に
用いる薄膜トランジスタの製造方法の工程断面図を示す
ものである。工程の主要部分は第１の実施例と同じであ
り、同一構成のものには同一符号を付け説明を省略す
る。まず、透光性基板１の表面の周辺駆動回路用の薄膜
トランジスタ形成領域71に、非透光性薄膜パターン(こ
の場合、膜厚100nmのＣr薄膜)73を形成する。Next, a display device according to a sixth embodiment of the present invention will be described. FIG. 7 shows both the thin film transistor forming area 71 for the peripheral drive circuit and the thin film transistor forming area 72 for the pixel electrode of the display portion, and is a process sectional view of a method of manufacturing the thin film transistor used in the display device of the sixth embodiment of the present invention. It is shown. Since the main part of the process is the same as that of the first embodiment, the same components are designated by the same reference numerals and their description is omitted. First, a non-translucent thin film pattern (in this case, a Cr thin film having a film thickness of 100 nm) 73 is formed in a thin film transistor forming region 71 for a peripheral drive circuit on the surface of the transparent substrate 1.
【００３０】この後、層間絶縁用の絶縁膜(ＳiＯ2膜)74
(この場合、膜厚400nmのＳiＯ2薄膜)を被着する。次
に、第１の実施例で実施したプラズマＣＶＤ法によるア
モルファスシリコン層(膜厚約100nm)を形成する工程以
降、第１の実施例と同じ工程を実施する。その工程のう
ち、ポジ型感光性薄膜としてポジレジスト15を各ゲート
電極12の上方を覆うように塗布し、基板裏面側から紫外
光照射16を行い、ポジレジスト15を露光した状態が(図
７(a))である。この後現像を行うと、ゲート電極12の形
状のポジレジストパターン15′と非透光性薄膜パターン
73の形状のポジレジストパターン15aが作製される。After this, an insulating film (SiO 2 film) for interlayer insulation 74
(In this case, a 400 nm thick SiO 2 thin film) is deposited. Next, after the step of forming the amorphous silicon layer (film thickness of about 100 nm) by the plasma CVD method, which is carried out in the first embodiment, the same steps as those in the first embodiment are carried out. In that process, a positive resist 15 is applied as a positive type photosensitive thin film so as to cover the upper side of each gate electrode 12, and ultraviolet light irradiation 16 is performed from the back surface side of the substrate to expose the positive resist 15 (see FIG. 7). (a)). After this development, the positive resist pattern 15 'in the shape of the gate electrode 12 and the non-translucent thin film pattern are formed.
A positive resist pattern 15a in the shape of 73 is produced.
【００３１】つづいてゲート電極12をウェットエッチン
グ等でエッチングすると、画素電極用薄膜トランジスタ
形成領域72のゲート電極12の側面部がエッチングされ、
ゲート電極12′ができあがる(図７(b))。そして、その
後、ポジレジストパターン15′，15aを除去し層間絶縁
用の絶縁膜(ＳiＯ2膜)19，コンタクトホール，メタル配
線20を形成することにより、ポリシリコン薄膜トランジ
スタが完成する(図７(c))。この製造方法の場合、(図７
(c))の画素電極用薄膜トランジスタ形成領域72に作製し
た薄膜トランジスタのＬ３部が、第１の実施例と同様の
オフセット領域となる。本実施例の場合、表示装置が非
透光性薄膜パターン73を持った構成を有することによ
り、画素電極用薄膜トランジスタはリーク電流の小さい
オフセット構造となり、周辺駆動回路用の薄膜トランジ
スタはオフセット領域がなく、ＯＮ能力が損なわれるこ
とはない。Subsequently, when the gate electrode 12 is etched by wet etching or the like, the side surface portion of the gate electrode 12 in the pixel electrode thin film transistor forming region 72 is etched,
The gate electrode 12 'is completed (FIG. 7 (b)). Then, after removing the positive resist patterns 15 'and 15a and forming an insulating film (SiO 2 film) 19 for interlayer insulation, a contact hole, and a metal wiring 20, a polysilicon thin film transistor is completed (FIG. 7 (c )). In the case of this manufacturing method (see FIG.
The L3 portion of the thin film transistor formed in the pixel electrode thin film transistor forming region 72 of (c) becomes an offset region similar to that of the first embodiment. In the case of the present embodiment, since the display device has a structure having the non-translucent thin film pattern 73, the pixel electrode thin film transistor has an offset structure with a small leak current, and the thin film transistor for the peripheral drive circuit has no offset region. The ON ability is not impaired.
【００３２】次に、本発明の第７の実施例の表示装置を
説明する。図８は周辺駆動回路用の薄膜トランジスタ形
成領域81と表示部の画素電極用薄膜トランジスタ形成領
域82の両者を表し、本発明の第７の実施例の表示装置に
用いる薄膜トランジスタの製造方法の工程断面図を示す
ものである。工程の主要部分は第１の実施例と同じであ
り、同一構成のものには同一符号を付け説明を省略す
る。まず、透光性基板１の裏面の周辺駆動回路用の薄膜
トランジスタ形成領域81に非透光性薄膜パターン83を形
成する。Next, a display device according to the seventh embodiment of the present invention will be described. FIG. 8 shows both the thin film transistor forming area 81 for the peripheral driving circuit and the thin film transistor forming area 82 for the pixel electrode of the display part, and is a process sectional view of the method for manufacturing the thin film transistor used in the display device of the seventh embodiment of the present invention. It is shown. Since the main part of the process is the same as that of the first embodiment, the same components are designated by the same reference numerals and their description is omitted. First, the non-translucent thin film pattern 83 is formed in the thin film transistor forming region 81 for the peripheral drive circuit on the back surface of the transparent substrate 1.
【００３３】この後、第１の実施例と同じ工程を実施す
る。その工程のうち、ポジ型感光性薄膜としてポジレジ
スト15を各ゲート電極12の上方を覆うように塗布し、基
板裏面側から紫外光照射16を行い、ポジレジスト15を露
光した状態が(図８(a))である。この後、現像を行うと
ゲート電極12の形状のポジレジストパターン15′と非透
光性薄膜パターン83の形状のポジレジストパターン15a
が作製される。つづいてゲート電極12をウェットエッチ
ング等でエッチングすると、画素電極用薄膜トランジス
タ形成領域82のゲート電極12の側面部がエッチングさ
れ、ゲート電極12′ができあがる(図８(b))。After that, the same steps as in the first embodiment are carried out. In the process, a positive resist 15 as a positive type photosensitive thin film is applied so as to cover the upper side of each gate electrode 12, and ultraviolet light irradiation 16 is performed from the back surface side of the substrate to expose the positive resist 15 (see FIG. 8). (a)). After that, when development is performed, the positive resist pattern 15 'in the shape of the gate electrode 12 and the positive resist pattern 15a in the shape of the non-translucent thin film pattern 83 are formed.
Is created. Subsequently, when the gate electrode 12 is etched by wet etching or the like, the side surface portion of the gate electrode 12 in the pixel electrode thin film transistor forming region 82 is etched to form a gate electrode 12 '(FIG. 8B).
【００３４】そして、ポジレジストパターン15′，15a
を除去し層間絶縁用の絶縁膜(ＳiＯ2膜)19，コンタクト
ホール，メタル配線20を形成することにより、ポリシリ
コン薄膜トランジスタが完成する(図８(c))。この製造
方法の場合、(図８(c))の画素電極用薄膜トランジスタ
形成領域82に作製した薄膜トランジスタのＬ３部が、第
１の実施例と同様のオフセット領域となる。本実施例の
場合、表示装置が非透光性薄膜パターン83を持った構成
を有することにより、画素電極用薄膜トランジスタはリ
ーク電流の小さいオフセット構造となり、周辺駆動回路
用の薄膜トランジスタはオフセット領域がなく、ＯＮ能
力が損なわれることはない。Then, the positive resist patterns 15 ', 15a
Are removed and an insulating film (SiO 2 film) 19 for interlayer insulation, a contact hole, and a metal wiring 20 are formed to complete a polysilicon thin film transistor (FIG. 8C). In the case of this manufacturing method, the L3 portion of the thin film transistor formed in the pixel electrode thin film transistor forming region 82 of FIG. 8C is the same offset region as in the first embodiment. In the case of the present embodiment, since the display device has a configuration having the non-translucent thin film pattern 83, the pixel electrode thin film transistor has an offset structure with a small leak current, and the thin film transistor for the peripheral drive circuit has no offset region, The ON ability is not impaired.
【００３５】次に、本発明の第８の実施例を説明する。
図９は周辺駆動回路用の薄膜トランジスタ形成領域91と
表示部の画素電極用薄膜トランジスタ形成領域92の両者
を表し、本発明の第８の実施例の裏面露光装置を説明す
るために薄膜トランジスタの製造方法の工程断面図を示
すものである。工程の主要部分は第１の実施例と同じで
あり、同一構成のものには同一符号を付け説明を省略す
る。Next, an eighth embodiment of the present invention will be described.
FIG. 9 shows both the thin film transistor forming area 91 for the peripheral driving circuit and the thin film transistor forming area 92 for the pixel electrode of the display portion. In order to explain the backside exposure apparatus of the eighth embodiment of the present invention, a thin film transistor manufacturing method will be described. It is a process sectional view. Since the main part of the process is the same as that of the first embodiment, the same components are designated by the same reference numerals and their description is omitted.
【００３６】そしてこの場合、第１の実施例と同じ工程
を実施するが、その工程のうち以下の工程に本発明の裏
面露光装置を用いる。すなわち、ポジ型感光性薄膜とし
てポジレジスト15を各ゲート電極12の上方を覆うように
塗布し、基板裏面側から紫外光照射16を行う際、表示部
の画素電極用薄膜トランジスタ形成領域92のみに光照射
されるような構成の装置を用いる(本実施例では、透光
性基板１の直下に非透光性薄膜パターン93を有するフォ
トマスク94を設置できる機構を有する裏面露光装置を用
いた。非透光性薄膜パターン93は(図５)に示す周辺駆動
回路部９を一括で覆うような大きさであるので、通常の
露光機のような細かい位置合わせは不要である。)(図９
(a))。In this case, the same steps as those in the first embodiment are carried out, but the backside exposure apparatus of the present invention is used for the following steps among the steps. That is, as a positive type photosensitive thin film, a positive resist 15 is applied so as to cover the upper side of each gate electrode 12, and when ultraviolet light irradiation 16 is performed from the back surface side of the substrate, light is applied only to the pixel electrode thin film transistor formation region 92 of the display unit. An apparatus configured to be irradiated is used (in this embodiment, a backside exposure apparatus having a mechanism capable of installing a photomask 94 having a non-translucent thin film pattern 93 directly below the transparent substrate 1 was used. The light-transmitting thin film pattern 93 is so sized as to cover the peripheral drive circuit section 9 shown in FIG. 5 in a lump, so that it is not necessary to perform fine alignment as in an ordinary exposure machine.
(a)).
【００３７】その後、現像を行うと電極12の形状のポジ
レジストパターン15′と非透光性薄膜パターン93の形状
のポジレジストパターン15aが作製される。つづいてゲ
ート電極12をウェットエッチング等でエッチングする
と、画素電極用薄膜トランジスタ形成領域92のゲート電
極12の側面部がエッチングされ、ゲート電極12′ができ
あがる(図９(b))。そしてその後、ポジレジストパター
ン15″，15aを除去し、層間絶縁用の絶縁膜(ＳiＯ2膜)1
9，コンタクトホール，メタル配線20を形成することに
より、ポリシリコン薄膜トランジスタが完成する(図９
(c))。本発明の裏面露光装置を用いることにより、画素
電極用薄膜トランジスタ形成領域92に作製した薄膜トラ
ンジスタのＬ３部に、第１の実施例と同様にオフセット
領域ができる。After that, when development is performed, a positive resist pattern 15 'in the shape of the electrode 12 and a positive resist pattern 15a in the shape of the non-translucent thin film pattern 93 are formed. Subsequently, when the gate electrode 12 is etched by wet etching or the like, the side surface portion of the gate electrode 12 in the pixel electrode thin film transistor formation region 92 is etched to form a gate electrode 12 '(FIG. 9B). After that, the positive resist patterns 15 ″ and 15a are removed, and an insulating film (SiO 2 film) 1 for interlayer insulation is formed.
A polysilicon thin film transistor is completed by forming 9, a contact hole and a metal wiring 20 (see FIG. 9).
(c)). By using the backside exposure apparatus of the present invention, an offset region can be formed in the L3 portion of the thin film transistor formed in the pixel electrode thin film transistor formation region 92, as in the first embodiment.
【００３８】なお、上記の実施例１から実施例８の説明
では省略したが、これらの薄膜トランジスタの作製に際
して、トランジスタを作り込んだ基板を水素プラズマに
さらすことによりトランジスタの特性の改善を行ってい
る。また、図面ではゲート電極12の上方を覆うようにポ
ジレジスト15を塗布したが、ゲート電極12とポジレジス
ト15の間に透光性薄膜材料Ａを作製し、いったん透光性
薄膜材料Ａをエッチングしてから同様の工程を行っても
差し支えない。さらに、ゲート電極12上に同じ形状で他
の薄膜材料が乗っていても差し支えない。これらの実施
例では、ドーパント導入工程のドーピング法としてイオ
ンシャワードーピング法を例としたが、プラズマドーピ
ング法にて実施しても同様である。Although omitted in the description of Embodiments 1 to 8 above, when manufacturing these thin film transistors, the characteristics of the transistors are improved by exposing the substrate in which the transistors are formed to hydrogen plasma. . Although the positive resist 15 is applied so as to cover the gate electrode 12 in the drawing, the translucent thin film material A is formed between the gate electrode 12 and the positive resist 15, and the translucent thin film material A is once etched. After that, the same process may be performed. Furthermore, another thin film material having the same shape may be placed on the gate electrode 12. In these examples, the ion shower doping method is taken as an example of the doping method in the dopant introducing step, but the same applies when the plasma doping method is used.
【００３９】[0039]
【発明の効果】以上説明を行ってきたように、本発明を
実施することにより、フォトマスクを使った露光機等を
使うことなく、ゲート電極の周りに、しかもセルフアラ
インにＬＤＤ領域(あるいはオフセット領域)が形成され
る。しかも、ゲート電極の両サイドに作り込まれるＬＤ
Ｄ領域(あるいはオフセット領域)は、ほぼ同一の幅でで
きあがる。このため両サイドのＬＤＤ領域(あるいはオ
フセット領域)の幅とバランスが従来例のように場所に
よりばらつくことがなくなり、これに伴いトランジスタ
特性のばらつきがたいへん小さくなる。As described above, by carrying out the present invention, the LDD region (or offset) can be self-aligned around the gate electrode without using an exposure device using a photomask. Area) is formed. Moreover, LDs built on both sides of the gate electrode
The D area (or the offset area) has almost the same width. Therefore, the width and balance of the LDD regions (or the offset regions) on both sides do not vary from place to place as in the conventional example, and the variation in transistor characteristics becomes very small accordingly.
【００４０】また、ＬＤＤ領域(あるいはオフセット領
域)はフォトマスク工程の位置合わせマージンよりはる
かに小さな幅(サブミクロンも可能)で作製でき、従来の
ＬＤＤ構造(あるいはオフセット構造)をとらない場合
と、ほぼ同一のトランジスタサイズでありながら、リー
ク電流の小さい構造を持った薄膜トランジスタを作製で
きる。Further, the LDD region (or offset region) can be formed with a width (submicron is possible) much smaller than the alignment margin of the photomask process, and the conventional LDD structure (or offset structure) is not taken. It is possible to manufacture a thin film transistor having a structure having a small leak current even though the transistor size is almost the same.
【００４１】以上のことから、画素電極用薄膜トランジ
スタにはリーク電流の小さいＬＤＤ構造やオフセット構
造のものを用い、かつ周辺駆動回路用の薄膜トランジス
タには従来通りのＯＮ能力の高いトランジスタを用いた
表示装置を簡単に供給することができるという効果を奏
する。From the above, a display device using an LDD structure or an offset structure with a small leak current for the pixel electrode thin film transistor and a conventional transistor with a high ON capacity as the thin film transistor for the peripheral drive circuit is used. The effect that can be easily supplied.
【図１】本発明の第１の実施例の薄膜トランジスタの製
造方法の各工程ごとに示した構造断面図である。FIG. 1 is a structural cross-sectional view showing each step of a method of manufacturing a thin film transistor according to a first embodiment of the present invention.
【図２】本発明の第２の実施例の薄膜トランジスタの製
造方法の各工程ごとに示した構造断面図である。FIG. 2 is a structural cross-sectional view showing each step of a method of manufacturing a thin film transistor according to a second embodiment of the present invention.
【図３】本発明の第３の実施例の薄膜トランジスタの製
造方法の各工程ごとに示した構造断面図である。FIG. 3 is a structural cross-sectional view showing each step of a method of manufacturing a thin film transistor according to a third embodiment of the present invention.
【図４】本発明の第４の実施例の薄膜トランジスタの製
造方法の各工程ごとに示した構造断面図である。FIG. 4 is a structural cross-sectional view showing each step of a method of manufacturing a thin film transistor according to a fourth embodiment of the present invention.
【図５】液晶表示装置と液晶表示装置用の薄膜トランジ
スタを作製した基板の説明図である。FIG. 5 is an explanatory diagram of a substrate on which a liquid crystal display device and a thin film transistor for the liquid crystal display device are manufactured.
【図６】本発明の第５の実施例の薄膜トランジスタの製
造方法の各工程ごとに示した構造断面図である。FIG. 6 is a structural cross-sectional view showing each step of the method of manufacturing the thin film transistor according to the fifth embodiment of the present invention.
【図７】本発明の第６の実施例の表示装置の構成を示す
ために用いた、薄膜トランジスタの製造方法の各工程ご
とに示した構造断面図である。FIG. 7 is a structural cross-sectional view showing each step of a method of manufacturing a thin film transistor, which is used for showing a configuration of a display device of a sixth embodiment of the present invention.
【図８】本発明の第７の実施例の表示装置の構成を示す
ために用いた、薄膜トランジスタの製造方法の各工程ご
とに示した構造断面図である。FIG. 8 is a structural cross-sectional view showing each step of a method of manufacturing a thin film transistor, which is used for showing a configuration of a display device according to a seventh embodiment of the present invention.
【図９】本発明の第８の実施例の裏面露光装置の構成を
示すために用いた、薄膜トランジスタの製造方法の各工
程ごとに示した構造断面図である。FIG. 9 is a structural cross-sectional view showing each step of a method of manufacturing a thin film transistor, which is used for showing a configuration of a backside exposure apparatus of an eighth embodiment of the present invention.
【図１０】従来の薄膜トランジスタの製造方法の各工程
ごとに示した構造断面図である。FIG. 10 is a structural cross-sectional view showing each step of a conventional method of manufacturing a thin film transistor.
１，１′…透光性基板、 ２…ポリシリコン層、 ３…
アモルファスシリコン層、 ３′，10…ポリシリコン層
(レーザーにより結晶化処理された)、 ４…ゲート絶縁
膜、 ５，12，12′…ゲート電極、 ６…層間絶縁膜、
７…メタル電極、 ８…表示部、 ９…周辺駆動回路
部、 11…ＳiＯ2薄膜、 13，33…ソース・ドレイン領
域用の高濃度の注入(第１のドーパント導入工程)、 14
…高濃度の不純物を含んだポリシリコン層、 15…ポジ
レジスト、 15′，15″，15a…ポジレジストパター
ン、 16…紫外光照射、 18，18′…低濃度の不純物を
含んだポリシリコン層、 19，74…層間絶縁用の絶縁膜
(ＳiＯ2膜)、 20…メタル配線、 27，47…ＬＤＤ領域
用の低濃度の注入(第２のドーパント導入工程)、 50…
対向基板、 51…外部回路との接続のための端子、 63
…ネガレジストパターン、 61，71，81，91…周辺駆動
回路用の薄膜トランジスタ形成領域、 62，72，82，92
…画素電極用薄膜トランジスタ形成領域、 73，83，93
…非透光性薄膜パターン、 94…フォトマスク、 Ｌ
１，Ｌ２，Ｌ３′，Ｌ４′…ＬＤＤ領域、Ｌ３，Ｌ４…
オフセット領域。1, 1 '... Translucent substrate, 2 ... Polysilicon layer, 3 ...
Amorphous silicon layer, 3 ', 10 ... Polysilicon layer
(Crystallized by laser), 4 ... Gate insulating film, 5, 12, 12 '... Gate electrode, 6 ... Interlayer insulating film,
7 ... Metal electrode, 8 ... Display section, 9 ... Peripheral drive circuit section, 11 ... SiO 2 thin film, 13, 33 ... High concentration implantation for source / drain regions (first dopant introduction step), 14
... Polysilicon layer containing high concentration impurities, 15 ... Positive resist, 15 ', 15 ", 15a ... Positive resist pattern, 16 ... UV light irradiation, 18,18' ... Polysilicon layer containing low concentration impurities , 19, 74 ... Insulating film for interlayer insulation
(SiO 2 film), 20 ... Metal wiring, 27, 47 ... Low-concentration implantation for LDD region (second dopant introduction step), 50 ...
Counter substrate, 51 ... Terminals for connection with external circuit, 63
... Negative resist pattern, 61, 71, 81, 91 ... Thin film transistor forming region for peripheral drive circuit, 62, 72, 82, 92
... Thin film transistor forming region for pixel electrode, 73, 83, 93
… Non-translucent thin film pattern, 94… Photomask, L
1, L2, L3 ', L4' ... LDD region, L3, L4 ...
Offset area.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古田 守 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 佐野 浩 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Mamoru Furuta 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Inventor, Hiroshi Sano 1006 Kadoma, Kadoma City, Osaka Matsushita Electric Industrial Co., Ltd.
Claims (15)
し、その上方を覆うように絶縁性薄膜を形成し、さらに
その上方で前記半導体薄膜部の一部分に非透光性導電性
薄膜による電極を形成し、その後、前記電極をドーピン
グマスクに用いて前記半導体薄膜への第１のドーパント
導入工程後に前記電極の上方を覆うようにポジ型感光性
薄膜を形成して前記透光性基板の裏面から光照射を行い
前記ポジ型感光性薄膜を露光し、前記電極の形状にパタ
ーン化されたポジ型感光性薄膜をエッチングマスクとし
て前記電極の側面部をエッチングする工程を有すること
を特徴とする薄膜トランジスタの製造方法。1. A semiconductor thin film is formed on a transparent substrate, an insulating thin film is formed so as to cover the semiconductor thin film, and a non-transparent conductive thin film is formed on a portion of the semiconductor thin film portion above the semiconductor thin film. After forming an electrode, a positive type photosensitive thin film is formed so as to cover the electrode above after the first dopant introducing step into the semiconductor thin film by using the electrode as a doping mask, A step of exposing the positive type photosensitive thin film by irradiating light from the back surface and etching the side surface of the electrode using the positive type photosensitive thin film patterned in the shape of the electrode as an etching mask. Method of manufacturing thin film transistor.
光性薄膜をエッチングマスクにして前記電極の側面部を
エッチングする工程により作製した電極パターンをドー
ピングマスクに用いた半導体薄膜への第２のドーパント
導入工程を付加したことを特徴とする請求項１記載の薄
膜トランジスタの製造方法。2. A semiconductor thin film formed on the side surface of the electrode by using a positive type photosensitive thin film patterned in the shape of an electrode as an etching mask to form a second thin film on a semiconductor thin film using a doping mask. The method of manufacturing a thin film transistor according to claim 1, wherein a dopant introducing step is added.
し、その上方を覆うように絶縁性薄膜を形成し、さらに
その上方で前記半導体薄膜部の一部分に非透光性導電性
薄膜による電極を形成し、その後、前記電極の上方を覆
うようにポジ型感光性薄膜を形成して前記透光性基板の
裏面から光照射を行い前記ポジ型感光性薄膜を露光し、
前記電極の形状にパターン化されたポジ型感光性薄膜を
熱処理あるいは膨潤処理等を行い前記電極の形状より大
きな形状に変形させたポジ型感光性薄膜をドーピングマ
スクに用い前記半導体薄膜への第１のドーパント導入工
程を有することを特徴とする薄膜トランジスタの製造方
法。3. A semiconductor thin film is formed on a transparent substrate, an insulating thin film is formed so as to cover the semiconductor thin film, and a non-transparent conductive thin film is formed on a part of the semiconductor thin film portion above the semiconductor thin film. Forming an electrode, then forming a positive photosensitive thin film so as to cover above the electrode, and irradiating light from the back surface of the transparent substrate to expose the positive photosensitive thin film,
The positive photosensitive thin film patterned into the shape of the electrode is subjected to heat treatment or swelling to be deformed into a shape larger than the shape of the electrode, and the positive photosensitive thin film is used as a doping mask. 2. A method of manufacturing a thin film transistor, which comprises the step of introducing the dopant.
導体薄膜への第２のドーパント導入工程を付加したこと
を特徴とする請求項３記載の薄膜トランジスタの製造方
法。4. The method of manufacturing a thin film transistor according to claim 3, wherein a second dopant introducing step is added to the semiconductor thin film using the electrode as a doping mask.
徴とする請求項１または３記載の薄膜トランジスタの製
造方法。5. The method of manufacturing a thin film transistor according to claim 1, wherein the electrode is used as a gate electrode.
ドーパント導入工程の方が導入されるドーパント量が少
ないことを特徴とする請求項２または４記載の薄膜トラ
ンジスタの製造方法。6. The method of manufacturing a thin film transistor according to claim 2, wherein the second dopant introducing step has a smaller amount of dopant introduced than the first dopant introducing step.
のドーパント導入工程がイオンシャワードーピング法ま
たはプラズマドーピング法を用いることを特徴とする請
求項１，２，３または４記載の薄膜トランジスタの製造
方法。7. A first dopant introducing step or a second dopant introducing step
5. The method of manufacturing a thin film transistor according to claim 1, 2, 3 or 4, wherein the step of introducing the dopant is an ion shower doping method or a plasma doping method.
ことを特徴とする請求項１または３記載の薄膜トランジ
スタの製造方法。8. The method of manufacturing a thin film transistor according to claim 1, wherein a polycrystalline silicon thin film is used for the semiconductor layer.
晶シリコン薄膜を用いることを特徴とする請求項８記載
の薄膜トランジスタの製造方法。9. The method of manufacturing a thin film transistor according to claim 8, wherein a polycrystalline silicon thin film which has been crystallized by laser is used.
有する表示装置を対象とし、電極の形状にパターン化さ
れたポジ型感光性薄膜をエッチングマスクあるいはドー
ピングマスクに用いる際、周辺駆動回路用の薄膜トラン
ジスタの形成領域に保護膜を形成しておく工程を付加し
たことを特徴とする請求項１または３記載の薄膜トラン
ジスタの製造方法。10. A thin film transistor for a peripheral driving circuit, which is intended for a display device having a thin film transistor for a peripheral driving circuit, when a positive photosensitive thin film patterned in an electrode shape is used as an etching mask or a doping mask. 4. The method of manufacturing a thin film transistor according to claim 1, further comprising the step of forming a protective film in the region.
によるパターンを形成し、前記非透光性薄膜材料による
パターン形成領域に周辺駆動回路用の薄膜トランジスタ
を作製し、それ以外の部分に画素電極用薄膜トランジス
タを作製することを特徴とする表示装置。11. A pattern made of a non-translucent thin film material is formed on the surface of a translucent substrate, and a thin film transistor for a peripheral drive circuit is formed in a pattern formation region made of the non-translucent thin film material. A display device comprising: a thin film transistor for a pixel electrode.
によるパターンを形成し、前記非透光性薄膜材料による
パターン形成領域に周辺駆動回路用の薄膜トランジスタ
を作製し、それ以外の部分に画素電極用薄膜トランジス
タを作製することを特徴とする表示装置。12. A pattern made of a non-translucent thin film material is formed on the back surface of a translucent substrate, and a thin film transistor for a peripheral drive circuit is produced in a pattern formation region made of the non-translucent thin film material. A display device comprising: a thin film transistor for a pixel electrode.
いることを特徴とする請求項11または12記載の表示装
置。13. The display device according to claim 11, wherein a polycrystalline silicon thin film transistor is used.
結晶シリコン薄膜を多結晶シリコン薄膜トランジスタに
用いることを特徴とする請求項13記載の表示装置。14. The display device according to claim 13, wherein the polycrystalline silicon thin film which has been crystallized by laser is used for a polycrystalline silicon thin film transistor.
性薄膜を表面に形成した透光性基板とを裏面から光照射
を行う際、前記非透光性薄膜のパターンにて選択的に光
照射を行う機構を有することを特徴とする裏面露光装
置。15. When the pattern of the non-translucent thin film and the translucent substrate having the photosensitive thin film formed on the front surface are irradiated with light from the back surface, the pattern of the non-translucent thin film selectively emits light. A backside exposure apparatus having a mechanism for performing irradiation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14360493A JP3194551B2 (en) | 1993-06-15 | 1993-06-15 | Method for manufacturing thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14360493A JP3194551B2 (en) | 1993-06-15 | 1993-06-15 | Method for manufacturing thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0713193A true JPH0713193A (en) | 1995-01-17 |
| JP3194551B2 JP3194551B2 (en) | 2001-07-30 |
Family
ID=15342596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14360493A Expired - Fee Related JP3194551B2 (en) | 1993-06-15 | 1993-06-15 | Method for manufacturing thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3194551B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2250755A (en) * | 1990-12-05 | 1992-06-17 | Superluck Electrics Corp | An ultrasonic iron |
| KR100543436B1 (en) * | 1998-05-29 | 2006-03-23 | 삼성전자주식회사 | Manufacturing Method Of Liquid Crystal Display |
-
1993
- 1993-06-15 JP JP14360493A patent/JP3194551B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2250755A (en) * | 1990-12-05 | 1992-06-17 | Superluck Electrics Corp | An ultrasonic iron |
| KR100543436B1 (en) * | 1998-05-29 | 2006-03-23 | 삼성전자주식회사 | Manufacturing Method Of Liquid Crystal Display |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3194551B2 (en) | 2001-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6809785B2 (en) | Semipermeable liquid crystal display device and manufacturing method thereof | |
| US7907226B2 (en) | Method of fabricating an array substrate for liquid crystal display device | |
| US5976902A (en) | Method of fabricating a fully self-aligned TFT-LCD | |
| JP5020428B2 (en) | Top gate polysilicon thin film transistor manufacturing method | |
| TWI418930B (en) | Mask for forming a thin-film transistor, thin-film transistor substrate manufactured using the same and method of manufacturing a thin-film transistor substrate using the same | |
| KR102049685B1 (en) | Method for manufacturing low temperature polysilicon array substrate | |
| US8889446B2 (en) | Polysilicon thin film transistor device and method of fabricating the same | |
| US6853405B2 (en) | Method of fabricating liquid crystal display | |
| JPH0311744A (en) | Manufacture of thin film transistor | |
| KR20050064151A (en) | The array substrate with the thin film transistor of complementary metal oxide semiconductor and method for fabricating the same | |
| US7388227B2 (en) | Method for fabricating liquid crystal display device using two masks | |
| KR20040086946A (en) | Manufacturing method of the liquid crystal display device | |
| KR100595454B1 (en) | Liquid crystal display device and method of fabricating the same | |
| JP2678044B2 (en) | Active matrix substrate manufacturing method | |
| JP2008042218A (en) | Manufacturing method of thin film transistor panel | |
| JP2001264798A (en) | Active matrix substrate and optical modulation device using the same | |
| JPH0713193A (en) | Production of thin-film transistor and display device and rear surface exposure device | |
| JP3071964B2 (en) | Manufacturing method of liquid crystal display device | |
| JPH07142737A (en) | Manufacture of thin-film transistor | |
| KR100267995B1 (en) | Lcd and its fabrication method | |
| KR20000002472A (en) | Method of making liquid crystal display device | |
| KR101108318B1 (en) | Fabrication method thin film transistor | |
| JPH05152326A (en) | Manufacturing method of thin film transistor | |
| TW539888B (en) | Low-temperature polysilicon TFT-LCD structure and the manufacturing method thereof | |
| JPH08204200A (en) | Thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |