JPH07131129A - 両面実装形マルチチップモジュール - Google Patents

両面実装形マルチチップモジュール

Info

Publication number
JPH07131129A
JPH07131129A JP5276360A JP27636093A JPH07131129A JP H07131129 A JPH07131129 A JP H07131129A JP 5276360 A JP5276360 A JP 5276360A JP 27636093 A JP27636093 A JP 27636093A JP H07131129 A JPH07131129 A JP H07131129A
Authority
JP
Japan
Prior art keywords
chip module
chip
board
heat
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5276360A
Other languages
English (en)
Inventor
Toru Kishimoto
亨 岸本
Shinichi Sasaki
伸一 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP5276360A priority Critical patent/JPH07131129A/ja
Publication of JPH07131129A publication Critical patent/JPH07131129A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】高発熱チップ搭載及び高密度なチップ間接続を
容易に実現することのできる新規なマルチチップモジュ
ール実装構造を提供すること。 【構成】上記目的は、少なくとも１個以上の LSI を搭
載し、該 LSI 間の信号ネットを接続する配線と、外部
との信号接続及び給電を行うためのコネクタとを具備し
たマルチチップモジュール基板において、高発熱 LSI
を該マルチチップモジュール基板の両サイドに、かつ、
搭載エリアが上下間で一致しないように配置し、また、
上記マルチチップモジュール基板に搭載した高発熱 LSI
の対向する面上にヒートシンクを配備し、さらに、上
記マルチチップモジュール基板周辺部に、外部との信号
接続及び上記マルチチップモジュール基板に搭載した L
SI への給電を司るコネクタを搭載したことを特徴とす
る両面実装形マルチチップモジュールとすることによっ
て達成することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子装置システムの高
速化、高密度実装化によって高密度化接続が必要とな
り、かつ、高い放熱能力を必要とするマルチチップモジ
ュールに係り、特に、高発熱チップ搭載及び高密度なチ
ップ間接続を容易に実現することのできるマルチチップ
モジュールに関する。
【０００２】
【従来の技術】図８に、従来のマルチチップモジュール
の断面及びマルチチップモジュールを搭載したプリント
配線板をシェルフに搭載した状態を示す。ここで、１は
LSIチップ、２は LSI チップ１をマルチチップ基板に
接続するための TAB (TapeAutomated Bonding)、３はア
ルミナなどを絶縁層材料としたマルチチップモジュール
(MCM)基板、４は MCM 基板３とプリント配線板８との信
号接続及び給電を行うための I/O ピン、５は MCM 基板
３に搭載した LSI チップ１を機械的に保護するための
キャップ、６は LSI チップ１から発生する熱を周辺空
気に放熱するためのヒートシンク、７は一般部品、８は
MCM 基板３や一般部品７を搭載するプリント配線板、
９はプリント配線板８間をバックボード11を介して信号
接続するためのコネクタ、10はコネクタピン、11はプリ
ント配線板８間を信号接続し、かつ各プリント配線板８
に給電を行うためのバックボードを示す。なお、冷却用
空気は紙面の上下方向に流れている。
【０００３】従来構造のマルチチップモジュール(マル
チチップモジュール基板３、LSI チップ１及び I/O ピ
ン４で構成したものを総称)では、マルチチップモジュ
ール基板３の片面のみに部品搭載を行っているため、LS
I チップで発生した熱はマルチチップモジュール基板３
を介してヒートシンク６に導かれ、空気に放熱される。
しかし、全ての放熱方向が同一のため、例えば消費電力
が小さい LSI チップ１も高発熱 LSI チップの影響を受
けて高温となる問題があった。
【０００４】また、全ての熱を一方向に逃がす構成のた
め、発熱を分散することができず、本来ヒートシンクが
不要な低消費電力の LSI を搭載していても、ヒートシ
ンク６が必要となり、かつ、必然的に大型のヒートシン
クを必要とする問題もある。このため、図８に示すよう
に、プリント配線板８間の間隔を増すことが必要とな
り、その結果、信号伝送距離が増し、システムの動作速
度を低減させてしまうという問題もあった。
【０００５】さらに、図８に示すようなマルチチップモ
ジュールとして、例えばプロセッサモジュールのように
マイクロプロセッサと多数のキャッシュメモリーで構成
されるモジュールを想定すると、従来技術では二次元的
にチップを配置する必要があるため、マイクロプロセッ
サから各キャッシュメモリーまでの距離に差を生じ、最
も遠方に配置されたキャッシュメモリーまでの配線距離
でシステムの性能が決定づけられてしまう。これは、マ
ルチチップモジュールへの部品搭載が二次元的にしか行
えないためである。このため、従来のマルチチップモジ
ュールでは、薄膜技術等高価な技術を駆使して部品を高
密度に搭載し、配線距離を短縮することが行われてき
た。しかし、マルチチップモジュールのコストが上昇す
るとともに、アッセンブルも飛躍的に高度な技術を必要
とするため、製造歩留りが悪化するなど、量産には向か
ないなどの問題をはらんでいた。
【０００６】さらに、従来のマルチチップモジュール
は、これを搭載するマザーボードに対向して搭載するこ
と、すなわちマザーボードへの二次元的搭載がしばしば
行われていた。しかし、多数のマルチチップモジュール
をマザーボード搭載しようとすると、エリアネックとな
ってしまい、その結果、複数のマザーボードに分割搭載
する等の対策が必要となり、新たなコネクタ接続が必要
となるなど、実装エリア上、信号伝搬上多くの問題があ
った。
【０００７】
【発明が解決しようとする課題】以上説明したように、
従来のマルチチップモジュール実装方式は、生産上、実
装上多くの課題を有していた。
【０００８】本発明の目的は、上記従来技術の有してい
た課題を解決して、高速化が必要な電子装置システムに
対応して、高発熱チップ搭載及び高密度なチップ間接続
を容易に実現することのできる新規なマルチチップモジ
ュール実装構造を提供することにある。
【０００９】
【課題を解決するための手段】上記目的は、少なくとも
１個以上の LSI を搭載し、該 LSI 間の信号ネットを接
続する配線と、外部との信号接続及び給電を行うための
コネクタとを具備したマルチチップモジュール基板にお
いて、高発熱 LSI を該マルチチップモジュール基板の
両サイドに、かつ、搭載エリアが上下間で一致しないよ
うに配置し、また、上記マルチチップモジュール基板に
搭載した高発熱 LSI の対向する面上にヒートシンクを
配備し、さらに、上記マルチチップモジュール基板周辺
部に、外部との信号接続及び上記マルチチップモジュー
ル基板に搭載した LSI への給電を司るコネクタを搭載
したことを特徴とする両面実装形マルチチップモジュー
ルとすることによって達成することができる。
【００１０】本発明は、また、上記マルチチップモジュ
ール周辺部に、少なくとも１個のマルチチップモジュー
ルを搭載するマザーボードにマルチチップモジュールを
垂直方向に搭載接続できるコネクタを設けたことを第二
の特徴とする。
【００１１】
【作用】上記のような構成とすることによって、放熱を
マルチチップモジュールの両サイドに分散することがで
きるため、発熱の集中を避けることができ、マルチチッ
プモジュール周辺の冷却空気を有効に利用して放熱する
ことが可能となる点が従来技術と大きく異なる。
【００１２】また、高発熱チップに個別にヒートシンク
を設けることができるので、ヒートシンクサイズを小型
化することができ、ひいてはマルチチップモジュールの
部品高さを低くでき、その結果、マルチチップモジュー
ル間の信号伝搬を短縮できる点が従来技術と大きく異な
る。
【００１３】また、低消費電力のチップには、不要なヒ
ートシンクを設ける必要がないため、コストを低減でき
る点が従来技術と大きく異なる。
【００１４】さらに、部品を両面搭載するため、部品間
の信号配線距離を短縮することができる。このため、薄
膜技術などの高価な配線技術を使用しなくても、配線距
離を短縮でき、例えば従来から使用されているプリント
配線板等を採用することができるため、コストを大幅に
削減できる点が従来技術と大きく異なる。
【００１５】本発明は、また、上記したように、マルチ
チップモジュール基板周辺部に、少なくとも１個のマル
チチップモジュールを搭載するマザーボードに、上記マ
ルチチップモジュールをを垂直方向に搭載接続できるコ
ネクタを設けることを第二の特徴とする。
【００１６】これによって、本発明のマルチチップモジ
ュールで単一プロセッサを構成し、これを複数使用した
マルチプロセッサを構成する場合、上記コネクタを介し
てマザーボードに多数個のマルチチップモジュールを接
続することができる。すなわち、マルチチップモジュー
ルをブックシェルフ状に実装することができるため、実
装エリアの問題を克服でき、かつ、マルチチップモジュ
ール間の信号配線距離を短縮できるため、動作速度も向
上できるなどが従来技術と大きく異なる。
【００１７】
【実施例】以下、本発明のマルチチップモジュールにつ
いて、実施例によって具体的に説明する。
【００１８】
【実施例１】図１は本発明マルチチップモジュールの一
実施例の構成を示す断面図である。
【００１９】ここで、１は LSI チップ、２は TAB(Tape
Automated Bonding 部)、13は高発熱チップに個別に設
けた小形ヒートシンク、14は LSI チップ１を保護する
ためのポッティング樹脂、15はメモリーなど比較的低消
費電力の表面実装部品、16はマルチチップモジュールの
１辺に設けたコネクタハウジング、17はコネクション用
の I/O ピン、18はマルチチップモジュール基板である
プリント配線板、19はプリント配線板18に設けたサーマ
ルビアである。また、図２は図１のマルチチップモジュ
ールを表面側及び裏面側から見た図である。
【００２０】本実施例では、高発熱チップ１をプリント
配線板18の両面に搭載して発熱を分散した形態を示した
ものである。プリント配線板18は一般的には熱伝導率が
低いため、この例ではサーマルビア19を設け、高発熱チ
ップ１から小形ヒートシンク13までの熱抵抗を低減して
いる。例えば、高発熱チップ１としてマイクロプロセッ
サや浮動小数点演算プロセッサを想定し、表面実装部品
15としてキャッシュメモリを想定すると、部品を両面搭
載していることから、基板両面を貫通するスルーホール
を有効に使用することによって配線距離を短縮すること
ができ、その結果、安価に製造することの可能なプリン
ト配線板18を用いても接続距離を短縮でき、従来薄膜配
線技術を使用して配線距離を短縮していた場合と同等の
効果を得ることができる。
【００２１】
【実施例２】図３は本発明の第二の実施例を示した図
で、12は無機系材料の典型であるアルミナ基板、20はア
ルミナ基板12内に設けたワイヤボンディングを２段構成
で実現するためのキャビティ部、21はワイヤボンディン
グ部、22はアルミナ基板12側に設けたボンディングパッ
ドを示す。本実施例の場合には、配線収容性をより向上
させるために基板材料としてガラスセラミックス(無機
系材料の一種)のような誘電率の低い材料を使用する
と、熱伝導率も低下するため、このようなアップリケー
ションでは有効である。
【００２２】
【実施例３】図４は本発明の第三の実施例を示した断面
図で、23はメタルで構成したヒートスプレッダーを示
す。本実施例は、放熱をさらに効果的にするために、高
発熱チップ１の搭載部にキャビティ20を設け、そこに熱
伝導性の高いメタルヒートスプレッダーを挿入した構成
としたもので、これによって高発熱チップ１からヒート
シンク13までの熱抵抗を大幅に低減することができる。
【００２３】
【実施例４】図５は本発明の第四の実施例を示した断面
図で、ここで、24はチップをフリップチップ接続する一
例である半田ボール、25はフリップチップ接続に対応し
て表面パッドに変更が施されている LSI チップを示
す。
【００２４】本実施例は多端子化が進む LSI に対応し
た例を示したもので、この場合には、放熱用バンプを設
け、その直下にサーマルビア19を設けることによって容
易に実装することができる。すなわち、本発明はデバイ
スの多端子化に対しても有効である。
【００２５】
【実施例５】図６は本発明の第五の実施例を示す断面図
で、この場合は基板として比較的熱伝導率の高いアルミ
ナ基板を採用したもので、サーマルビア等が不要となっ
ている。
【００２６】
【実施例６】図７は本発明の第六の実施例を示す断面図
で、ここで26は単一のプロセッサモジュールを示したも
のである。本実施例では、プリント配線板８上にプロセ
ッサモジュール26を複数個搭載してマルチプロセッサを
構築した例を示したものである。本実施例では、冷却空
気は紙面の上下に流れている。放熱経路をマルチチップ
モジュールの両サイドに分散させたことから、冷却空気
が流れる空間を有効に利用して放熱ができ、その結果、
許容できる消費電力を向上させることができる。
【００２７】また、コネクタ16を介してマザーボードで
あるプリント配線板８に多数個のマルチチップモジュー
ルを接続することができる。すなわち、マルチチップモ
ジュールをブックシェルフ状に実装できるため、実装エ
リア増加の問題を解決でき、かつ、マルチチップモジュ
ール間の信号配線距離を短縮できるため、動作速度も向
上させることができる。
【００２８】
【発明の効果】以上述べてきたように、マルチチップモ
ジュールを本発明構成のマルチチップモジュールとする
ことによって、従来技術の有していた課題を解決して、
高速化が必要な電子装置システムに対応して、高発熱チ
ップ搭載及び高密度なチップ間接続を容易に実現するこ
とのできる新規なマルチチップモジュール実装構造を提
供することができた。
【００２９】すなわち、放熱をマルチチップモジュール
の両サイドに分散できるため、発熱の集中を避けること
ができ、マルチチップ周辺の冷却空気を有効に利用して
放熱することができる利点がある。また、高発熱チップ
に個別にヒートシンクを設けることができるので、ヒー
トシンクサイズを小型化でき、ひいてはマルチチップモ
ジュールの部品高さを低くでき、その結果、マルチチッ
プモジュール間の信号伝搬を短縮できる利点がある。ま
た、低消費電力のチップには、不要なヒートシンクを設
ける必要がないため、コストを低減できる利点がある。
さらに、部品を両面搭載できるため、部品間の信号配線
距離を短縮できる。このため、薄膜技術など高価な配線
技術を用いなくても配線距離を短縮でき、例えば従来か
ら使用されているプリント配線板等を採用できるため、
コストを大幅に削減できる利点がある。
【００３０】なお、本発明の第二の特徴によって、マル
チチップモジュールで単一プロセッサを構成し、これを
複数使用したマルチプロセッサを構成する場合、上記コ
ネクタを介してマザーボードに多数個のマルチチップモ
ジュールを接続することができる。すなわち、マルチチ
ップモジュールをブックシェルフ状に実装できるため、
実装エリアの問題を克服することができ、かつ、マルチ
チップモジュール間の信号配線距離を短縮できるため、
動作速度も向上できる等の利点がある。
【図面の簡単な説明】
【図１】本発明の第一の実施例の構成を示す断面図。
【図２】図１に示した両面搭載形マルチチップの上面図
及び裏面図。
【図３】本発明の第二の実施例の構成を示す断面図。
【図４】本発明の第三の実施例の構成を示す断面図。
【図５】本発明の第四の実施例の構成を示す断面図。
【図６】本発明の第五の実施例の構成を示す断面図。
【図７】本発明の第六の実施例の構成を示す断面図。
【図８】従来のマルチチップモジュールをシェルフ搭載
した場合の断面図。
【符号の説明】
１… LSI チップ、２… TAB (Tape Automated Bondin
g)、３… MCM 基板、４…I/O ピン、５…保護キャッ
プ、６…ヒートシンク、７…一般部品、８…プリント配
線板、９…コネクタ、10…コネクタピン、11…バックボ
ード、12…アルミナ基板、13…ヒートシンク、14…ポッ
ティング樹脂、15…表面実装部品、16…コネクタハウジ
ング、17… I/O ピン、18…プリント配線板、19…サー
マルビア、20…キャビティ、21…ワイヤボンディング
部、22…ボンディングパッド、23…メタルヒートスプレ
ッダー、24…半田ボール、25…フリップチップ形 LSI
チップ、26…プロセッサエレメント。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】少なくとも１個以上の LSI を搭載し、該
    LSI 間の信号ネットを接続する配線と、外部との信号接
    続及び給電を行うためのコネクタとを具備したマルチチ
    ップモジュール基板において、高発熱 LSI を該マルチ
    チップモジュール基板の両サイドに、かつ、搭載エリア
    が上下間で一致しないように配置し、また、上記マルチ
    チップモジュール基板に搭載した高発熱 LSI の対向す
    る面上にヒートシンクを配備し、さらに、上記マルチチ
    ップモジュール基板周辺部に、外部との信号接続及び上
    記マルチチップモジュール基板に搭載した LSI への給
    電を司るコネクタを搭載したことを特徴とする両面実装
    形マルチチップモジュール。
  2. 【請求項２】上記マルチチップモジュール周辺部に、少
    なくとも１個のマルチチップモジュールを搭載するマザ
    ーボードにマルチチップモジュールを垂直方向に搭載接
    続できるコネクタを設けたことを特徴とする請求項１記
    載の両面実装形マルチチップモジュール。
JP5276360A 1993-11-05 1993-11-05 両面実装形マルチチップモジュール Pending JPH07131129A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5276360A JPH07131129A (ja) 1993-11-05 1993-11-05 両面実装形マルチチップモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5276360A JPH07131129A (ja) 1993-11-05 1993-11-05 両面実装形マルチチップモジュール

Publications (1)

Publication Number Publication Date
JPH07131129A true JPH07131129A (ja) 1995-05-19

Family

ID=17568349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5276360A Pending JPH07131129A (ja) 1993-11-05 1993-11-05 両面実装形マルチチップモジュール

Country Status (1)

Country Link
JP (1) JPH07131129A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285559B1 (en) 1998-05-26 2001-09-04 Nec Corporation Multichip module
US6818983B2 (en) 2001-08-03 2004-11-16 Renesas Technology Corp. Semiconductor memory chip and semiconductor memory device using the same
JP2007012856A (ja) * 2005-06-30 2007-01-18 Toyoda Gosei Co Ltd Ｌｅｄ装置及びｌｅｄ装置用筐体
JP2014045816A (ja) * 2012-08-29 2014-03-17 Toshiba Corp Ｘ線ｃｔ装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285559B1 (en) 1998-05-26 2001-09-04 Nec Corporation Multichip module
US6818983B2 (en) 2001-08-03 2004-11-16 Renesas Technology Corp. Semiconductor memory chip and semiconductor memory device using the same
JP2007012856A (ja) * 2005-06-30 2007-01-18 Toyoda Gosei Co Ltd Ｌｅｄ装置及びｌｅｄ装置用筐体
JP2014045816A (ja) * 2012-08-29 2014-03-17 Toshiba Corp Ｘ線ｃｔ装置

Similar Documents

Publication Publication Date Title
EP0871352B1 (en) Integrated circuit device cooling structure
US5444296A (en) Ball grid array packages for high speed applications
US5761044A (en) Semiconductor module for microprocessor
US5646828A (en) Thin packaging of multi-chip modules with enhanced thermal/power management
US5510956A (en) Electronic part unit or assembly having a plurality of electronic parts enclosed within a metal enclosure member mounted on a wiring layer
US5729433A (en) Multiple chip module assembly for top of mother board
US5548161A (en) Semiconductor apparatus capable of cooling a semiconductor element with low radiation efficiency
US5359493A (en) Three dimensional multi-chip module with integral heat sink
US20140238729A1 (en) Printed circuit board structure with heat dissipation function
US6583513B1 (en) Integrated circuit package with an IC chip and pads that dissipate heat away from the chip
EP0054539A2 (en) A semiconductor integrated circuit device with an improved heat sink
KR20090074487A (ko) 반도체 패키지 모듈용 방열 장치 및 이를 갖는 반도체패키지 모듈
US7723843B2 (en) Multi-package module and electronic device using the same
US6326686B1 (en) Vertical semiconductor device package having printed circuit board and heat spreader, and module having the packages
KR100302973B1 (ko) 단열부를구비한인쇄배선판을포함한회로기판
JPH07131129A (ja) 両面実装形マルチチップモジュール
JP3068488B2 (ja) プリント基板
JPH04290258A (ja) マルチチップモジュール
JP2007036035A (ja) 半導体装置
KR100195504B1 (ko) 열 방출형 볼 그리드 어레이(bga) 패키지
JPH11297876A (ja) ボール・グリッド・アレイの実装構造
JP3460930B2 (ja) 電子回路パッケージ
JPH02202097A (ja) 放熱実装方法
JPH10294399A (ja) Ｂｇａパッケージの実装構造
JPH0969592A (ja) プリント配線基板及びその実装方法