JPH07130743A - Wiring structure of semiconductor device and formation thereof - Google Patents
Wiring structure of semiconductor device and formation thereofInfo
- Publication number
- JPH07130743A JPH07130743A JP29402993A JP29402993A JPH07130743A JP H07130743 A JPH07130743 A JP H07130743A JP 29402993 A JP29402993 A JP 29402993A JP 29402993 A JP29402993 A JP 29402993A JP H07130743 A JPH07130743 A JP H07130743A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- copper
- cvd
- silver
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置に適用され
る配線構造及びその製造方法に関する。特に、エレクト
ロマイグレーション、ストレスマイグレーション耐性に
優れ、低抵抗な半導体装置の配線構造、及び半導体装置
の配線構造の形成方法を提供するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring structure applied to a semiconductor device and a manufacturing method thereof. In particular, the present invention provides a wiring structure of a semiconductor device having excellent resistance to electromigration and stress migration and low resistance, and a method for forming a wiring structure of a semiconductor device.
【０００２】[0002]
【従来の技術とその問題点】半導体装置は微細化・集積
化の傾向が著しく、特に、超ＬＳＩの高集積化に伴い、
配線も微細化する傾向にある。電極配線材料としてはア
ルミニウムあるいはアルミニウム合金が多用されて来た
が、これらの配線材料の場合０．２５μｍルール以降で
は線幅が減少するにつれて、エレクトロマイグレーショ
ンや、ストレスマイグレーションに対する信頼性を保証
することが難しくなる。そこでアルミニウムに代わる配
線材料として、モリブデン、タングステンなどの高融点
金属の導入が検討されているが、その電気抵抗はバルク
でアルミニウムの２倍以上と高く、薄膜ではさらに高く
なるため、デバイスの高速化には不利である。このよう
な事情で、エレクトロマイグレーション、ストレスマイ
グレーションに強く、低抵抗な材料が求められている。
材料の面では、アルミニウムに代わる配線として、銅配
線や銀配線が近年検討されている。2. Description of the Related Art Semiconductor devices have a remarkable tendency toward miniaturization and integration. Especially, as the integration of VLSI becomes higher,
The wiring also tends to be miniaturized. Aluminum or aluminum alloy has been frequently used as the electrode wiring material. However, in the case of these wiring materials, it is possible to guarantee reliability against electromigration and stress migration as the line width decreases after the 0.25 μm rule. It gets harder. Therefore, the introduction of refractory metals such as molybdenum and tungsten is being considered as an alternative wiring material to aluminum, but its electrical resistance is as high as twice or more that of aluminum in bulk, and even higher in thin films. Is disadvantageous to Under these circumstances, a material that is resistant to electromigration and stress migration and has low resistance is required.
In terms of materials, copper wiring and silver wiring have been studied in recent years as wiring that replaces aluminum.
【０００３】銅配線は低抵抗でエレクトロマイグレーシ
ョンに強く、微細デバイスを可能にする。しかしなが
ら、銅配線がこれまでに適用されなかった理由は、銅の
拡散が素子の性能を劣化させる点と、銅が酸素を数％で
も含む雰囲気において２００℃程度の温度で酸化される
点と、ドライエックングが困難である点にあった。酸化
の問題に関して言えば、ウェーハプロセスにおいてはＣ
ＶＤ法による絶縁膜形成・アーニル等、銅膜が高温で酸
素雰囲気にさらされる工程を経るため、そこで酸化され
てしまうという問題を生じていた。例えば銅配線形成後
に絶縁膜としてＣＶＤ法によりＳｉＯ2 を形成する場合
には、半導体ウェーハは例えばＳｉＨ4 −Ｎ2 Ｏ混合ガ
ス中で基板温度３００℃〜４００℃にさらされる。この
とき反応ガスに含まれる酸素によって銅は酸化される。
また、銅配線形成後にアニールを行う場合は通常、電気
炉でＮ2 を流して４００℃〜７００℃で加熱が行われる
が、炉内に存在する数％の酸素で銅は酸化されてしま
う。銅は表面が酸素と反応すると膜中に酸素が拡散し酸
化銅となって電気抵抗は急激に上昇し、配線として実用
に適さないものとなってしまう。また、拡散の問題に関
して言えば、シンター等の熱処理により銅が周囲の絶縁
膜に拡散し、更に基板に形成したｐｎ接合層に拡散し接
合リークを生じさせるという問題をもたらす。Copper wiring has low resistance and is resistant to electromigration, and enables fine devices. However, the reason why the copper wiring has not been applied so far is that the diffusion of copper deteriorates the performance of the element, and that copper is oxidized at a temperature of about 200 ° C. in an atmosphere containing even a few percent of oxygen, There was a point that dry acking was difficult. Speaking of oxidation issues, C
Since the copper film is exposed to an oxygen atmosphere at a high temperature, such as the formation of an insulating film by the VD method and arenyl, the copper film is oxidized there. For example, when SiO 2 is formed as the insulating film by the CVD method after forming the copper wiring, the semiconductor wafer is exposed to a substrate temperature of 300 ° C. to 400 ° C. in a SiH 4 —N 2 O mixed gas, for example. At this time, copper is oxidized by oxygen contained in the reaction gas.
Further, when annealing is performed after forming copper wiring, N 2 is usually flowed in an electric furnace to heat at 400 ° C. to 700 ° C. However, copper is oxidized by a few% of oxygen present in the furnace. When the surface of copper reacts with oxygen, oxygen diffuses into the film to form copper oxide, and the electrical resistance sharply rises, making it unsuitable for practical use as wiring. Further, regarding the problem of diffusion, there is a problem that copper is diffused into a surrounding insulating film by heat treatment such as sintering and further diffused into a pn junction layer formed on the substrate to cause a junction leak.
【０００４】銀配線に関しても、銅配線の場合と同様
に、銀の拡散、酸化耐性が問題になる。銀は金属中で最
も低抵抗な材料であり、デバイスの高速化に有利である
が、こうした問題を解決できなければ実デバイスに適用
することはできない。With respect to silver wiring, as in the case of copper wiring, silver diffusion and oxidation resistance become problems. Silver is the material with the lowest resistance among metals and is advantageous for speeding up devices, but it cannot be applied to actual devices unless these problems can be solved.
【０００５】また、特に銅は絶縁膜との密着性が弱いた
め、プロセス中に膜が剥がれる場合があり、この膜剥が
れはとりわけ配線の側壁において生じ易い。これは歩留
りの低下を生じたり、装置を汚染させる等の問題をもた
らす。Further, since copper has a weak adhesion to the insulating film, the film may be peeled off during the process, and this film peeling is particularly likely to occur on the side wall of the wiring. This causes problems such as a decrease in yield and contamination of the device.
【０００６】従来技術の問題点について、図２を参照し
て説明すると、次のとおりである。図２に示す例は、Ｓ
ｉ半導体基板１１上に、銅による配線２を形成したもの
である。図中符号１２は配線２の下地層となっているＳ
ｉＯ2 層である（他断面において、配線２はＳｉ半導体
基板の拡散層と接触している）。配線２は、バリアメタ
ル層５（導電性を確保するための導電層５１であるＴｉ
層と、バリア層５２であるＴｉＮから成る）を介し基板
１上に形成されており、かつ、配線２の上層１２は、層
間絶縁膜１９（ここではＰＳＧ）が形成されている。The problems of the prior art will be described below with reference to FIG. The example shown in FIG.
The wiring 2 made of copper is formed on the i semiconductor substrate 11. In the figure, reference numeral 12 is S which is a base layer of the wiring 2.
iO 2 layer (the wiring 2 is in contact with the diffusion layer of the Si semiconductor substrate in the other cross section). The wiring 2 is formed of a barrier metal layer 5 (Ti which is a conductive layer 51 for ensuring conductivity).
Layer and a barrier layer 52 made of TiN) are formed on the substrate 1, and the upper layer 12 of the wiring 2 is formed with an interlayer insulating film 19 (here, PSG).
【０００７】従来の銅配線構造を示すこの図２の場合、
絶縁膜１９の形成時に銅配線２の側面において銅が酸化
されてしまう。酸化部を符号２ａで示し、模式的にハッ
チングを付した。酸化部２ａの生成は、銅配線２と絶縁
膜１９との密着層を弱める作用を示し、ここで符号２ｂ
で示した部分で剥がれを生じるおそれがある。また、従
来構造では、矢印２ｃ，２ｄで示すように、絶縁膜１９
を通して基板１１に銅が拡散し、接合破壊を生じること
がある。In the case of FIG. 2 showing the conventional copper wiring structure,
Copper is oxidized on the side surface of the copper wiring 2 when the insulating film 19 is formed. The oxidized portion is indicated by reference numeral 2a and is schematically hatched. The generation of the oxidized portion 2a shows the action of weakening the adhesion layer between the copper wiring 2 and the insulating film 19, and here, the reference numeral 2b.
There is a possibility that peeling may occur at the part indicated by. In the conventional structure, as shown by arrows 2c and 2d, the insulating film 19
Copper may diffuse into the substrate 11 through the through holes to cause a junction breakdown.
【０００８】この問題は、銅を含む材料から成る配線の
みならず、銀を含む材料から成る配線についても、同様
に生ずることである。This problem occurs not only in the wiring made of a material containing copper but also in the wiring made of a material containing silver.
【０００９】[0009]
【発明の目的】本発明の目的は、上記従来技術の問題点
を解決して、銅または銀を含む材料から成る配線を用い
る場合に、配線側壁での酸化が生じず、よって性能低下
や膜剥がれの問題がなく、かつ銅や銀の拡散が防止され
て、接合破壊などのおそれをも防いだ半導体装置の配線
構造、及び半導体装置の配線構造の形成方法を提供する
ことにある。SUMMARY OF THE INVENTION The object of the present invention is to solve the above-mentioned problems of the prior art, and when a wiring made of a material containing copper or silver is used, oxidation does not occur on the side wall of the wiring. It is an object of the present invention to provide a wiring structure of a semiconductor device, which has no problem of peeling, prevents copper and silver from diffusing, and prevents the risk of junction breakage, and a method for forming a wiring structure of a semiconductor device.
【００１０】[0010]
【問題点を解決するための手段及び作用】本発明の配線
構造及び配線形成方法は、前述した問題点を解決するた
めに提案されるものである。基本的に本発明にあって
は、半導体基板上に形成した銅もしくは銀を含有する材
料から成る配線の側面に、ＣＶＤ法で金属もしくはその
化合物を形成する。The wiring structure and the wiring forming method of the present invention are proposed to solve the above-mentioned problems. Basically, in the present invention, a metal or its compound is formed on the side surface of a wiring made of a material containing copper or silver formed on a semiconductor substrate by a CVD method.
【００１１】本出願の請求項１の発明は、半導体基板上
に形成した少なくとも銅または銀を含有する材料から成
る配線の少なくとも側面に、隣接材料との相互作用防止
用ＣＶＤ金属またはＣＶＤ金属化合物を形成したことを
特徴とする半導体装置の配線構造であって、これにより
上記目的を達成するものである。According to the invention of claim 1 of the present application, a CVD metal or a CVD metal compound for preventing interaction with an adjacent material is provided on at least a side surface of a wiring made of a material containing at least copper or silver formed on a semiconductor substrate. A wiring structure of a semiconductor device, which is characterized by being formed, achieves the above object.
【００１２】この発明において、銅または銀を含有する
材料としては、銅、銀、これらの合金、またはこれらを
主成分として含むものを好ましく用いることができる。In the present invention, as the material containing copper or silver, copper, silver, alloys thereof, or materials containing these as the main components can be preferably used.
【００１３】この発明において、隣接材料との相互作用
防止用ＣＶＤ金属または金属化合物とは、配線の隣接層
からの影響による酸化作用等を受けず、また、配線から
銅または銀が隣接材料に拡散して流出することを防ぐも
のであって、かつＣＶＤにより形成されたものを言う。In the present invention, the CVD metal or metal compound for preventing the interaction with the adjacent material is not affected by the oxidation effect due to the influence of the adjacent layer of the wiring, and copper or silver diffuses from the wiring to the adjacent material. And is formed by CVD.
【００１４】本出願の請求項２の発明は、ＣＶＤ金属ま
たはＣＶＤ金属化合物が、Ｔｉ、Ｗ、Ｚｒ、Ｈｆ、Ｍｏ
及び、その窒化物、酸化窒化物、炭化物から成る群から
任意に選ばれたものであることを特徴とする請求項１に
記載の半導体装置の配線構造であって、これにより上記
目的を達成するものである。In the invention of claim 2 of the present application, the CVD metal or the CVD metal compound is Ti, W, Zr, Hf or Mo.
2. The wiring structure for a semiconductor device according to claim 1, wherein the wiring structure is any one selected from the group consisting of a nitride, an oxynitride, and a carbide thereof. It is a thing.
【００１５】この発明において、金属または金属化合物
としては、ＴｉＷなどの金属間化合物も使用でき、また
ＴｉＮ、ＷＮなどの窒化物のほか、ＴｉＯＮ、ＴｉＣ、
ＷＣなども用いることができる。In the present invention, as the metal or the metal compound, an intermetallic compound such as TiW can be used. In addition to nitrides such as TiN and WN, TiON, TiC,
WC and the like can also be used.
【００１６】また、窒化物としてＴｉＮを用い、これに
バリアメタル層としての材料をもたせることができる。
このとき、ＴｉＮは（２００）結晶配線性の強いものを
好ましく用いることができる。Further, TiN can be used as a nitride, and this can be made to have a material as a barrier metal layer.
At this time, TiN having a strong (200) crystal wiring property can be preferably used.
【００１７】本出願の請求項３の発明は、半導体基板上
に、少なくとも銅または銀を含有する材料から成る配線
を形成する工程と、ＣＶＤ法により銅または銀の拡散防
止用金属または金属化合物を形成する工程と、エッチバ
ック法により配線の側壁のみに該金属または金属化合膜
を残す工程を含むことを特徴とする半導体装置の配線構
造の製造方法であって、これにより上記目的を達成する
ものである。According to a third aspect of the present invention, a step of forming a wiring made of a material containing at least copper or silver on a semiconductor substrate and a metal or metal compound for preventing diffusion of copper or silver by a CVD method. A method for manufacturing a wiring structure of a semiconductor device, which comprises a step of forming and a step of leaving the metal or a metal compound film only on a side wall of the wiring by an etch back method, which achieves the above object. Is.
【００１８】本出願の請求項４の発明は、ＣＶＤ法がブ
ランケットＣＶＤ法または選択ＣＶＤ法であることを特
徴とする請求項３に記載の半導体装置の配線構造の製造
方法であって、これにより上記目的を達成するものであ
る。The invention of claim 4 of the present application is the method of manufacturing a wiring structure of a semiconductor device according to claim 3, characterized in that the CVD method is a blanket CVD method or a selective CVD method. The above object is achieved.
【００１９】この発明において、ＣＶＤの手段として
は、ＥＣＲプラズマＣＶＤ法、もしくは熱ＣＶＤ法、も
しくは光ＣＶＤ法等の各種の手段を採用することができ
る。In the present invention, various means such as ECR plasma CVD method, thermal CVD method, or photo CVD method can be adopted as the CVD means.
【００２０】本発明の配線構造の構成を、図１に例示す
る。この例示は、Ｓｉ基板等の半導体基板１１上に形成
した少なくとも銅または銀を含有する材料から成る配線
２（図の例示では銅配線）の少なくとも側面に、銅また
は銀の拡散防止用ＣＶＤ金属またはＣＶＤ金属化合物３
（図の例示ではＣＶＤ−ＴｉＮ）を形成したものであ
る。The structure of the wiring structure of the present invention is illustrated in FIG. In this example, a wiring 2 (copper wiring in the illustrated example) formed on a semiconductor substrate 11 such as a Si substrate and made of a material containing at least copper or silver is provided on at least a side surface of a CVD metal for preventing diffusion of copper or silver or CVD metal compound 3
(In the illustrated example, CVD-TiN) is formed.
【００２１】図１中、１２は配線２の下地層であるＳｉ
Ｏ2 層、５は導電層５１であるＴｉとバリア層５２であ
るＴｉＮから成るバリアメタル層、１９はＰＳＧ等の層
間絶縁膜である。In FIG. 1, reference numeral 12 denotes Si which is a base layer of the wiring 2.
O 2 layers, 5 are barrier metal layers made of Ti which is the conductive layer 51 and TiN which is the barrier layer 52, and 19 is an interlayer insulating film such as PSG.
【００２２】本例示によれば、配線２の側面に隣接層で
あるこの場合ＰＳＧ絶縁膜１９との相互作用を防止する
バリア機能のあるＣＶＤ金属化合物３、特にＣＶＤ−Ｔ
ｉＮを形成しているので、矢印２ｅで示すような隣接層
である絶縁膜１９からの作用、特に酸素の侵入がなく、
絶縁膜１９形成時の銅等の配線材料の酸化は生じない。
ＣＶＤにより形成するのでスパッタ等と異なり、側面に
も良好に成膜され、密着性、均一性が良好である。ま
た、ＴｉＮは銅の拡散バリアとして効果があり、矢印２
ｆで示すような隣接層１９への作用、特に銅等の移動が
防がれ、銅等の拡散による接合破壊も生じない。更に、
ＴｉＮは絶縁膜との密着性が高く、プロセス中の剥がれ
も生じない。この例示では特に、銅配線とＴｉＮの側壁
膜の例を示したが、銀配線についても同様であり、ま
た、その他の材料から成る側壁膜でも同様の効果があ
る。According to this example, the CVD metal compound 3, particularly CVD-T, having a barrier function for preventing the interaction with the PSG insulating film 19 which is an adjacent layer on the side surface of the wiring 2 is used.
Since iN is formed, there is no action from the insulating film 19 which is the adjacent layer as shown by the arrow 2e, particularly no oxygen intrusion,
Oxidation of the wiring material such as copper does not occur when the insulating film 19 is formed.
Since it is formed by CVD, unlike sputtering or the like, the film is well formed on the side surface and has good adhesion and uniformity. Further, TiN has an effect as a diffusion barrier of copper, and the arrow 2
The action on the adjacent layer 19 as shown by f, especially the movement of copper or the like is prevented, and the junction breakdown due to the diffusion of copper or the like does not occur. Furthermore,
TiN has high adhesion to the insulating film and does not peel during the process. In this example, the copper wiring and the sidewall film of TiN are shown as examples. However, the same applies to the silver wiring, and the sidewall film made of other materials has the same effect.
【００２３】[0023]
【実施例】以下、本発明の実施例について説明する。但
し、当然のことではあるが、本発明は以下の実施例に限
定されるものではない。EXAMPLES Examples of the present invention will be described below. However, as a matter of course, the present invention is not limited to the following examples.
【００２４】実施例１ 本実施例は、微細化・集積化したＳｉ半導体の配線構造
について本発明を適用したもので、銅配線の側面にＣＶ
Ｄ−ＴｉＮ膜をエッチバック法により形成した場合の例
である。本例を図３ないし図８を用いて説明する。Example 1 In this example, the present invention is applied to a wiring structure of a miniaturized and integrated Si semiconductor, and a CV is provided on a side surface of a copper wiring.
This is an example of the case where the D-TiN film is formed by the etch back method. This example will be described with reference to FIGS.
【００２５】初めに、シリコン半導体基板１１上に熱酸
化膜１２（ＳｉＯ2 ）を形成し、通常のイオン注入法に
より拡散層領域を形成する。続いて、図３に示すように
スパッタ法でＴｉ膜１３、ＴｉＮ膜１４をそれぞれ厚さ
３０ｎｍ、７０ｎｍ形成する。更に、銅膜１５をスパッ
タ法で厚さ５００ｎｍ形成する。ここでＴｉ膜１３は基
板とオーミック接触を取るために用い、ＴｉＮ膜１４は
銅と基板シリコンの反応を防止するバリア層として用い
る。それぞれの膜１３，１４，１５の形成条件は、下記
のとおりとした。First, a thermal oxide film 12 (SiO 2 ) is formed on a silicon semiconductor substrate 11, and a diffusion layer region is formed by a normal ion implantation method. Subsequently, as shown in FIG. 3, a Ti film 13 and a TiN film 14 having a thickness of 30 nm and a thickness of 70 nm are formed by a sputtering method. Further, the copper film 15 is formed to a thickness of 500 nm by the sputtering method. Here, the Ti film 13 is used for making ohmic contact with the substrate, and the TiN film 14 is used as a barrier layer for preventing a reaction between copper and substrate silicon. The conditions for forming the films 13, 14 and 15 were as follows.
【００２６】（Ｃｕ，ＴｉＮ，Ｔｉ形成条件） Ｃｕ； Ａｒ ：９０ＳＣＣＭ 圧力 ：５ｍＴｏｒｒ ＤＣ電力：１０ｋＷ 温度 ：１５０℃ ＴｉＮ； Ａｒ−６０％Ｎ2 ：１００ＳＣＣＭ 圧力 ：７ｍＴｏｒｒ ＤＣ電力：８ｋＷ 温度 ：１５０℃ Ｔｉ； Ａｒ ：９０ＳＣＣＭ 圧力 ：５ｍＴｏｒｒ ＤＣ電力：４ｋＷ 温度 ：１５０℃(Cu, TiN, Ti forming conditions) Cu; Ar: 90 SCCM Pressure: 5 mTorr DC power: 10 kW Temperature: 150 ° C. TiN; Ar-60% N 2 : 100 SCCM Pressure: 7 mTorr DC power: 8 kW Temperature: 150 ° C. Ti Ar: 90 SCCM pressure: 5 mTorr DC power: 4 kW temperature: 150 ° C.
【００２７】次に、銅膜１５の上にＥＣＲプラズマＣＶ
Ｄ法を用いて、基板温度２００℃でＳｉＯ2 １６を下記
条件で厚さ７００ｎｍ形成する。このＳｉＯ2 １６は銅
膜１５のエッチングマスクとなる。Next, ECR plasma CV is formed on the copper film 15.
Using method D, SiO 2 16 is formed to a thickness of 700 nm under the following conditions at a substrate temperature of 200 ° C. This SiO 2 16 serves as an etching mask for the copper film 15.
【００２８】（ＥＣＲプラズマＳｉＯ2 形成条件） 基板温度：２００℃ ガス系 ：ＳｉＨ4 ５０ＳＣＣＭ＋Ｎ2 Ｏ３００ＳＣＣ
Ｍ 圧力 ：５Ｔｏｒｒ ＲＦ ：１９０Ｗ 電極間距離：１ｃｍ(ECR plasma SiO 2 forming conditions) Substrate temperature: 200 ° C. Gas system: SiH 4 50SCCM + N 2 O300SCC
M Pressure: 5 Torr RF: 190W Distance between electrodes: 1 cm
【００２９】次に、レジスト１７でパターニングを行
う。レジスト露光にはｉ線ステッパーを用い、パターニ
ングした。次に、ＳｉＯ2 １６をＲＩＥ法（反応性イオ
ンエッチング）でエッチングし、レジストを剥離して図
４の形状とする。Next, the resist 17 is patterned. An i-line stepper was used for resist exposure and patterning was performed. Next, the SiO 2 16 is etched by the RIE method (reactive ion etching), and the resist is peeled off to obtain the shape shown in FIG.
【００３０】更に、ＲＩＥ法で銅膜１５をエッチングす
る。続いて、下地のＴｉ、ＴｉＮもエッチングする。こ
れにより図５のように、上層からＳｉＯ2 ４／配線２／
ＴｉＮ５２／Ｔｉ５１の構造を得る。上記各エッチング
条件は下記のとおりである。Further, the copper film 15 is etched by the RIE method. Subsequently, the underlying Ti and TiN are also etched. As a result, as shown in FIG. 5, SiO 2 4 / wiring 2 /
A TiN52 / Ti51 structure is obtained. The above etching conditions are as follows.
【００３１】（エッチング条件） ＳｉＯ2 エッチング； ガス系：ＣＦ2 ５０ＳＣＣＭ＋ＣＣｌ4 ５０ＳＣＣＭ 圧力 ：０．２Ｔｏｒｒ ＲＦ ：４００Ｗ Ｃｕエッチング； ガス系：ＣＣｌ4 ３０ＳＣＣＭ＋Ｎ2 １２０ＳＣＣＭ 圧力 ：０．０２Ｔｏｒｒ ＲＦ ：５００Ｗ 基板温度：３５０℃ ＴｉＮ／Ｔｉエッチング； ＳＦ6 ：５０ＳＣＣＭ 圧力 ：０．２Ｔｏｒｒ ＲＦ ：２００Ｗ(Etching conditions) SiO 2 etching; gas system: CF 2 50SCCM + CCl 4 50SCCM pressure: 0.2 Torr RF: 400W Cu etching; gas system: CCl 4 30SCCM + N 2 120SCCM pressure: 0.02Torr RF: 500W substrate temperature: 350 ℃ TiN / Ti etching; SF 6 : 50SCCM Pressure: 0.2 Torr RF: 200W
【００３２】次に、図６のようにＥＣＲプラズマＣＶＤ
法により、基板全面にＴｉＮ膜１８を下記条件で１００
ｎｍ形成する。 （ＥＣＲプラズマＣＶＤ−ＴｉＮ形成条件） 温度 ：４２０℃、 マイクロ波パワー：２．８ｋＷ ガス系：ＴｉＣｌ4 ／Ｈ2 ／Ｎ2 ガス流量比＝３／４／
１Next, as shown in FIG. 6, ECR plasma CVD
A TiN film 18 on the entire surface of the substrate by
nm to form. (ECR plasma CVD-TiN forming condition) Temperature: 420 ° C., Microwave power: 2.8 kW Gas system: TiCl 4 / H 2 / N 2 gas flow rate ratio = 3/4 /
1
【００３３】次に、図７のように、ＲＩＥ法でＴｉＮ１
８をエッチバックすると、銅配線２の側面に、サイドウ
ォールＴｉＮ１８が形成される。これが相互作用防止膜
３となる。ＴｉＮエッチバック条件は下記のとおりとし
た。 （ＴｉＮエッチバック条件） 使用ガス：ＳＦ6 ＝５０ＳＣＣＭ 圧力 ：０．２Ｔｏｒｒ ＲＦ ：２００ＷNext, as shown in FIG. 7, TiN1 is formed by the RIE method.
When 8 is etched back, the sidewall TiN 18 is formed on the side surface of the copper wiring 2. This becomes the interaction prevention film 3. The TiN etchback conditions were as follows. (TiN etchback condition) Gas used: SF 6 = 50SCCM Pressure: 0.2 Torr RF: 200W
【００３４】この後、例えば層間膜ＰＳＧ１９を厚さ７
００ｎｍ形成し、通常のデバイス製造工程を経る。Thereafter, for example, the interlayer film PSG19 is formed to a thickness of 7
Then, it is formed to a thickness of 00 nm and undergoes a normal device manufacturing process.
【００３５】本実施例によれば、下記の効果がもたらさ
れた。 （１）銅配線の側面をＴｉＮから成るバリアメタルで覆
って相互作用を防止したことによって銅の絶縁膜への拡
散を防ぐことができ、更に銅の酸化を防ぐことができ
る。 （２）金属化合物のサイドウォール形成により配線と絶
縁膜の密着性が高まり、膜剥がれも生じない。According to this embodiment, the following effects are brought about. (1) Since the side surface of the copper wiring is covered with a barrier metal made of TiN to prevent the interaction, the diffusion of copper into the insulating film can be prevented, and further the oxidation of copper can be prevented. (2) By forming the side wall of the metal compound, the adhesion between the wiring and the insulating film is enhanced, and film peeling does not occur.
【００３６】実施例２ 本実施例は、銅配線の側壁をＷＮ（タングステンナイト
ライド）で覆う構造とした例である。実施例１と同様に
下地をＴｉＮ／Ｔｉとして、無機マスクを形成する。次
いで、Ｃｕ／ＴｉＮ／Ｔｉをエッチングする。エッチン
グ条件も実施例１と同様である。Embodiment 2 This embodiment is an example in which the side wall of a copper wiring is covered with WN (tungsten nitride). An inorganic mask is formed using TiN / Ti as the base, as in the first embodiment. Then, Cu / TiN / Ti is etched. The etching conditions are the same as in Example 1.
【００３７】次に、ＣＶＤ法でＷＮを下記条件で基板全
面に形成する。 （ＣＶＤ−ＷＮ形成条件） ガス系：ＷＦ6 ／Ｈ2 ／Ａｒ／Ｎ2＝７５／５００／２
８００／５００１ＳＣＣＭ 圧力 ：１０６４Ｐａ 成膜温度：４５０℃Next, WN is formed on the entire surface of the substrate by the CVD method under the following conditions. (CVD-WN forming conditions) Gas system: WF 6 / H 2 / Ar / N 2 = 75/500/2
800/5001 SCCM Pressure: 1064 Pa Film formation temperature: 450 ° C.
【００３８】次いで、ＷＮをエッチバックすると、銅配
線の側壁にＷＮのサイドウォールが形成され、ＷＮから
成る相互作用防止膜３が銅配線２の側壁に形成された図
９の構造が得られる。Next, when WN is etched back, the sidewall of WN is formed on the sidewall of the copper wiring, and the structure of FIG. 9 in which the interaction preventing film 3 made of WN is formed on the sidewall of the copper wiring 2 is obtained.
【００３９】ＷＮのエッチバック条件は下記のとおりと
した。 （ＷＮエッチバック条件） ガス系：ＳＦ6 ／ＣＣｌ4 ＝５０／５０ＳＣＣＭ 圧力 ：６６．５ＰａThe WN etchback conditions were as follows. (WN etchback conditions) Gas system: SF 6 / CCl 4 = 50/50 SCCM Pressure: 66.5 Pa
【００４０】以下、実施例１と同様にして、図９の構造
を得たものである。本実施例によっても、上記実施例１
と同様の効果がもたらされた。Thereafter, the structure of FIG. 9 is obtained in the same manner as in the first embodiment. Also according to this embodiment,
The effect similar to was brought.
【００４１】実施例３ 本実施例では銀配線を用いて、ＴｉＮサイドウォールを
形成する例を示す。Example 3 In this example, an example of forming a TiN sidewall by using a silver wiring is shown.
【００４２】実施例１と同様に下地をＴｉＮ／Ｔｉとし
て、無機マスクを形成する。次いで、Ａｇ／ＴｉＮ／Ｔ
ｉをエッチングする。この際、Ａｇのエッチングは下記
のとおりＡｒを用いたイオンビームエッチングで行っ
た。Similar to the first embodiment, an inorganic mask is formed by using TiN / Ti as the base. Then Ag / TiN / T
i is etched. At this time, Ag was etched by ion beam etching using Ar as described below.
【００４３】（Ａｇエッチング条件） Ａｒ ：１００ＳＣＣＭ 圧力 ：２×１０-4Ｔｏｒｒ 加速電圧：１ｋＶ（ＤＣ） イオン電流密度：１×１０-5Ａ／ｃｍ2 (Ag etching conditions) Ar: 100 SCCM Pressure: 2 × 10 -4 Torr Accelerating voltage: 1 kV (DC) Ion current density: 1 × 10 -5 A / cm 2
【００４４】次に、ＣＶＤ法でＴｉＮを基板全面に形成
する。形成条件は実施例１と同様である。Next, TiN is formed on the entire surface of the substrate by the CVD method. The formation conditions are the same as in Example 1.
【００４５】次いで、ＴｉＮをエッチバックすると、銀
配線２の側壁にＴｉＮのサイドウォールが形成され、こ
れが相互作用防止膜３となった図１０の構造が得られ
る。エッチバック条件は実施例１と同様とした。Next, when TiN is etched back, a sidewall of TiN is formed on the sidewall of the silver wiring 2, and the structure of the interaction preventing film 3 shown in FIG. 10 is obtained. The etch back conditions were the same as in Example 1.
【００４６】以下の工程は実施例１と同様にして、図１
０の構造を得たものである。本実施例も銀配線につい
て、上記各例と同様の効果が得られた。The following steps are the same as those in the first embodiment, and the process shown in FIG.
The structure of 0 is obtained. In this example, the same effects as those of the above examples were obtained for the silver wiring.
【００４７】[0047]
【発明の効果】本発明の適用によって以下に述べる効果
が得られる。即ち、本発明によれば、銅または銀を含む
材料から成る配線を用いる場合に、配線側壁での酸化が
生じず、よって性能低下や膜剥がれの問題がなく、かつ
銅や銀の拡散が防止されて、接合破壊などのおそれをも
防いだ半導体装置の配線構造、及び半導体装置の配線構
造の形成方法を提供することができる。The following effects can be obtained by applying the present invention. That is, according to the present invention, when a wiring made of a material containing copper or silver is used, oxidation does not occur on the side wall of the wiring, so that there is no problem of performance deterioration or film peeling, and the diffusion of copper or silver is prevented. As a result, it is possible to provide a wiring structure of a semiconductor device and a method for forming a wiring structure of a semiconductor device in which the risk of junction breakage is prevented.
【図１】発明の構成及び作用の説明図である。FIG. 1 is an explanatory diagram of the configuration and operation of the invention.
【図２】従来の技術及びその問題点を示す図である。FIG. 2 is a diagram showing a conventional technique and its problems.
【図３】実施例１の工程を示す図である。（１）FIG. 3 is a diagram showing a process of Example 1. (1)
【図４】実施例１の工程を示す図である。（２）FIG. 4 is a diagram showing a process of Example 1. (2)
【図５】実施例１の工程を示す図である。（３）FIG. 5 is a diagram showing a process of Example 1. (3)
【図６】実施例１の工程を示す図である。（４）FIG. 6 is a diagram showing a process of Example 1. (4)
【図７】実施例１の工程を示す図である。（５）FIG. 7 is a diagram showing a process of Example 1. (5)
【図８】実施例１の工程を示す図である。（６）FIG. 8 is a diagram showing a process of Example 1. (6)
【図９】実施例２を示す図である。FIG. 9 is a diagram showing a second embodiment.
【図10】実施例３を示す図である。FIG. 10 is a diagram showing a third embodiment.
１１ 半導体基板（Ｓｉ基板） ２ 配線（銅配線、銀配線） ３ 相互作用防止膜（ＣＶＤ金属、金属化合物） 11 Semiconductor substrate (Si substrate) 2 Wiring (copper wiring, silver wiring) 3 Interaction prevention film (CVD metal, metal compound)
Claims (4)
は銀を含有する材料から成る配線の少なくとも側面に、
隣接材料との相互作用防止用ＣＶＤ金属またはＣＶＤ金
属化合物を形成したことを特徴とする半導体装置の配線
構造。1. A wiring formed of a material containing at least copper or silver formed on a semiconductor substrate, at least on a side surface of the wiring.
A wiring structure for a semiconductor device, wherein a CVD metal or a CVD metal compound for preventing interaction with an adjacent material is formed.
ｉ，Ｗ，Ｚｒ，Ｈｆ，Ｍｏ及び、その窒化物、酸化窒化
物、炭化物から成る群から任意にから選ばれたものであ
ることを特徴とする請求項１に記載の半導体装置の配線
構造。2. The CVD metal or the CVD metal compound is T
2. The wiring structure of a semiconductor device according to claim 1, wherein the wiring structure is selected from the group consisting of i, W, Zr, Hf, Mo, and their nitrides, oxynitrides, and carbides.
含有する材料から成る配線を形成する工程と、ＣＶＤ法
により銅または銀の拡散防止用金属または金属化合物を
形成する工程と、エッチバック法により配線の側壁のみ
に該金属または金属化合膜を残す工程を含むことを特徴
とする半導体装置の配線構造の製造方法。3. A step of forming a wiring made of a material containing at least copper or silver on a semiconductor substrate, a step of forming a copper or silver diffusion preventing metal or metal compound by a CVD method, and an etchback method. A method of manufacturing a wiring structure of a semiconductor device, comprising the step of leaving the metal or the metal compound film only on the side wall of the wiring.
択ＣＶＤ法であることを特徴とする請求項３に記載の半
導体装置の配線構造の製造方法。4. The method of manufacturing a wiring structure of a semiconductor device according to claim 3, wherein the CVD method is a blanket CVD method or a selective CVD method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29402993A JPH07130743A (en) | 1993-10-29 | 1993-10-29 | Wiring structure of semiconductor device and formation thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29402993A JPH07130743A (en) | 1993-10-29 | 1993-10-29 | Wiring structure of semiconductor device and formation thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07130743A true JPH07130743A (en) | 1995-05-19 |
Family
ID=17802347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29402993A Pending JPH07130743A (en) | 1993-10-29 | 1993-10-29 | Wiring structure of semiconductor device and formation thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07130743A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100338756C (en) * | 2003-12-30 | 2007-09-19 | 东部亚南半导体株式会社 | Method for fabricating semiconductor device |
-
1993
- 1993-10-29 JP JP29402993A patent/JPH07130743A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100338756C (en) * | 2003-12-30 | 2007-09-19 | 东部亚南半导体株式会社 | Method for fabricating semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2700103B2 (en) | Improved integrated circuit structure and method of forming improved integrated circuit structure | |
| US5407861A (en) | Metallization over tungsten plugs | |
| US6287964B1 (en) | Method for forming a metallization layer of a semiconductor device | |
| JPH04290232A (en) | Formation method of groove-buried interconnection | |
| KR100277377B1 (en) | Formation method of contact/through hole | |
| JPH05206135A (en) | Manufacture of semiconductor device | |
| JPH1187695A (en) | Fabrication of semiconductor device | |
| JPH10294294A (en) | Formation of metallic wiring of semiconductor device | |
| JPH07130743A (en) | Wiring structure of semiconductor device and formation thereof | |
| US6291346B1 (en) | Titanium silicide layer formation method | |
| JPS61242039A (en) | Semiconductor device | |
| JP2663902B2 (en) | Method for filling fine trench, method for manufacturing fine electrode, method for filling fine hole, and method for manufacturing fine metal wiring | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| JPH05102152A (en) | Semiconductor device | |
| JPH1041298A (en) | Semiconductor device and its manufacture | |
| JPH10209276A (en) | Wiring forming method | |
| JP4752108B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH11111842A (en) | Multilayered wiring structure and its manufacture | |
| KR100318686B1 (en) | Multi-gate electrode in semiconductor device and method of manufacturing the same | |
| JPH079893B2 (en) | Method for manufacturing semiconductor device | |
| KR100268899B1 (en) | Method for forming metal line of semiconductor device the same | |
| JPH05102154A (en) | Semiconductor device | |
| JPH05102156A (en) | Semiconductor device | |
| KR19990004947A (en) | METHOD FOR FORMING METAL WIRING IN SEMICONDUCTOR | |
| KR100252915B1 (en) | Metal line of semiconductor device and method for fabricating the same |