JPH07129503A - 調停装置 - Google Patents
調停装置Info
- Publication number
- JPH07129503A JPH07129503A JP5270703A JP27070393A JPH07129503A JP H07129503 A JPH07129503 A JP H07129503A JP 5270703 A JP5270703 A JP 5270703A JP 27070393 A JP27070393 A JP 27070393A JP H07129503 A JPH07129503 A JP H07129503A
- Authority
- JP
- Japan
- Prior art keywords
- arbitration
- circuit
- signal
- circuits
- nth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 調停装置において調停を要する回路の数が増
減しても変更を簡単に行うことができるばかりでなく優
先順位の変更も容易にできるようにする。 【構成】 調停回路２２ではサイクルパルス発生器２２
ａが動作要求信号に応答してサイクルパルス信号を発生
する。ＡＮＤ回路２２ｂはサイクルパルス信号を受けた
際調停回路２１からの禁止信号の受信がないと有効パル
ス信号を発生する。禁止信号発生回路２２ｃは有効パル
ス信号を受けると禁止信号を調停回路２３に送る。待ち
時間調整回路２２ｄは有効パルス信号を受けると予め定
められた時間後動作許可をメモリ制御回路２２ｅに送出
する。そして、メモリ制御回路はその動作を終了すると
終了信号を送出して禁止信号発生回路からの禁止信号の
送出を停止する。調停回路２１及び２３も調停回路２２
と同様に構成される。
減しても変更を簡単に行うことができるばかりでなく優
先順位の変更も容易にできるようにする。 【構成】 調停回路２２ではサイクルパルス発生器２２
ａが動作要求信号に応答してサイクルパルス信号を発生
する。ＡＮＤ回路２２ｂはサイクルパルス信号を受けた
際調停回路２１からの禁止信号の受信がないと有効パル
ス信号を発生する。禁止信号発生回路２２ｃは有効パル
ス信号を受けると禁止信号を調停回路２３に送る。待ち
時間調整回路２２ｄは有効パルス信号を受けると予め定
められた時間後動作許可をメモリ制御回路２２ｅに送出
する。そして、メモリ制御回路はその動作を終了すると
終了信号を送出して禁止信号発生回路からの禁止信号の
送出を停止する。調停回路２１及び２３も調停回路２２
と同様に構成される。
Description
【０００１】
【産業上の利用分野】本発明は複数の要求に対して優先
順位等の調停を行う調停装置に関し、特に、ディジタル
通信装置に用いられる調停装置に関する。
順位等の調停を行う調停装置に関し、特に、ディジタル
通信装置に用いられる調停装置に関する。
【０００２】
【従来の技術】一般にこの種の調停装置としてＣＰＵバ
スにおける衝突等を回避するための調停回路が知られて
いる（例えば、特開昭６７６６７号公報）。そして、こ
のような調停装置では、調停要求信号に応じて優先順位
判定及び調停判定を行い、この判定結果に基づいて調停
装置では動作（例えば、アクセス）を許可するようにし
ている。
スにおける衝突等を回避するための調停回路が知られて
いる（例えば、特開昭６７６６７号公報）。そして、こ
のような調停装置では、調停要求信号に応じて優先順位
判定及び調停判定を行い、この判定結果に基づいて調停
装置では動作（例えば、アクセス）を許可するようにし
ている。
【０００３】ここで、図２を参照して、従来の調停装置
について概説する。
について概説する。
【０００４】調停回路１１には複数の調停要求回路１２
乃至１４が接続され、各調停要求回路１２乃至１４には
それぞれメモリ制御回路１５乃至１７が接続されてい
る。また、各調停要求回路１２乃至１４には外部装置
（以下出力元と呼ぶ）からそれぞれ動作要求信号１０１
乃至１０３が与えられる。
乃至１４が接続され、各調停要求回路１２乃至１４には
それぞれメモリ制御回路１５乃至１７が接続されてい
る。また、各調停要求回路１２乃至１４には外部装置
（以下出力元と呼ぶ）からそれぞれ動作要求信号１０１
乃至１０３が与えられる。
【０００５】いま、動作要求信号１０１乃至１０３がそ
れぞれ調停要求回路１２乃至１４に与えられると、調停
要求回路１２乃至１４ではそれぞれ調停要求信号１０４
乃至１０６を調停回路１１に送出する。そして、調停回
路１１ではこれら調停要求信号１０４乃至１０６に基づ
いて各要求の優先順位判定及び調停判定を行い、この判
定結果に基づいて調停回路１１は調停要求回路１２乃至
１４にそれぞれ許可信号１０７乃至１０９を送出する。
調停要求回路１２乃至１４では許可信号１０７乃至１０
９に応答してメモリ制御回路１５乃至１７に対して動作
可能信号１１０乃至１１２を与える。これによってメモ
リ制御回路１５乃至１７が動作可能状態となる。メモリ
制御回路１５乃至１７は動作終了後終了信号１１３乃至
１１５を出力元に与える。
れぞれ調停要求回路１２乃至１４に与えられると、調停
要求回路１２乃至１４ではそれぞれ調停要求信号１０４
乃至１０６を調停回路１１に送出する。そして、調停回
路１１ではこれら調停要求信号１０４乃至１０６に基づ
いて各要求の優先順位判定及び調停判定を行い、この判
定結果に基づいて調停回路１１は調停要求回路１２乃至
１４にそれぞれ許可信号１０７乃至１０９を送出する。
調停要求回路１２乃至１４では許可信号１０７乃至１０
９に応答してメモリ制御回路１５乃至１７に対して動作
可能信号１１０乃至１１２を与える。これによってメモ
リ制御回路１５乃至１７が動作可能状態となる。メモリ
制御回路１５乃至１７は動作終了後終了信号１１３乃至
１１５を出力元に与える。
【０００６】
【発明が解決しようとする課題】上述した調停装置で
は、動作要求信号を調停要求回路で調停要求信号に変換
してこの調停要求信号を調停回路に与え、調停回路にお
いて優先順位判定及び調停判定を行って、動作可能であ
る際には許可信号を生成して調停要求回路に許可を与え
るようにしている。このため、調停を要する回路の数だ
け調停要求信号と許可信号との組み合わせが必要となっ
てしまう。つまり、調停を要する回路の数が増減した場
合には、調停装置の構成及び規模をその都度変更しなけ
ればならず、一般にはこのような変更は極めて困難であ
る。
は、動作要求信号を調停要求回路で調停要求信号に変換
してこの調停要求信号を調停回路に与え、調停回路にお
いて優先順位判定及び調停判定を行って、動作可能であ
る際には許可信号を生成して調停要求回路に許可を与え
るようにしている。このため、調停を要する回路の数だ
け調停要求信号と許可信号との組み合わせが必要となっ
てしまう。つまり、調停を要する回路の数が増減した場
合には、調停装置の構成及び規模をその都度変更しなけ
ればならず、一般にはこのような変更は極めて困難であ
る。
【０００７】加えて優先順位の高い回路で動作要求が多
発すると、優先順位の低い回路には許可が割り当てられ
ないという問題点もある。
発すると、優先順位の低い回路には許可が割り当てられ
ないという問題点もある。
【０００８】本発明の目的は構成及び規模の変更が容易
な調停装置を提供することにある。
な調停装置を提供することにある。
【０００９】本発明の他の目的は優先順位の変更が容易
な調停装置を提供することにある。
な調停装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明によれば、複数の
調停回路とを備え前記調停回路にはそれぞれ優先順位が
設定された調停装置において、前記複数の調停回路には
それぞれ動作要求信号に応じて動作許可を送出する制御
手段と、前記動作要求信号を受け付けた際下位優先順位
の調停回路に対して前記動作許可を禁止する禁止信号を
送出する禁止信号送出手段とが備えられていることを特
徴とする調停装置が得られる。
調停回路とを備え前記調停回路にはそれぞれ優先順位が
設定された調停装置において、前記複数の調停回路には
それぞれ動作要求信号に応じて動作許可を送出する制御
手段と、前記動作要求信号を受け付けた際下位優先順位
の調停回路に対して前記動作許可を禁止する禁止信号を
送出する禁止信号送出手段とが備えられていることを特
徴とする調停装置が得られる。
【００１１】
【実施例】以下本発明について実施例によって説明す
る。
る。
【００１２】図１を参照して、図示の調停装置は要求元
に対応して複数の調停回路２１乃至２３を備えている。
そして、これら調停回路２１乃至２３にそれぞれ要求元
から動作要求信号２１１乃至２３１が与えられる。
に対応して複数の調停回路２１乃至２３を備えている。
そして、これら調停回路２１乃至２３にそれぞれ要求元
から動作要求信号２１１乃至２３１が与えられる。
【００１３】調停回路２１はサイクルパルス発生器２１
ａ、ＡＮＤ回路２１ｂ、禁止信号発生回路２１ｃ、待ち
時間調整回路２１ｄ、及びメモリ制御回路２１ｅを備え
ている。同様に、調停回路２２及び２３はそれぞれサイ
クルパルス発生器２２ａ及び２３ａ、ＡＮＤ回路２２ｂ
及び２３ｂ、禁止信号発生回路２２ｃ及び２３ｃ、待ち
時間調整回路２２ｄ及び２３ｄ、及びメモリ制御回路２
２ｅ及び２３ｅを備えている。そして、サイクルパルス
発生器２１ａ乃至２３ａ、禁止信号発生回路２１ｃ乃至
２３ｃ、及び待ち時間調整回路２１ｄ乃至２３ｄにはそ
れぞれクロック信号１２０が与えられる。
ａ、ＡＮＤ回路２１ｂ、禁止信号発生回路２１ｃ、待ち
時間調整回路２１ｄ、及びメモリ制御回路２１ｅを備え
ている。同様に、調停回路２２及び２３はそれぞれサイ
クルパルス発生器２２ａ及び２３ａ、ＡＮＤ回路２２ｂ
及び２３ｂ、禁止信号発生回路２２ｃ及び２３ｃ、待ち
時間調整回路２２ｄ及び２３ｄ、及びメモリ制御回路２
２ｅ及び２３ｅを備えている。そして、サイクルパルス
発生器２１ａ乃至２３ａ、禁止信号発生回路２１ｃ乃至
２３ｃ、及び待ち時間調整回路２１ｄ乃至２３ｄにはそ
れぞれクロック信号１２０が与えられる。
【００１４】調停回路２１において、サイクルパルス発
生回路２１ａには要求元から動作要求信号２１１が与え
られ、これによって、サイクルパルス発生回路２１ａは
予め設定された第１の動作周期間隔を有するサイクルパ
ルス信号２１２を送出する。ＡＮＤ回路２１ｂにはＨ
（Ｈｉｇｈ）レベルが与えられており、この結果、ＡＮ
Ｄ回路２１ｂではサイクルパルス信号２１２に応答して
有効パルス信号２１３を禁止信号発生回路２１ｃ及び待
ち時間調整回路２１ｄに与える。禁止信号発生回路２１
ｃでは有効パルス信号２１３を受けると禁止信号２１４
を調停回路２２及び２３に送出する。一方、待ち時間調
整回路２１ｄでは有効パルス信号２１３を受けると、予
め設定された第１の待ち時間経過後動作可能信号２１５
をメモリ制御回路（動作回路）２１ｅに与える。メモリ
制御回路２１ｅでは動作可能信号２１５によって所定の
動作を開始し、動作終了後終了信号２１６を要求元及び
禁止信号発生回路２１ｃに送出する。終了信号２１６に
応答して、禁止信号発生回路２１ｃでは禁止信号２１４
の送出を停止する。
生回路２１ａには要求元から動作要求信号２１１が与え
られ、これによって、サイクルパルス発生回路２１ａは
予め設定された第１の動作周期間隔を有するサイクルパ
ルス信号２１２を送出する。ＡＮＤ回路２１ｂにはＨ
（Ｈｉｇｈ）レベルが与えられており、この結果、ＡＮ
Ｄ回路２１ｂではサイクルパルス信号２１２に応答して
有効パルス信号２１３を禁止信号発生回路２１ｃ及び待
ち時間調整回路２１ｄに与える。禁止信号発生回路２１
ｃでは有効パルス信号２１３を受けると禁止信号２１４
を調停回路２２及び２３に送出する。一方、待ち時間調
整回路２１ｄでは有効パルス信号２１３を受けると、予
め設定された第１の待ち時間経過後動作可能信号２１５
をメモリ制御回路（動作回路）２１ｅに与える。メモリ
制御回路２１ｅでは動作可能信号２１５によって所定の
動作を開始し、動作終了後終了信号２１６を要求元及び
禁止信号発生回路２１ｃに送出する。終了信号２１６に
応答して、禁止信号発生回路２１ｃでは禁止信号２１４
の送出を停止する。
【００１５】調停回路２２において、サイクルパルス発
生回路２２ａには要求元から動作要求信号２２１が与え
られ、これによって、サイクルパルス発生回路２２ａは
予め設定された第２の動作周期間隔を有するサイクルパ
ルス信号２２２を送出する。ＡＮＤ回路２２ｂは禁止信
号発生回路２１ｃの出力に接続されており、ＡＮＤ回路
２２ｂでは禁止信号２１４を受けないと、サイクルパル
ス信号２２２に応じて有効パルス信号２２３を禁止信号
発生回路２２ｃ及び待ち時間調整回路２２ｄに与える。
禁止信号発生回路２２ｃでは有効パルス信号２２３を受
けると禁止信号２２４を調停回路２３に送出する。一
方、待ち時間調整回路２２ｄでは有効パルス信号２２３
を受けると、予め設定された第２の待ち時間経過後動作
可能信号２２５をメモリ制御回路（動作回路）２２ｅに
与える。メモリ制御回路２２ｅでは動作可能信号によっ
て所定の動作を開始し、動作終了後終了信号２２６を要
求元及び禁止信号発生回路２２ｃに送出する。終了信号
２２６に応答して、禁止信号発生回路２２ｃでは禁止信
号２２４の送出を停止する。
生回路２２ａには要求元から動作要求信号２２１が与え
られ、これによって、サイクルパルス発生回路２２ａは
予め設定された第２の動作周期間隔を有するサイクルパ
ルス信号２２２を送出する。ＡＮＤ回路２２ｂは禁止信
号発生回路２１ｃの出力に接続されており、ＡＮＤ回路
２２ｂでは禁止信号２１４を受けないと、サイクルパル
ス信号２２２に応じて有効パルス信号２２３を禁止信号
発生回路２２ｃ及び待ち時間調整回路２２ｄに与える。
禁止信号発生回路２２ｃでは有効パルス信号２２３を受
けると禁止信号２２４を調停回路２３に送出する。一
方、待ち時間調整回路２２ｄでは有効パルス信号２２３
を受けると、予め設定された第２の待ち時間経過後動作
可能信号２２５をメモリ制御回路（動作回路）２２ｅに
与える。メモリ制御回路２２ｅでは動作可能信号によっ
て所定の動作を開始し、動作終了後終了信号２２６を要
求元及び禁止信号発生回路２２ｃに送出する。終了信号
２２６に応答して、禁止信号発生回路２２ｃでは禁止信
号２２４の送出を停止する。
【００１６】調停回路２３において、サイクルパルス発
生回路２３ａには要求元から動作要求信号２３１が与え
られ、これによって、サイクルパルス発生回路２３ａは
予め設定された第３の動作周期間隔を有するサイクルパ
ルス信号２３２を送出する。ＡＮＤ回路２３ｂは禁止信
号発生回路２１ｃ及び２２ｃの出力に接続されており、
ＡＮＤ回路２３ｂでは禁止信号２１４及び２２４を受け
ないと、サイクルパルス信号２３２に応じて有効パルス
信号２３３を禁止信号発生回路２３ｃ及び待ち時間調整
回路２３ｄに与える。禁止信号発生回路２３ｃでは有効
パルス信号２３３を受けると禁止信号２３４を送出する
（この実施例では禁止信号２３４は特に用いられな
い）。一方、待ち時間調整回路２３ｄでは有効パルス信
号２３３を受けると、予め設定された第３の待ち時間経
過後動作可能信号２３５をメモリ制御回路（動作回路）
２３ｅに与える。メモリ制御回路２３ｅでは動作可能信
号によって所定の動作を開始し、動作終了後終了信号２
３６を要求元及び禁止信号発生回路２３ｃに送出する。
終了信号２３６に応答して、禁止信号発生回路２３ｃで
は禁止信号２２４の送出を停止する。
生回路２３ａには要求元から動作要求信号２３１が与え
られ、これによって、サイクルパルス発生回路２３ａは
予め設定された第３の動作周期間隔を有するサイクルパ
ルス信号２３２を送出する。ＡＮＤ回路２３ｂは禁止信
号発生回路２１ｃ及び２２ｃの出力に接続されており、
ＡＮＤ回路２３ｂでは禁止信号２１４及び２２４を受け
ないと、サイクルパルス信号２３２に応じて有効パルス
信号２３３を禁止信号発生回路２３ｃ及び待ち時間調整
回路２３ｄに与える。禁止信号発生回路２３ｃでは有効
パルス信号２３３を受けると禁止信号２３４を送出する
（この実施例では禁止信号２３４は特に用いられな
い）。一方、待ち時間調整回路２３ｄでは有効パルス信
号２３３を受けると、予め設定された第３の待ち時間経
過後動作可能信号２３５をメモリ制御回路（動作回路）
２３ｅに与える。メモリ制御回路２３ｅでは動作可能信
号によって所定の動作を開始し、動作終了後終了信号２
３６を要求元及び禁止信号発生回路２３ｃに送出する。
終了信号２３６に応答して、禁止信号発生回路２３ｃで
は禁止信号２２４の送出を停止する。
【００１７】上述のように調停回路２３においては禁止
信号２１４及び２２４の有無に基づいて有効パルス２３
３の送出が決定され、調停回路２２においては禁止信号
２１４の有無に基づいて有効パルス２２３の送出が決定
される。つまり、図１に示す実施例では調停回路２１乃
至２３の順に優先順位が設定されていることになる。
信号２１４及び２２４の有無に基づいて有効パルス２３
３の送出が決定され、調停回路２２においては禁止信号
２１４の有無に基づいて有効パルス２２３の送出が決定
される。つまり、図１に示す実施例では調停回路２１乃
至２３の順に優先順位が設定されていることになる。
【００１８】さらに、各要求の衝突及び優先順位の低い
調停回路への要求割り当て不能という事態を防止するた
め、サイクルパルス発生回路２１ａ乃至２３ａにおける
第１乃至第３の動作周期間隔と待ち時間調整回路２１ｄ
乃至２３ｄにおける第１乃至第３の待ち時間の設定が調
整される。つまり、上述のように優先順位が調停回路２
１乃至２３の順であるときには、次のように第１乃至第
３の動作周期間隔と第１乃至第３の待ち時間とが設定さ
れる。
調停回路への要求割り当て不能という事態を防止するた
め、サイクルパルス発生回路２１ａ乃至２３ａにおける
第１乃至第３の動作周期間隔と待ち時間調整回路２１ｄ
乃至２３ｄにおける第１乃至第３の待ち時間の設定が調
整される。つまり、上述のように優先順位が調停回路２
１乃至２３の順であるときには、次のように第１乃至第
３の動作周期間隔と第１乃至第３の待ち時間とが設定さ
れる。
【００１９】（１）第３の動作周期間隔＞（メモリ制御
回路２３ｅの動作時間＋第３の待ち時間） （２）第２の待ち時間＞第３の動作周期間隔 （３）第２の動作周期間隔＞（メモリ制御回路２２ｅの
動作時間＋第２の待ち時間） （４）第１の待ち時間＞第２の動作周期間隔 （５）第１の動作周期間隔＞（メモリ制御回路２１ｅの
動作時間＋第１の待ち時間） 上述のように本実施例では要求信号に対応して、つまり
要求元毎に調停回路を備えて（即ち、従来のように集約
形式の調停装置ではなく、分散形式の調停装置とし
て）、各調停回路に優先順位を付けて、ある調停回路が
動作中である際には下位の調停回路に禁止信号を送出す
るようにしたから、回路の増減に伴う変更を簡単に行う
ことができる。さらに、上述のように第１乃至第３の動
作周期間隔及び第１乃至第３の待ち時間を設定すること
によって優先順位を設定することができるから、つま
り、第１乃至第３の動作周期間隔及び第１乃至第３の待
ち時間を変更することによって容易に優先順位を変える
ことが可能となる（なお、セレクタを設けてセレクタか
ら選択的に禁止信号を送出するようにして優先順位を変
更するようにしてもよい）。
回路２３ｅの動作時間＋第３の待ち時間） （２）第２の待ち時間＞第３の動作周期間隔 （３）第２の動作周期間隔＞（メモリ制御回路２２ｅの
動作時間＋第２の待ち時間） （４）第１の待ち時間＞第２の動作周期間隔 （５）第１の動作周期間隔＞（メモリ制御回路２１ｅの
動作時間＋第１の待ち時間） 上述のように本実施例では要求信号に対応して、つまり
要求元毎に調停回路を備えて（即ち、従来のように集約
形式の調停装置ではなく、分散形式の調停装置とし
て）、各調停回路に優先順位を付けて、ある調停回路が
動作中である際には下位の調停回路に禁止信号を送出す
るようにしたから、回路の増減に伴う変更を簡単に行う
ことができる。さらに、上述のように第１乃至第３の動
作周期間隔及び第１乃至第３の待ち時間を設定すること
によって優先順位を設定することができるから、つま
り、第１乃至第３の動作周期間隔及び第１乃至第３の待
ち時間を変更することによって容易に優先順位を変える
ことが可能となる（なお、セレクタを設けてセレクタか
ら選択的に禁止信号を送出するようにして優先順位を変
更するようにしてもよい）。
【００２０】なお、上述の実施例では３台の調停回路を
備える調停装置について説明したが、Ｎ台（Ｎは２以上
の整数）の調停回路を備える調停装置についても同様に
構成することが可能であるので、ここでは説明を省略す
る。
備える調停装置について説明したが、Ｎ台（Ｎは２以上
の整数）の調停回路を備える調停装置についても同様に
構成することが可能であるので、ここでは説明を省略す
る。
【００２１】
【発明の効果】以上説明したように本発明では分散形式
の調停装置として各調停回路に優先順位を付けて、ある
調停回路が動作中である際には下位の調停回路に禁止信
号を送出するようにしたから、調停を要する回路の増減
に伴う変更を簡単に行うことができるばかりでなく優先
順位の変更も容易にできるという効果がある。
の調停装置として各調停回路に優先順位を付けて、ある
調停回路が動作中である際には下位の調停回路に禁止信
号を送出するようにしたから、調停を要する回路の増減
に伴う変更を簡単に行うことができるばかりでなく優先
順位の変更も容易にできるという効果がある。
【図１】本発明による調停装置の一実施例を示すブロッ
ク図である。
ク図である。
【図２】従来の調停装置を示すブロック図である。
１１ 調停回路 １２〜１４調停要求回路 １５〜１７ メモリ制御回路 ２１〜２３ 調停回路 ２１ａ〜２３ａ サイクルパルス発生器 ２１ｂ〜２３ｂ ＡＮＤ回路 ２１ｃ〜２３ｃ 禁止信号発生回路 ２１ｄ〜２３ｄ待ち時間調整回路 ２１ｅ〜２３ｅメモリ制御回路
Claims (4)
- 【請求項１】 複数の調停回路とを備え前記調停回路に
はそれぞれ優先順位が設定された調停装置において、前
記複数の調停回路にはそれぞれ動作要求信号に応じて動
作許可を送出する制御手段と、前記動作要求信号を受け
付けた際下位優先順位の調停回路に対して前記動作許可
を禁止する禁止信号を送出する禁止信号送出手段とが備
えられていることを特徴とする調停装置。 - 【請求項２】 請求項１に記載された調停装置におい
て、前記制御手段には前記動作要求信号に応答して予め
定められた動作周期間隔を有する第１のパルス信号を生
成する第１の手段と、前記第１のパルス信号を受けた際
前記禁止信号の受信がないと第２のパルス信号を発生す
る第２の手段と、前記第２のパルス信号に応じて予め定
められた時間後前記動作許可を送出する第３の手段とを
有し、前記禁止信号発生手段は前記第２のパルス信号を
受けた際前記禁止信号を送出するようにしたことを特徴
とする調停装置。 - 【請求項３】 請求項２に記載された調停装置におい
て、前記動作許可に基づく動作が終了すると、前記禁止
信号発生手段は前記禁止信号の送出を停止するようにし
たことを特徴とする調停装置。 - 【請求項４】 請求項２に記載された調停装置におい
て、前記複数の調停回路は第１乃至第Ｎ（Ｎは２以上の
整数）の調停回路と規定され、前記予め定められた動作
周期間隔は前記第１乃至前記第Ｎの調停回路においてそ
れぞれ第１乃至第Ｎの動作周期間隔として規定され、前
記予め定められた時間は前記第１乃至前記第Ｎの調停回
路においてそれぞれ第１乃至第Ｎの時間として規定され
ており、前記第１乃至第Ｎの動作周期間隔及び前記第１
乃至第Ｎの時間に基づいて前記優先順位が決定されるよ
うにしたことを特徴とする調停装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5270703A JP2626510B2 (ja) | 1993-10-28 | 1993-10-28 | 調停装置 |
| DE19944438416 DE4438416B4 (de) | 1993-10-28 | 1994-10-27 | Entscheidungsvorrichtung zur sofortigen Modifizierung der Struktur |
| CN 94113781 CN1095124C (zh) | 1993-10-28 | 1994-10-28 | 能易于对其结构进行调整的仲栽装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5270703A JP2626510B2 (ja) | 1993-10-28 | 1993-10-28 | 調停装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07129503A true JPH07129503A (ja) | 1995-05-19 |
| JP2626510B2 JP2626510B2 (ja) | 1997-07-02 |
Family
ID=17489789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5270703A Expired - Fee Related JP2626510B2 (ja) | 1993-10-28 | 1993-10-28 | 調停装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2626510B2 (ja) |
| CN (1) | CN1095124C (ja) |
| DE (1) | DE4438416B4 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011022814A (ja) * | 2009-07-16 | 2011-02-03 | Nec Corp | 半導体集積回路、情報処理装置およびプロセッサ性能保証方法 |
| RU2749151C1 (ru) * | 2020-10-26 | 2021-06-07 | федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) | Арбитр диспетчера задач |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107315703B (zh) * | 2017-05-17 | 2020-08-25 | 天津大学 | 双优先级控制型公平仲裁器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534780A (en) * | 1978-09-04 | 1980-03-11 | Nec Corp | Priority decision device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1487826B2 (de) * | 1966-05-21 | 1972-02-24 | Siemens AG, 1000 Berlin u. 8000 München | Schaltungsanordnung zur prioritaetsgerechten datenuebertragung |
| IT1199745B (it) * | 1986-12-12 | 1988-12-30 | Honeywell Inf Systems | Circuito arbitratore di accesso |
| DD286444A5 (de) * | 1989-08-03 | 1991-01-24 | Veb Carl Zeiss Jena,De | Verfahren zur kopplung multimasterfaehiger busse |
| JP2511588B2 (ja) * | 1990-09-03 | 1996-06-26 | インターナショナル・ビジネス・マシーンズ・コーポレイション | デ―タ処理ネットワ―ク、ロックを獲得させる方法及び直列化装置 |
-
1993
- 1993-10-28 JP JP5270703A patent/JP2626510B2/ja not_active Expired - Fee Related
-
1994
- 1994-10-27 DE DE19944438416 patent/DE4438416B4/de not_active Expired - Fee Related
- 1994-10-28 CN CN 94113781 patent/CN1095124C/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534780A (en) * | 1978-09-04 | 1980-03-11 | Nec Corp | Priority decision device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011022814A (ja) * | 2009-07-16 | 2011-02-03 | Nec Corp | 半導体集積回路、情報処理装置およびプロセッサ性能保証方法 |
| RU2749151C1 (ru) * | 2020-10-26 | 2021-06-07 | федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) | Арбитр диспетчера задач |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1095124C (zh) | 2002-11-27 |
| DE4438416B4 (de) | 2004-08-26 |
| DE4438416A1 (de) | 1995-05-04 |
| JP2626510B2 (ja) | 1997-07-02 |
| CN1112260A (zh) | 1995-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5572686A (en) | Bus arbitration scheme with priority switching and timer | |
| US7350004B2 (en) | Resource management device | |
| US20050102456A1 (en) | Command transmission method and command transmission apparatus in pipeline bus system | |
| EP0476990A2 (en) | Dynamic bus arbitration | |
| US20070067527A1 (en) | Data transfer bus system connecting a plurality of bus masters | |
| KR960042385A (ko) | 엘알유(lru)에 의한 중재기 | |
| KR100400851B1 (ko) | 화상처리 시스템 및 이를 이용한 반도체장치와 디지털스틸 카메라장치 | |
| KR102549085B1 (ko) | 버스 제어회로 | |
| JP2626510B2 (ja) | 調停装置 | |
| KR101420290B1 (ko) | 트랜잭션들을 그룹화하는 버스 중재기, 이를 포함하는 버스장치 및 시스템 | |
| US7058742B2 (en) | Method and apparatus for arbitrating common bus by using urgent channel | |
| US7205815B2 (en) | Method and integrated circuit apparatus for reducing simultaneously switching output | |
| US5898847A (en) | Bus arbitration method and appparatus for use in a multiprocessor system | |
| EP0227311B1 (en) | Data processing system in which modules logically "or" number sequences onto control lines to obtain the use of a time shared bus | |
| KR100190184B1 (ko) | 직렬버스를 통해 데이타를 송신하는 회로 | |
| JP2003006146A (ja) | バス調停回路 | |
| JPS5932808B2 (ja) | バス制御方式 | |
| JP2007079964A (ja) | 情報処理装置及びバス使用権獲得方法 | |
| JPS5953923A (ja) | デ−タ処理システム | |
| KR100244471B1 (ko) | 다이렉트 메모리 엑세스 제어기 및 그 제어방법 | |
| JPH0528102A (ja) | バスアービトレーシヨン方式 | |
| JPH01274263A (ja) | 優先順位制御方式 | |
| JPH04276845A (ja) | バス調停回路 | |
| JPH1027156A (ja) | バスアービタ制御装置 | |
| JPH043239A (ja) | バス制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970218 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |