JPH07129419A - Virtual computer system - Google Patents
Virtual computer systemInfo
- Publication number
- JPH07129419A JPH07129419A JP5277215A JP27721593A JPH07129419A JP H07129419 A JPH07129419 A JP H07129419A JP 5277215 A JP5277215 A JP 5277215A JP 27721593 A JP27721593 A JP 27721593A JP H07129419 A JPH07129419 A JP H07129419A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- architecture
- virtual computer
- real
- virtual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、仮想計算機システムに
関し、実計算機システムのＨＷアーキテクチャによる制
限を受けない仮想計算機システムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a virtual computer system, and more particularly to a virtual computer system which is not limited by the HW architecture of a real computer system.
【０００２】[0002]
【従来の技術】仮想計算機システムは、実計算機システ
ム上に構築された複数の仮想計算機上で実行されるオペ
レーティングシステム（ゲストＯＳ）と、その実行を管
理するプログラム（仮想計算機モニタ）とからなる。2. Description of the Related Art A virtual computer system comprises an operating system (guest OS) executed on a plurality of virtual computers constructed on a real computer system and a program (virtual computer monitor) for managing the execution.
【０００３】従来、この種の仮想計算機システムでは、
ＨＷ（ハードウェア）アーキテクチャは同じであって、
ＳＷ（ソフトウェア）アーキテクチャ（ＯＳ構築）が異
る複数の仮想計算機の同時実行は可能にする技術は開発
されていた（例えば、「特開平１−９３８３０ 仮想計
算機システムにおける割り込み制御方式」）が、この場
合、仮想計算機は実計算機システムと同じＨＷアーキテ
クチャであることが実行条件であった。そのため、仮想
計算機上で動作するゲストＯＳは、実計算機システムの
ＨＷアーキテクチャで動作可能な範囲のオペレーティン
グシステムに限られていた。Conventionally, in this type of virtual computer system,
HW (hardware) architecture is the same,
A technique has been developed that enables simultaneous execution of a plurality of virtual machines having different SW (software) architectures (OS construction) (for example, "Interrupt control method in virtual machine system of JP-A-1-93830"). In this case, the execution condition was that the virtual computer had the same HW architecture as the real computer system. Therefore, the guest OS that operates on the virtual computer is limited to the operating system that can operate in the HW architecture of the real computer system.
【０００４】[0004]
【発明が解決しようとする課題】前述した仮想計算機シ
ステムにおいては、構築可能な仮想計算機システムは実
計算機システムと同じＨＷアーキテクチャのみであり、
仮想計算機上で動作する実行可能なゲストＯＳは、実計
算機システムのＨＷアーキテクチャの種別に応じてその
範囲を決められた。そのため、任意のゲストＯＳを動作
させるＨＷアーキテクチャが実計算機と異なると運用す
ることができず、実計算機システムのＨＷアーキテクチ
ャに制約されるという欠点があった。In the above-mentioned virtual computer system, the virtual computer system that can be constructed is only the same HW architecture as the real computer system,
The range of the executable guest OS operating on the virtual computer is determined according to the type of the HW architecture of the real computer system. Therefore, if the HW architecture for operating an arbitrary guest OS is different from that of the real computer, it cannot be operated, and there is a drawback that it is restricted by the HW architecture of the real computer system.
【０００５】本発明では、実計算機システムのＨＷアー
キテクチャの影響を最小限に抑えて仮想計算機システム
を構築し、同一ＨＷアーキテクチャの仮想計算機を複数
同時に実行できるだけでなく、異なるＨＷアーキテクチ
ャの仮想計算機も複数同時に実行を可能とし、ゲストＯ
Ｓの選択における実計算機システムのＨＷアーキテクチ
ャの影響を最小限に抑え、仮想計算機上で動作するゲス
トＯＳの範囲を拡大することが目的である。According to the present invention, the virtual computer system can be constructed by minimizing the influence of the HW architecture of the real computer system, and a plurality of virtual computers of the same HW architecture can be executed at the same time. Guest O can be executed at the same time
The purpose is to minimize the influence of the HW architecture of the real computer system on the selection of S and expand the range of the guest OS operating on the virtual computer.
【０００６】[0006]
【課題を解決するための手段】第１の発明は、実計算機
と前記実計算機上で動作する仮想計算機と前記仮想計算
機の実行を管理する仮想計算機モニタ装置から成る仮想
計算機システムにおいて、前記仮想計算機モニタ装置が
前記仮想計算機と前記実計算機のそれぞれのハードウェ
アアーキテクチャを判断し、前記仮想計算機と前記実計
算機間で授受される命令やデータをそれぞれの前記ハー
ドウェアアーキテクチャに対応した形式に変換する処理
を行うことを特徴とする。According to a first aspect of the present invention, there is provided a virtual computer system comprising a real computer, a virtual computer operating on the real computer, and a virtual computer monitor device for managing execution of the virtual computer. A process in which the monitor device determines the respective hardware architectures of the virtual computer and the real computer, and converts the instructions and data exchanged between the virtual computer and the real computer into a format corresponding to each of the hardware architectures. It is characterized by performing.
【０００７】また、第２の発明は、実計算機と前記実計
算機上で動作する仮想計算機と前記仮想計算機の実行を
管理する仮想計算機モニタ装置から成る仮想計算機シス
テムにおいて、前記仮想計算機からの第１の要求に対し
て、前記シミュレーションが必要でない場合、前記第１
の要求の命令形式，データ形式などを前記仮想計算機の
アーキテクチャの形式から前記実計算機のアーキテクチ
ャに応じた形式へ変換して第２の要求として前記実計算
機に出力し、前記実計算機における前記第２の要求に対
する実行結果に応じて発生した第１の事象の事象形式や
付随データなどを前記実計算機のアーキテクチャの形式
から前記仮想計算機のアーキテクチャに応じた形式へ変
換し変換した前記第１の事象を前記仮想計算機に対して
通知し、前記シミュレーションが必要な場合であって前
記第１の要求が前記実計算機のデータを必要とする場合
は、前記第１の要求の命令形式やデータ形式などを前記
仮想計算機のアーキテクチャの形式から前記実計算機の
アーキテクチャに応じた形式へ変換し第３の要求として
前記実計算機に出力し、前記実計算機における前記第３
の要求に対する実行結果に対して前記実計算機のアーキ
テクチャの形式から前記仮想計算機のアーキテクチャに
応じた形式へ変換するとともに前記実計算機における前
記第３の要求に対する実行結果に応じて発生した第２の
事象の事象形式や付随データなどを前記実計算機のアー
キテクチャの形式から前記仮想計算機のアーキテクチャ
に応じた形式へ変換し変換した前記第２の事象を前記仮
想計算機に対して通知し、前記シミュレーションが必要
な場合であって前記第１の要求が前記実計算機のデータ
を必要としない場合は、前記仮想計算機のアーキテクチ
ャの形式で前記第１の要求の種類に応じたデータを作成
し、前記第１の要求の種類に応じて事象が必要な時は対
応する第３の事象を前記仮想計算機のアーキテクチャに
応じた形式で出力する前記仮想計算機モニタ装置を備え
たことを特徴とする。A second aspect of the present invention is a virtual computer system comprising a real computer, a virtual computer operating on the real computer, and a virtual computer monitor device for managing execution of the virtual computer. If the simulation is not required for the request of
Command format, data format, etc. of the request of the virtual machine is converted from the format of the architecture of the virtual machine to a format according to the architecture of the real machine, and is output to the real machine as a second request. The event type of the first event generated in accordance with the execution result for the request and the accompanying data are converted from the format of the architecture of the real computer to the format corresponding to the architecture of the virtual computer, and the converted first event is When the virtual computer is notified and the simulation is required and the first request requires the data of the real computer, the instruction format and data format of the first request are described above. The virtual machine architecture format is converted into a format corresponding to the real computer architecture, and the third request is output to the real computer. And, wherein in the physical machine 3
A second event that occurs in response to the execution result of the request of the real computer from the form of the architecture of the real computer to a form according to the architecture of the virtual computer, and that occurs in response to the execution result of the third request of the real computer. Of the event form and associated data of the above from the form of the architecture of the actual computer to the form according to the architecture of the virtual computer, and notifies the converted second event to the virtual computer, and the simulation is required. In the case where the first request does not require the data of the real computer, the data corresponding to the type of the first request is created in the form of the architecture of the virtual computer, and the first request is generated. When an event is required according to the type of the virtual machine, the corresponding third event is output in a format according to the architecture of the virtual machine. Wherein characterized by comprising a virtual machine monitor device that.
【０００８】[0008]
【実施例】本発明について図面を参照して説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described with reference to the drawings.
【０００９】図１は、本発明の一実施例を示す構成図で
ある。FIG. 1 is a block diagram showing an embodiment of the present invention.
【００１０】運用している仮想計算機１において、仮想
計算機モニタ装置２の介入を必要とするような任意の要
求４が発生した場合、仮想計算機モニタ装置２におい
て、ステップ１０のシミュレーション要求判断処理でシ
ミュレーションを必要とする要求か否かを判断する。When an arbitrary request 4 that requires the intervention of the virtual machine monitor device 2 is generated in the virtual machine 1 being operated, the virtual machine monitor device 2 performs a simulation in the simulation request judgment processing in step 10. It is determined whether or not the request requires.
【００１１】シミュレーションが必要でない場合、ステ
ップ１１の実計算機アーキテクチャ判断処理により、実
計算機３のＨＷアーキテクチャを採取し、アーキテクチ
ャ種別を判断する。さらに、ステップ１２の実計算機へ
の変換処理により、任意の要求４の命令形式やデータ形
式などを仮想計算機１のアーキテクチャの形式から実計
算機３のアーキテクチャに応じた形式へ変換する。これ
を用いて、実計算機３において、要求の実行６を行い、
その結果、任意の要求４の種類に応じて事象発生８が生
じる。ただし、任意の要求４の種類によっては、事象が
発生しないこともあり、その場合は以降の処理を継続し
ない。事象発生８の事象を仮想計算機モニタ装置２に対
して通知し、ステップ１９の仮想計算機アーキテクチャ
判断処理により、仮想計算機システムのＨＷアーキテク
チャを採取し、アーキテクチャ種別を判断する。そし
て、ステップ２０の仮想計算機への形式変換処理によ
り、事象形式や付随データなどを実計算機３のアーキテ
クチャの形式から仮想計算機１のアーキテクチャに応じ
た形式へ変換する。変換した事象は、仮想計算機１に対
して事象通知５として通知される。When the simulation is not necessary, the HW architecture of the real computer 3 is sampled and the architecture type is judged by the real computer architecture judgment processing of step 11. Further, in the conversion processing to the real computer in step 12, the instruction format and data format of the arbitrary request 4 are converted from the architecture format of the virtual computer 1 to the format corresponding to the architecture of the real computer 3. Using this, execution 6 of the request is executed in the real computer 3,
As a result, event occurrence 8 occurs according to the type of arbitrary request 4. However, an event may not occur depending on the type of arbitrary request 4, and in that case, the subsequent processing is not continued. The event of event occurrence 8 is notified to the virtual computer monitoring apparatus 2, and the HW architecture of the virtual computer system is collected by the virtual computer architecture determination processing in step 19 to determine the architecture type. Then, by the format conversion processing to the virtual computer in step 20, the event format and the accompanying data are converted from the architecture format of the real computer 3 to the format corresponding to the architecture of the virtual computer 1. The converted event is notified to the virtual computer 1 as an event notification 5.
【００１２】ステップ１０のシミュレーション要求判断
処理でシミュレーションが必要な場合、ステップ１３の
実計算機からのデータ採取の必要性判断処理で、任意の
要求が実計算機３のデータを必要とするか否かを判断す
る。If a simulation is required in the simulation request judgment processing in step 10, it is determined in step 13 whether or not an arbitrary request requires the data of the real computer 3 in the data collection necessity judgment processing from the real computer. to decide.
【００１３】実計算機３のデータを必要とする場合、ス
テップ１７の実計算機アーキテクチャ判断処理により、
実計算機システムのＨＷアーキテクチャを採取し、アー
キテクチャ種別を判断する。さらに、ステップ１８の実
計算機への形式変換処理により、任意の要求４の命令形
式やデータ形式などを仮想計算機１のアーキテクチャの
形式から実計算機３のアーキテクチャに応じた形式へ変
換する。これを用いて、実計算機３において、要求の実
行６を行い、その結果、任意の要求４の種類に応じて事
象発生８が生じる。ここで、命令の実行結果７に対し
て、ステップ２１の仮想計算機アーキテクチャ判断処理
により、仮想計算機システムのＨＷアーキテクチャを採
取、およびアーキテクチャ種別を判断し、ステップ２２
の仮想計算機への形式変換処理により、実行結果７のデ
ータなどを実計算機１のアーキテクチャの形式から仮想
計算機３のアーキテクチャに応じた形式へ変換する。When the data of the real computer 3 is required, the real computer architecture judgment processing of step 17
The HW architecture of the actual computer system is collected and the architecture type is determined. Further, in the format conversion process to the real computer in step 18, the instruction format and data format of the arbitrary request 4 are converted from the architecture format of the virtual computer 1 to the format corresponding to the architecture of the real computer 3. Using this, the request execution 6 is performed in the real computer 3, and as a result, the event occurrence 8 occurs in accordance with the arbitrary type of the request 4. Here, with respect to the instruction execution result 7, the HW architecture of the virtual computer system is collected and the architecture type is determined by the virtual computer architecture determination processing in step 21, and step 22 is executed.
By the format conversion processing to the virtual computer, the data of the execution result 7 is converted from the format of the architecture of the real computer 1 to the format according to the architecture of the virtual computer 3.
【００１４】実計算機３のデータを必要としない場合、
ステップ１４の仮想計算機アーキテクチャ判断処理によ
り、仮想計算機システムのＨＷアーキテクチャを採取、
およびアーキテクチャ種別を判断し、ステップ１５の仮
想計算機のデータ作成処理により、仮想計算機１のアー
キテクチャの形式で、任意の要求４の種類に応じたデー
タを作成する。次に、ステップ２３の仮想計算機形式の
事象作成処理により、任意の要求４の種類に応じて事象
が必要な時は対応する事象を仮想計算機１のアーキテク
チャに応じた形式で作成し、仮想計算機１に対して事象
通知５として通知する。When the data of the real computer 3 is not needed,
By the virtual computer architecture judgment processing in step 14, the HW architecture of the virtual computer system is collected,
Then, the architecture type is determined, and by the data creation process of the virtual machine in step 15, data according to the type of the arbitrary request 4 is created in the architecture format of the virtual machine 1. Next, by the virtual computer format event creation processing of step 23, when an event is required according to the type of arbitrary request 4, a corresponding event is created in a format corresponding to the architecture of the virtual computer 1, and the virtual computer 1 To event notification 5.
【００１５】図２は、本発明の一実施例を示した概念図
である。この図において、ＨＷアーキテクチャ１で動作
する実計算機システム３１では、実計算機上で実行可能
なオペレーティングシステム（ホストＯＳ）の種類は、
ＯＳ−１ａ／ＯＳ−１ｂ／ＯＳ−１ｃであり、仮想計算
機システム４１では、仮想計算機上で同時に動作可能な
ゲストＯＳの種類は、同様にＯＳ−１ａ／ＯＳ−１ｂ／
ＯＳ−１ｃである。またＨＷアーキテクチャ２で動作す
る実計算機システム３２では、動作可能なホストＯＳの
種類は、ＯＳ−２ａ／ＯＳ−２ｂであり、仮想計算機シ
ステム４２では、同時に動作可能なゲストＯＳの種類
は、同様にＯＳ／−２ａ／ＯＳ−２ｂである。しかし、
本発明の仮想計算機モニタ装置を用いることにより、Ｈ
Ｗアーキテクチャ１または２のいずれかで動作する実計
算機システム３３においては、実計算機上で動作可能な
ホストＯＳの種類にかかわらず、仮想計算機システム４
３における、仮想計算機上で同時に動作可能なゲストＯ
Ｓの種類は、ＯＳ−１ａ／ＯＳ−１ｂ／ＯＳ−１ｃ／Ｏ
Ｓ−２ａ／ＯＳ−２ｂとなる。FIG. 2 is a conceptual diagram showing an embodiment of the present invention. In the figure, in the real computer system 31 operating on the HW architecture 1, the types of operating systems (host OS) that can be executed on the real computer are:
OS-1a / OS-1b / OS-1c, and in the virtual computer system 41, the types of guest OSs that can simultaneously operate on the virtual computer are OS-1a / OS-1b /
OS-1c. Further, in the real computer system 32 operating in the HW architecture 2, the types of host OSs that can operate are OS-2a / OS-2b, and in the virtual computer system 42, the types of guest OSs that can operate simultaneously are the same. OS / -2a / OS-2b. But,
By using the virtual machine monitor device of the present invention, H
In the real computer system 33 that operates on either the W architecture 1 or 2, regardless of the type of host OS that can run on the real computer, the virtual computer system 4
Guest O in 3 that can operate simultaneously on the virtual machine
The type of S is OS-1a / OS-1b / OS-1c / O
S-2a / OS-2b.
【００１６】[0016]
【発明の効果】上述したように、本発明の仮想計算機シ
ステムでは、仮想計算機で仮想計算機モニタの介入を必
要とするような要求が発生した場合には、仮想計算機モ
ニタにおいて仮想計算機と実計算機のＨＷアーキテクチ
ャを判断し、それぞれに対応した形式に変換して命令や
データの処理を行うことにより、実計算機とＨＷアーキ
テクチャの違う仮想計算機を構築することを可能とし、
仮想計算機上で動作するゲストＯＳの範囲を拡大するこ
とが可能となる効果がある。As described above, in the virtual computer system of the present invention, when a request that requires the intervention of the virtual computer monitor is generated in the virtual computer, the virtual computer and the real computer can be operated in the virtual computer monitor. By determining the HW architecture, converting it to the corresponding format, and processing the instructions and data, it is possible to build a virtual machine with a different HW architecture from the actual computer.
There is an effect that it is possible to expand the range of the guest OS that operates on the virtual computer.
【図１】本発明の一実施例を示す構成図である。FIG. 1 is a configuration diagram showing an embodiment of the present invention.
【図２】本実施例の説明図である。FIG. 2 is an explanatory diagram of the present embodiment.
１ 仮想計算機 ２ 仮想計算機モニタ装置 ３ 実計算機 ３１，３２，３３ 実計算機システム ４１，４２，４３ 仮想計算機システム 1 virtual computer 2 virtual computer monitor device 3 real computer 31, 32, 33 real computer system 41, 42, 43 virtual computer system
Claims (2)
想計算機と前記仮想計算機の実行を管理する仮想計算機
モニタ装置から成る仮想計算機システムにおいて、前記
仮想計算機モニタ装置が前記仮想計算機と前記実計算機
のそれぞれのハードウェアアーキテクチャを判断し、前
記仮想計算機と前記実計算機間で授受される命令やデー
タをそれぞれの前記ハードウェアアーキテクチャに対応
した形式に変換する処理を行うことを特徴とする仮想計
算機システム。1. A virtual computer system comprising a real computer, a virtual computer operating on the real computer, and a virtual computer monitor device managing execution of the virtual computer, wherein the virtual computer monitor device comprises the virtual computer and the real computer. A virtual computer system which determines the respective hardware architectures and converts the instructions and data exchanged between the virtual computer and the real computer into a format corresponding to the respective hardware architectures. .
想計算機と前記仮想計算機の実行を管理する仮想計算機
モニタ装置から成る仮想計算機システムにおいて、前記
仮想計算機からの第１の要求に対して、前記シミュレー
ションが必要でない場合、前記第１の要求の命令形式，
データ形式などを前記仮想計算機のアーキテクチャの形
式から前記実計算機のアーキテクチャに応じた形式へ変
換して第２の要求として前記実計算機に出力し、前記実
計算機における前記第２の要求に対する実行結果に応じ
て発生した第１の事象の事象形式や付随データなどを前
記実計算機のアーキテクチャの形式から前記仮想計算機
のアーキテクチャに応じた形式へ変換し変換した前記第
１の事象を前記仮想計算機に対して通知し、前記シミュ
レーションが必要な場合であって前記第１の要求が前記
実計算機のデータを必要とする場合は、前記第１の要求
の命令形式やデータ形式などを前記仮想計算機のアーキ
テクチャの形式から前記実計算機のアーキテクチャに応
じた形式へ変換し第３の要求として前記実計算機に出力
し、前記実計算機における前記第３の要求に対する実行
結果に対して前記実計算機のアーキテクチャの形式から
前記仮想計算機のアーキテクチャに応じた形式へ変換す
るとともに前記実計算機における前記第３の要求に対す
る実行結果に応じて発生した第２の事象の事象形式や付
随データなどを前記実計算機のアーキテクチャの形式か
ら前記仮想計算機のアーキテクチャに応じた形式へ変換
し変換した前記第２の事象を前記仮想計算機に対して通
知し、前記シミュレーションが必要な場合であって前記
第１の要求が前記実計算機のデータを必要としない場合
は、前記仮想計算機のアーキテクチャの形式で前記第１
の要求の種類に応じたデータを作成し、前記第１の要求
の種類に応じて事象が必要な時は対応する第３の事象を
前記仮想計算機のアーキテクチャに応じた形式で出力す
る前記仮想計算機モニタ装置を備えたことを特徴とする
仮想計算機システム。2. A virtual computer system comprising a real computer, a virtual computer operating on the real computer, and a virtual computer monitor device for managing execution of the virtual computer, in response to a first request from the virtual computer, If the simulation is not needed, the instruction format of the first request,
A data format or the like is converted from the format of the architecture of the virtual computer to a format corresponding to the architecture of the real computer, and is output to the real computer as a second request, and the execution result for the second request in the real computer is output. The first event that has occurred in response to the virtual computer by converting the event format and associated data of the first event from the architecture format of the real computer to the format corresponding to the architecture of the virtual machine. If the simulation is required and the first request requires the data of the real computer, the instruction format or data format of the first request is the format of the architecture of the virtual computer. From the real computer to a format according to the architecture of the real computer, and output to the real computer as a third request. The execution result corresponding to the third request in the above is converted from the form of the architecture of the real computer to a form corresponding to the architecture of the virtual computer, and is generated according to the result of execution of the third request in the real computer. The event format of the second event, incidental data, and the like are converted from the architecture format of the real computer to a format corresponding to the architecture of the virtual computer, and the converted second event is notified to the virtual computer, and If a simulation is required and the first request does not require the data of the real computer, then the first request is in the form of the architecture of the virtual computer.
Of the virtual computer that creates data according to the type of the request and outputs the corresponding third event in a format according to the architecture of the virtual computer when an event is required according to the type of the first request. A virtual computer system comprising a monitor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5277215A JPH07129419A (en) | 1993-11-08 | 1993-11-08 | Virtual computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5277215A JPH07129419A (en) | 1993-11-08 | 1993-11-08 | Virtual computer system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07129419A true JPH07129419A (en) | 1995-05-19 |
Family
ID=17580421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5277215A Pending JPH07129419A (en) | 1993-11-08 | 1993-11-08 | Virtual computer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07129419A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009054169A (en) * | 2002-12-17 | 2009-03-12 | Intel Corp | Method and system for controlling virtual machine |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS633342A (en) * | 1986-06-21 | 1988-01-08 | Nec Corp | Input/output executing system for virtual computer |
| JPH03204731A (en) * | 1990-01-05 | 1991-09-06 | Fujitsu Ltd | Device and method for executing emulation of virtual computer |
| JPH04227547A (en) * | 1990-05-11 | 1992-08-17 | Seiko Epson Corp | Information processor |
-
1993
- 1993-11-08 JP JP5277215A patent/JPH07129419A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS633342A (en) * | 1986-06-21 | 1988-01-08 | Nec Corp | Input/output executing system for virtual computer |
| JPH03204731A (en) * | 1990-01-05 | 1991-09-06 | Fujitsu Ltd | Device and method for executing emulation of virtual computer |
| JPH04227547A (en) * | 1990-05-11 | 1992-08-17 | Seiko Epson Corp | Information processor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009054169A (en) * | 2002-12-17 | 2009-03-12 | Intel Corp | Method and system for controlling virtual machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2814880B2 (en) | Control device for computer system constituted by a plurality of CPUs having different instruction characteristics | |
| JPH07129419A (en) | Virtual computer system | |
| JP2003202999A (en) | Virtual computer system | |
| JP3660083B2 (en) | Task margin analysis device, task margin analysis method, and recording medium storing task margin analysis program | |
| JP2786110B2 (en) | Competitive operation test method | |
| JPS6376028A (en) | Method for controlling execution of instruction step in virtual computer system | |
| JPH09282196A (en) | Program run control system for complex logic processor system | |
| JPH08123696A (en) | Plural-os simulation method | |
| JP3394834B2 (en) | Debugging method for devices that make up a multiprocessor system | |
| JP2000029719A (en) | Interrupt controller | |
| JPH0540643A (en) | Hardware interruption control system for simultaneous operation of plural operating systems | |
| JP2003233403A (en) | Control apparatus and programming apparatus | |
| JP2000259435A (en) | Multioperating system, error information centralizing method and recording medium | |
| JP3102381B2 (en) | Task debugging device, task debugging method, and recording medium therefor | |
| JP2899009B2 (en) | Information processing device | |
| JP2606898B2 (en) | File channel controller | |
| JP2022152921A (en) | Controller and control method | |
| JP3334613B2 (en) | Speed control method, speed control device, and microprogram control device | |
| JP2562523B2 (en) | Input processing method for asynchronously generated input data | |
| JPH02178864A (en) | Ipl processing system | |
| JP2504515B2 (en) | Test channel instruction execution control method | |
| JPH0375832A (en) | Virtual machine control system | |
| JPH09179822A (en) | Console screen control method | |
| JP2001154861A (en) | System and method for asynchronously ending process | |
| JPH03126134A (en) | Task switching system for cpu |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980811 |